JP2001044581A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001044581A
JP2001044581A JP2000150081A JP2000150081A JP2001044581A JP 2001044581 A JP2001044581 A JP 2001044581A JP 2000150081 A JP2000150081 A JP 2000150081A JP 2000150081 A JP2000150081 A JP 2000150081A JP 2001044581 A JP2001044581 A JP 2001044581A
Authority
JP
Japan
Prior art keywords
insulating layer
circuit pattern
metal substrate
shield layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000150081A
Other languages
English (en)
Inventor
Hiroyuki Handa
浩之 半田
Seiichi Nakatani
誠一 中谷
Koichi Hirano
浩一 平野
Koji Yoshida
幸司 吉田
Toshio Hamaguchi
敏夫 濱口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000150081A priority Critical patent/JP2001044581A/ja
Publication of JP2001044581A publication Critical patent/JP2001044581A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 半導体装置においてシールド層によるノイズ低減効果を
改善することを目的とする。 【解決手段】 半導体装置においてシールド層によるノ
イズ低減効果を改善するために、シールド層を絶縁層の
内部で回路パターンと金属基板の対向部分に配置し、シ
ールド層と、安定な電位を有する回路パターンとをビア
ホールにより接続する。さらにシールド層の外形寸法を
回路パターンの外形寸法よりも大きくすることにより回
路パターンから金属基板へのノイズ発生の伝播を防止す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はスイッチング電源や
インバータに用いる半導体装置に関し、特に金属をベー
スとする放熱基板上に半導体等を実装した半導体装置及
びその製造方法に関する。
【０００２】
【従来の技術】電子機器の高性能化や小型化に伴い、こ
れらに用いられるスイッチング電源やインバータ回路を
はじめとする電子機器（以下、半導体装置という）も同
様に高性能化や小型化が求められている。この要求に応
えるために半導体装置のモジュール化が進んでいる。半
導体装置のモジュールで大電力半導体素子を有するもの
では、内部の半導体素子をはじめとする構成部品の発熱
が大きい。そのため放熱を如何に行うかが小型化の課題
である。一般的にこの種の半導体装置には、金属の基板
上に絶縁層を介して回路導体を形成する金属ベース基板
が用いられている。金属ベース基板では、半導体が実装
された回路基板の導体部（以下、回路パターンという）
が前記絶縁層を介して金属基板に静電容量で結合する。
そのため回路の動作に伴って発生するノイズがこの静電
容量により金属基板へ伝搬し、半導体装置自体やこれを
組み込んだ機器を誤動作させたり、機器のノイズ特性の
悪化を招いていた。
【０００３】従来の例の半導体装置としては、実公平６
−２５９７８号公報にシールド構造の半導体装置が示さ
れている。このシールド構造を図２１、図２２の断面図
で示す。図２１において、金属支持板２０５の面上に接
着層２０７により絶縁層２０４を接着する。絶縁層２０
４にシールド用金属層２０１を介して絶縁基板２０２を
設け、絶縁基板２０２に回路パターン２０３を設ける。
シールド用金属層２０１は、図２２に示すように金属支
持板２０５に取り付けられた電力用半導体素子２１７に
よるノイズが、回路パターン２０３に取り付けられたモ
ノリシックＩＣ２０６等に伝わるのを防止するためのも
のである。図２２において、電力用半導体素子２１７
は、金属支持板２０５に取り付けられている。リード線
２１７Ａが取り付けられる絶縁基板２０２は接着層２２
０により金属支持板２０５に取り付けられている。
【０００４】
【発明が解決しようとする課題】スイッチング電源、イ
ンバータ回路、ＤＣ−ＤＣコンバータ等の半導体装置の
モジュールでは、金属の基板上に絶縁層を介して回路パ
ターンを形成している。従ってこの金属基板へのノイズ
伝播を極力抑制することがモジュールのノイズ特性を向
上する上で重要である。前記従来例のシールド用金属層
２０１は、金属支持板２０５で発生するノイズが金属支
持板２０５上に取り付けられた回路パターン２０３へ伝
わるのを防ぐことが目的である。従って金属支持板２０
５がノイズ源となって外部へノイズが漏れるのを防ぐこ
とはできない。また、従来例のシールド用金属層２０１
は回路パターン２０３から金属支持板２０５へのノイズ
伝播を低減させることは困難である。
【０００５】
【課題を解決するための手段】本発明は、シールド層を
より効果的に配置し、回路パターンから金属基板にノイ
ズが伝播するのを防ぐことでノイズ特性が改善された半
導体装置を提供すること、及びその製造方法を提供する
ことを目的としている。本発明の半導体装置は、半導体
素子の熱を放散するための放熱用の金属基板、前記金属
基板上に形成した樹脂と無機質フィラーの混合物の絶縁
層、前記絶縁層の内部に形成した導電体のシールド層、
及び前記絶縁層の上に形成した所定の回路パターンの導
電体を備える。前記シールド層を前記回路パターンの導
電体のうち安定な電位を有する導電体に接続するととも
に、前記シールド層の外形より前記回路パターンの外形
を狭くしている。上記の構成により金属基板と回路パタ
ーンとの間の静電容量が減少する。従って回路パターン
の導体から金属基板へのノイズの伝播を減らし、電子装
置のノイズの発生を抑制することができる。
【０００６】本発明の他の観点の半導体装置は、半導体
素子の熱を放散するための放熱用の金属基板、前記金属
基板上に形成した樹脂と無機質フィラーの混合物の絶縁
層、前記絶縁層の内部に形成した少なくとも１個の孔を
有する導電体のシールド層、及び前記絶縁層の上に形成
した所定の回路パターンの導電体を備える。上記のシー
ルド層の孔を介してシールド層の両側の絶縁層が接続さ
れるので、シールド層が絶縁層から剥離するのを防ぐこ
とができる。
【０００７】本発明の他の観点の半導体装置は、半導体
素子の熱を放散するための放熱用金属基板、前記金属基
板上に形成した樹脂と無機質フィラーの混合物の第１の
絶縁層、前記第１の絶縁層の上に形成した導電体のシー
ルド層、前記シールド層上に形成した、樹脂と無機質フ
ィラーの混合物の前記第１の絶縁層より薄い第２の絶縁
層を有する。前記第２の絶縁層の上に所定の回路パター
ンの導電体を形成する。第２の絶縁層を第１の絶縁層よ
り薄くすることにより、シールド層は金属基板よりも回
路パターンに近い位置に配置される。その結果、回路パ
ターンと金属基板間の静電容量が更に減少し、ノイズの
発生が更に抑制される。
【０００８】本発明の他の観点の半導体装置は、半導体
素子の熱を放散するための放熱用金属基板、前記金属基
板上に形成した樹脂と無機質フィラーの混合物の絶縁
層、前記絶縁層の内部に形成した導電体のシールド層を
有する。前記絶縁層の上に所定の回路パターンの導電体
を有する。更に前記シールド層と前記回路パターンの導
電体のうちの安定な電位を有する導電体とを接続する少
なくとも一つコンデンサを備える。シールド層と回路パ
ターンをコンデンサで接続することにより、シールド層
と回路パターンは直流的に絶縁される。そのため回路パ
ターンと金属基板間の絶縁耐圧がシールド層の挿入によ
って低下することはない。
【０００９】本発明の他の観点の半導体装置は、半導体
素子の熱を放散するための放熱用金属基板、前記金属基
板上に形成した樹脂と無機質フィラーの混合物の絶縁
層、前記絶縁層の内部に形成した導電体のシールド層、
及び前記絶縁層の上に形成した所定の回路パターンの導
電体を有する。前記シールド層を、前記回路パターンの
導電体のうち少なくとも２つの独立した導電体に接続し
ている。シールド層を、複数の独立した導電体に接続す
ることにより、接続の信頼性が向上する。
【００１０】本発明の他の観点の半導体装置は、少なく
とも1つの凹部を設けた半導体素子の熱を放散するため
の金属基板、前記金属基板の凹部に形成した樹脂と無機
質フィラーの混合物の第１の絶縁層、前記第１の絶縁層
の上に形成した導電体のシールド層、前記シールド層を
含む金属基板上に形成した樹脂と無機質フィラーの混合
物の第２の絶縁層、及び前記第２の絶縁層の上に形成し
た所定の回路パターンの導電体を備える。金属基板に凹
部を設け、その凹部に絶縁物を充填して絶縁層を形成す
る。従って絶縁層の形成工程が簡単になり金型等も構成
が簡単になる。
【００１１】本発明の半導体装置の製造方法は、無機質
フィラーを７０から９５重量％及び少なくとも熱硬化性
樹脂と硬化剤を含む樹脂組成物を５から３０重量％含む
第１の絶縁性混合物をシート状に成形する工程、前記第
１の絶縁性混合物のシートを金属基板に貼り付ける工
程、前記金属基板に貼り付けた第１の絶縁性混合物のシ
ートの上面に導電体のシールド層を形成する工程を有す
る。この製造方法は更に、無機質フィラーを７０から９
５重量％及び少なくとも熱硬化性樹脂と硬化剤を含む樹
脂組成物を５から３０重量％含む第２の絶縁性混合物を
シート状に成形する工程、前記第２の絶縁性混合物のシ
ートに貫通孔を設ける工程、前記貫通孔に導電性ペース
トを充填する工程を有する。この製造方法は更に、所望
のパターンに形成したリードフレーム、前記貫通孔に導
電性ペーストを充填した少なくとも一枚の前記第２の絶
縁性混合物シート及び前記シールド層を貼り付けた金属
基板を重ね合せた後、熱プレスにより一体化する工程、
及びこの一体化した基板に少なくともパワースイッチン
グ素子を実装する工程を有する。本発明の他の観点の半
導体装置の製造方法は、無機質フィラーを７０％から９
５％、少なくとも熱硬化性樹脂と硬化剤を含む樹脂組成
物を５から３０％含む第１の絶縁性混合物をシート状に
成形する工程、前記第１の絶縁性混合物のシートの両面
に金属箔を張り付ける工程、前記両面に金属箔を張り付
けた第一の絶縁性混合物のシートに貫通孔を設ける工
程、を有する。この製造方法は更に前記貫通孔に前記シ
ートの両面の金属箔を電気的に接続する導電体を形成す
る工程、前記金属箔の一方に回路パターンを形成し、他
方の金属箔に少なくともシールド部を含むパターンを形
成し回路基板を作成する工程、無機質フィラーを７０％
から９５％、少なくとも熱硬化性樹脂と硬化剤を含む樹
脂組成物を５から３０％含む第２の絶縁性混合物にシー
ト状に成形する工程、を有する。この製造方法は更に前
記回路基板、前記第２の絶縁性混合物のシート及び金属
基板を重ね合わせた後、熱プレスにより一体化する工
程、及び前記一体化した基板に少なくとも１つの半導体
素子を実装する工程を有する。
【００１２】
【発明の実施の形態】本発明の各実施例における半導体
装置とは、金属の基板に絶縁層を介して、回路の導体部
である回路パターンを形成し、その回路パターンに半導
体素子やその他の電子部品を取り付けたものをいう。以
下、本発明の好適な実施例について図１から図１９を参
照しながら説明する。 《第１実施例》図１及び図２は本発明の第１実施例にお
けるスイッチング電源やインバータ装置等のパワー半導
体を有する半導体装置の要部の構成を示すそれぞれ断面
図及び平面図である。図１及び図２において、金属基板
１００の片面に絶縁層１０１が設けられている。導電体
の回路パターン１０２は絶縁層１０１の上に形成されて
いる。絶縁層１０１の内部には、シールド層１０４が埋
め込まれている。回路パターン１０２にスイッチング動
作をする半導体素子１０３が接続されている。シールド
層１０４と回路パターン１０２Ｂはビアホール１０５内
の導体により電気的に接続されている。
【００１３】半導体素子１０３はスイッチング動作をす
ると発熱するが、この熱は絶縁層１０１を経て金属基板
１００に伝わり、この金属基板１００から直接にあるい
は外付けされる放熱器（図示省略）により空中へ放出さ
れる。半導体素子１０３はスイッチング動作により熱と
共にノイズを発生しする。ノイズは半導体素子１０３が
接続された回路パターン１０２の導体全体に伝わり、絶
縁層１０１を介して静電容量により金属基板１００に伝
播する。このノイズがコンダクションノイズ及び輻射ノ
イズの原因となる。このノイズの伝播を防ぐためには、
以下の２つの対策が有効であることを発明者は実験によ
って確認した。 （１）シールド層１０４の形状を回路パターン１０２と
類似の形状にし、かつシールド層１０４の外形寸法を、
安定な電位を有する回路パターン１０２Ｂの外形寸法よ
りも広くする。 （２）シールド層１０４と、回路パターン１０２Ｂの安
定な電位を有する部位とをビアホール１０５により電気
的に接続する。
【００１４】金属基板１００にはアルミニウムや銅など
の熱伝導性の良い金属の板を用いる。絶縁層１０１は樹
脂に、酸化アルミニウム、窒化アルミニウム、ＭｇＯ、
ＢＮ、ＳｉＣ等の熱伝導性の良い絶縁性無機質フィラー
を７０〜９５重量％混入したものが望ましい。回路パタ
ーン１０２の導電体は、２００μｍ程度の厚さの銅等の
金属箔であればエッチング等による形成が可能である。
５００μｍ程度の厚さの金属板を用いる場合はプレスに
よる打ち抜きやレーザー加工、両面からのエッチング等
によりリードフレーム状に加工する。シールド層１０４
は金属箔のエッチングや金属ペーストの転写等の印刷法
により形成することができる。
【００１５】図３及び図４は、本実施例の半導体装置の
他の２つの例の平面図である。図３及び図４において、
図１の半導体装置と同様に、金属基板１００の上に絶縁
層１０１を設けている。絶縁層１０１の内部に、点線で
示すシールド層１６５が埋め込まれている。図３と図４
の相違点は、図３においては、シールド層１６５の外形
寸法よりも回路パターン１６０の外形寸法が部分的に大
きくなっている。図４においてはシールド層１６５の外
形寸法を回路パターン１６０の外形寸法よりすべての外
周において大きくしている。この図３、図４の基板を試
作しノイズの減衰量を測定した。その結果減衰量は図４
のシールド層形状を有するものの方が約６ｄＢ多かっ
た。シールド層１６５の外形寸法を絶縁層１０１の上に
設けられる回路パターン１６１及び１６０の外形寸法よ
り全ての外周において、若干大きくすることが重要であ
る。
【００１６】図５の（ａ）に示す寸法の試料を作成し、
回路パターン１０２Ａと金属基板１００Ａ間の静電容量
を測定したグラフを図５の（ｂ）に示す。試料は厚さ１
ｍｍ、１辺が５０ｍｍ程度の正方形の金属基板１００Ａ
上に、一辺が２０ｍｍの正方形の回路パターン１０２Ａ
を厚さ１ｍｍの絶縁層１０１Ａを介して形成する。この
絶縁層１０１Ａの中間に厚さ７５μｍのシールド層１０
４Ａを配置する。図５の（ｂ）の横軸は、回路パターン
１０２Ａの外形寸法に対して、シールド層１０４Ａの外
形寸法を増減したときの寸法差を示し、シールド層１０
４Ａの外形寸法を回路パターン１０２Ａの外形寸法より
大きくした場合を正の値（寸法ｍｍ）で示し、小さくし
た場合を負の値で示す。零は両輪郭が一致する場合であ
る。縦軸は、回路パターン１０２Ａと金属基板１００Ａ
との間の静電容量を示す。
【００１７】図５の（ｂ）において、シールド層１０４
Ａと回路パターン１０２Ａとが同一形状の場合（横軸の
０）でも、回路パターン１０２Ａと金属基板１００Ａと
の間にはある程度の静電容量が存在する（図５の（ｂ）
では約４ｐＦ）。シールド層１０４Ａの外形寸法を回路
パターン１０２Ａの外形寸法よりも大きくすれば（図５
の（ｂ）の横軸の値が正の場合）縦軸の静電容量は大幅
に減少することがわかる。従って回路パターン１０２Ａ
の外形寸法をシールド層１０４Ａの外形寸法より０．５
から３ｍｍ小さくすることが望ましい。シールド層１０
４Ａの外形の一部が、回路パターン１０２Ａの外形に一
致するとシールド効果が減少する。従ってシールド層１
０４Ａを回路パターン１０２Ａの外縁の全てにおいて回
路パターン１０２Ａより広くすることが必要である。
【００１８】以上のように、第１実施例の半導体装置で
は、図１に示す絶縁層１０１内に設けるシールド層１０
４の外形寸法より、ノイズを発生している回路パターン
１０２の外形寸法を小さくする。これによりノイズ伝搬
に寄与する回路パターン１０２と金属基板１００との間
の静電容量を大幅に減らすことができる。その結果、回
路パターン１０２に発生したノイズの金属基板１００へ
の伝播を減らし、半導体装置からのノイズの発生を抑制
することができる。
【００１９】《第２実施例》図６の（ａ）及び図７の
（ａ）は本発明の第２実施例における半導体装置のシー
ルド層を示す平面図である。図６の（ｂ）及び図７の
（ｂ）は、それぞれ、図６の（ａ）及び図７の（ａ）の
断面図である。図６Ａ、図７Ａにおいて、電子部品は図
示を省略している。図６の（ａ）及び（ｂ）において、
金属基板１００の上に形成した絶縁層１０１内に、シー
ルド層１１４が設けられている。シールド層１１４は多
数の丸い孔１１０を有している。孔１１０はそれぞれの
間隔が等しくなるように配置するのが望ましい。図７の
（ａ）及び（ｂ）において、金属基板１００上の絶縁層
１０１内に形成されたシールド層１２４は斜めの長穴１
２０を有している。絶縁層１０１中にシールド層１１４
又は１２４を挿入した場合、ヒートサイクルの影響等に
よりシールド層１１４又は１２４と絶縁層１０１との境
界面で剥離が生じるおそれがある。シールド層１１４及
び１２４にそれぞれ孔１１０及び長穴１２０を設けるこ
とにより、シールド層１１４又は１２４の両側の絶縁層
１０１が孔１１０又は長穴１２０の部分で一体化する。
その結果、シールド層１１４又は１２４と絶縁層１０１
との間の剥離を防ぎ信頼性を向上させることができる。
【００２０】発明者は、孔１１０の直径又は長穴１２０
の大きさが金属基板１００と回路パターン１０２間の静
電容量に与える影響を、以下に説明する方法で調べた。
図８は、図６に示す例の金属基板１００と回路パターン
１０２との間の静電容量を測定するための試料の平面図
である。この試料は以下の通りである。厚さ１ｍｍの十
分大きな金属基板１００Ｂ上に、一辺が２０ｍｍの正方
形の回路パターン１２２を、厚さ１ｍｍで金属基板１０
０の全面を覆う絶縁層１０１Ｂを介して接着する。この
絶縁層１０１Ｂの中間に各辺が回路パターン１２２より
も２ｍｍ大きい厚さ７５ないし１５０μｍのシールド層
１１４Ａを埋め込む。シールド層１１４Ａは中央部に孔
１１０Ａを有する。この試料の金属基板１００Ｂと回路
パターン１２２との間の静電容量と、孔１１０Ａの直径
との関係を算出した結果を図１０に示す。図１０に示す
ように、シールド層１１４Ａの孔の直径を２ｍｍ以下に
すれば、静電容量はほとんど増加せず、シールド層１１
４Ａのシールド効果を損なうことはない。
【００２１】図９は、図８と同様の構成でシールド層１
１４Ｂの中央に長さ１０ｍｍの長穴１２０Ａを設けた時
の平面図である。図１１は金属基板１００Ｂと回路パタ
ーン１２２間に存在する静電容量と、長穴１２０Ａの幅
Ｗとの関係の算出結果を示すグラフである。図１１に示
すように、長穴１２０Ａの幅Ｗを１ｍｍ以下にすれば、
回路パターン１２２と金属基板１００Ｂ間の静電容量は
それほど増加しない。本実施例によれば、図６の（ｂ）
及び図７の（ｂ）に示すように、孔１１０又は長穴１２
０の部分においてシールド層１１４又は１２４の両側の
絶縁層１０１が一体になっているので剥離を生じること
はなく信頼性が向上する。なお孔の形状は円形や長穴に
限るものではなく面積が直径２ｍｍの円の面積よりも小
さければ他の形状でも同様の効果が得られる。
【００２２】《第３実施例》図１２は本発明の第３実施
例における半導体装置の構成を示す断面図である。図１
２において第１実施例と同じ要素については同じ符号を
付して重複する説明は省略する。図１２において金属基
板１００に第１の絶縁層１１２を形成し、その上に更に
第２の絶縁層１１３を形成する。第２の絶縁層１１３は
第１の絶縁層１１２よりも薄くするか、または第１の絶
縁層１１２の誘電率を第２の絶縁層１１３の誘電率より
も高くする。第１の絶縁層１１２と第２の絶縁層１１３
との間にシールド層１０４を設けている。図８と同じよ
うな以下に示す寸法の試料を作成する。すなわち十分大
きな金属基板１００Ｂと一辺が２０ｍｍの正方形の回路
パターン１２２とを厚さ１ｍｍの絶縁層１０１Ｂを介し
て接着する。この絶縁層１０１Ｂ中に回路パターン１２
２よりも１辺を２ｍｍ広くしたシールド層１１４Ａを配
置する。この試料についてシールド層１１４Ａの絶縁層
１０１Ｂ内での位置を、金属基板１００Ｂの面に垂直な
方向で変えた時の、金属基板１００Ｂと回路パターン１
２２との間の静電容量の変化を算出した結果を図１３の
グラフに示す。
【００２３】図１３から判るように、シールド層１０４
と回路パターン１０２との距離が短くなる程、つまり第
２の絶縁層１１３が薄い程、金属基板１００と回路パタ
ーン１０２間の静電容量が低減する。その結果、ノイズ
低減に対する効果は大きくなる。本実施例の半導体装置
を絶縁型スイッチング電源に用いる場合、シールド層１
０４と金属基板１００間は高い絶縁性が要求される。し
かし回路パターン１０２とシールド層１０４間の絶縁性
は動作上問題ない程度であれば低くても良い。従って本
実施例の構成でも絶縁性に問題を生じることはない。シ
ールド層１０４と金属基板１００間の静電容量はある程
度大きい方がノイズ低減効果に有効である。本実施例で
は第１の絶縁層１１２の誘電率を増加させることによ
り、第１の絶縁層１１２を薄くすること無くシールド層
１０４と金属基板１００間の静電容量を大きくすること
も可能である。本実施例では、半導体装置の設計の自由
度が拡大する。
【００２４】《第４実施例》図１４は本発明の第４実施
例における半導体装置の構成を示す断面図である。図１
４において、第１実施例と同じ要素には同じ符号を付し
て重複する説明は省略する。本実施例においては、シー
ルド層１０４が、ビアホール１０５、回路パターン１０
２Ａ及びコンデンサ１１５を経て回路パターン１０２の
うちの安定な電位を有するパターン１０２Ｂに接続され
ている。回路パターン１０２Ｂとシールド層１０４はコ
ンデンサ１１５により直流的に絶縁されているので、回
路パターン１０２Ｂと金属基板１００間の絶縁耐圧がシ
ールド層１０４の挿入によって低下することはない。図
１５は、図１４の構成と実質的に同じ半導体装置の動作
時のノイズ試験をするときの接続図である。図１５にお
いて、回路パターン１０２とシールド層１０４間に、回
路パターン１０２Ｂ、コンデンサ１１５及びビアホール
１０５を経てノイズ電圧発生器１３０のノイズ電圧を印
加する。基板１００とシールド層１０４間に、コンデン
サ１１５及びビアホール１０５を介してノイズ電圧検出
器１３１を接続する。
【００２５】回路パターン１０２Ｂとシールド層１０４
間の静電容量の値をＣ１とし、シールド層１０４と金属
基板１００間の静電容量の値をＣ２とする。回路パター
ン１０２と金属基板１００間の静電容量の値をＣ３と
し、シールド層１０４と回路パターンのうち安定な電位
の回路パターン１０２Ａとを接続したコンデンサ１１５
の容量値をＣ４とする。回路パターン１０２と１０２Ｂ
間に印加するノイズ電圧のレベルをＶ１とし、金属基板
１００と回路パターン１０２Ｂ間のノイズ電圧の電圧レ
ベルをＶ２とする。本実施例の半導体装置の金属基板１
００におけるノイズ減衰率ＮＲは式（１）で表わされ
る。
【００２６】
【数１】
【００２７】式（１）において、回路パターン１０２と
金属基板１００間の静電容量Ｃ３を、他の静電容量Ｃ
１、Ｃ２に比べ十分小さくすることが出来れば、Ｃ３を
無視して０と考えることができる。その結果、式（１）
は式（２）に示すようになる。
【００２８】
【数２】
【００２９】ノイズ減衰率ＮＲを電圧レベルＶ１及びＶ
２を用いて表わすと式（３）のようになる。
【００３０】
【数３】
【００３１】式（２）から、静電容量Ｃ１を小さくする
とともに、コンデンサ１１５の容量Ｃ４を大きくするこ
とにより、ノイズ減衰率ＮＲを増加させ金属基板１００
に伝わるノイズを減衰させる効果を大きくすることが可
能となる。コンデンサ１１５の容量Ｃ４を静電容量Ｃ１
と同じ値に設定すれば、式（２）により６ｄＢのノイズ
減衰率が得られることがわかる。また本実施例ではシー
ルド層１０４と回路パターン１０２Ｂ間がコンデンサ１
１５により直流的に絶縁されている。従ってコンデンサ
１１５の絶縁耐圧が所定値以上であればシールド層１０
４の存在による絶縁耐圧の低下は生じない。コンデンサ
１１５の取り付け位置は図１４の位置に限定されるもの
でなく、任意の場所に配置することが可能である。シー
ルド層１０４を金属基板１００の近くに配置すれば回路
パターン１０２Ｂとシールド層１０４間の静電容量Ｃ１
を低減することができる。その結果、半導体装置のノイ
ズ低減効果を更に大きくすることが可能である。また回
路パターン１０２と金属基板１００の間で強化絶縁耐圧
３０００Ｖが要求されるような場合、コンデンサ１１５
に安全規格強化絶縁認定品を用いる。シールド層１０４
と回路パターン１０２間の距離が十分大きいときは、シ
ールド層１０４と金属基板１００間の耐圧を高くする必
要はない。
【００３２】以上のように第４実施例の半導体装置で
は、放熱用の金属基板１００にノイズ対策用のシールド
層を設けた場合でも絶縁耐圧は劣化しない。ノイズ低減
効果においても、コンデンサ１１５の容量をシールド層
１０４と回路パターン１０２間の静電容量の２倍以上に
設定すれば、シールド層１０４と回路パターン１０２の
安定な電位を有する部分を直接接続した場合と変わらな
い効果を得ることができる。さらに、シールド層１０４
を金属基板１００の近くに配置すれば、シールド層１０
４と回路パターン１０２間の静電容量は小さくできるの
でコンデンサ１１５の容量も小さくすることが可能であ
る。
【００３３】《第５実施例》図１６は本発明の第５実施
例における半導体装置の構成を示す断面図である。図１
６において、金属基板１００上に絶縁層１０１を形成
し、絶縁層１０１の上に導電体の回路パターン１０２を
形成している。回路パターン１０２には半導体素子１０
３が取り付けられている。絶縁層１０１内にシールド層
１０４が埋め込まれている。回路パターン１０２の少な
くとも２つの独立した回路パターン１０２Ｅと１０２Ｆ
はそれぞれのビアホール１０５によりシールド層１０４
に接続されている。第５実施例の半導体装置は、回路パ
ターン１０２Ｅ、１０２Ｆとシールド層１０４を複数の
ビアホール１０５で接続することにより接続の信頼性を
より向上させることが出来る。この構成は以下の点でも
利点がある。回路パターン１０２がシールド層１０４と
１個のビアホール１０５で接続されている場合、回路パ
ターン１０２がシールド層１０４に確実に接続されてい
るかどうかを調べるのが困難である。例えば、接続の確
認は回路パターン１０２と金属基板１００との容量を測
ることによっても可能であるが設備が大掛かりであり、
この方法ではビアホール１０５部分の接続抵抗を求める
ことは困難である。接続抵抗を計測できないと、製造工
程の異常によるビアホール１０５の切断寸前の状態を検
知できない。２つのビアホール１０５があればその間の
抵抗の測定により接続確認がとれ容易に合否判定が可能
となる。この場合接続抵抗を求めるので、切断寸前のよ
うな場合には抵抗値が大きくなり不良を容易に検出でき
る。
【００３４】《第６実施例》図１７は本発明の第６実施
例における半導体装置の構成を示す断面図である。図１
７において、第１実施例と同じ要素には同一の符号を付
して説明を省略する。本実施例においては、金属基板１
００に凹部１４０を形成する。凹部１４０に第１の絶縁
層１４１を形成し、絶縁層１４１の上にシールド層１０
４を形成する。凹部１４０を形成したことで、絶縁層１
４１を形成するとき凹部１４０にのみ絶縁物を充填すれ
ばよく、絶縁層１４１の形成に用いる金型等の構造が簡
単になる。次に絶縁層１４１及びシールド層１０４を含
む全面に絶縁層１４２を形成する。絶縁層１４２の上に
所望の回路パターンを形成し、その上に各要素を取り付
ける。シールド層１０４を設けない領域Ｒでは絶縁層１
４２のみが存在する。絶縁層が薄いので金属基板１００
への熱伝導が良い。領域Ｒに発熱の多い部品を取り付け
ると、放熱性のすぐれた半導体装置が得られる。
【００３５】図１８は第６実施例の具体的な応用例を示
す絶縁型スイッチング電源の回路図である。図１８にお
いて、入力端子１４８、１４９間に入力コンデンサ１５
５が接続されている。入力端子１４８、１４９間には更
に絶縁トランス１５２の１次コイル１５２Ａとスイッチ
ング素子１５３の直列接続体が接続されている。スイッ
チング素子１５３は半導体スイッチである。トランス１
５２の２次コイル１５２Ｂには、既知の半導体整流素子
１５４及びチョークコイル１５６とコンデンサ１５７か
ら成るフィルタ回路が接続されている。図１８の回路に
おいてシールドを必要とする部分は１次側回路１５０で
ある。２次側回路１５１はシールドをしてもその効果が
少ない。２次側回路１５１の半導体整流素子１５４は発
熱が特に大きく放熱が必要である。例えば、図１７に示
す回路パターン１０２に１次側回路１５０を実装する。
領域Ｒに２次側回路１５１を実装する。入力コンデンサ
１５５（図７では図示省略）のいずれか一方の端子が接
続された回路パターン１０２Ａをシールド層１０４にビ
アホール１０５を経てに接続する。この構成により、低
ノイズでしかも放熱に優れたスイッチング電源モジュー
ルを実現出来る。本実施例を、１次側回路１５０のスイ
ッチング素子１５３の低損失化を実現できる、既知の共
振型あるいは部分共振型のスイッチング電源に組み合わ
せる。その結果、１次側回路１５０と２次側回路１５１
の損失による発熱量と、放熱用金属基板１００の放熱量
のバランスが良かった。また絶縁層１４１の厚さを０．
４ｍｍ以上にすれば絶縁性が更に向上し強化絶縁タイプ
のスイッチング電源モジュールを構成することができ
た。
【００３６】《第７実施例》図１９の（ａ）〜（ｇ）は
本発明の第７実施例の半導体装置の製造方法を示す工程
別の断面図である。図１９の（ａ）において、無機質フ
ィラーを７０から９５重量％及び少なくとも熱硬化性樹
脂と硬化剤を含む樹脂組成物を５から３０重量％含む絶
縁性混合物を離型性フィルム１０８上に膜状に成形し第
１の絶縁層１０１を形成する。離型性フィルム１０８
は、硬化した絶縁性混合物から容易にはがすことができ
る材料のテフロン（登録商標）等で作られている。膜状
に成形する方法としては、ドクターブレード法、コータ
ー法、押出し成形法を用いてもよい。無機フィラーとし
ては、熱伝導性の良い酸化アルミニウム、窒化アルミニ
ウム、ＭｇＯ、ＢＮ、ＳｉＣ等が用いられる。熱硬化性
樹脂としては、エポキシ樹脂、フェノール樹脂、シアネ
ート樹脂等が用いられる。絶縁層１０１を離型性フィル
ム１０８とともに所望の形状に打ち抜いた後、離型性フ
ィルム１０８を取除く。
【００３７】図１９の（ｂ）において、前記絶縁層１０
１を金属基板１００に重ね合せ加熱しつつ加圧し接着す
る。金属基板１００の材質としてはアルミニウムや銅が
望ましく、絶縁層１０１との接着面はブラスト処理によ
り粗化しておくことが望ましい。図１９の（ｃ）におい
て、前記絶縁層１０１の上にシールド層１０４を所望の
パターンで形成し基材を作る。シールド層１０４の形成
方法としては、金属ペーストのスクリーン印刷法、所望
のパターンにエッチングした銅箔の転写法などがある。
転写する場合は図１９の（ｂ）の工程で同時に成形する
ことも可能である。
【００３８】図１９の（ｄ）において、図１９の（ａ）
と同様の方法で第２の絶縁層１０７を離型性フィルム１
０８上に形成する。第２の絶縁層１０７は、第１の絶縁
層１０１と同じ組成の絶縁性混合物で形成してよく、ま
た互いに異なる組成の絶縁性混合物で形成してもよい。
形成した絶縁層１０７に孔１０９の加工をする。孔１０
９は絶縁層１０７と離型性フィルム１０８を貫通する様
に形成する。孔１０９の加工方法としてはレーザ法、パ
ンチング法、ドリル加工法がある。孔の直径は０．５ｍ
ｍ以下が望ましい。図１９の（ｅ）において、絶縁層１
０７の孔１０９に金属ペースト１０５を充填する。充填
する金属ペーストとしては銅、銀、ニッケルの内から選
択した一種類以上の球状金属粉又は金属粉と、熱硬化性
樹脂及び硬化剤との混合物を用いる。この金属ペースト
をスクリーン印刷法により印刷する。この時スクリーン
の金属ペーストの通過部の直径を孔１０９の直径よりも
大きくする。これにより絶縁層１０７を多層化した際に
各層の絶縁層１０７の位置が互いにずれた場合において
も、孔１０９に金属ペーストを充填することができ、孔
１０９での接続が可能となる。次に離型性フィルム１０
８を取除き、絶縁層１０７の表裏を反転して図１９の
（ｃ）で作製した基材の上に載せる。
【００３９】図１９の（ｆ）において、金属基板１００
上に絶縁層１０１とシールド層１０４とを積層した基材
に、表裏を反転した絶縁層１０７を載せる。絶縁層１０
７の上に、所望の回路パターンのリードフレーム１０２
Ｂを置いて加熱しつつ加圧して一体化する。リードフレ
ーム１０２Ｂは、銅板を打ち抜くか、あるいは銅箔をエ
ッチングして、あらかじめ所望の回路パターンに加工し
てある。リードフレーム１０２Ｂの表面にはニッケルメ
ッキや金メッキを施すかあるいは防錆剤を塗布して酸化
を防止する。リードフレーム１０２Ｂの絶縁層１０７に
対向する面にはブラスト処理等により粗化処理を施すの
が望ましい。図１９の（ｇ）において、以上のようにし
て作製した基板１１０に半導体素子１０３を実装して完
成する。本実施例の製造方法によれば、絶縁層１０１、
１０７は絶縁性混合物を離型性フィルム１０８に塗布し
て形成するので、所望の厚さのものが流れ作業で効率的
に製造できる。絶縁性混合物は、熱伝導性の良い無機質
フィラーを含有しているので、熱伝導性が優れた絶縁層
を得ることができる。従って、シールド層１０４を内部
に設けても放熱性を損なわない半導体装置を容易に実現
することが出来る。
【００４０】《第８実施例》本発明の第８実施例の半導
体装置の別の製造方法について図２０の（ａ）から
（ｈ）を用いて説明する。図２０の（ａ）に示す絶縁層
１３０の組成、及び作成方法は第７実施例と同様であ
る。図２０の（ｂ）において、第１の絶縁層１３０の両
面に金属箔１３１Ａ、１３１Ｂを張り付ける。張り付け
る金属箔の材質及び張り付ける方法は、一般的なプリン
ト基板と同様である。例えば粗化銅箔を前記絶縁層１３
０の両面に配置し加熱・加圧により作製できる。同
（ｃ）において、両面銅張り絶縁層１３０に貫通孔１３
２を加工する。貫通孔１３２の形成方法としてはドリル
加工が一般的である。同（ｄ）において、貫通孔１３２
に前記両面に形成された金属箔１３１Ａ、１３１Ｂが電
気的に接続されるように導電性接続体１３３を形成す
る。導電性接続体１３３の形成方法としては、メッキ法
や導電ペーストの充填によるのが望ましい。
【００４１】図２０の（ｅ）において金属箔１３１Ａに
回路パターン１０２を形成する。金属箔１３１Ｂには少
なくともシールド層１０４を含むパターンを形成する。
パターン形成方法としてはエッチングが一般的である。
図２０の（ｆ）において、以上のように作製した回路基
板１３０Ａ、第１の絶縁層１３０と同様に作製した第２
の絶縁層１３４及び金属基板１００を重ね合わせた後に
熱プレスによって一体化する。一体化した基板１１０Ａ
を図２０の（ｇ）に示す。最後に半導体素子１０３を回
路パターン１０２に取り付けて、図２０の（ｈ）に示す
ようにシールド層１０４を有する半導体装置が完成す
る。第８実施例の製造方法によると、図２０の（ｂ）の
工程で絶縁層１３０の両面に金属箔１３１Ａ、１３１Ｂ
を作る。従って絶縁層１３０を薄くすることが可能であ
り、図１２における絶縁層１１３を絶縁層１１２より薄
くするのが容易となる。また図２０の（ｅ）の工程で、
回路パターン１０２、シールド層１０４及び導電性接続
体１３３の電気的接続を検査することができる。本発明
の各実施例はスイッチング電源やインバータ装置等の半
導体装置に限定されるものではなく、ＣＰＵやメモリな
ど熱を発生するあらゆる半導体装置にも適用することが
できる。
【００４２】
【発明の効果】以上の各実施例で説明したように、本発
明の半導体装置においては回路パターンの外形をシール
ド層の外形よりも狭くしたことにより半導体装置から発
生するノイズを低減できた。またシールド層に孔加工を
施すことにより絶縁層とシールド層との剥離を防ぎ信頼
性を向上させることができた。その場合孔の形状やサイ
ズを選定することにより上記のノイズ低減効果を低下さ
せず剥離を防ぎうる。またシールド層と回路パターンを
コンデンサにより接続することにより、シールド層を形
成した場合においても絶縁耐圧が低下することのない半
導体装置を実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施例の半導体装置の断面図
【図２】本発明の第１実施例の半導体装置の平面図
【図３】本発明の第１実施例の他の例の構成を示す平面
図
【図４】本発明の第１実施例の更に他の例の構成を示す
平面図
【図５】（ａ）は第１実施例の回路パターンと金属基板
間の静電容量を測定する試料の平面図 （ｂ）は図５の（ａ）の試料の回路パターンと金属基板
間の静電容量を示すグラフ
【図６】（ａ）は本発明の第２実施例のシールド層のパ
ターンの一例を示す基板の平面図 （ｂ）は図６の（ａ）の基板の断面図
【図７】（ａ）は本発明の第２実施例のシールド層のパ
ターンの他の例を示す平面図 （ｂ）は図７の（ａ）の基板の断面図
【図８】本発明の第２実施例の、回路パターンと金属基
板間の静電容量を測定する試料の平面図
【図９】本発明の第２実施例の、回路パターンと金属基
板間の静電容量を測定する他の試料の平面図
【図１０】本発明の第２実施例の回路パターンと金属基
板間の静電容量を示すグラフ
【図１１】本発明の第２実施例の他の例の回路パターン
と金属基板間の静電容量を示すグラフ
【図１２】本発明の第３実施例の半導体装置の断面図
【図１３】本発明の第３実施例の回路パターンと金属基
板間の静電容量を示すグラフ
【図１４】本発明の第４実施例の半導体装置の断面図
【図１５】本発明の第４実施例の半導体装置の等価回路
【図１６】本発明の第５実施例の半導体装置の断面図
【図１７】本発明の第６実施例の半導体装置の断面図
【図１８】本発明の第６実施例の半導体装置としてのス
イッチング電源の回路図
【図１９】（ａ）から（ｇ）は本発明の第７実施例の半
導体装置の製造方法を示す工程別断面図
【図２０】（ａ）から（ｈ）は本発明の第８実施例の半
導体装置の製造方法を示す工程別断面図
【図２１】従来の半導体装置の構成の一例を示す断面図
【図２２】従来の半導体装置の構成の一例を示す部分断
面図
【符号の説明】
１００、１００Ａ、１００Ｂ 金属基板 １０１、１０１Ａ、１０１Ｂ 絶縁層 １０２、１０２Ａ、１０２Ｂ、１２２、１６０、１６１
回路パターン １０３ 半導体 １０４、１０４Ａ、１１４、１１４Ａ、１１４Ｂ、１２
４、１６５ シールド層 １０５ ビアホール １０８ 離型フィルム １０９ 孔 １１０、１１０Ａ 孔 １１２ 絶縁層 １１３ 絶縁層 １１５ コンデンサ １２０、１２０Ａ 長穴 １３０ ノイズ電圧発生器 １３１ ノイズ電圧検出器 １４０ 凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/03 ６１０ Ｈ０１Ｌ 25/04 Ｃ 9/00 (72)発明者 平野 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 吉田 幸司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 濱口 敏夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子の熱を放散するための放熱用
    金属基板、 前記金属基板上に形成した樹脂と無機質フィラーの混合
    物の絶縁層、 前記絶縁層の内部に形成した導電体のシールド層、 前記絶縁層の上に所定の回路パターンで形成され、前記
    回路パターンの外形が前記シールド層の外形より狭くな
    された導電体、及び前記シールド層を前記回路パターン
    の導電体のうち安定な電位を有する導電体に接続する導
    体、 を備える半導体装置。
  2. 【請求項２】 前記回路パターンの外形を、前記シール
    ド層の外形よりも少なくとも０．５〜３ｍｍ狭くしたこ
    とを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 半導体素子の熱を放散するための放熱用
    金属基板、 前記金属基板上に形成した樹脂と無機質フィラーの混合
    物の絶縁層、 前記絶縁層の内部に形成した少なくとも１個の孔を有す
    る導電体のシールド層、及び前記絶縁層の上に所定の回
    路パターンで形成され、前記回路パターンの外形が前記
    シールド層の外形より狭くなされた導電体を備えること
    を特徴とする半導体装置。
  4. 【請求項４】 前記孔の形状は、円、又は楕円、長方形
    のスリット状の形状、またはこれらの組み合わせのいず
    れかであり、孔が円の場合は直径が２ｍｍ以下、スリッ
    ト状の場合はその幅が１ｍｍ以下であることを特徴とす
    る請求項３記載の半導体装置。
  5. 【請求項５】 半導体素子の熱を放散するための放熱用
    金属基板、 前記金属基板上に形成した樹脂と無機質フィラーの混合
    物の第１の絶縁層、 前記第１の絶縁層の上に形成した導電体のシールド層、 前記シールド層上に形成した、樹脂と無機質フィラーの
    混合物の前記第１の絶縁層より薄い第２の絶縁層、及び
    前記第２の絶縁層上に形成した所定の回路パターンの導
    電体を備えることを特徴とする半導体装置。
  6. 【請求項６】 前記第２の絶縁層の誘電率は前記第１の
    絶縁層の誘電率よりも高いことを特徴とする請求項５記
    載の半導体装置。
  7. 【請求項７】 半導体素子の熱を放散するための放熱用
    金属基板、 前記金属基板上に形成した樹脂と無機質フィラーの混合
    物の絶縁層、 前記絶縁層の内部に形成した導電体のシールド層、 前記絶縁層の上に形成した所定の回路パターンの導電
    体、及び前記シールド層と、前記回路パターンの導電体
    のうちの安定な電位を有する導電体とを接続する少なく
    とも一つのコンデンサを備えることを特徴とする半導体
    装置。
  8. 【請求項８】 前記絶縁層は無機質フィラーを７０から
    ９５重量％含む請求項１に記載の半導体装置。
  9. 【請求項９】 前記コンデンサの静電容量は、前記シー
    ルド層と前記回路パターン間の静電容量よりも大きいこ
    とを特徴とする請求項７記載の半導体装置。
  10. 【請求項１０】 前記シールド層は前記絶縁層中におい
    て、前記回路パターンよりも前記金属基板に近接して配
    置したことを特徴とする請求項７記載の半導体装置。
  11. 【請求項１１】 半導体素子の熱を放散するための放熱
    用金属基板、 前記金属基板上に形成した樹脂と無機質フィラーの混合
    物の絶縁層、 前記絶縁層の内部に形成した導電体のシールド層、及び
    前記絶縁層の上に形成した所定の回路パターンの導電体
    を有し、 前記シールド層を、前記回路パターンの導電体のうち少
    なくとも２つの独立した導電体に接続したことを特徴と
    する半導体装置。
  12. 【請求項１２】 半導体素子の熱を放散するための少な
    くとも1つの凹部を設けた金属基板、 前記金属基板の凹部に形成した第１の絶縁層、 前記第１の絶縁層の上に形成した導電体のシールド層、 前記シールド層を含む金属基板上に形成した第２の絶縁
    層、及び前記第２の絶縁層の上に形成した所定の回路パ
    ターンの導電体を備えることを特徴とする半導体装置。
  13. 【請求項１３】 無機質フィラーを７０から９５重量
    ％、少なくとも熱硬化性樹脂と硬化剤を含む樹脂組成物
    を５から３０重量％含む第１の絶縁性混合物をシート状
    に成形する工程、 前記第１の絶縁性混合物のシートを金属基板に貼り付け
    る工程、 前記金属基板に貼り付けた第１の絶縁性混合物のシート
    の上面に導電体のシールド層を形成する工程、 無機質フィラーを７０から９５重量％、少なくとも熱硬
    化性樹脂と硬化剤を含む樹脂組成物を５から３０重量％
    含む第２の絶縁性混合物をシート状に成形する工程、 前記第２の絶縁性混合物のシートに貫通孔を設ける工
    程、 前記貫通孔に導電性ペーストを充填する工程、 所望のパターンに形成したリードフレーム、前記貫通孔
    に導電性ペーストを充填した少なくとも一枚の前記第２
    の絶縁性混合物シート及び前記シールド層を貼り付けた
    金属基板を重ね合せた後、熱プレスにより一体化する工
    程、及びこの一体化した基板に少なくとも１つの半導体
    素子を実装する工程を有することを特徴とする半導体装
    置の製造方法。
  14. 【請求項１４】 前記シールド層は、フィルムキャリア
    に形成したパターンの転写により形成することを特徴と
    する請求項１３記載の半導体装置の製造方法。
  15. 【請求項１５】 前記シールド層は、導電性ペーストを
    印刷することにより形成する請求項１３記載の半導体装
    置の製造方法。
  16. 【請求項１６】 前記第２の絶縁性混合物シートの貫通
    孔の直径は０．５ｍｍ以下であることを特徴とする請求
    項１３記載の半導体装置の製造方法。
  17. 【請求項１７】 無機質フィラーを７０％から９５％、
    少なくとも熱硬化性樹脂と硬化剤を含む樹脂組成物を５
    から３０％含む第１の絶縁性混合物をシート状に成形す
    る工程、 前記第１の絶縁性混合物のシートの両面に金属箔を張り
    付ける工程、 前記両面に金属箔を張り付けた第一の絶縁性混合物のシ
    ートに貫通孔を設ける工程、 前記貫通孔に前記シートの両面の金属箔を電気的に接続
    する導電体を形成する工程、 前記金属箔の一方に回路パターンを形成し、他方の金属
    箔に少なくともシールド部を含むパターンを形成し回路
    基板を作成する工程、 無機質フィラーを７０％から９５％、少なくとも熱硬化
    性樹脂と硬化剤を含む樹脂組成物を５から３０％含む第
    ２の絶縁性混合物にシート状に成形する工程、 前記回路基板、前記第２の絶縁性混合物のシート及び金
    属基板を重ね合わせた後、熱プレスにより一体化する工
    程、及び前記一体化した基板に少なくとも１つの半導体
    素子を実装する工程を有することを特徴とする半導体装
    置の製造方法。
JP2000150081A 1999-05-24 2000-05-22 半導体装置及びその製造方法 Withdrawn JP2001044581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000150081A JP2001044581A (ja) 1999-05-24 2000-05-22 半導体装置及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14396399 1999-05-24
JP11-143963 1999-05-24
JP2000150081A JP2001044581A (ja) 1999-05-24 2000-05-22 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001044581A true JP2001044581A (ja) 2001-02-16

Family

ID=26475530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000150081A Withdrawn JP2001044581A (ja) 1999-05-24 2000-05-22 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001044581A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120163A1 (en) * 2003-06-04 2006-03-28 Nitto Denko Corp Wired circuit board
JP2007123884A (ja) * 2005-10-26 2007-05-17 General Electric Co <Ge> 電力回路パッケージ及びその製作方法
JP2008124258A (ja) * 2006-11-13 2008-05-29 Kitagawa Ind Co Ltd 熱伝導性電磁波シールドシート及び電磁波シールド構造
WO2019230337A1 (ja) * 2018-05-31 2019-12-05 日東電工株式会社 配線回路基板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG120163A1 (en) * 2003-06-04 2006-03-28 Nitto Denko Corp Wired circuit board
US7132607B2 (en) 2003-06-04 2006-11-07 Nitto Denko Corporation Wired circuit board
CN100455159C (zh) * 2003-06-04 2009-01-21 日东电工株式会社 布线电路板
JP2007123884A (ja) * 2005-10-26 2007-05-17 General Electric Co <Ge> 電力回路パッケージ及びその製作方法
KR101323416B1 (ko) * 2005-10-26 2013-10-30 제너럴 일렉트릭 캄파니 전력 회로 패키지와 그 제조 방법
JP2008124258A (ja) * 2006-11-13 2008-05-29 Kitagawa Ind Co Ltd 熱伝導性電磁波シールドシート及び電磁波シールド構造
WO2019230337A1 (ja) * 2018-05-31 2019-12-05 日東電工株式会社 配線回路基板
JP2019212676A (ja) * 2018-05-31 2019-12-12 日東電工株式会社 配線回路基板
TWI822780B (zh) * 2018-05-31 2023-11-21 日商日東電工股份有限公司 配線電路基板

Similar Documents

Publication Publication Date Title
US5519176A (en) Substrate and ceramic package
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
US7059042B2 (en) Method of manufacturing a thermal conductive circuit board with grounding pattern connected to a heat sink
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
JP3588230B2 (ja) 配線基板の製造方法
JPH11312868A (ja) 素子内蔵多層配線基板およびその製造方法
CN106255308B (zh) 印刷基板和电子装置
JP3894091B2 (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JP3199664B2 (ja) 多層配線基板の製造方法
JP2001044581A (ja) 半導体装置及びその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2801896B2 (ja) 金属ベース多層回路基板の製造法
JPH0529490A (ja) 半導体搭載用回路基板
JP3174026B2 (ja) 金属ベース多層回路基板
JP2007251101A (ja) 固体電解コンデンサ内蔵回路基板およびそれを用いたインターポーザおよびパッケージ
KR20160009391A (ko) 칩 내장형 기판 및 이의 제조 방법
JP3199599B2 (ja) 金属ベース多層回路基板
JP3068804B2 (ja) 金属ベース多層回路基板
JP7161629B1 (ja) 部品内蔵基板、及びその製造方法
JP3358694B2 (ja) 金属ベース多層回路基板
JPH08148781A (ja) 金属ベース多層回路基板
JP2004072003A (ja) 金属ベース多層回路基板とそれを用いた混成集積回路
JP2608980B2 (ja) 金属板ベース多層回路基板
CN111050464A (zh) 具有夹芯金属散热体的电路板

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060612