JP5129472B2 - 電力回路パッケージ及びその製作方法 - Google Patents

電力回路パッケージ及びその製作方法 Download PDF

Info

Publication number
JP5129472B2
JP5129472B2 JP2006288171A JP2006288171A JP5129472B2 JP 5129472 B2 JP5129472 B2 JP 5129472B2 JP 2006288171 A JP2006288171 A JP 2006288171A JP 2006288171 A JP2006288171 A JP 2006288171A JP 5129472 B2 JP5129472 B2 JP 5129472B2
Authority
JP
Japan
Prior art keywords
substrate
power semiconductor
power
circuit package
membrane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006288171A
Other languages
English (en)
Other versions
JP2007123884A (ja
Inventor
エラディオ・クレメンテ・デルガド
リチャード・アルフレッド・ボープル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2007123884A publication Critical patent/JP2007123884A/ja
Application granted granted Critical
Publication of JP5129472B2 publication Critical patent/JP5129472B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、総括的には電力回路パッケージ及びその製作方法に関する。
大電力半導体モジュールは通常、セラミック基板に対してろう付け又は直接接合した銅でパッケージされる。そのようなパッケージ法は、高価であり、従って一般的に高性能用途に限られる。基板材料の量を減少させることによって、幾らかの費用が軽減され、また本出願と同一出願人によるＯｚｍａｔ他の米国特許第６，３７７，４６１号に記載されているような電力オーバレイ組立体を使用してワイヤボンドと置き換えると、信頼性が幾らか増大した。追加的なコスト削減及び信頼性の向上が望まれているといえる。
米国特許第５，６８３，９２８号公報 米国特許第５，８４９，６２３号公報 米国特許第５，８７２，０４０号公報 米国特許第６，０４０，２２６号公報 米国特許第６，３７７，４６１号公報 米国特許第４，８１０，５６３号公報 米国特許第６，２３２，１５１号公報 米国特許第６，３０６，６８０号公報 米国特許第６，３９６，１５３号公報 米国特許第６，９４２，３６０号公報 COMMONLY-OWNED U.S. PATENT APPLICATION, SER. NO. 10/998,707 FILED 11/24/04 BY L.D. STEVANOVIC, ET AL, ENTITED "HEAT SINK WITH MICROCHANNEL COOLING FOR POWER DEVICES". COMMONLY-OWNED U.S. PATENT APPLICATION, SER. NO. 10/998,798 FILED 1/24/04 BY L.D. STEVANOVIC, ET AL, ENTITED "POWER MODULE, PHASE LEG , ANDTHREE-PHASE INVERTER". The Bergquist Co., "Thermal Clad Selection guide", Jan 2002, pp. 4-7
要約すると、本発明の１つの実施形態によると、電力回路パッケージは、ベースと電力半導体モジュールとを含む。ベースは、基板と、基板全体を覆って配置された複数の相互接続回路層とを含む。各相互接続回路層は、基板電気的相互接続体がパターン形成された基板絶縁層を含む。ベースはさらに、基板の上面から基板電気的相互接続体の少なくとも１つまで延びるビア接続部を含む。電力半導体モジュールは、電力半導体デバイスを含み、電力半導体デバイスの各々は、該それぞれの電力半導体デバイスの上面上のデバイスパッドと該それぞれの電力半導体デバイスの下面上の裏面接点とを含み、電力半導体デバイスは、膜構造体に結合される。膜構造体は、膜絶縁層と、該膜絶縁層全体を覆って配置されかつ選択的にデバイスパッドまで延びる膜電気的相互接続体とを含む。裏面接点は、選択した基板電気的相互接続体又はビア接続部に結合される。
本発明の別の実施形態によると、電力回路パッケージを製作する方法は、基板と、基板電気的相互接続体がパターン形成された基板絶縁層を各々が含む状態で基板全体を覆って配置された複数の相互接続回路層と、基板の上面から電気的相互接続体の少なくとも１つまで延びるビア接続部とを含むベースを準備する段階と、上面上のデバイスパッドと下面上の裏面接点とを各々が含みかつ膜構造体に結合された電力半導体デバイスを含み、膜構造体が、膜絶縁層と該膜絶縁層全体を覆って配置されかつ選択的にデバイスパッドまで延びる膜電気的相互接続体とを含む電力半導体モジュールを準備する段階と、電力半導体モジュールをベースの選択した電気的相互接続体又はビア接続部に取付ける段階とを含む。
本発明のこれら及びその他の特徴、態様及び利点は、図面全体を通して同じ符号が同様な部品を表している添付図面を参照して以下の詳細な説明を読む時、一層よく理解されるようになるであろう。
図１は、本発明の様々な実施形態による電力回路パッケージのための構成要素１１の拡大断面図である。図２は、本発明の１つの実施形態によるハンダ付け段階の側面断面図であり、図３は、本発明の別の実施形態によるハンダ付け段階の側面断面図であり、また図４は、図１に示す構成要素を使用した本発明の１つの実施形態による電力回路パッケージ１０の側面断面図である。
本発明の例示的な実施形態では、電力回路パッケージ１０は、ベース１２と電力半導体モジュール２６とを含む。ベース１２は、基板１４と、基板電気的相互接続体２０がパターン形成された基板絶縁層１８を各々が含む状態で基板１４全体を覆って配置された複数の相互接続回路層１６とを含む。ベース１２はさらに、基板１４の上面から基板電気的相互接続体２０の少なくとも１つまで延びるビア接続部２２、２４を含む。電力半導体モジュール２６は、電力半導体デバイス２８を含み、電力半導体デバイス２８の各々は、該それぞれの電力半導体デバイスの上面上のデバイスパッド３０と、該それぞれの電力半導体デバイスの下面上の裏面接点３１とを含む。電力半導体デバイス２８は、膜構造体３２に結合され、膜構造体３２は、膜絶縁層３４と該膜絶縁層３４全体を覆って配置されかつ選択的にデバイスパッド３０まで延びる膜電気的相互接続体３６とを含む。裏面接点３１は、選択した基板電気的相互接続体２０又はビア接続部２２、２４に結合される。
本明細書では、「上」、「下」及び「真上」のような用語は、説明のために使用しており、製作又は作動時における構造体の物理的配向を限定することを意図するものではない。本明細書に記載したあらゆる寸法及び構成要素値は、単に説明を目的とした例示的なものであって、本明細書に記載した発明の技術的範囲を限定することを意図するものではない。同様に、特定の材料は、単に説明を目的とした例示的なものである。
基板１４は、あらゆる構造的に適切な材料を含むことができ、一般的には導電性でない材料又は電気絶縁材料によって被覆された導電性材料を含む。熱が電力半導体デバイス２８から通るのを可能にする低い熱インピーダンスを有する基板を選択することも有益である。１つの実施例では、基板１４は、当業界では絶縁金属基板（ＩＭＳ）として知られている構造体を含む。より具体的な実施例では、ＩＭＳの導電性部分は、銅又はアルミニウム炭化ケイ素金属マトリックス複合材を含む。
基板絶縁層１８は一般的に、セラミック充填エポキシベースのラミネート、ポリイミド又はセラミックのような非導電性材料を含む。１つの実施形態では、基板絶縁層１８の厚さは、約０．００８インチ（０．２ｍｍ）である。導電性基板に隣接した基板絶縁層は、導電性基板のための絶縁体として作用することができる。相互接続回路層１６との関連で使用する場合、基板絶縁「層」１８は、「少なくとも１つの層」（つまり、層１８は、単層又は幾つかの重なり層を含むことができる。）を意味する。
基板電気的相互接続体２０は、パターン化されて所望の電気経路を形成し、また一般的に銅のような材料を含む。基板電気的相互接続体２０は、均質材料、或いは被着性又は仕上げを改善することを所望する場合には材料の幾つかの層を含むことができる。１つの実施例では、基板電気的相互接続体は、約０．００５８インチ（０．１５ｍｍ）の厚さを有する。
取付けようとする構成要素の性質に応じて、ビア接続部２２又は２４を使用して、電気経路、熱経路又は電気及び熱経路を形成する。一般的なビア接続部２２、２４用の材料には、銅のような材料が含まれる。構成要素当たりのビア接続部の直径寸法及び数もまた、構成要素に応じて変化し、ビア接続部の直径寸法及び数は、熱的又は電気的な必要性が増加するにつれて増大することになる。所望の場合には、付加的な埋込みビア接続部を使用して、図１のビア接続部２３によって示すように中間基板電気的相互接続体を相互接続することができる。
直線ビア接続部は、単に実施例の目的のために示しているだけである。一般的に、ビア接続部は、複数の基板絶縁層に跨る場合には、基板絶縁層の所望の部分を除去し、絶縁層毎の基準で導電性材料を加えることによって形成される。例えば、図１を参照すると、そのそれぞれの基板絶縁層をパターン形成した後に、ビア接続部部分１７が、ビア接続部部分１５の真上に形成されかつ該ビア接続部部分１５に結合され、その後そのそれぞれの基板絶縁層をパターン形成した後に、ビア接続部部分１９が、ビア接続部部分１７の上方に配向された状態で形成されかつ該ビア接続部部分１７に結合される。ビア接続部内の全空間を導電性材料で充填することが可能でない場合には、ビア接続部の内部部分に充填材料（図示せず）を加えて空隙を防止することができる。熱経路を形成するビア接続部の場合には、あらゆるそのような充填材料は一般的に、熱伝導性材料を含む。
必ずしも必要ではないが、得られた電力回路パッケージをその中で電力回路パッケージが機械的に締着されかつ冷却される組立体内に後で結合するためのベース通路を設けることが有用である。
電力半導体モジュール２６の電力半導体デバイス２８には、ダイオード、トランジスタ、統合ゲートバイポーラトランジスタ、或いは制御又は感知のための多機能を有するあらゆるタイプの電力半導体又はその他の半導体のようなデバイスが含まれる。電力シムを使用して、電力半導体デバイス２８の上面から下方にベース１２まで接続部を結合することができる。１つのそのような電力シム２９を、実施例の目的で示している。
電力半導体モジュールの例示的な実施形態が、前述の米国特許第６，３７７、４６１号に記載されている。膜構造体３２は、単層構造（図示したような）又は多層構造（膜構造体としては図示していないが、ベース１２の相互接続回路層１６に関連して図示したタイプの）のいずれかを含むことができる。
膜絶縁層３４は一般的に、ポリマー、又はさらにより具体的な実施形態ではポリイミドのような有機誘電体材料を含む。その他の実施例としての材料には、ＵＬＴＥＭ（登録商標）ポリエーテルイミド類（Ｇｅｎｅｒａｌ Ｅｌｅｃｔｒｉｃ）又はＵＰＩＭＯＬ（登録商標）樹脂類（ＵＢＥ Ｉｎｄｕｓｔｒｉｅｓ）のようなポリエーテルイミドが含まれる。所望の場合には、前述の米国特許第６，３７７、４６１号に記載されているように、セラミック充填材料を含むことができる。
膜電気的相互接続体３６は一般的に、銅のような金属を含む。図１の実施形態は、開始層３９、主要層４１及び仕上げ層４３を含むより具体的な積層電気的相互接続体の実施形態を示している。さらにより具体的な実施形態では、開始層３９は、チタニウムを含み、主要層４１は、約０．００５インチ（０．１３ｍｍ）の厚さを有する銅を含み、また仕上げ層４３は、ニッケル−金を含む。膜電気的相互接続体は、電気経路を分離するためにそれらの間に空間３７を有する。
１つの実施形態では、電力半導体デバイス２８は、グルー又は部分的に硬化したポリマー樹脂のような接着剤３５を用いて膜構造体３２に取付けられる。所望の場合には、膜構造体はさらに、本出願と同一出願人によるＷｏｊｎａｒｏｗｓｋｉ他の米国特許第５，６８３，９２８号、米国特許第５，８４９，６２３号、米国特許第５，８７２，０４０号及び米国特許第６，０４０，２２６号に記載されているタイプの一体形受動素子（図示せず）を含むことができる。
裏面接点３１は、選択した基板電気的相互接続体２０又はビア接続部２２、２４に結合される。本明細書で使用する場合、「又は」は、一方又は両方のいずれかを意味する。一般的に、結合は、あらゆる適当なハンダ５２を使用することによって達成される。１つの実施形態では、ハンダは、スクリーン印刷ハンダペーストを含む。
その上に既に基板電気的相互接続体２０を有するベース１２に対して電力半導体モジュール２６を取付けることは、例えば電力及び信号目的に使用することができる相互接続体を有する低い熱インピーダンスのベースを電力半導体モジュールと組み合せて統合することによって信頼性及び機能性を向上させるための簡単な方法が可能になることを含む多くの利点をもたらす。
表面実装構成要素３８、４０及び４２を結合することによって、付加的な利点を達成することができる。図２〜図５に示すようなより具体的な実施形態では、表面実装構成要素３８及び４０は、選択した基板電気的相互接続体２０又はビア接続部２２、２４に結合される。この実施形態では、表面実装構成要素３８及び４０が電力半導体モジュール２６と共通の平面上に配置されるので、ベース１２の相互接続回路層１６を有することにより一層多くの利点が得られる。
更なる１つの実施形態では、表面実装構成要素３８及び４０は、図２において共通ハンダ５２の使用によって表すように、電力半導体モジュール２６と共に同時にハンダ付けされる。別の実施形態では、多段階ハンダ付けプロセスが使用される。多段階の実施形態は、例えば最初に構成要素の特定層を取付け、次により低温のハンダを使用して、構造体の別の層に対して付加的な構成要素を付け加える場合に有用である。別の実施例を挙げると、図４に示すような１つの実施形態では、電力半導体モジュールと表面実装構成要素とを結合するために、少なくとも２つのタイプのハンダが使用される。この実施形態では、電力半導体モジュールを結合するのに、少なくとも１つの表面実装構成要素を結合するのに使用される別のタイプのハンダ５４よりも高いリフロー温度を有する１つのタイプのハンダ５２が使用される。
表面実装構成要素３９及び４０には一般的に、受動表面構成要素及び能動表面構成要素から成る群から選ばれた少なくとも１つの構成要素が含まれる。受動表面構成要素の実施例には、レジスタ、キャパシタ及びインダクタが含まれる。能動表面構成要素の実施例には、ゲートドライブ回路、電流センサ、電圧センサ、熱センサ、処理電子装置（例えば、有線又は無線とすることができ、レベルシフタ、コンバータ、フィルタ及び前置増幅器のような構成要素を含むことができる）、オプトエレクトロニクス及び調整用電子装置が含まれる。
１つの実施形態では、図４に示すように、埋込み材料５８が、電力半導体モジュール２６を少なくとも部分的に囲む。適当な埋込み材料の実施例には、エポキシ類及びシリコーン類が含まれる。埋込み材料５８を加える１つの有用な方法は、フレーム５０を使用することである。１つの実施形態では、フレーム５０は、基板の上面に結合されて、ベース１２とフレーム５０とによって形成された空洞内に埋込み材料が注入又は射出された時に埋込み材料を支持するようにする。一般的に、１つの実施例は毛管作用充填法であるあらゆる適当な方法によって埋込み材料５８を加えるのに先立って、電力半導体モジュール２６の下方の電力半導体デバイス２８間の空間内にアンダフィル材料（図示せず）が供給される。
フレーム５０は、製作の容易さ又は構造的支持のために所定の位置に残すことができる。それに代えて、フレーム５０は、埋込み材料を形成した後に除去することができる。フレーム５０を所定の位置に残す場合には、あらゆるベース通路１３に対して整列するフレーム通路５０をフレーム５０に設けることが有用である。
選択した基板電気的相互接続体２０又はビア接続部２２、２４に対して、出力コネクタ４４を付加的に結合することができる。一般的に、出力コネクタ４４は、
外部結合のために出力コネクタ４４がアクセス可能なまま維持された状態で埋込み材料が出力コネクタを部分的に囲むように、埋込み材料５８を加える前に形成される。１つの実施例では、出力コネクタ４４は、外部プラグ（図示せず）を受けるための出力コネクタ通路４６を含む。
表面実装構成要素４２はさらに、電力半導体モジュール２６の上面に取付けられた（一般的には、ハンダ５６を用いて）構成要素を含むことができる。或いは、別の実施形態では、下面上の熱的及び電気的ビア接続部２２によってまた上面上の冷却機構によって、電力半導体モジュールの両面に冷却が行われる。図５に示すような１つの上面冷却の実施例では、熱交換器６２が、熱的接合材料６０によって膜構造体の上面に結合される。
熱的接合材料６０は、電気絶縁性であるか、或いは導電性である場合には、熱交換器６２に隣接して配置するためのその上面として電気絶縁層（図示せず）を含むかのいずれかの熱伝導性材料を含む。１つの実施形態では、熱的接合材料６０は、Ｆｕｊｉｐｏｌｙ Ａｍｅｒｉｃａ Ｃｏｒｐ．から入手可能なＳＡＲＣＯＮ ＸＲ−Ｍ（商標）のようなセラミック充填ポリマーパッドを含む。熱的接合材料６０のためのその他の材料の実施例には、セラミック充填シリコーン、カーボンファイバ充填パッド類及び従来型の熱グリース類が含まれる。熱交換器６２は、例えば空冷式又は液冷式熱交換器を含むことができる。
別の実施形態では、基板１４は、金属又は金属複合材材料を含み、またその中に埋込まれたチャネル７０を含み、熱交換器の組込みを可能にしかつパッケージのためのあらゆるその他の冷却構造の必要性を回避する。基板内のチャネルは、流体、気体又は相変化物質を使用した冷却用のチャネルを形成するように設計することができる。一体形冷却チャネルの例示的な実施形態は、２００４年１１月２４日に出願した、本出願と同一出願人によるＳｔｅｖａｎｏｖｉｃ他の米国特許出願第１０／９９８７０７号に記載されている。
そのような埋設チャネルのない実施形態では、熱交換器（図示せず）に対して基板１４を取付けて電力半導体デバイスの冷却を可能にすることが有用である。
本明細書では本発明の特定の特徴のみを図示しかつ説明してきたが、当業者には多くの改良及び変更が考えられるであろう。従って、特許請求の範囲は、全てのそのような改良及び変更を本発明の技術思想の範囲内に属するものとして保護しようとするものであることを理解されたい。
本発明の１つの実施形態による電力回路パッケージのための構成要素の拡大断面図。 本発明の１つの実施形態によるハンダ付け段階の側面断面図。 本発明の別の実施形態によるハンダ付け段階の側面断面図。 本発明の１つの実施形態による電力回路パッケージの側面断面図。 本発明の別の実施形態による電力回路パッケージの側面断面図。
符号の説明
１０ 電力回路パッケージ
１１ 電力回路パッケージ構成要素
１２ ベース
１３ ベース通路
１４ 基板
１５ ビア接続部部分
１６ 回路層
１７ ビア接続部部分
１８ 基板絶縁層
１９ ビア接続部部分
２０ 基板電気的相互接続体
２２ ビア接続部
２３ ビア接続部
２４ ビア接続部
２６ 電力半導体モジュール
２８ 電力半導体デバイス
２９ シム
３０ デバイスパッド
３１ 裏面接点
３２ 膜構造体
３４ 膜絶縁層
３５ 接着剤
３６ 膜電気的相互接続体
３７ 膜ビア
３８ 表面実装構成要素
３９ 開始層
４０ 表面実装構成要素
４１ 主要層
４２ 表面実装構成要素
４３ 仕上げ層
４４ 出力コネクタ
４６ 出力コネクタ通路
４８ フレーム
５０ フレーム通路
５２ ハンダ
５４ ハンダ
５６ ハンダ
５８ 埋込み材料
６０ 熱的接合材料
６２ 熱交換器
７０ 基板チャネル

Claims (8)

  1. 基板（１４）と、基板電気的相互接続体（２０）がパターン形成された基板絶縁層（１８）を各々が含む状態で前記基板全体を覆って配置された複数の相互接続回路層（１６）と、前記基板の上面から前記基板電気的相互接続体（２０）の少なくとも１つまで延びるビア接続部（２２、２４）とを含むベース（１２）と、電力半導体デバイス（２８）を備える電力半導体モジュール（２６）と、
    を含み、
    前記電力半導体デバイスの各々が該それぞれの電力半導体デバイスの上面上のデバイスパッド（３０）と該それぞれの電力半導体デバイスの下面上の裏面接点（３１）とを含み、
    前記電力半導体デバイスが、膜構造体（３２）に結合され、
    前記膜構造体が、膜絶縁層（３４）と、前記膜絶縁層全体を覆って配置されかつ選択的に前記デバイスパッドまで延びる膜電気的相互接続体（３６）とを含み、
    前記裏面接点（３１）が、選択した基板電気的相互接続体又はビア接続部に結合され、
    前記選択した電気的相互接続体又はビア接続部に結合された表面実装構成要素（３８）をさらに含み、
    前記電力半導体モジュール及び表面実装構成要素を結合するための少なくとも２つのタイプのハンダをさらに含み、前記電力半導体モジュールを結合するための１つのタイプのハンダ（５２）が、少なくとも１つの前記表面実装構成要素を結合するための別のタイプのハンダ（５４）よりも高いリフロー温度を有する
    ことを特徴とする、電力回路パッケージ（１０）。
  2. 前記表面実装構成要素が、受動表面構成要素及び能動表面構成要素から成る群から選ばれた少なくとも１つの構成要素を含む、請求項１記載の電力回路パッケージ。
  3. 前記ビア接続部（２２）の少なくとも幾つかが、熱的及び電気的結合するように構成される、請求項１記載の電力回路パッケージ。
  4. 前記電力半導体モジュールを少なくとも部分的に囲む埋込み材料（５８）をさらに含む、請求項１記載の電力回路パッケージ。
  5. 前記選択した電気的相互接続体又はビア接続部に結合されかつ外部結合のためにアクセスできるように前記埋込み材料によって部分的に囲まれた出力コネクタ（４４）をさらに含む、請求項４記載の電力回路パッケージ。
  6. 熱交換器（６２）と、前記熱交換器と前記膜構造体の上面とを結合する熱的接合材料（６０）とをさらに含む、請求項１記載の電力回路パッケージ。
  7. 前記基板が金属絶縁基板を含み、前記基板が、その中に埋込まれた冷却チャネル（７０）をさらに含む、請求項１記載の電力回路パッケージ。
  8. 電力回路パッケージ（１０）を製作する方法において、
    基板（１４）と、基板電気的相互接続体（２０）がパターン形成された基板絶縁層（１８）を各々が含む状態で前記基板全体を覆って配置された複数の相互接続回路層（１６）と、前記基板の上面から前記電気的相互接続体の少なくとも１つまで延びるビア接続部（２２、２４）とを含むベース（１２）を準備する段階と、
    上面上のデバイスパッド（３０）と下面上の裏面接点（３１）とを各々が含みかつ膜構造体（３２）に結合された電力半導体デバイス（２８）を備える電力半導体モジュール（２６）であって、前記膜構造体が、膜絶縁層（３４）と前記膜絶縁層全体を覆って配置されかつ選択的に前記デバイスパッドまで延びる膜電気的相互接続体（３６）とを含む電力半導体モジュール（２６）を準備する段階と、
    表面実装構成要素（３８）を準備する段階と、
    前記電力半導体モジュール及び表面実装構成要素を前記ベースの選択した電気的相互接続体又はビア接続部に取付ける段階と、
    を含み、
    前記電力半導体モジュール及び表面実装構成要素を取付ける段階が、前記電力半導体モジュールを第１のタイプのハンダ（５２）でハンダ付けする段階と、次に前記表面実装構成要素を前記第１のハンダ（５２）よりも低いリフロー温度を有する第２のタイプのハンダ（５４）でハンダ付けする段階とを含む
    ことを特徴とする、方法。
JP2006288171A 2005-10-26 2006-10-24 電力回路パッケージ及びその製作方法 Expired - Fee Related JP5129472B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/259,992 2005-10-26
US11/259,992 US7518236B2 (en) 2005-10-26 2005-10-26 Power circuit package and fabrication method

Publications (2)

Publication Number Publication Date
JP2007123884A JP2007123884A (ja) 2007-05-17
JP5129472B2 true JP5129472B2 (ja) 2013-01-30

Family

ID=37719300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006288171A Expired - Fee Related JP5129472B2 (ja) 2005-10-26 2006-10-24 電力回路パッケージ及びその製作方法

Country Status (7)

Country Link
US (1) US7518236B2 (ja)
EP (1) EP1780791B1 (ja)
JP (1) JP5129472B2 (ja)
KR (1) KR101323416B1 (ja)
CN (1) CN100561735C (ja)
CA (1) CA2563480C (ja)
IL (1) IL178737A0 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856009B2 (en) 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
TW200850127A (en) * 2007-06-06 2008-12-16 Delta Electronics Inc Electronic device with passive heat-dissipating mechanism
US8198460B2 (en) * 2007-11-28 2012-06-12 Fresenius Kabi Oncology Ltd. Process for preparation of letrozole and its intermediates
US8232637B2 (en) * 2009-04-30 2012-07-31 General Electric Company Insulated metal substrates incorporating advanced cooling
US8114712B1 (en) 2010-12-22 2012-02-14 General Electric Company Method for fabricating a semiconductor device package
US8653635B2 (en) * 2011-08-16 2014-02-18 General Electric Company Power overlay structure with leadframe connections
US8872328B2 (en) * 2012-12-19 2014-10-28 General Electric Company Integrated power module package
US9209151B2 (en) 2013-09-26 2015-12-08 General Electric Company Embedded semiconductor device package and method of manufacturing thereof
US9872392B2 (en) * 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
US10381833B2 (en) 2017-06-27 2019-08-13 Ge Aviation Systems Llc Solid state power contactor

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
US4810563A (en) * 1986-03-14 1989-03-07 The Bergquist Company Thermally conductive, electrically insulative laminate
JPH04233258A (ja) * 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
EP0598914B1 (en) * 1992-06-05 2000-10-11 Mitsui Chemicals, Inc. Three-dimensional printed circuit board, electronic circuit package using this board, and method for manufacturing this board
JPH0697617A (ja) * 1992-09-16 1994-04-08 Mitsui Toatsu Chem Inc 配線基板およびその製造方法
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5675310A (en) * 1994-12-05 1997-10-07 General Electric Company Thin film resistors on organic surfaces
US5683928A (en) * 1994-12-05 1997-11-04 General Electric Company Method for fabricating a thin film resistor
US5866952A (en) * 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
JPH09172116A (ja) * 1995-12-21 1997-06-30 Mitsubishi Electric Corp 半導体装置
US5841193A (en) * 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
US6040226A (en) * 1997-05-27 2000-03-21 General Electric Company Method for fabricating a thin film inductor
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
JP2000091376A (ja) * 1998-09-11 2000-03-31 Taiyo Yuden Co Ltd 電子回路装置
US6306680B1 (en) * 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
JP2001044581A (ja) * 1999-05-24 2001-02-16 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
US6734534B1 (en) * 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
JP2002093965A (ja) * 2000-09-14 2002-03-29 Unisia Jecs Corp 半導体装置
JP3731511B2 (ja) * 2001-08-31 2006-01-05 株式会社日立製作所 コネクタ一体型パワーモジュール
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
DE10258565B3 (de) * 2002-12-14 2004-08-12 Semikron Elektronik Gmbh Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
US6942360B2 (en) * 2003-10-01 2005-09-13 Enertron, Inc. Methods and apparatus for an LED light engine
DE10355925B4 (de) * 2003-11-29 2006-07-06 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul und Verfahren seiner Herstellung
JP4265394B2 (ja) * 2003-12-17 2009-05-20 株式会社日立製作所 電力変換装置

Also Published As

Publication number Publication date
KR20070045122A (ko) 2007-05-02
KR101323416B1 (ko) 2013-10-30
EP1780791B1 (en) 2019-11-27
EP1780791A2 (en) 2007-05-02
JP2007123884A (ja) 2007-05-17
CN100561735C (zh) 2009-11-18
IL178737A0 (en) 2007-02-11
US7518236B2 (en) 2009-04-14
US20070090464A1 (en) 2007-04-26
CA2563480A1 (en) 2007-04-26
CA2563480C (en) 2016-02-02
CN1956192A (zh) 2007-05-02
EP1780791A3 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
JP5129472B2 (ja) 電力回路パッケージ及びその製作方法
US10186477B2 (en) Power overlay structure and method of making same
US9704788B2 (en) Power overlay structure and method of making same
KR102332362B1 (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US8654541B2 (en) Three-dimensional power electronics packages
JP5413971B2 (ja) 電子部品実装装置及びその製造方法
JP2011114176A (ja) パワー半導体装置
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP2013514674A (ja) 変速機制御装置として使用するため裸ダイ取付けにより重なり合って設けられる複数の印刷配線板層を持つ印刷配線板
JP3994381B2 (ja) パワーモジュール
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置
WO2019188153A1 (en) Power module and method for manufacturing power module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091021

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111129

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5129472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151109

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees