JPWO2019124024A1 - 半導体パッケージおよびその製造方法 - Google Patents

半導体パッケージおよびその製造方法 Download PDF

Info

Publication number
JPWO2019124024A1
JPWO2019124024A1 JP2019560919A JP2019560919A JPWO2019124024A1 JP WO2019124024 A1 JPWO2019124024 A1 JP WO2019124024A1 JP 2019560919 A JP2019560919 A JP 2019560919A JP 2019560919 A JP2019560919 A JP 2019560919A JP WO2019124024 A1 JPWO2019124024 A1 JP WO2019124024A1
Authority
JP
Japan
Prior art keywords
semiconductor package
insulating substrate
semiconductor
semiconductor chip
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019560919A
Other languages
English (en)
Other versions
JP6847266B2 (ja
Inventor
藤野　純司
純司 藤野
創一 坂元
創一 坂元
勝巳 宮脇
勝巳 宮脇
洋暁 一戸
洋暁 一戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2019124024A1 publication Critical patent/JPWO2019124024A1/ja
Application granted granted Critical
Publication of JP6847266B2 publication Critical patent/JP6847266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1312—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本発明は半導体パッケージに関し、絶縁基板と、絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、第１の主面上に複数の第２の接合材を介して能動面が接合された第１の半導体チップよりも厚さの薄い第２の半導体チップと、第１の半導体チップの能動面および第２の半導体チップの能動面とは反対の主面が下面に接合された放熱部材と、放熱部材の上面に乗り上げることなく放熱部材の側壁の少なくとも一部と接し、記第１および第２の半導体チップを絶縁基板上に封止する封止樹脂と、を備え、放熱部材は、第１の半導体チップが接合された第１の接合部の厚さが、第２の半導体チップが接合された第２の接合部の厚さよりも薄い。

Description

本発明は半導体パッケージに関し、特に、半導体装置から発する熱を放熱する放熱用部材を有する半導体パッケージに関する。
半導体装置の高周波化、動作の高速化に伴って、半導体装置から発する熱が増大する傾向にあり、その熱を外部に放熱するための放熱用部材としてヒートスプレッダを半導体チップの主面に接触させた構造の半導体パッケージが普及しつつある。その一例としては、特許文献１が挙げられる。
また、チップ状の半導体装置（半導体チップ）を複数種類有するマルチチップパッケージにおいては、それぞれの半導体チップの厚さが異なることに起因して、それぞれの主面に接触するヒートスプレッダの高さが異なる場合、パッケージ化した後に、複数のヒートスプレッダの主面（上面）を同一平面に揃えるための研磨工程が必要となる。
特許文献２には、半導体チップを複数種類有するマルチチップパッケージにおいて、複数の半導体チップに跨るように、エミッタ電極を兼ねた放熱用部材を配置する構成が開示されている。しかし、絶縁封止のためにトランスファモールド工法を用いる場合、金型とヒートスプレッダとの密着性が完全でないと、ヒートスプレッダ上に封止樹脂が残るので、放熱性が低下するのを防ぐため、サンドブラスト処理などを用いて封止樹脂を除去する工程が必要となることが開示されている。
また、半導体パッケージとなった状態での研磨およびサンドブラスト処理は、衝撃による半導体パッケージのダメージを考慮して少しずつ進める必要があり、また、精密な寸法測定および洗浄工程が必要となるなど、生産性が低下する大きな要因となっていた。
特許文献３には、異なる厚さの半導体チップを放熱部材であるヒートシンクに接合する際に、能動面が揃うようにヒートシンクに折り曲げ加工を施した構成が開示されている。しかしこの構成を採ると、ヒートシンクの半導体チップの取り付け面とは反対側の背面に段差が生じてしまい、最終的な放熱部材である空冷フィンなどにヒートシンクを接合する際に、ヒートシンクの背面に塗布する放熱グリスにかかる面圧が不均一になり、均一な放熱ができない可能性がある。
特許第４５９３６１６号公報 特開２０１３−７３９６４号公報 特開２００７−１８４４２４号公報
以上説明したように、半導体チップを複数種類有するマルチチップパッケージにおいては、複数のヒートスプレッダの上面を同一平面に揃えるための研磨工程が必要となったり、ヒートスプレッダ上に残る封止樹脂を除去する工程が必要となったりする場合があり、その場合には、生産性が低下すると言う問題があった。
本発明は上記のような問題を解決するためになされたものであり、半導体チップを複数種類有するマルチチップパッケージにおいて、生産性を向上できる半導体パッケージを提供することを目的とする。
本発明に係る半導体パッケージは、絶縁基板と、前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、前記放熱部材は、前記第１の半導体チップが接合された第１の接合部の厚さが、前記第２の半導体チップが接合された第２の接合部の厚さよりも薄い、半導体パッケージ。
本発明に係る半導体パッケージによれば、放熱部材の上面には封止樹脂が存在しないので、研磨等により封止樹脂を除去する工程が不要であり、生産性を向上できる。
本発明に係る実施の形態１の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の半導体パッケージの構成を示す平面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態１の半導体パッケージの製造方法を説明する断面図である。 半導体チップをダイボンドしたヒートスプレッダの平面図である。 上面側から見たインターポーザ基板の平面図である。 下面側から見たインターポーザ基板の平面図である。 上面側から見た樹脂封止前のインターポーザ基板の平面図である。 本発明に係る実施の形態１の変形例１の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例２の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例３の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例４の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例５の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例６の半導体パッケージの構成を示す断面図である。 本発明に係る実施の形態１の変形例６の半導体パッケージの構成を示す平面である。 本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。 本発明に係る実施の形態２の半導体パッケージの製造方法の変形例を説明する断面図である。
＜実施の形態１＞
＜装置構成＞
図１は、本発明に係る実施の形態１における半導体パッケージ１００の構成を示す断面図である。図１に示すように半導体パッケージ１００は、半導体チップ１１（第１の半導体チップ）および半導体チップ１２（第２の半導体チップ）の主面が、それぞれヒートスプレッダ３（放熱部材）のダイボンド部２１および２２（第１および第２の接合部）上に接合層２を介してダイボンドされている。
半導体チップ１１および１２の接合層２にダイボンドされた主面とは反対側の主面である能動面は、それぞれ、絶縁基板であるインターポーザ基板５の第１の主面（上面）上に配置された複数のインナーバンプ４１にフリップチップ実装されている。なお、インターポーザ基板５のインナーバンプ４１が設けられた上面とは反対側の第２の主面（下面）上には、複数のアウターバンプ４２が設けられている。
ヒートスプレッダ３に接合された半導体チップ１１および１２を、インナーバンプ４１にフリップチップ実装した状態のインターポーザ基板５の端縁部には、ヒートスプレッダ３に近接してダム６１（障壁）が設けられ、ダム６１、ヒートスプレッダ３およびインターポーザ基板５で規定される領域内には封止樹脂６２が充填され、半導体チップ１１および１２は、樹脂封止されている。封止樹脂６２は、半導体チップ１１および１２を樹脂封止するだけでなく、ヒートスプレッダ３の端縁部に設けた段差部３２とダム６１との間にも充填され、さらに段差部３２の途中まで封止樹脂６２が盛り上がり、ヒートスプレッダ３とダム６１とを強固に接合している。
半導体チップ１１および１２は、例えば、Ｓｉ（シリコン）半導体で構成されるＳｉ半導体装置であり、能動面には半導体チップの回路パターン、電極パターンが設けられており、それらがインナーバンプ４１に接合されることで、インナーバンプ４１およびアウターバンプ４２を介して、半導体チップ１１および１２がパッケージ外部と電気的に接続可能となる。ここで接合とは、ハンダなどの導電材または樹脂などの絶縁材により複数の部材が繋ぎ合わせられることと定義する。なお、半導体チップ１１および１２とインターポーザ基板５とを接合するインナーバンプ４１は、それぞれ第１および第２の接合材と呼称することができる。
インターポーザ基板５は、例えば、ガラスエポキシとＣｕ（銅）などの導体層を含むガラスエポキシ基板であり、図示されない上面、下面および内部の配線パターンが、図示されないスルーホールによって結線されて、インナーバンプ４１とアウターバンプ４２とを電気的に接続する中継基板である。
インターポーザ基板５の端縁部に設けられたダム６１は、エポキシ樹脂にシリカフィラーを分散させたダム剤により形成され、封止樹脂６２は、エポキシ樹脂にシリカフィラーを分散させた液状の樹脂により形成されており、電気絶縁性を有している。
図２は、図１に示す半導体パッケージ１００を上面側、すなわち、ヒートスプレッダ３のダイボンド部２１および２２とは反対側の主面（上面）から見た平面図であり、ヒートスプレッダ３の上面と、ヒートスプレッダ３を囲むダム６１と、ヒートスプレッダ３とダム６１との間に充填された封止樹脂６２とが見えている。なお、ヒートスプレッダ３の中央部には、封止樹脂６２を充填する際のガス抜きの開口部３１が設けられており、開口部３１内にも封止樹脂６２が充填されているが、ヒートスプレッダ３の上面には封止樹脂６２は存在しておらず、ヒートスプレッダ３の上面が半導体パッケージ１００の上面として露出している。なお、図２におけるＡ−Ａ線での矢視断面が図１に相当する。
ヒートスプレッダ３の上面には封止樹脂６２が残らないので、研磨等により封止樹脂６２を除去する工程が不要であり、生産性を向上できる。
＜製造方法＞
次に、製造工程を順に示す断面図である図３〜図６を用いて、半導体パッケージ１００の製造方法を説明する。
まず、図３に示すようにＣｕ製のヒートスプレッダ３を準備する。ヒートスプレッダ３は、半導体チップ１１を搭載するダイボンド部２１と、半導体チップ１２を搭載するダイボンド部２２とを有し、ダイボンド部２１は、ヒートスプレッダ３の上面からの厚さが例えば２ｍｍであり、ダイボンド部２２は、ヒートスプレッダ３の上面からの厚さが例えば例えば２．２ｍｍであり、２つのダイボンド部間で高低差を有した段差構造となっている。２つのダイボンド部間は、厚さが２つのダイボンド部よりも薄くなった凹部ＣＰとなっている。なお、ヒートスプレッダ３の上面は平坦であり、段差は有していない。また、ヒートスプレッダ３の平面方向の大きさは、最大部分で例えば１０ｍｍ×２０ｍｍである。また、ヒートスプレッダ３の上面側の端縁部には、例えば幅０．５ｍｍ、高さ０．５ｍｍの段差部３２が形成されている。
ダイボンド部２１および２２が上側となるようにヒートスプレッダ３を配置し、ダイボンド部２１および２２上にディスペンサによってダイボンド用接着剤２０を供給する。ダイボンド用接着剤２０は、例えばＡｇナノパウダーを含む低温焼結剤であるＡｇ焼結剤を用いることで、キュア温度２００℃により固化する。
ダイボンド用接着剤２０が供給されたダイボンド部２１および２２上に、それぞれ半導体チップ１１および１２を搭載する。半導体チップ１１および１２は、共に実験用のＳｉ半導体装置であり、半導体チップ１１は、例えば厚さ０．４ｍｍであり、平面方向の大きさは７ｍｍ×８ｍｍであり、半導体チップ１２は、例えば厚さ０．２ｍｍであり、平面方向の大きさは、８ｍｍ×８ｍｍである。半導体チップ１１および１２を搭載した状態でヒートスプレッダ３をオーブンに投入し、加熱によりダイボンド用接着剤２０をキュアして、半導体チップ１１および１２をそれぞれダイボンド部２１および２２にダイボンドする。
上述したように、ヒートスプレッダ３は、２つのダイボンド部間で高低差を有しており、ダイボンド部２１はダイボンド部２２よりも０．２ｍｍ低くなっている。そして、半導体チップ１１の厚さは０．４ｍｍであり、半導体チップ１２の厚さは０．２ｍｍであるので、ダイボンド部２１上に半導体チップ１１をダイボンドし、ダイボンド部２２上に半導体チップ１２をダイボンドすることで、半導体チップ１１の能動面と半導体チップ１２の能動面とは同一平面上に位置することとなる。
次に、図４に示す工程において、半導体チップ１１および１２をダイボンドした後のヒートスプレッダ３を、半導体チップ１１および１２が下向きとなるようにしてインターポーザ基板５上に搭載する。インターポーザ基板５は、例えば厚さ０．４ｍｍであり、平面方向の大きさは１３ｍｍ×２３ｍｍである。
インターポーザ基板５は、例えば直径０．２ｍｍの円形電極（図示せず）を複数有しており、そこにインナーバンプ４１を搭載する構造となっている。インナーバンプ４１は、Ｓｎ（スズ）とＳｂ（アンチモン）を含むハンダ製であり、例えば直径０．３ｍｍの球体である。
インターポーザ基板５の半導体チップ１１が対面する領域と、半導体チップ１２が対面する領域とでは、インナーバンプ４１の配置個数、配置パターンが異なっており、それぞれ、半導体チップ１１および１２の能動面の電極（図示せず）の配置個数、配置パターンに対応するように設定されている。なお、半導体チップ１１および１２の能動面の電極は、例えば、直径０．２ｍｍの円形電極であり、インナーバンプ４１が接触した状態でハンダ付けを行い、フリップチップ接続する。なお、フリップチップ接続には周知の技術を用いることができるので、説明は省略する。
次に、図５に示すように、インターポーザ基板５上に半導体チップ１１および１２をフリップチップ接続した後、インターポーザ基板５の端縁部に、ダム剤をディスペンサロボットを用いて３周回に渡って描画し、キュアすることによって例えば、幅１ｍｍ、高さ２ｍｍのダム６１を形成する。ダム剤としてはＣＯＢ（Chip On Board）用のエポキシ樹脂を用いることができる。
なお、ダム６１は、ヒートスプレッダ３に近接して設けるがヒートスプレッダ３の端縁部との間には隙間を空けるように設ける。また、ダム６１の高さは、少なくともヒートスプレッダ３の上面を越えない高さとし、後の工程で液状の封止樹脂６２を注入した場合に、ダム６１とヒートスプレッダ３の端縁部との間の隙間から盛り上がった液状の封止樹脂６２が、ヒートスプレッダ３の上面にまで濡れ上がらない高さとする。そのために、ダム６１の高さは、インターポーザ基板５の上面からヒートスプレッダ３の上面までの高さの２０％〜９５％の高さが望ましい。
次に、図６示す工程において、液状の封止樹脂６２をディスペンサロボットを用いて、ダム６１、ヒートスプレッダ３およびインターポーザ基板５で規定される領域内に注入し、隙間に封止樹脂６２を充填する。ダム６１を設けることで、液状の封止樹脂６２の粘度が低い場合、例えば常温で５０Ｐａ・Ｓ未満の場合でも、注入した封止樹脂６２がインターポーザ基板５外に流れ出ることが防止され、封止樹脂６２を予定の高さまで充填できる。
このとき、ヒートスプレッダ３の端縁部とダム６１との間の隙間から液状の封止樹脂６２を注入する場合には、ヒートスプレッダ３の開口部３１（図２）がガス抜きの役目を果たすことで、封止樹脂６２内に大気が閉じ込められてボイド（空隙）を形成することを防ぐことができる。この後、インターポーザ基板５をオーブンに投入して、加熱により封止樹脂６２をキュアすることによって封止樹脂６２を固化し絶縁封止を行う。
なお、ヒートスプレッダ３の開口部３１から液状の封止樹脂６２を注入しても良く、その場合は、ヒートスプレッダ３の端縁部とダム６１との間の隙間がガス抜きの役目を果たすと共に、当該隙間から液状の封止樹脂６２が盛り上がり、固化することによってヒートスプレッダ３とダム６１とを強固に接合する。また、開口部３１から液状の封止樹脂６２を注入することで、液状の封止樹脂６２を均等に充填することが可能となる。
最後に、インターポーザ基板５の下面に設けた、例えば直径０．５ｍｍの円形電極（図示せず）上にハンダ製のアウターバンプ４２を搭載し、ハンダを溶融させることで図１に示した半導体パッケージ１００を得ることができる。なお、アウターバンプ４２は、Ｓｎ（スズ）、Ａｇ（銀）およびＣｕを含んでおり、例えば直径０．７ｍｍの球体である。
以上の工程を経ることで、ヒートスプレッダ３の上面に封止樹脂６２が残らない半導体パッケージ１００を得ることができる。
図７は、半導体チップ１１および１２をダイボンドしたヒートスプレッダ３、すなわち図４に示した状態のヒートスプレッダ３を半導体チップ１１および１２の能動面側から見た平面図である。ヒートスプレッダ３の中央部に設けた開口部３１は、例えば凹部ＣＰの長手方向に沿った長さが６ｍｍ、凹部ＣＰの短手方向に沿った長さが幅３ｍｍ、長円形である。なお、開口部３１の形状はこれに限定されるものではなく、個数も１つに限定されない。また、開口部３１を設ける位置も、ヒートスプレッダ３の中央部に限定されない。
図８は、インターポーザ基板５を上面側から見た平面図であり、インナーバンプ４１を搭載するための複数の電極５１が設けられており、電極５１が設けられた部分と端縁部以外はソルダレジスト５５で覆われている。
図９は、インターポーザ基板５を下面側から見た平面図であり、アウターバンプ４２を搭載するための複数の電極５２が設けられており、電極５２が設けられた部分と端縁部以外はソルダレジスト５５で覆われている。
図１０は、インターポーザ基板５の上に、半導体チップ１１および１２が搭載されたヒートスプレッダ３をインナーバンプ４１を介して接合し、ダム６１を形成した状態、すなわち、図５に示した状態でヒートスプレッダ３の上面側から見た平面図である。この段階では、ヒートスプレッダ３の端縁部に設けた段差部３２を見ることができる。
ヒートスプレッダ３の開口部３１は、液状の封止樹脂６２を注入する際の注入孔として用いることで、隙間が小さく封止樹脂６２が浸透しにくい場合でも均等な樹脂注入が可能となる。
ヒートスプレッダ３の端縁部の段差部３２は、ヒートスプレッダ３の側面の沿面距離を長くし、液状の封止樹脂６２がヒートスプレッダ３の側面から上面にまで濡れ上がって上面を覆い、放熱性を低下させることを防止する効果がある。また、図１に示したように、封止樹脂６２は、段差部３２の途中まで盛り上がるように設けられており、ヒートスプレッダ３とダム６１とを強固に接合しているので、ヒートスプレッダ３とインターポーザ基板５との剥離を抑制する効果を有している。
＜他の適用例＞
以上説明した実施の形態１の半導体パッケージ１００に対しては、以下の適用が可能である。すなわち、半導体チップ１１および１２には、共に実験用のＳｉ半導体装置が適用される例を示したが、これに限定されず、ＳｉＣ（炭化珪素）半導体装置、ＧａＮ（窒化ガリウム）半導体装置、ＧａＡｓ（ガリウムヒ素）半導体装置などを適用でき、Ｓｉ半導体装置と同様の効果が得られる。
また、接合層２を形成するダイボンド用接着剤２０として、Ａｇ焼結剤を用いる例を示したが、Ａｕ（金）−Ｓｎ（スズ）系ハンダ、Ｐｂ（鉛）−Ｓｎ（スズ）系ハンダ、Ｓｎ（スズ）−Ｓｂ（アンチモン）系ハンダなどを用いても良く、Ａｇ焼結剤を用いる場合と同様の効果が得られる。
また、ヒートスプレッダ３としてＣｕを用いたが、Ｃｕタングステン合金、ＣＩＣ（Ｃｕ／インバー／Ｃｕ）クラッド材なども適用可能であり、Ｃｕを用いた場合と同様の効果が得られる。
また、ヒートスプレッダ３にＮｉ／Ａｕめっきを施すことによって、接合層２をハンダを用いて形成する場合に、接合層２の形成が容易になる。また、ヒートスプレッダ３にＡｌを用い、Ｃｕめっきを施すことで軽量化が可能となる。
また、インナーバンプ４１をＳｎとＳｂを含むハンダ製として説明したが、Ａｕ−Ｓｎ系ハンダ製またはＰｂ−Ｓｎ系ハンダ製としても同様の効果が得られる。また、ＡｕスタッドバンプとＡｇ接着剤の組み合わせ、およびＣｕコア有するハンダボールを用いた接続によっても同様の効果が得られる。
また、ヒートスプレッダ３の端縁部に段差部３２を形成することで、封止樹脂６２との界面の長さを大きくすることで密着強度を増し、水分などが浸透するまでの時間を長くでき、信頼性の改善が可能となる。
また、ヒートスプレッダ３の段差部３２が、ダム６１の頂点よりも低い位置に存在するようにすることで、注入した封止樹脂６２が確実に段差を覆うようにすることが可能となる。
また、ヒートスプレッダ３の、ダイボンド部２１とダイボンド部２２とのつなぎ部分（ダイボンド部間）に、２つのダイボンド部よりも厚みが薄い凹部ＣＰを設けることで、厚さの異なる２つのダイボンド部が連続した構造とはなっていない。厚さの異なる部分が連続して段差となる部分を切削加工で形成すると、段差の角部に曲率がついた部分が生じる。そして、曲率がついた部分に乗り上げるように半導体チップが配置されると、半導体チップが傾いた状態で接合されたり、曲率がついた部分と半導体チップとの間に隙間が生じて、ボイドとして残ったりする可能性がある。しかし、凹部ＣＰを設けることで、厚さの異なる２つのダイボンド部が離れた構造となり、これらの不具合の発生を防ぐことができる。また、ヒートスプレッダ３に開口部３１を形成する際にも、厚みが薄い凹部ＣＰに形成することで、加工しやすいという効果が得られる。
また、アウターバンプ４２をＳｎ、ＡｇおよびＣｕを含むハンダ製として説明したが、Ｓｎ（スズ）−Ｚｎ（亜鉛）系ハンダ製またはＢｉ（ビスマス）−Ｓｎ（スズ）系ハンダ製としても同様の効果が得られる。また、ＡｕスタッドバンプとＡｇ接着剤の組み合わせ、およびＣｕをコアとするハンダボールを用いた接続によっても同様の効果が得られる。さらにアウターバンプ４２の替わりに、挿入実装用のピンを有するＰＧＡ（Pin Grid Array）を用いても良く、アウターバンプ４２を搭載するための電極５２（図９）を、表面実装用の電極として用いるＬＧＡ（Land Grid Array）を用いても良い。
また、インターポーザ基板５としてガラスエポキシ基板を用いたが、ポリイミド基板、セラミック基板などを用いても同様の効果が得られる。
また、ダム６１としてシリカフィラーを分散させたエポキシ樹脂を用いたが、ＰＰＳ（Poly Phenylene Sulfide）など耐熱性のある樹脂部品またはアルミ板などでダムを構成しても良く、また、インターポーザ基板５の端縁部をダム形状に加工した構成としても同様の効果が得られる。
また、封止樹脂６２の粘度が高い場合、例えば常温で５０Ｐａ・Ｓ以上５００Ｐａ・Ｓ以下の場合、注入した封止樹脂６２がインターポーザ基板５の端縁部またはその手前で流れが止まると考えられるので、その場合は、図５を用いて説明したダム６１を設ける工程を省略でき、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載する工程の後、液状の封止樹脂６２をディスペンサロボットを用いて、ヒートスプレッダ３の側面部を覆うように注入することとなる。
また、図１に示されるように、封止樹脂６２はダム６１の頂上部分にかかるように形成されているが、ダム６１の高さの途中までで留まる場合に比べて、ヒートスプレッダ３と密着する面積が大きくなり、温度サイクルに対する信頼性を改善することができる。
また、液状の封止樹脂６２としてシリカフィラーを分散させたエポキシ樹脂を用いたが、アルミナをフィラーとしても良く、シリコーン樹脂を用いた場合でも同様の効果が得られる。
＜変形例１＞
以上説明した実施の形態１の半導体パッケージ１００においては、ヒートスプレッダ３の２つのダイボンド部間で高低差を有した段差構造とし、厚さの異なる半導体チップ１１および１２に対応していたが、厚さの異なる半導体チップに対して大きさの異なるインナーバンプを用いることによっても、厚さの違いに対応することができる。
すなわち、図１１に示す半導体パッケージ１００Ａのように、厚さ０．４ｍｍの半導体チップ１１に対しては直径０．３ｍｍのインナーバンプ４１１（接合材）に接合し、厚さ０．２ｍｍの半導体チップ１２に対して直径０．５ｍｍのインナーバンプ４１２（接合材）に接合することで、ダイボンド部２１および２２の厚さをどちらも２ｍｍとしたヒートスプレッダ３Ａを使用することができる。このように直径、すなわち高さの異なるインナーバンプを用いることで、２つのダイボンド部間に高低差を設ける必要がなくなるので、図３を用いて説明したダイボンド部２１および２２上にダイボンド用接着剤２０を供給する方法を、マスクを用いて接着剤の供給を行う生産性の高い印刷供給に変更することが可能となる。
また、ヒートスプレッダ３Ａの２つのダイボンド部の厚さが統一されることで、ヒートスプレッダ３Ａの製造コストが低減し、また入手が容易となる効果も得られる。
＜変形例２＞
実施の形態１の半導体パッケージ１００においては、インターポーザ基板５上に配置するインナーバンプ４１の高さによってヒートスプレッダ３とインターポーザ基板５との間のギャップ長が決まっていたが、ギャップ長設定のための支持体を設けても良い。
すなわち、図１２に示す半導体パッケージ１００Ｂのように、ヒートスプレッダ３Ｂのダイボンド部２１とダイボンド部２２との間からインターポーザ基板５側に向けて延在する突起部３３を設け、その先端がインターポーザ基板５の主面に接し、かつハンダまたは樹脂の接合部４１３によってインターポーザ基板５と接合するようにしても良い。
突起部３３を設けることで、突起部３３の高さによってヒートスプレッダ３Ｂとインターポーザ基板５との間のギャップ長をより正確に設定することができる。また、ヒートスプレッダ３Ｂがインターポーザ基板５に直接に接する部分を設けることで、突起部３３を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３３にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
なお、図１２では、突起部３３の先端が接合部４１３によってインターポーザ基板５と接合された例を示しているが、接合部４１３を設けず突起部３３の先端がインターポーザ基板５の主面に接触するだけの構成としても良い。接合部４１３を設けないことにより、製造コストおよび製造工程数を低減できる。
また、突起部３３を設けることで、インターポーザ基板５の熱を直接ヒートスプレッダ３Ｂに排熱することができ、インターポーザ基板５の温度上昇を抑制する効果もある。
なお、突起部３３は、円柱状であっても四角柱状であっても良く、また、１つに限らず、複数設けても良い。
また、突起部３３に替えて、図１に示したヒートスプレッダ３の２つのダイボンド部との間の凹部ＣＰとインターポーザ基板５との間に、円柱状または四角柱状のスペーサを挟むことによっても、半導体パッケージ１００Ｂと同様の効果を得ることができる。この場合、スペーサをヒートスプレッダ３およびインターポーザ基板５に接合しても良いし、接触させるだけでも良い。
＜変形例３＞
実施の形態１の半導体パッケージ１００においては、インターポーザ基板５上に配置するインナーバンプ４１によってヒートスプレッダ３を支えていたが、ヒートスプレッダ３を支えるための支持体を設けても良い。
すなわち、図１３に示す半導体パッケージ１００Ｃのように、ヒートスプレッダ３Ｃのダイボンド部２１および２２が設けられた側の主面の端縁部からインターポーザ基板５側に向けて延在する複数の突起部３３を設け、その先端がインターポーザ基板５の主面に接するようにしても良い。
ヒートスプレッダ３Ｃの端縁部に複数の突起部３３を設けることで、突起部３３の高さによってヒートスプレッダ３Ｃとインターポーザ基板５との間のギャップ長をより正確に設定することができると共に、ヒートスプレッダ３Ｃのインターポーザ基板５からの高さを一定にして、インターポーザ基板５に対する平行度を確保することが可能となる。
また、ヒートスプレッダ３Ｃがインターポーザ基板５に直接に接する部分を設けることで、突起部３３を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３３にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
なお、複数の突起部３３の先端をハンダまたは樹脂の接合部４１３によってインターポーザ基板５と接合するようにしても良い。また、突起部３３は、円柱状であっても四角柱状であっても良い。
また、突起部３３に替えて、図１に示したヒートスプレッダ３の２つのダイボンド部側の主面の端縁部とインターポーザ基板５との間に、円柱状または四角柱状の複数のスペーサを挟むことによっても、半導体パッケージ１００Ｃと同様の効果を得ることができる。この場合、スペーサをヒートスプレッダ３およびインターポーザ基板５に接合しても良いし、接触させるだけでも良い。
＜変形例４＞
実施の形態１の半導体パッケージ１００においては、半導体チップ１１および１２で発生する熱を、主としてヒートスプレッダ３の上面から排熱していたが、インターポーザ基板５側に排熱するようにしても良い。
すなわち、図１４に示す半導体パッケージ１００Ｄのように、ヒートスプレッダ３Ｄのダイボンド部２１とダイボンド部２２との間からインターポーザ基板５側に向けて延在する突起部３４を設け、その先端がインターポーザ基板５を貫通してインターポーザ基板５の下面に露出するようにし、突起部３４の先端にアウターバンプ４２と同じ高さのアウターバンプ４２１を接合する。
これにより、半導体チップ１１および１２で発生する熱を、突起部３４とアウターバンプ４２１とを介して外部に排熱することも可能となり、半導体パッケージ全体の放熱効率を高めることができる。
また、ヒートスプレッダ３Ｄがインターポーザ基板５に直接に接する部分を設けることで、突起部３４を設けない場合には、半導体チップ１１および１２とインターポーザ基板５との間のインナーバンプ４１にだけかかっていた熱応力が突起部３４にもかかることとなり、熱応力が分散されて、インナーバンプ４１にかかる熱応力が軽減される。この結果、半導体パッケージの信頼性が向上する。
また、突起部３４は、円柱状であっても四角柱状であっても良く、また、１つに限らず、複数設けても良い。なお、突起部３４を四角柱状とする場合は、四角柱の先端には複数のアウターバンプ４２１を接合することで、放熱効率を高めることができる。
なお、アウターバンプ４２１は、例えば、半導体パッケージ１００Ｄが実装されるマザー基板（図示せず）上に設けた放熱パッドなどに直接接合することで、半導体チップ１１および１２で発生する熱を外部に排熱することができる。
＜変形例５＞
実施の形態１の半導体パッケージ１００においては、ヒートスプレッダ３の上面は平坦であったが、上面に冷却フィンを設けても良い。
すなわち、図１５に示す半導体パッケージ１００Ｅのように、ヒートスプレッダ３Ｅの上面に空冷フィン３５を設け、放熱効率をさらに高めるようにしても良い。このような構成とすることで、外部に設けた冷却ブロック等に接着する必要なしに、冷却能力を向上させることが可能となる。
＜変形例６＞
半導体チップの動作周波数が１ＧＨｚを超える領域では、半導体チップの能動面が比誘電率の大きい封止樹脂６２で覆われると特性劣化を生じる可能性があり、能動面が封止樹脂６２で覆われない構造が望ましい場合がある。そのために、インナーバンプ４１の配列で封止樹脂６２をせき止めて、インナーバンプ４１の配列より内側まで封止樹脂６２が流入しないようにしたり、封止樹脂６２の粘度が常温で５０Ｐａ・Ｓ以上５００Ｐａ・Ｓ以下となるように粘度を高めに設定して、インナーバンプ４１の配列より内側まで封止樹脂６２が流入しないようにしたりして、能動面が封止樹脂６２で覆われない構造を確保することが考えられる。
これら以外の方法としては、半導体チップの周囲にもダムを形成することで、ダムによって封止樹脂６２をせき止める方法が考えられる。その一例を図１６に示す。
図１６に示す半導体パッケージ１００Ｆは、インターポーザ基板５の端縁部に設けられたダム６１の他に、インナーバンプ４１の配列に近接して設けられたダム６３（内部障壁）を備えている。ダム６３は、インナーバンプ４１の配列の外周に設けられるので、図６を用いて説明した封止樹脂６２の注入工程で液状の封止樹脂６２を注入する際に、ダム６３によって封止樹脂６２がせき止められ、インナーバンプ４１の配列より内側には封止樹脂６２が注入されない。このため、半導体チップ１１および１２の能動面は封止樹脂６２で覆われず、半導体チップ１１および１２の能動面とインターポーザ基板５の主面との間は、中空領域ＨＲとなっている。なお、ダム６３は封止樹脂６２をせき止めるため、少なくともインナーバンプ４１の高さと同じ高さとなるように設けられる。
ダム６３は、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載した状態で、インナーバンプ４１の配列の外周にダム剤をディスペンサロボットを用いて描画することで形成することができる。
また、図４を用いて説明したヒートスプレッダ３をインターポーザ基板５上に搭載する工程の前であって、インターポーザ基板５上にインナーバンプ４１の配列を搭載した状態において、インナーバンプ４１の配列の外周にダム剤をディスペンサロボットを用いて描画することで形成しても良い。
ダム６３のダム剤は、ダム６１と同様にＣＯＢ（Chip On Board）用のエポキシ樹脂を用いることができ、図５を用いて説明した工程で、インターポーザ基板５の端縁部に、ダム剤をディスペンサロボットを用いて描画した後、ダム６１のキュア工程でダム６３もキュアするようにしても良い。
図１７は、インターポーザ基板５上でのダム６３の配置状態を示すため、便宜的にヒートスプレッダ３およびダム６１を省略して示した半導体パッケージ１００Ｆの上面図である。ダム６３で囲まれた領域が中空領域ＨＲとなる。
＜実施の形態２＞
図１に示した実施の形態１の半導体パッケージ１００の製造方法については図３〜図６を用いて説明し、半導体チップ１１および１２を接合した１個のヒートスプレッダ３を、１枚のインターポーザ基板５に搭載する製造方法を説明したが、１枚のインターポーザ基板に複数のヒートスプレッダ３を搭載可能な多面付け基板を使用し、最終的にはインターポーザ基板をヒートスプレッダ３ごとに個片化して、個々に独立した半導体パッケージを得るようにしても良い。
図１８および図１９は、本発明に係る実施の形態２の半導体パッケージの製造方法を説明する断面図である。図１８は、例えば４個のヒートスプレッダ３を２行２列で搭載可能な多面付けインターポーザ基板５０（多面付け絶縁基板）を使用する例を示しており、多面付けインターポーザ基板５０上に、複数のインナーバンプ４１を介して４個のヒートスプレッダ３を接合し、ダム６１、ヒートスプレッダ３および多面付けインターポーザ基板５０で規定される領域内に封止樹脂６２が充填された段階を示している。なお、図１８において、図１を用いて説明した半導体パッケージ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
また、図１８に示す段階に至るまでの製造工程は、図３〜図６を用いて説明した実施の形態１の製造方法と同じであるので重複する説明は省略する。
多面付けインターポーザ基板５０は絶縁基板であり、例えば、ガラスエポキシとＣｕなどの導体層を含むガラスエポキシ基板であり、厚さは０．４ｍｍである。平面方向の大きさは１個のヒートスプレッダ３に対して１３ｍｍ×２３ｍｍの面積を割り当てることができる面積を有しており、１個のヒートスプレッダ３に割り当てられる領域（単位領域と呼称）には、実施の形態１のインターポーザ基板５と同様に、上面、下面および内部の配線パターンが、図示されないスルーホールによって結線されており、また、図８および図９に示したように、インナーバンプ４１を搭載するための複数の電極５１およびアウターバンプ４２を搭載するための複数の電極５２が設けられている。そして、各単位領域間には個片化のための複数のスリットＳＬが設けられている。また、ダム６１に沿うように複数のスリットＳＬが設けられている。
また、多面付けインターポーザ基板５０の端縁部に、ダム剤をディスペンサロボットを用いて描画する際には、何れのヒートスプレッダ３の端部にも接触せず、かつ、個片化の際に、ダム６１も除去できるようにヒートスプレッダ３の端部から所定距離離して描画する。この所定距離は、個片化に使用される装置、例えばダイシングソーの刃を入れることができるような距離とする。
図１９は、多面付けインターポーザ基板５０を個片化する工程を示しており、単位領域間に設けた複数のスリットＳＬおよびダム６１に沿うように設けた複数のスリットＳＬを目標として、例えばダイシングソーの刃を入れ、封止樹脂６２と共にヒートスプレッダ３ごとに多面付けインターポーザ基板５０を切断して個片化し、ダム６１を分離する。
最後に、多面付けインターポーザ基板５０の下面に設けた、例えば直径０．５ｍｍの円形電極（図示せず）上にハンダ製のアウターバンプ４２を搭載し、ハンダを溶融させることで、図１９に示すような個々に独立した複数の半導体パッケージ２００を同時に得ることができる。
このように、複数のヒートスプレッダ３を搭載可能な多面付けインターポーザ基板５０を用いることでインナーバンプ４１を用いた接続および封止工程を一括して行うことが可能となり、生産性を向上することができる。
なお、上記ではダイシングソーを用いて多面付けインターポーザ基板５０を個片化する例を説明したが、ワイヤカットおよびレーザ溶断などの方法で個片化しても良い。なお、単位領域間の複数のスリットＳＬおよびダム６１に沿う複数のスリットＳＬは、必ずしも設けなくても良いが、多面付けインターポーザ基板５０が切断しにくいセラミック基板などの場合は、スリットＳＬを設けることで切断が容易となる。
また、上記では４個のヒートスプレッダ３を２行２列で搭載可能なインターポーザ基板５０を使用した例を説明したが、ヒートスプレッダ３の搭載個数はこれに限定されるものではなく、さらに多くのヒートスプレッダ３を搭載可能なインターポーザ基板を用いることで、さらなる生産性の向上を図るようにしても良い。
＜変形例＞
以上説明した実施の形態２の半導体パッケージの製造方法においては、個々に独立した複数のヒートスプレッダ３をイ多面付けインターポーザ基板５０に搭載する例を示したが、複数のヒートスプレッダを厚さの薄い連結部で連結したヒートスプレッダを多面付けインターポーザ基板５０に搭載し、最終的にヒートスプレッダとインターポーザ基板を個片化して、個々に独立した半導体パッケージを得るようにしても良い。
図２０は、例えば４個のヒートスプレッダ３を２行２列で連結した連結型ヒートスプレッダ３０（連結型放熱部材）を多面付けインターポーザ基板５０上に複数のインナーバンプ４１を介して接合し、ダム６１、連結型ヒートスプレッダ３０および多面付けインターポーザ基板５０で規定される領域内に封止樹脂６２が充填された段階を示している。なお、図２０において、図１を用いて説明した半導体パッケージ１００と同一の構成については同一の符号を付し、重複する説明は省略する。
また、図２０に示す段階に至るまでの製造工程は、図３〜図６を用いて説明した実施の形態１の製造方法と同じであるので重複する説明は省略する。連結型ヒートスプレッダ３０は、例えば銅製であり、４個のヒートスプレッダ３を２行２列で連結した大きさを有しており、ヒートスプレッダ３間には連結部ＣＮが設けられている。
連結部ＣＮは、ヒートスプレッダ３の本体部分に比べて薄く形成され、切断しやすくなっている。
このような連結型ヒートスプレッダ３０を用いて、多面付けインターポーザ基板５０と共に個片化することで生産性のさらなる向上が可能となる。
なお、多面付けインターポーザ基板５０は、工程が複雑で歩留が低く製造が困難であるため、連結型ヒートスプレッダに複数の個片のインターポーザ基板を接合することで生産性の向上を図ることも可能となる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (15)

  1. 絶縁基板と、
    前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、
    前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、
    前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、
    前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、
    前記放熱部材は、
    前記第１の半導体チップが接合された第１の接合部の厚さが、前記第２の半導体チップが接合された第２の接合部の厚さよりも薄い、半導体パッケージ。
  2. 絶縁基板と、
    前記絶縁基板の第１の主面上に複数の第１の接合材を介して能動面が接合された第１の半導体チップと、
    前記第１の主面上に複数の第２の接合材を介して能動面が接合された前記第１の半導体チップよりも厚さの薄い第２の半導体チップと、
    前記第１の半導体チップの前記能動面および前記第２の半導体チップの前記能動面とは反対の主面が下面に接合された放熱部材と、
    前記放熱部材の上面に乗り上げることなく前記放熱部材の側壁の少なくとも一部と接し、前記第１および第２の半導体チップを前記絶縁基板上に封止する封止樹脂と、を備え、
    前記複数の第１の接合材の厚さが、前記複数の第２の接合材の厚さよりも薄い、半導体パッケージ。
  3. 前記絶縁基板の前記第１の主面の端縁部に設けられ、前記放熱部材の側壁との間に隙間を有するように前記第１の主面に対して垂直方向に延在する障壁を備え、
    前記封止樹脂は、
    前記隙間を満たすように充填されている、請求項１または請求項２記載の半導体パッケージ。
  4. 前記複数の第１の接合材の配列の外周および前記複数の第２の接合材の配列の外周に設けられた内部障壁を備え、
    前記複数の第１の接合材の配列の内側および前記複数の第２の接合材の配列の内側に、前記第１および第２の半導体チップの前記能動面が前記封止樹脂で覆われない中空領域を有する、請求項１または請求項２記載の半導体パッケージ。
  5. 前記放熱部材は、
    前記上面と前記下面との間を貫通する開口部を有する、請求項１または請求項２記載の半導体パッケージ。
  6. 前記開口部は、
    前記放熱部材の前記第１および第２の半導体チップが配置された位置の間に設けられる、請求項５記載の半導体パッケージ。
  7. 前記放熱部材は、
    前記下面から前記絶縁基板に向けて延在し、先端が前記絶縁基板の前記第１の主面に接する少なくとも１つの突起部を有する、請求項１または請求項２記載の半導体パッケージ。
  8. 前記放熱部材は、
    前記下面から前記絶縁基板に向けて延在し、先端が前記絶縁基板を貫通する少なくとも１つの突起部を有する、請求項１または請求項２記載の半導体パッケージ。
  9. 前記放熱部材は、
    前記上面に設けられた空冷フィンを有する、請求項１または請求項２記載の半導体パッケージ。
  10. （ａ）複数の半導体チップの能動面とは反対の主面が下面に接合された放熱部材を前記能動面が絶縁基板の第１の主面に面するように実装する工程と、
    （ｂ）前記絶縁基板の前記第１の主面の端縁部に設けられ、前記第１の主面に対して垂直方向に延在して前記放熱部材の側壁との間に隙間を設ける障壁を形成する工程と、
    （ｃ）前記障壁、前記絶縁基板および前記放熱部材で規定される領域内に封止樹脂を充填する工程と、を備え、
    前記工程（ｂ）は、
    前記放熱部材の端縁部との間に隙間を有し、前記放熱部材の上面を越えない高さを有するように前記障壁を形成する工程を有し、
    前記工程（ｃ）は、
    （ｃ−１）前記放熱部材の前記上面に乗り上げることなく前記放熱部材の前記端縁部と前記障壁との間の前記隙間を満たすように前記封止樹脂を充填する工程を有する、半導体パッケージの製造方法。
  11. 前記放熱部材は、
    前記上面と前記下面との間を貫通する開口部を有する、請求項１０記載の半導体パッケージの製造方法。
  12. 前記工程（ｃ−１）は、
    前記放熱部材の前記端縁部と前記障壁との間の前記隙間から前記封止樹脂を注入し、前記開口部からガスを抜く工程を含む、請求項１１記載の半導体パッケージの製造方法。
  13. 前記工程（ｃ−１）は、
    前記開口部から前記封止樹脂を注入し、前記放熱部材の前記端縁部と前記障壁との間の前記隙間からガスを抜く工程を含む、請求項１１記載の半導体パッケージの製造方法。
  14. 前記絶縁基板は、
    前記放熱部材を複数搭載可能な多面付け絶縁基板であって、
    前記工程（ｃ）の後、
    前記多面付け絶縁基板を前記放熱部材ごとに個片化する工程をさらに備える、請求項１１記載の半導体パッケージの製造方法。
  15. 前記絶縁基板は、
    前記放熱部材を複数連結した連結型放熱部材を搭載可能な多面付け絶縁基板であって、
    前記工程（ｃ）の後、
    前記連結型放熱部材および前記多面付け絶縁基板を個片化する工程をさらに備える、請求項１１記載の半導体パッケージの製造方法。
JP2019560919A 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法 Active JP6847266B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017243436 2017-12-20
JP2017243436 2017-12-20
PCT/JP2018/044204 WO2019124024A1 (ja) 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2019124024A1 true JPWO2019124024A1 (ja) 2020-04-02
JP6847266B2 JP6847266B2 (ja) 2021-03-24

Family

ID=66994640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019560919A Active JP6847266B2 (ja) 2017-12-20 2018-11-30 半導体パッケージおよびその製造方法

Country Status (4)

Country Link
US (1) US11538728B2 (ja)
JP (1) JP6847266B2 (ja)
CN (1) CN111492473A (ja)
WO (1) WO2019124024A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
US11201095B1 (en) * 2019-08-23 2021-12-14 Xilinx, Inc. Chip package having a cover with window
JP2021050943A (ja) * 2019-09-23 2021-04-01 株式会社デンソー 物理量計測装置
US11948855B1 (en) * 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
DE102020200848A1 (de) 2020-01-24 2021-07-29 Robert Bosch Gesellschaft mit beschränkter Haftung Sensorgehäuse und Verfahren zum Vergießen eines offenen Aufnahmeraums eines Sensorgehäuses
JPWO2021225120A1 (ja) * 2020-05-08 2021-11-11
US20230082976A1 (en) * 2020-05-08 2023-03-16 Rohm Co., Ltd. Semiconductor device
WO2022126434A1 (zh) * 2020-12-16 2022-06-23 华为技术有限公司 一种芯片封装以及芯片封装的制备方法
WO2023153334A1 (ja) * 2022-02-14 2023-08-17 三菱電機株式会社 半導体装置
WO2023162700A1 (ja) * 2022-02-24 2023-08-31 ローム株式会社 半導体装置
CN115394657B (zh) * 2022-05-31 2024-10-01 浙江禾芯集成电路有限公司 一种应用于平面型功率器件的封装结构的封装方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH09246433A (ja) * 1996-03-04 1997-09-19 Fujitsu Ten Ltd モジュールの放熱構造
JP2002110869A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2007188934A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd マルチチップモジュール
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
JP2015211091A (ja) * 2014-04-24 2015-11-24 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144101A (en) * 1996-12-03 2000-11-07 Micron Technology, Inc. Flip chip down-bond: method and apparatus
CN101111935B (zh) 2005-01-25 2011-02-02 富士通株式会社 半导体装置
JP2007184424A (ja) 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置
JP5542765B2 (ja) 2011-09-26 2014-07-09 日立オートモティブシステムズ株式会社 パワーモジュール
US8987876B2 (en) 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224334A (ja) * 1993-01-26 1994-08-12 Hitachi Ltd マルチチップモジュール
JPH09246433A (ja) * 1996-03-04 1997-09-19 Fujitsu Ten Ltd モジュールの放熱構造
JP2002110869A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 半導体装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004134592A (ja) * 2002-10-10 2004-04-30 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2007188934A (ja) * 2006-01-11 2007-07-26 Fuji Xerox Co Ltd マルチチップモジュール
JP2014154635A (ja) * 2013-02-06 2014-08-25 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法
JP2014179612A (ja) * 2013-03-14 2014-09-25 General Electric Co <Ge> パワーオーバーレイ構造およびその製造方法
JP2015211091A (ja) * 2014-04-24 2015-11-24 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
WO2017145331A1 (ja) * 2016-02-25 2017-08-31 三菱電機株式会社 半導体パッケージ、及びモジュール
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019124024A1 (ja) 2019-06-27
US11538728B2 (en) 2022-12-27
US20200321261A1 (en) 2020-10-08
CN111492473A (zh) 2020-08-04
JP6847266B2 (ja) 2021-03-24

Similar Documents

Publication Publication Date Title
JP6847266B2 (ja) 半導体パッケージおよびその製造方法
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
JP5420505B2 (ja) 半導体装置の製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
JP4790157B2 (ja) 半導体装置
JP3689694B2 (ja) 半導体装置及びその製造方法
US9520374B2 (en) Semiconductor device, substrate and semiconductor device manufacturing method
JP6004441B2 (ja) 基板接合方法、バンプ形成方法及び半導体装置
WO1997020347A1 (en) Semiconductor device, process for producing the same, and packaged substrate
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
TWI332694B (en) Chip package structure and process for fabricating the same
US11276661B2 (en) Package structure including two joint structures including different materials and method for manufacturing the same
CN112951815A (zh) 半导体结构及其制造方法
WO2023241304A1 (zh) 芯片封装方法及芯片
JP2010263108A (ja) 半導体装置及びその製造方法
JPH0855875A (ja) 半導体装置
JP6437012B2 (ja) 表面実装型パッケージおよびその製造方法
KR101391108B1 (ko) 반도체 패키지 제조방법
JP5851952B2 (ja) 半導体装置の製造方法
US20240304450A1 (en) Electronic package structure
KR20050031599A (ko) 열 매개 물질을 갖는 반도체 패키지
JP2012174900A (ja) 半導体装置の製造方法
JP5297445B2 (ja) 半導体装置
CN116487344A (zh) 三维封装结构及封装方法
KR100753795B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210302

R150 Certificate of patent or registration of utility model

Ref document number: 6847266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250