JPH06177320A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06177320A JPH06177320A JP32218092A JP32218092A JPH06177320A JP H06177320 A JPH06177320 A JP H06177320A JP 32218092 A JP32218092 A JP 32218092A JP 32218092 A JP32218092 A JP 32218092A JP H06177320 A JPH06177320 A JP H06177320A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- semiconductor
- metal
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 複数の半導体チップと他の実装部品とを実装
封止した半導体装置に関し、半導体チップの放熱性が良
好で、且つ半導体チップ及び表面実装部品が封止された
ことを目的とする。 【構成】 上面が表面実装部品４の実装高よりも高くな
るよう、選択した半導体チップ２の裏面にろー付け接着
した所定の板厚の金属板22と、金属板22の上面までの高
さが等しくなるよう、他の半導体チップ３,・・・・・の裏面
にろー付け接着する所定の板厚の他の金属板23, ・・・・
と、半導体チップ２，３,・・・・ 及び表面実装部品４を囲
うよう回路基板１上に搭載する、高さが金属板22の上面
の高さに等しい金属枠体30と、下面がそれぞれの金属板
22,23,・・・・・ の上面及び金属枠体30の上面にろー付け接
着される、平面形状が金属枠体30の平面形状に等しい放
熱体35とを、 備えた構成とする。
封止した半導体装置に関し、半導体チップの放熱性が良
好で、且つ半導体チップ及び表面実装部品が封止された
ことを目的とする。 【構成】 上面が表面実装部品４の実装高よりも高くな
るよう、選択した半導体チップ２の裏面にろー付け接着
した所定の板厚の金属板22と、金属板22の上面までの高
さが等しくなるよう、他の半導体チップ３,・・・・・の裏面
にろー付け接着する所定の板厚の他の金属板23, ・・・・
と、半導体チップ２，３,・・・・ 及び表面実装部品４を囲
うよう回路基板１上に搭載する、高さが金属板22の上面
の高さに等しい金属枠体30と、下面がそれぞれの金属板
22,23,・・・・・ の上面及び金属枠体30の上面にろー付け接
着される、平面形状が金属枠体30の平面形状に等しい放
熱体35とを、 備えた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、複数の半導体チップと
他の実装部品とを実装封止した半導体装置に関する。
他の実装部品とを実装封止した半導体装置に関する。
【０００２】
【従来の技術】図３は従来例の断面図である。図３にお
いて、２及び３は、回路基板１にフェースダウンに表面
実装する、それぞれ形状等が異なる半導体チップ（例え
ばフリップチップ）である。
いて、２及び３は、回路基板１にフェースダウンに表面
実装する、それぞれ形状等が異なる半導体チップ（例え
ばフリップチップ）である。
【０００３】半導体チップ２，３は、後述する放熱体を
半田付け等して搭載するために、裏面をメタライズして
いる。なお、半導体チップがフリップチップの場合は、
それぞれの電極に金，半田等のバンプを固着している。
半田付け等して搭載するために、裏面をメタライズして
いる。なお、半導体チップがフリップチップの場合は、
それぞれの電極に金，半田等のバンプを固着している。
【０００４】４は、回路基板１に表面実装する例えばコ
ンデンサ，抵抗体のような表面実装部品であって、その
実装高は半導体チップ２等の実装高よりも高い。12は、
平面形状が半導体チップ２の裏面の形状にほぼ等しい、
表面に複数の放熱フィンを配列形成した例えばアルミニ
ウム等よりなる放熱体である。
ンデンサ，抵抗体のような表面実装部品であって、その
実装高は半導体チップ２等の実装高よりも高い。12は、
平面形状が半導体チップ２の裏面の形状にほぼ等しい、
表面に複数の放熱フィンを配列形成した例えばアルミニ
ウム等よりなる放熱体である。
【０００５】13は、平面形状が半導体チップ３の裏面の
形状にほぼ等しい、表面に複数の放熱フィンを配列形成
した例えばアルミニウム等よりなる放熱体である。15
は、下面が開口した箱形のケースであって、その開口の
寸法は、半導体チップ２，３及び表面実装部品４の実装
全領域より広い角形である。
形状にほぼ等しい、表面に複数の放熱フィンを配列形成
した例えばアルミニウム等よりなる放熱体である。15
は、下面が開口した箱形のケースであって、その開口の
寸法は、半導体チップ２，３及び表面実装部品４の実装
全領域より広い角形である。
【０００６】なお、ケース15の材料は、熱膨張係数が回
路基板１の熱膨張係数にほぼ等しい金属板、例えば鉄・
ニッケル・コバルト合金（商品名コバール）である。一
方、回路基板１の表面に、半導体チップ２，３のそれぞ
れの電極（又はリード）に対応してパッド５を配列形成
し、また、表面実装部品４の電極に対応した他のパッド
を配列形成している。
路基板１の熱膨張係数にほぼ等しい金属板、例えば鉄・
ニッケル・コバルト合金（商品名コバール）である。一
方、回路基板１の表面に、半導体チップ２，３のそれぞ
れの電極（又はリード）に対応してパッド５を配列形成
し、また、表面実装部品４の電極に対応した他のパッド
を配列形成している。
【０００７】それぞれのパッド５に対応するバンプの下
部を固着することで、半導体チップ２，３を回路基板１
にフェースダウンに実装している。また、表面実装部品
４を対応するパッドにリフロー半田付けすることで回路
基板１に表面実装している。
部を固着することで、半導体チップ２，３を回路基板１
にフェースダウンに実装している。また、表面実装部品
４を対応するパッドにリフロー半田付けすることで回路
基板１に表面実装している。
【０００８】そして、下面を半導体チップ２の裏面にろ
ー付け（半田付け) することで、半導体チップ２上に放
熱体12を搭載し、また、下面を半導体チップ３の裏面に
ろー付け（半田付け) することで、半導体チップ３上に
半導体チップ３を搭載している。
ー付け（半田付け) することで、半導体チップ２上に放
熱体12を搭載し、また、下面を半導体チップ３の裏面に
ろー付け（半田付け) することで、半導体チップ３上に
半導体チップ３を搭載している。
【０００９】そして、ケース15を、半導体チップ２，３
及び表面実装部品４を覆うように被せ、その開口側端面
を回路基板１に半田付けすることで、半導体チップ等を
封止している。
及び表面実装部品４を覆うように被せ、その開口側端面
を回路基板１に半田付けすることで、半導体チップ等を
封止している。
【００１０】上述のように構成されているので、半導体
チップの熱は放熱体に伝達され、放熱体から放出され
る。
チップの熱は放熱体に伝達され、放熱体から放出され
る。
【００１１】
【発明が解決しようとする課題】従来の半導体装置は、
それぞれの半導体チップに放熱体を搭載し、それらの放
熱体を含めた全体を覆うケースで、半導体チップ等を封
止した構造である。
それぞれの半導体チップに放熱体を搭載し、それらの放
熱体を含めた全体を覆うケースで、半導体チップ等を封
止した構造である。
【００１２】したがって、ケースと放熱体との間には熱
伝導性が極めて劣る空気が介在しているので、放熱体か
ら放出された熱がケースに伝達され難い。このことによ
り半導体チップの放熱性が劣るという問題点があった。
伝導性が極めて劣る空気が介在しているので、放熱体か
ら放出された熱がケースに伝達され難い。このことによ
り半導体チップの放熱性が劣るという問題点があった。
【００１３】本発明はこのような点に鑑みて創作された
もので、半導体チップの放熱性が良好で、且つ半導体チ
ップ及び表面実装部品が封止された半導体装置を提供す
ることを目的としている。
もので、半導体チップの放熱性が良好で、且つ半導体チ
ップ及び表面実装部品が封止された半導体装置を提供す
ることを目的としている。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、図１に図示したように、回路基板１に、
フェースダウンに実装する複数の半導体チップ２，３、
及び回路基板１に搭載する他の表面実装部品４と、から
なる半導体装置において、上面が表面実装部品４の実装
高よりも高くなるよう、選択した半導体チップ２の裏面
にろー付け接着した所定の板厚の金属板22と、金属板22
の上面までの高さが等しくなるよう、他の半導体チップ
３の裏面にろー付け接着する所定の板厚の他の金属板23
とを備える。
めに本発明は、図１に図示したように、回路基板１に、
フェースダウンに実装する複数の半導体チップ２，３、
及び回路基板１に搭載する他の表面実装部品４と、から
なる半導体装置において、上面が表面実装部品４の実装
高よりも高くなるよう、選択した半導体チップ２の裏面
にろー付け接着した所定の板厚の金属板22と、金属板22
の上面までの高さが等しくなるよう、他の半導体チップ
３の裏面にろー付け接着する所定の板厚の他の金属板23
とを備える。
【００１５】また、半導体チップ２，３及び表面実装部
品４を囲うよう回路基板１上に搭載する、高さが金属板
22の上面の高さに等しい金属枠体30と、下面がそれぞれ
の金属板22,23 の上面及び金属枠体30の上面にろー付け
接着される、平面形状が金属枠体30の平面形状に等しい
放熱体35を、 備えた構成とする。
品４を囲うよう回路基板１上に搭載する、高さが金属板
22の上面の高さに等しい金属枠体30と、下面がそれぞれ
の金属板22,23 の上面及び金属枠体30の上面にろー付け
接着される、平面形状が金属枠体30の平面形状に等しい
放熱体35を、 備えた構成とする。
【００１６】また、図２に例示したように、少なくとも
１つの半導体チップ３の裏面の全面に、アース電極45が
形成され、半導体チップ３の裏面が金属枠体30，金属板
23を介して回路基板１に接地された構成とする。
１つの半導体チップ３の裏面の全面に、アース電極45が
形成され、半導体チップ３の裏面が金属枠体30，金属板
23を介して回路基板１に接地された構成とする。
【００１７】或いはまた、図２に例示したように、回路
基板１に、フェースダウンに実装する複数の半導体チッ
プ２，３、及び回路基板１に搭載する他の表面実装部品
４と、からなる半導体装置において、裏面の全面に電源
電極55が形成された選択した半導体チップ２と、上面が
表面実装部品４の実装高よりも高くなるよう、半導体チ
ップ２の上部にろー付け接着する所定の板厚のセラミッ
クス板53と、セラミックス板53の上面の高さに等しくな
るよう、他の半導体チップ３の裏面にろー付け接着する
所定の板厚の金属板23と、を備える。
基板１に、フェースダウンに実装する複数の半導体チッ
プ２，３、及び回路基板１に搭載する他の表面実装部品
４と、からなる半導体装置において、裏面の全面に電源
電極55が形成された選択した半導体チップ２と、上面が
表面実装部品４の実装高よりも高くなるよう、半導体チ
ップ２の上部にろー付け接着する所定の板厚のセラミッ
クス板53と、セラミックス板53の上面の高さに等しくな
るよう、他の半導体チップ３の裏面にろー付け接着する
所定の板厚の金属板23と、を備える。
【００１８】また、半導体チップ２，３及び表面実装部
品４を囲うよう回路基板１上に搭載され、高さがセラミ
ックス板53の上面の高さに等しい金属枠体30と、下面が
それぞれのセラミックス板53，金属板23の上面及び金属
枠体30の上面にろー付け接着される、平面形状が金属枠
体30の平面形状に等しい放熱体35を備える。
品４を囲うよう回路基板１上に搭載され、高さがセラミ
ックス板53の上面の高さに等しい金属枠体30と、下面が
それぞれのセラミックス板53，金属板23の上面及び金属
枠体30の上面にろー付け接着される、平面形状が金属枠
体30の平面形状に等しい放熱体35を備える。
【００１９】そして、半導体チップ２の電源電極55と回
路基板１の電源パターン50とが、リード51を介して接続
される構成とする。
路基板１の電源パターン50とが、リード51を介して接続
される構成とする。
【００２０】
【作用】本発明によれば、それそれの半導体チップの裏
面は金属板を介して放熱体の下面に密着している。また
この放熱体は、金属枠体の開口を塞ぐ大きい平面形状で
あるので、その表面に多数の放熱フィンが並列して形成
される。
面は金属板を介して放熱体の下面に密着している。また
この放熱体は、金属枠体の開口を塞ぐ大きい平面形状で
あるので、その表面に多数の放熱フィンが並列して形成
される。
【００２１】したがって、それぞれの半導体チップの放
熱性が著しく向上する。一方、金属枠体と放熱体とは、
従来のケースと同様に封止ケースの機能を備えているの
で、半導体チップ及び表面実装部品が一括して気密に封
止される。
熱性が著しく向上する。一方、金属枠体と放熱体とは、
従来のケースと同様に封止ケースの機能を備えているの
で、半導体チップ及び表面実装部品が一括して気密に封
止される。
【００２２】また、請求項２の発明によれば、半導体チ
ップの裏面の全面にアース電極が形成されている。した
がって、回路基板の表面に金属枠体に対応してアースパ
ターンを形成することで、半導体チップの裏面を接地す
ることができ、半導体チップの特性が向上する。
ップの裏面の全面にアース電極が形成されている。した
がって、回路基板の表面に金属枠体に対応してアースパ
ターンを形成することで、半導体チップの裏面を接地す
ることができ、半導体チップの特性が向上する。
【００２３】さらにまた、請求項３の発明によれば、半
導体チップの裏面の全面に電源電極が形成され、この電
源電極と回路基板の電源パターンとがリードを介して接
続されている。
導体チップの裏面の全面に電源電極が形成され、この電
源電極と回路基板の電源パターンとがリードを介して接
続されている。
【００２４】よって、選択した特定の半導体チップに背
面電圧を供給することができる。なお、この半導体チッ
プの裏面は、熱熱伝導率が大きいセラミックス板を介し
て放熱体の下面に密着し、そのセラミックス板の上面は
放熱体の下面にろー付けされている。したがって、放熱
体とは電気的に絶縁されているが、その放熱性は良好で
ある。
面電圧を供給することができる。なお、この半導体チッ
プの裏面は、熱熱伝導率が大きいセラミックス板を介し
て放熱体の下面に密着し、そのセラミックス板の上面は
放熱体の下面にろー付けされている。したがって、放熱
体とは電気的に絶縁されているが、その放熱性は良好で
ある。
【００２５】
【実施例】以下図を参照しながら、本発明を具体的に説
明する。なお、全図を通じて同一符号は同一対象物を示
す。
明する。なお、全図を通じて同一符号は同一対象物を示
す。
【００２６】図１は、本発明の実施例の図、図２は本発
明の他の実施例の図である。図１において、２及び３
は、回路基板１にフェースダウンに表面実装する、それ
ぞれ形状等が異なる半導体チップ（例えばフリップチッ
プ）である。
明の他の実施例の図である。図１において、２及び３
は、回路基板１にフェースダウンに表面実装する、それ
ぞれ形状等が異なる半導体チップ（例えばフリップチッ
プ）である。
【００２７】なお、半導体チップがフリップチップの場
合は、それぞれの電極に金，半田等のバンプを固着して
いる。また、半導体チップ２，３のそれぞれの裏面をメ
タライズしている。
合は、それぞれの電極に金，半田等のバンプを固着して
いる。また、半導体チップ２，３のそれぞれの裏面をメ
タライズしている。
【００２８】４は、回路基板１に表面実装する例えばコ
ンデンサ，抵抗体のような表面実装部品であって、その
実装高は半導体チップ２等の実装高よりも高い。回路基
板１の表面に、半導体チップ２，３のそれぞれの電極
（又はリード）に対応してパッド５を配列形成し、ま
た、表面実装部品４の電極に対応した他のパッドを配列
形成している。
ンデンサ，抵抗体のような表面実装部品であって、その
実装高は半導体チップ２等の実装高よりも高い。回路基
板１の表面に、半導体チップ２，３のそれぞれの電極
（又はリード）に対応してパッド５を配列形成し、ま
た、表面実装部品４の電極に対応した他のパッドを配列
形成している。
【００２９】そして、それぞれのパッド５に対応するバ
ンプの下部を固着することで、半導体チップ２，３を回
路基板１にフェースダウンに実装し、表面実装部品４を
対応するパッドにリフロー半田付けすることで回路基板
１に表面実装している。
ンプの下部を固着することで、半導体チップ２，３を回
路基板１にフェースダウンに実装し、表面実装部品４を
対応するパッドにリフロー半田付けすることで回路基板
１に表面実装している。
【００３０】22は、半導体チップ２の平面形状に等しい
角板状の、例えば銅・タングステン合金等の金属板であ
る。金属板22は、半導体チップ２の裏面に、ろー付け
（バンプよりも低融点の半田26）して密着されている。
角板状の、例えば銅・タングステン合金等の金属板であ
る。金属板22は、半導体チップ２の裏面に、ろー付け
（バンプよりも低融点の半田26）して密着されている。
【００３１】なお、金属板22は上面が表面実装部品４の
実装高よりも高くなるような所望の板厚である。23は、
半導体チップ３の平面形状に等しい角板状の、例えば銅
・タングステン合金等の金属板である。
実装高よりも高くなるような所望の板厚である。23は、
半導体チップ３の平面形状に等しい角板状の、例えば銅
・タングステン合金等の金属板である。
【００３２】金属板23は、半導体チップ３の裏面に、ろ
ー付け（バンプよりも低融点の半田26）して密着されて
いる。なお、この金属板23は上面が、前述の半導体チッ
プ２に密着した金属板22の上面に一致するという所定の
板厚である。
ー付け（バンプよりも低融点の半田26）して密着されて
いる。なお、この金属板23は上面が、前述の半導体チッ
プ２に密着した金属板22の上面に一致するという所定の
板厚である。
【００３３】30は、半導体チップ２，３及び表面実装部
品４の実装全領域より広い角形の金属枠体である。金属
枠体30は、熱膨張係数が回路基板１の熱膨張係数にほぼ
等しい金属材よりなり、その高さは、金属板22の上面の
高さに等しいものである。
品４の実装全領域より広い角形の金属枠体である。金属
枠体30は、熱膨張係数が回路基板１の熱膨張係数にほぼ
等しい金属材よりなり、その高さは、金属板22の上面の
高さに等しいものである。
【００３４】35は、平面形状が金属枠体30の平面形状に
等しい放熱体であって、その表面には、多数の放熱フィ
ンが並列して形成されている。枠内に半導体チップ２,3
及び表面実装部品４が位置するように、金属枠体30を回
路基板１に載置し、ろー付け（半田31) して回路基板１
に固着している。
等しい放熱体であって、その表面には、多数の放熱フィ
ンが並列して形成されている。枠内に半導体チップ２,3
及び表面実装部品４が位置するように、金属枠体30を回
路基板１に載置し、ろー付け（半田31) して回路基板１
に固着している。
【００３５】そして、接着金属枠体30の上端面にクリー
ム状半田（半田32）を、金属板22及び金属板23の上面に
それぞれクリーム状半田（半田27）を塗布した後に、放
熱体35を金属枠体30上に位置合わせして載置し、リフロ
ー半田付けしている。
ム状半田（半田32）を、金属板22及び金属板23の上面に
それぞれクリーム状半田（半田27）を塗布した後に、放
熱体35を金属枠体30上に位置合わせして載置し、リフロ
ー半田付けしている。
【００３６】したがって、金属板22, 金属板23の上面及
び金属枠体30の上端面が、放熱体35の下面に密着し、半
導体チップ２，３及び表面実装部品４が封止されてい
る。本発明の半導体装置は上述のように構成されている
ので、それぞれの半導体チップ２，３の熱は、金属板を
介して放熱体に伝達され、放熱体の放熱フィンから外部
へ放出される。
び金属枠体30の上端面が、放熱体35の下面に密着し、半
導体チップ２，３及び表面実装部品４が封止されてい
る。本発明の半導体装置は上述のように構成されている
ので、それぞれの半導体チップ２，３の熱は、金属板を
介して放熱体に伝達され、放熱体の放熱フィンから外部
へ放出される。
【００３７】以下図２を参照しながら、請求項２及び請
求項３の発明について詳述する。図２に示す半導体チッ
プ２は、裏面の全面に電源電極55を形成してあり、また
他の半導体チップ３は、裏面の全面にアース電極45を形
成してある。
求項３の発明について詳述する。図２に示す半導体チッ
プ２は、裏面の全面に電源電極55を形成してあり、また
他の半導体チップ３は、裏面の全面にアース電極45を形
成してある。
【００３８】半導体チップ２は、裏面の電源電極55と電
源パターン50（回路基板１の内層に設けている）に通じ
る電源用パッド６とを、リード51を介して接続してい
る。このリード51は、銅箔等からなる幅が十分に広いリ
ードである。
源パターン50（回路基板１の内層に設けている）に通じ
る電源用パッド６とを、リード51を介して接続してい
る。このリード51は、銅箔等からなる幅が十分に広いリ
ードである。
【００３９】53は、半導体チップ２の平面形状に等しい
角板状の熱伝導率が大きいセラミックス板である。セラ
ミックス板53は、半導体チップ２の裏面の電源電極55に
ろー付け（バンプよりも低融点の半田26）して密着され
ている。
角板状の熱伝導率が大きいセラミックス板である。セラ
ミックス板53は、半導体チップ２の裏面の電源電極55に
ろー付け（バンプよりも低融点の半田26）して密着され
ている。
【００４０】なお、このセラミックス板53は、上面が表
面実装部品４の実装高よりも高くなるような所望の板厚
である。なお、セラミックス板53を薄くして、セラミッ
クス板53の上層に金属板をろー付け接着し、この金属板
の上面が表面実装部品４の実装高よりも高くなるように
しても良い。
面実装部品４の実装高よりも高くなるような所望の板厚
である。なお、セラミックス板53を薄くして、セラミッ
クス板53の上層に金属板をろー付け接着し、この金属板
の上面が表面実装部品４の実装高よりも高くなるように
しても良い。
【００４１】一方、23は、半導体チップ３の平面形状に
等しい角板状の、例えば銅・タングステン合金等の金属
板であって、半導体チップ３の裏面に、ろー付け（バン
プよりも低融点の半田26）して密着されている。
等しい角板状の、例えば銅・タングステン合金等の金属
板であって、半導体チップ３の裏面に、ろー付け（バン
プよりも低融点の半田26）して密着されている。
【００４２】なお、この金属板23は、上面が前述の半導
体チップ２に密着したセラミックス板53の上面に一致す
るという所定の板厚である。30は、半導体チップ２，３
及び表面実装部品４の実装全領域より広い角形の金属枠
体であって、その高さは、セラミックス板53の上面の高
さに等しい。
体チップ２に密着したセラミックス板53の上面に一致す
るという所定の板厚である。30は、半導体チップ２，３
及び表面実装部品４の実装全領域より広い角形の金属枠
体であって、その高さは、セラミックス板53の上面の高
さに等しい。
【００４３】一方、回路基板１の表面の金属枠体30の端
面に対応する領域に、アースパターン40を形成してい
る。枠内に半導体チップ２，３及び表面実装部品４が位
置するように、金属枠体30を回路基板１に載置し、ろー
付けして回路基板１に固着している。
面に対応する領域に、アースパターン40を形成してい
る。枠内に半導体チップ２，３及び表面実装部品４が位
置するように、金属枠体30を回路基板１に載置し、ろー
付けして回路基板１に固着している。
【００４４】そして、接着金属枠体30の上端面にクリー
ム状半田を、セラミックス板53及び金属板23の上面にそ
れぞれクリーム状半田（半田27）を塗布した後に、放熱
体35を金属枠体30上に位置合わせして載置し、リフロー
半田付けしている。
ム状半田を、セラミックス板53及び金属板23の上面にそ
れぞれクリーム状半田（半田27）を塗布した後に、放熱
体35を金属枠体30上に位置合わせして載置し、リフロー
半田付けしている。
【００４５】したがって、セラミックス板53，金属板23
の上面及び金属枠体30の上端面が、放熱体35の下面に密
着し、半導体チップ２，３及び表面実装部品４が封止さ
れている。
の上面及び金属枠体30の上端面が、放熱体35の下面に密
着し、半導体チップ２，３及び表面実装部品４が封止さ
れている。
【００４６】本発明の半導体装置は上述のように構成さ
れているので、半導体チップ２の熱は、セラミックス板
53を介して放熱体35に伝達され、放熱体35の放熱フィン
から外部へ放出される。
れているので、半導体チップ２の熱は、セラミックス板
53を介して放熱体35に伝達され、放熱体35の放熱フィン
から外部へ放出される。
【００４７】また、半導体チップ３の熱は、金属板23を
介して放熱体35に伝達され、放熱体35の放熱フィンから
外部へ放出される。上述のように半導体チップ２は、裏
面の全面に電源電極55を形成し、この電源電極55と電源
パターン50に通じる電源用パッド６とを、リード51を介
して接続しているので、半導体チップ２に所望の背面電
圧を供給することができる。
介して放熱体35に伝達され、放熱体35の放熱フィンから
外部へ放出される。上述のように半導体チップ２は、裏
面の全面に電源電極55を形成し、この電源電極55と電源
パターン50に通じる電源用パッド６とを、リード51を介
して接続しているので、半導体チップ２に所望の背面電
圧を供給することができる。
【００４８】また、半導体チップ３は、裏面の全面にア
ース電極45が形成され、且つ金属枠体30の下端面がアー
スパターン40に接続されているので、半導体チップ３の
裏面接地され、半導体チップ３の特性が向上する。
ース電極45が形成され、且つ金属枠体30の下端面がアー
スパターン40に接続されているので、半導体チップ３の
裏面接地され、半導体チップ３の特性が向上する。
【００４９】
【発明の効果】以上説明したように本発明は、それそれ
の半導体チップの裏面が金属板を介して放熱体の下面に
密着し、且つこの放熱体は、半導体チップ及び表面実装
部品を取り囲む金属枠体の開口を塞ぐという構造とした
ことにより、それぞれの半導体チップの放熱性が著しく
向上するという効果を有する。
の半導体チップの裏面が金属板を介して放熱体の下面に
密着し、且つこの放熱体は、半導体チップ及び表面実装
部品を取り囲む金属枠体の開口を塞ぐという構造とした
ことにより、それぞれの半導体チップの放熱性が著しく
向上するという効果を有する。
【００５０】さらに、ケースの機能を兼備した放熱体に
より、半導体チップ及び表面実装部品が、一括して気密
に封止されるという効果を有する。また、請求項２の発
明によれば、半導体チップの裏面を接地することがで
き、半導体チップの特性が向上するという効果を有す
る。
より、半導体チップ及び表面実装部品が、一括して気密
に封止されるという効果を有する。また、請求項２の発
明によれば、半導体チップの裏面を接地することがで
き、半導体チップの特性が向上するという効果を有す
る。
【００５１】さらにまた、請求項３の発明によれば、選
択した特定の半導体チップに背面電圧を供給することが
できるという効果を有する。
択した特定の半導体チップに背面電圧を供給することが
できるという効果を有する。
【図１】 本発明の実施例の図
【図２】 本発明の他の実施例の図
【図３】 従来例の断面図
１ 回路基板 ２，３ 半導体チップ、 ４ 表面実装部品 ５ パッド ６ 電源用パッド 12,13,35 放熱体 15 ケース 22,23 金属板 30 金属枠体 40 アースパターン 45 アース電極 50 電源パターン 53 セラミックス板 55 電源電極
フロントページの続き (72)発明者 杉野 成 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (3)
- 【請求項１】 回路基板(1) に、フェースダウンに実装
する複数の半導体チップ(2,3,・・・・ ）、及び該回路基板
(1) に搭載する他の表面実装部品(4) と、からなる半導
体装置において、 上面が該表面実装部品(4) の実装高よりも高くなるよ
う、選択した該半導体チップ(2) の裏面にろー付け接着
した所定の板厚の金属板(22)と、 該金属板(22)の上面までの高さが等しくなるよう、他の
該半導体チップ(3,・・・・・) の裏面にろー付け接着する所
定の板厚の他の金属板(23, ・・・・)と、 該半導体チップ(2,3,・・・・)及び該表面実装部品(4) を囲
うよう該回路基板(1)上に搭載する、高さが該金属板(2
2)の上面の高さに等しい金属枠体(30)と、 下面がそれぞれの該金属板(22,23,・・・・)の上面及び該金
属枠体(30)の上面にろー付け接着される、平面形状が該
金属枠体(30)の平面形状に等しい放熱体(35)とを、 備え
たことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の少なくとも１つの半導体
チップ(3) の裏面の全面にアース電極(45)が形成され、
該半導体チップ(3) の裏面が金属枠体(30)，金属板(23)
を介して、回路基板(1) に接地されてなることを特徴と
する半導体装置。 - 【請求項３】 回路基板(1) に、フェースダウンに実装
する複数の半導体チップ(2,3,・・・・)、及び該回路基板
(1) に搭載する他の表面実装部品(4) と、からなる半導
体装置において、 裏面の全面に電源電極(55)が形成された選択した該半導
体チップ(2) と、 上面が該表面実装部品(4) の実装高よりも高くなるよ
う、該半導体チップ(2)の上部にろー付け接着する所定
の板厚のセラミックス板(53)と、 該セラミックス板(53)の上面の高さに等しくなるよう、
他の該半導体チップ(3・・・・・)の裏面にろー付け接着する
所定の板厚の金属板(23, ・・・・)と、 該半導体チップ(2,3,・・・・)及び該表面実装部品(4) を囲
うよう該回路基板(1)上に搭載され、高さが該セラミッ
クス板(53)の上面の高さに等しい金属枠体(30)と、 下面がそれぞれの該セラミックス板(53)，該金属板(23,
・・・)の上面及び該金属枠体(30)の上面にろー付け接着さ
れる、平面形状が該金属枠体(30)の平面形状に等しい放
熱体(35)とを備え、 該半導体チップ(2) の電源電極(55)と該回路基板(1) の
電源パターン(50)とが、リード(51)を介して接続されて
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32218092A JPH06177320A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32218092A JPH06177320A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177320A true JPH06177320A (ja) | 1994-06-24 |
Family
ID=18140842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32218092A Withdrawn JPH06177320A (ja) | 1992-12-02 | 1992-12-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177320A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078142A1 (de) * | 2000-04-11 | 2001-10-18 | Infineon Technologies Ag | Vorrichtung zum befestigen einer wärmeverteilungsabdeckung auf einer leiterplatte |
| JP2002244568A (ja) * | 2001-02-14 | 2002-08-30 | Matsushita Electric Ind Co Ltd | データ電極駆動装置 |
| JP2002351346A (ja) * | 2001-05-24 | 2002-12-06 | Pioneer Electronic Corp | フラットパネル型表示装置 |
| JP2007194651A (ja) * | 2001-07-30 | 2007-08-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| JP2008235369A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 半導体装置 |
| JP2010258008A (ja) * | 2009-04-21 | 2010-11-11 | Sharp Corp | 電子部品モジュールおよびその製造方法 |
| US20110228485A1 (en) * | 2010-03-18 | 2011-09-22 | Hitachi, Ltd. | Cooling structure for electronic equipment |
| JP2014179612A (ja) * | 2013-03-14 | 2014-09-25 | General Electric Co <Ge> | パワーオーバーレイ構造およびその製造方法 |
| CN106462204A (zh) * | 2014-06-26 | 2017-02-22 | 苹果公司 | 用于便携式电子设备中的系统级封装组件的热解决方案 |
| EP3567628A1 (en) * | 2018-05-11 | 2019-11-13 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| EP3792959A1 (en) * | 2019-09-10 | 2021-03-17 | Aptiv Technologies Limited | Heat exchanger for electronics |
| JP2022025294A (ja) * | 2020-07-29 | 2022-02-10 | トレックス・セミコンダクター株式会社 | 半導体装置 |
| US11266010B2 (en) | 2014-03-18 | 2022-03-01 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| WO2022263225A1 (en) * | 2021-06-17 | 2022-12-22 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
-
1992
- 1992-12-02 JP JP32218092A patent/JPH06177320A/ja not_active Withdrawn
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078142A1 (de) * | 2000-04-11 | 2001-10-18 | Infineon Technologies Ag | Vorrichtung zum befestigen einer wärmeverteilungsabdeckung auf einer leiterplatte |
| JP2002244568A (ja) * | 2001-02-14 | 2002-08-30 | Matsushita Electric Ind Co Ltd | データ電極駆動装置 |
| JP4650822B2 (ja) * | 2001-05-24 | 2011-03-16 | パナソニック株式会社 | フラットパネル型表示装置 |
| JP2002351346A (ja) * | 2001-05-24 | 2002-12-06 | Pioneer Electronic Corp | フラットパネル型表示装置 |
| JP2007194651A (ja) * | 2001-07-30 | 2007-08-02 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイ装置およびフラットディスプレイ装置 |
| JP2008235369A (ja) * | 2007-03-16 | 2008-10-02 | Fujitsu Ltd | 半導体装置 |
| JP2010258008A (ja) * | 2009-04-21 | 2010-11-11 | Sharp Corp | 電子部品モジュールおよびその製造方法 |
| US8179678B2 (en) | 2009-04-21 | 2012-05-15 | Sharp Kabushiki Kaisha | Electronic component module |
| US20110228485A1 (en) * | 2010-03-18 | 2011-09-22 | Hitachi, Ltd. | Cooling structure for electronic equipment |
| JP2011198868A (ja) * | 2010-03-18 | 2011-10-06 | Hitachi Ltd | 電子機器の冷却構造 |
| US8564957B2 (en) * | 2010-03-18 | 2013-10-22 | Hitachi, Ltd. | Cooling structure for electronic equipment |
| JP2014179612A (ja) * | 2013-03-14 | 2014-09-25 | General Electric Co <Ge> | パワーオーバーレイ構造およびその製造方法 |
| US10269688B2 (en) | 2013-03-14 | 2019-04-23 | General Electric Company | Power overlay structure and method of making same |
| US11266010B2 (en) | 2014-03-18 | 2022-03-01 | Apple Inc. | Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices |
| CN106462204A (zh) * | 2014-06-26 | 2017-02-22 | 苹果公司 | 用于便携式电子设备中的系统级封装组件的热解决方案 |
| CN106462204B (zh) * | 2014-06-26 | 2020-08-25 | 苹果公司 | 用于便携式电子设备中的系统级封装组件的热解决方案 |
| JP2017518644A (ja) * | 2014-06-26 | 2017-07-06 | アップル インコーポレイテッド | ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション |
| EP3567628A1 (en) * | 2018-05-11 | 2019-11-13 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| US11075138B2 (en) | 2018-05-11 | 2021-07-27 | Samsung Electronics Co., Ltd. | Semiconductor package system |
| EP3792959A1 (en) * | 2019-09-10 | 2021-03-17 | Aptiv Technologies Limited | Heat exchanger for electronics |
| CN112566447A (zh) * | 2019-09-10 | 2021-03-26 | 安波福技术有限公司 | 用于电子器件的热交换器 |
| US11217505B2 (en) | 2019-09-10 | 2022-01-04 | Aptiv Technologies Limited | Heat exchanger for electronics |
| CN112566447B (zh) * | 2019-09-10 | 2024-03-22 | 安波福技术有限公司 | 用于电子器件的热交换器 |
| JP2022025294A (ja) * | 2020-07-29 | 2022-02-10 | トレックス・セミコンダクター株式会社 | 半導体装置 |
| WO2022263225A1 (en) * | 2021-06-17 | 2022-12-22 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
| US11792911B2 (en) | 2021-06-17 | 2023-10-17 | International Business Machines Corporation | Flexible cold plate for contacting varied and variable chip heights |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JP3073644B2 (ja) | 半導体装置 | |
| US6933612B2 (en) | Semiconductor device with improved heatsink structure | |
| JPH0964099A (ja) | 半導体装置及びその実装構造 | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH06177320A (ja) | 半導体装置 | |
| JPS6376444A (ja) | チツプキヤリア | |
| JP2591499B2 (ja) | 半導体装置 | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| JPH05275580A (ja) | 半導体装置 | |
| JPH0773122B2 (ja) | 封止型半導体装置 | |
| JPH08264688A (ja) | 半導体用セラミックパッケージ | |
| JPH05109952A (ja) | 半導体モジユール | |
| JP2841945B2 (ja) | 半導体装置 | |
| JPH0382060A (ja) | 半導体装置 | |
| JP2625236B2 (ja) | 半導体パッケージの放熱構造 | |
| JP3022738B2 (ja) | マルチチップモジュール | |
| JPH0878616A (ja) | マルチチップ・モジュール | |
| JP3410041B2 (ja) | ハイブリッドモジュール | |
| JP3894749B2 (ja) | 半導体装置 | |
| JP3521931B2 (ja) | 半導体装置及びその製造方法 | |
| JP2907187B2 (ja) | ベアチップ実装方法および半導体集積回路装置 | |
| JPS6220701B2 (ja) | ||
| JPS63169749A (ja) | 半導体装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |