JP2017518644A - ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション - Google Patents

ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション Download PDF

Info

Publication number
JP2017518644A
JP2017518644A JP2016570335A JP2016570335A JP2017518644A JP 2017518644 A JP2017518644 A JP 2017518644A JP 2016570335 A JP2016570335 A JP 2016570335A JP 2016570335 A JP2016570335 A JP 2016570335A JP 2017518644 A JP2017518644 A JP 2017518644A
Authority
JP
Japan
Prior art keywords
thermal
components
heat
conductors
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016570335A
Other languages
English (en)
Other versions
JP6434540B2 (ja
Inventor
シャンカール エス パンナサー
シャンカール エス パンナサー
カルロス エイエス リバス
カルロス エイエス リバス
デニズ テオマン
デニズ テオマン
マイケル エング
マイケル エング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2017518644A publication Critical patent/JP2017518644A/ja
Application granted granted Critical
Publication of JP6434540B2 publication Critical patent/JP6434540B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

システムインパッケージアセンブリ内にパッケージングされた小型ポータブル電子デバイス及びそのサーマルソリューションが開示されている。小型のポータブル電子デバイスは、単一のパッケージに組み立てることによって、サイズを低減し、フォームファクタを向上させることができる。複数のダイ、受動的な構成要素、機械的な構成要素又は光学的な構成要素を含む数百もの構成要素を、プリント回路基板上の単一のシステムにパッケージングすることができる。構成要素のうちの１つ以上は、大量の電力を放散して、過剰の熱の発生をもたらす可能性がある。過剰な熱を除去するために、デバイスは、熱プラグ、ヒートスプレッダ、内蔵型ヒートシンク、及び／又は外部ヒートシンクなどの１つ以上のサーマルソリューションを含むことができる。いくつかの実施例では、サーマルソリューションは、基板の底部への伝導を介して又はシステムの頂部への対流を介して、又は双方の組み合わせを介して、熱を放散することができる。

Description

〔関連出願の相互参照〕
本出願は、２０１４年６月２６日に出願された米国特許仮出願第６２／０１７，６３０号、及び２０１４年９月３０日に出願された米国特許出願第１４／５０３，０６７号に対する優先権を主張するものであり、これらの各出願は、その全体が参照により本明細書に組み込まれる。
これは、一般に、熱を消散させることに関し、特に、ポータブル電子デバイスにおけるシステムインパッケージアセンブリの構成要素に関する効果的なサーマルソリューションに関するものである。
小型のポータブル電子デバイスが、益々普及している。小型のポータブル電子デバイスの例として、ラップトップコンピュータ、タブレットコンピューティングデバイス、セルラ電話、メディアプレーヤ、ゲーミングデバイス、ハンドヘルドデバイス、ペンダント型デバイス及び腕時計デバイスなどのミニチュアデバイス、並びに他のデバイスを含む。小型ポータブル電子デバイスのサイズを小さくし、フォームファクタを向上させることが一般に望ましい。サイズを低減してフォームファクタを向上させる１つの方法は、回路をシステムインパッケージアセンブリに集積することである。システムインパッケージアセンブリでは、複数のダイ、受動的な構成要素、機械的な構成要素又は光学的な構成要素を含む数百もの電気的な構成要素を、プリント回路基板上の単一のシステムにパッケージングすることができる。
システムインパッケージアセンブリ中の構成要素のうちの１つ以上は、多くのパワーを放散する可能性がある。この電力放散は、熱の発生をもたらし得る。演算速度及び複雑さの増大に伴って、問題は更に複雑化する可能性がある。効果的なサーマルソリューションがなければ、過剰な熱は、構成要素の性能の劣化及び長期信頼性の低下をもたらす恐れがある。
これは、小型のポータブル電子デバイス、及びシステムインパッケージアセンブリ内にパッケージングされたデバイスのためのサーマルソリューションに関する。小型のポータブル電子デバイスは、単一のパッケージに組み立てることによって、サイズを低減し、フォームファクタを向上させることができる。複数のダイ、受動的な構成要素、機械的な構成要素又は光学的な構成要素を含む数百もの構成要素を、プリント回路基板上の単一のシステムにパッケージングすることができる。構成要素のうちの１つ以上は、大量の電力を放散して、過剰の熱の発生をもたらす可能性がある。過剰な熱を除去するために、デバイスは、熱プラグ、ヒートスプレッダ、内蔵型ヒートシンク、及び／又は外部ヒートシンクなどの１つ以上のサーマルソリューションを含むことができる。
本開示の例を実施することができるシステムの図である。 本開示の例を実施することができるシステムの図である。 本開示の例を実施することができるシステムの図である。 本開示の例を実施することができるシステムの図である。 例示的なポータブル電子デバイスの斜視図である。 例示的なポータブル電子デバイスのブロック図である。 １つ以上のプリント回路基板上に実装された構成要素を含む例示的なポータブル電子デバイスの斜視図である。 本開示の実施例に係る、ＳｉＰに組み立てられた例示的なポータブル電子デバイスの例示的なブロック図である。 本開示の実施例に係る、ＳｉＰアセンブリに集積された構成要素及び回路を有する例示的なポータブル電子デバイスの斜視図である。 ＳｉＰアセンブリに組み立てられた例示的なポータブル電子デバイスの断面図である。 ＳｉＰアセンブリに組み立てられた例示的なポータブルデバイスを形成するためのプロセスの図である。 熱を放散させるためにピン又はボールを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いてＳｉＰに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。 本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。 本開示の実施例に係る、熱を放散させるために、外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。
以下の実施例の説明では、実施することが可能な特定の実施例が例示として示される、添付図面を参照する。さまざまな実施例の範囲から逸脱することなく、他の実施例を使用することができ、構造上の変更を実施することができることを理解されたい。
これは、システムインパッケージ（ＳｉＰ）技術を使用して組み立てられたポータブル電子デバイスにおける、電気的、機械的、及び光学的な構成要素及びサブシステムのためのサーマルソリューションに関するものである。サーマルソリューションとしては、熱プラグ、ヒートスプレッダ、内蔵型ヒートシンク、及び外部ヒートシンクが挙げられるが、これらには限定されない。サーマルソリューションは、「ホット」な構成要素により内部に発生した熱が、伝導又は放散されることを可能にし得る。熱要素としては、送受信機、メモリ回路、及びトランジスタ、増幅器、インダクタ、コンデンサ、抵抗器、スイッチ、等などの、１つ以上の個別構成要素から形成された他の回路、を挙げることができる。サーマルソリューションは、基板の底部への伝導を介して又はシステムの頂部への対流を介して、又は双方の組み合わせを介して、熱を放散することができる。
近年、ラップトップコンピュータ、タブレットコンピューティングデバイス、セルラ電話、メディアプレーヤ、ゲーミングデバイス、ハンドヘルドデバイス、ミニチュアデバイス、等などのポータブル電子デバイスは、小型、軽量かつ強力になっている。このサイズ縮小に寄与する１つの要因は、これらのデバイスをより小さく、より小さいサイズで製造し、場合によっては、そのような構成要素の電力及び／又は動作速度を増加させる製造業者の能力に起因する可能性がある。小型化に寄与する別の要因は、視覚的な観点から、ユーザは、ポータブル電子装置のコンパクトで洗練された設計を美的により魅力的と感じることがしばしばあるので、したがって、コンパクトで洗練された設計を求めるということである。小型化、軽量化、コンパクト化、高性能化の傾向は、ポータブル電子デバイス及びその関連構成要素の設計において、継続的な課題をもたらす。
小型でコンパクトなデバイスを可能にすることができる１つの領域は、内部パッケージングである。特定のデバイスは、所望のフォームファクタ及び機能を有し得る。所望のフォームファクタは、ハウジングのサイズを決定することができ、このハウジングの中に、所望の機能を提供する構成要素がパッケージングされる。内部パッケージング設計は、デバイスの機能に何らかの形で寄与しない未使用のデッドスペースを最小限に抑えながら、必要な構成要素をフォームファクタによって指定された割り当てられたスペースに適合させることを含み得る。
電気的、機械的、及び光学的構成要素は、１つ以上のサブシステムに含まれ、システムインパッケージ（ＳｉＰ）技術を使用して、パッケージングすることができる。ＳｉＰは、単一パッケージ内に組み立てられた機能的システムである。複数のダイ、受動的な構成要素、機械的な構成要素又は光学的な構成要素を含む数百もの構成要素を、プリント回路基板（ＰＣＢ）上の単一のシステムにパッケージングすることができる。ＰＣＢは、ガラス繊維充填エポキシ（例えば、ＦＲ４）などの硬化ＰＣＢ材料、フレキシブルプリント回路（例えば、ポリイミドなどのポリマー材料の可撓性シートから形成されたプリント回路）、及びリジッドフレックス回路（例えば、剛性部分及び可撓性の尾部の双方を含むプリント回路）から形成することができる。集積回路構成要素とディスクリート構成要素などの構成要素が実装されたＰＣＢは、メインロジックボード（ＭＬＢ）と呼ばれることがある。構成要素は、はんだ又は他の好適な実装機構を使用して、ＰＣＢに実装することができる。例えば、構成要素は、ＰＣＢ上に直接実装される表面実装技術（ＳＭＴ）の構成要素とすることができる。ＳｉＰは、高容積効率、優れた信頼性、高い性能、及び小さいフォームファクタをもたらすことができる。
図１Ａ〜図１Ｄは、本開示の実施例を実装することができるシステムの図である。図１Ａは、ハウジング１５０内にパッケージングされたディスプレイスクリーン１２４を備えた例示的な携帯電話１３６の図である。図１Ｂは、ハウジング１６０内にパッケージングされたディスプレイスクリーン１２６を備えた例示的なデジタルメディアプレーヤ１４０の図である。図１Ｃは、ハウジング１７０内にパッケージングされたディスプレイスクリーン１２８を備えた例示的なパーソナルコンピュータ１４４の図である。図１Ｄは、ハウジング１８０内にパッケージングされたディスプレイスクリーン１３０を備えた例示的なタブレットコンピューティングデバイス１４８の図である。本開示に係る１つ以上のサーマルソリューションを、図示のシステムのうちの１つ以上で実装することができる。
図２Ａは、例示的なポータブル電子デバイスの斜視図である。デバイス２００は、開口部２０８を有するハウジング２１０を備えることができる。枠で囲まれたディスプレイ２０４は、開口部２０８内に配置することができる。ディスプレイ２０４のための表示回路はハウジング２１０内に配置され、ディスプレイ２０４の直下などに配置することができる。表示回路の位置決めは、ハウジング２１０内の利用可能な内部空間に影響を及ぼす可能性がある。
タッチスクリーンは、ディスプレイ２０４に関連付けることができる。タッチスクリーンコントローラなどのタッチスクリーンに関連する回路は、ハウジング２１０内に配置することができる。ハウジング２１０は、金属、プラスチック、繊維複合材料、炭素繊維材料、ガラス、セラミック、又はこれらの材料の組み合わせ、などの任意の材料から、形成することができる。ハウジング２１０は、機械加工された金属の単一片から形成する（例えば、一体型の構造を使用して）ことができ、又は一緒に取り付けられた複数の構造体（内部のハウジングフレーム、ベゼル又はバンド構造体、ハウジングの側壁、平坦なハウジング壁部材など）から形成することができる。ディスプレイ２０４は、カバーガラス又はカバー材料２０６によって、密封することができる。入力ボタン２１４などの１つ以上の入力ボタンは、カバーガラス２０６の開口部内に配置することができる。入力ボタン２１４に関連する検出回路は、ハウジング２１０内に配置することができる。いくつかの実施例では、入力ボタン２１４は、デバイス２００をホーム状態などの特定の状態に戻すために、使用することができる。
多数の入力／出力機構は、ハウジング２１０の縁部の周りに配置することができる。例えば、データ／電力コネクタ２１８とオーディオジャック２１６は、ハウジング２１０の底縁部に配置し、電源スイッチ２２０は、ハウジング２１０の上縁部に配置することができる。ハウジング２１０はまた、スピーカ及び／又はマイクロホンのための開口部を備えることができる。これらの構成要素をサポートする回路は、ハウジング２１０内に内部的にパッケージングすることができる。これらの回路は、ハウジング２１０内に配置された、種々の回路基板上、又は、ＳｉＰアセンブリのように単一の回路基板上、で具現化することができる。
デバイス２００の例示的なブロック図は、図２Ｂに示されている。上述した構成要素は、ＭＬＢ２５５上のプロセッサによって制御することができる。ＭＬＢ２５５とさまざまな構成要素との間のデータの移動を可能にするさまざまな内部接続を提供することができる。内部データ接続のルーティングは、ＭＬＢ２５５がハウジング２１０内で配置される場所を含めて、さまざまな構成要素が如何にパッケージングされているかということ、及び、種々の内部デバイス構成要素の位置決め後に生じる利用可能な内部経路と、に依存し得る。
データ接続に関して、ＭＬＢ２５５を表示コントローラ２６０に連結し、この表示コントローラ２６０をディスプレイ２０４（図２Ａに示される）に連結することができる。更に、ＭＬＢ２５５は、スピーカ、オーディオジャック２１６、及びマイクロホン又はオーディオコーデックを含む関連するオーディオ回路２６４などのオーディオ構成要素に接続することができる。更に、ＭＬＢ２５５は、タッチスクリーンコントローラ２６２に連結されたタッチスクリーン２２２、入力ボタン回路、及び電源スイッチ回路などの、種々の入力デバイスに連結することができる。また、ＭＬＢ２５５は、無線コントローラ２５６、アンテナ２６６、及びデータ／電力コネクタ２１８などの、外部データを受信及び送信することを可能にするさまざまなデータインターフェースに連結することができる。
データ接続に加えて、多くの内部デバイス構成要素は、電池２３０などの内部電源から電力を受信することができる。例えば、電池２３０は、ＭＬＢ２５５、ディスプレイ２０４、表示コントローラ２６０、タッチスクリーン２２２、タッチスクリーンコントローラ２６２、及びデータ／電力コネクタ２１８に連結することができる。データ接続と同様に、電力接続のルーティングは、電池２３０などの、種々の内部デバイス構成要素の配置、及びハウジング２１０内の利用可能な内部経路、に依存し得る。
図２Ｃは、１つ以上のＰＣＢ上に実装された構成要素を含む例示的なポータブル電子デバイスの斜視図である。デバイス２００は、ハウジング２１０、及び、ハウジング２１０内のＰＣＢ２２４などの１つ以上の回路基板上に実装された、無線コントローラ２５６、アンテナ２６６、オーディオ回路２６４、表示コントローラ２６０、及びタッチコントローラ２６２などの複数の構成要素を備えることができる。構成要素としては、汎用処理ユニット、特定用途向け集積回路、などの集積回路、無線送受信機、クロック発生及び分配回路などの無線周波数構成要素、又は個別構成要素などの他の構成要素、を挙げることができる。ＰＣＢ２２４は、ＭＬＢ又は別の種類の論理基板とすることができる。
構成要素は、それらの機能に基づいて、サブシステムにグループ化して配置することができる。サブシステムの例としては、無線サブシステム２４０、オーディオサブシステム２４２、タッチサブシステム２４４、及び表示サブシステム２４６を挙げることができるが、これらに限定されない。サブシステムのうちの１つ以上は、電磁干渉（ＥＭＩ）を引き起こし、及び／又は、その影響を受けやすい。シールド構造は、ＥＭＩが１つ以上の構成要素に到達することを軽減するのを助けるために、１つ以上のサブシステム間、及び／又は、それらのまわりに使用することができる。
パッケージサイズ及びこれらの小型ポータブル電子デバイスのサイズを低減するために、構成要素及び回路を、ＳｉＰアセンブリに集積することができる。図３Ａは、本開示の実施例に係る、ＳｉＰアセンブリに組み立てられた例示的なポータブル電子デバイスのブロック図である。デバイス３００は、単一のパッケージ又はＳｉＰアセンブリ中にパッケージすることができる多様な回路を含むことができる。複数のダイ、受動的な構成要素、機械的な構成要素又は光学的な構成要素を含む数百もの構成要素を、ＰＣＢ上の単一のシステムにパッケージングすることができる。アンテナ３６６、オーディオジャック３１６、音量スイッチ３１２、データ／電力コネクタ３１８、無線コントローラ３５６、オーディオ回路３６４、入力ボタン３１４、表示コントローラ３６０と、タッチスクリーンコントローラ３６２、及び電源スイッチ３２０は、ＭＬＢ３５５の上に搭載することができる。ＭＬＢ３５５は、ディスプレイ３０４、タッチスクリーン３２２、及び電池３３０に連結することができる。
図３Ｂは、本開示の実施例に係る、ＳｉＰアセンブリに集積された構成要素及び回路を有する例示的なポータブル電子デバイスの斜視図である。デバイス３００は、ハウジング３１０を備えることができる。構成要素及び回路は、ＰＣＢ３２４上に実装し、集積することができる。構成要素としては、無線サブシステム３４０内に無線コントローラ３５６及びアンテナ３６６を、Ｉ／Ｏサブシステム３５０内に入力ボタン３１４を、オーディオサブシステム３４２内にオーディオジャック３１６、オーディオ回路３６４、及び音量スイッチ３１２を、表示サブシステム３４６内に表示コントローラ３６０を、タッチサブシステム３４４内にタッチスクリーンコントローラ３６２を、電力サブシステム３４８内に電源スイッチ３２０を、及びサブシステム３５２内に構成要素３８２〜３９２を、挙げることができる。構成要素及び回路をＳｉＰアセンブリに集積することによって、デバイスのサイズを小さくすることができ、及び／又は構成要素の数を増加させることができる。
いくつかの実施例では、構成要素のうちの１つ以上は、多くのパワーを放散する可能性がある。この電力消失は、より良好なデバイス性能と長期信頼性のために、奪い去る必要がある熱の発生をもたらす場合がある。図４Ａは、ＳｉＰアセンブリに組み立てられた例示的なポータブル電子デバイスの断面図である。構成要素４８２、４８４、及び４８６は、任意の実装技術を用いて、ＰＣＢ４２４上に実装又は配置することができる。内部及び／又は外部の干渉を防止するために、シールド構造は、１つ以上の構成要素間に配置することができる。シールド構造は、絶縁層４７６及びシールド層４７８を含むことができる。
絶縁層４７６は、シールド層４７８とＰＣＢ４２４上の任意の導電性材料（例えば、構成要素４８２、４８４、及び４８６の導電性部分）との間の電気的短絡を防止するために使用することができる。絶縁層４７６は、エポキシ、オーバーモールド材料、アンダーフィル材料、熱収縮ジャケット、アクリル材料、誘電材料、熱硬化材料、熱可塑性材料、ゴム、プラスチック、又は電気絶縁を提供する他の望ましい材料から、形成することができる。
シールド層４７８は、絶縁層４７６上及び／又はトレンチ４３０内に形成されて、下層の構成要素をＥＭＩからシールドすることができる。シールド層４７８は、銀ペイント、白金ペイント、はんだ、銅又はアルミニウムなどの金属、ニッケル−鉄合金などの金属合金、導電性接着剤、又は電磁シールドに好適な他の材料などの導電性材料を含むことができる。シールド層４７８は、壁、フェンス、シート若しくは層、これらの構成の組み合わせ、又は他の所望の構成を含むさまざまな構成で形成することができる。
ＰＣＢ４２４は、金属トレース４４２及び接地面４４６を含むことができる。シールド層４７８は、金属トレース４４２及び接地面４４６に連結して、各サブシステムを囲むシールド構造を形成することができ、構成要素４８２、４８４、及び４８６を、ＥＭＩ（例えば、外部ソースからの干渉、又は異なるサブシステムの構成要素間の内部干渉）から保護するのを助けることができる。いくつかの実施例では、金属トレース４４２は、ＰＣＢ４２４を切断工具から保護するのを助ける導電性材料から形成することができる。例えば、金属トレース４４２は、トレンチ４３０を形成するために使用されるレーザ切断工具により放射されたレーザを反射することができる。
図４Ｂは、ＳｉＰアセンブリに組み立てられた例示的なポータブルデバイスを形成するためのプロセスの図である。プロセスフロー４５０は、基板又はＰＣＢ４２４を提供する工程を含むことができる（工程４５２）。構成要素４８２、４８４、及び４８６は、ＰＣＢ４２４の表面に実装することができる（工程４５４）。絶縁層４７６は、注入プロセス、又は堆積プロセスを用いて形成することができる（工程４５６）。射出成形のために、絶縁材料を成形するために成形工具を使用して絶縁層４７６を形成することができ、成形絶縁層４７６をＰＣＢ４２４に転写することができる。成形ツールとしては、射出成形ツール、焼結ツール、マトリックス成形ツール、圧縮成形ツール、トランスファー成形ツール、押出成形ツール、及び成形絶縁材料を所望の形状に成形するのに好適な他のツールを挙げることができる。成形ツールは、サブシステムの形状及び位置を画定する構造を形成するために使用することができる。堆積プロセスとして、堆積ツールを使用して、ＰＣＢ４２４上の所望の位置に、絶縁層４７６を堆積させることができる。堆積ツールは、絶縁材料（例えば、エポキシ）を射出成形ツールに注入してシールド構造を形成するためのツールを含むことができる。堆積ツールはまた、薄膜堆積ツール（例えば、化学的又は物理的蒸着ツール）又はシールド構造を形成するために望ましい他のツールを含むことができる。
工程４５８では、サブシステムを形成し、画定することができる。各サブシステムは、それぞれの構成要素を封入することができ、上記などの注入処理中に形成することができ、あるいは、切断源を使用して、トレンチ４３０をスクライビング又はエッチングすることによって、形成することができる。注入処理を使用すると、成形構造（図示せず）は、絶縁材料が成形構造内部の空間に注入されることができる孔を有することができる。注入処理の後（例えば、絶縁材料が注入され、十分に冷却された後）、成形構造を除去することができる。絶縁材料は、加熱ツールを用いて射出前及び／又は射出中に加熱することができる。加熱ツールとしては、油ベースの加熱ツール、ガスベースの加熱ツール、電気ベースの加熱ツール、又は絶縁材料を加熱するのに好適な他の加熱ツールを挙げることができる。所望であれば、加熱ツールを使用して、形成中に絶縁層４７６に圧力を加えることができる。いくつかの実施例では、絶縁層４７６をあらかじめ形成し、次いで、ＰＣＢ４２４上で、構成要素４８２、４８４、及び４８６の上に配置することができる。各サブシステムを画定するために切断源を使用する場合、トレンチ４３０は、切断工具を用いて、絶縁層４７６を切り通してサブシステムを分離することによって、形成することができる。切断工具としては、鋸工具、レーザ切断工具、研磨工具、穿孔工具、放電加工工具、又は、絶縁層４７６を切り通すのに好適な他の機械加工又は切断ツール、を挙げることができる。
いくつかの実施例では、トレンチ４３０の幅を最小化することができる。最小トレンチ幅は、隣接する構成要素が互いに電気的に絶縁されるのに必要なスペースに等しくすることができると同時に、基板のスペースを埋めて専有するので、必要とされる基板のスペース又はフットプリントが低下する結果となる。例えば、トレンチ４３０の幅は、約１０〜１００μｍとすることができる。トレンチの幅が小さいと、必要な基板スペースの量が減少するだけでなく、美的魅力の向上及び光学的均一性の向上をもたらすことができる。
工程４６０では、シールド層４７８を堆積させることができる。シールド層４７８は、化学蒸着、物理蒸着、メッキ、印刷、又はスプレー処理などの任意の数の技術を使用して堆積された、めっき膜又は薄膜金属とすることができる。
図５は、熱を放散させるためにピン又はボールを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。デバイス５００は、ＰＣＢ５２４上に実装された構成要素５８２、５８４、及び５８６を含むことができる。絶縁層５７６は、上述した任意の堆積技術を用いて、構成要素５８２、５８４、及び５８６の上及び／又は周囲に形成することができる。１つ以上のトレンチ５３０をサブシステム間に形成することができ、このトレンチ５３０をシールド層５７８で充填又は被覆することができる。構成要素５８２及び５８４は、多くの電力を生成し、結果として過剰な熱を発生する「熱い」構成要素となり得る。構成要素５８２及び５８４は、ピン（又はボール）のアレイ５４０の上に配置することができる。ピンアレイ５４０は、例えば、ボールグリッドアレイ（ＢＧＡ）とすることができる。ＢＧＡは、別個のリード線を備えた表面実装パッケージのタイプとすることができる。別個のリード線は、ＰＣＢ５２４と接触することができ、構成要素５８２及び５８４によって発生したいかなる熱をもＰＣＢ５２４へ伝達する熱経路を提供することができる。
ピンアレイ５４０によって、構成要素５８２及び５８４の内部熱を放散する手段が得られるが、発生した熱は、ＰＣＢ５２４に伝達されることとなり得る。構成要素５８２、５８４、及び５８６が単一のパッケージに組み付けられる（例えば、同一の基板又はＰＣＢ５２４上に実装される）ために、１つの構成要素から発生した熱は、共用のＰＣＢ５２４を介して放散し、隣接する構成要素に影響を及ぼす恐れがある。例えば、構成要素５８４から発生した熱は、ピンアレイ５４０を介してＰＣＢ５２４に伝達され得る。しかし、ＰＣＢ５２４は、構成要素５８６と接触することができる。その結果、構成要素５８４から発生した熱は、構成要素５８６に伝達され、それによって、構成要素５８６は高温となり得る。
図６Ａ〜図６Ｃは、本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスの断面図である。デバイス６００は、図６Ａに示すように、基板又はＰＣＢ６２４を備えることができる。構成要素６８２、６８４、及び６８６は、任意の実装技術を使用して、はんだなどの任意の好適な実装材料を用いて、ＰＣＢ６２４上に実装又は配置することができる。いくつかの実施例では、構成要素６８４などの１つ以上の構成要素は、ＢＧＡ６４０などのヒートシンク上に実装することができる。図６Ｂに示すように、熱プラグ６３２及び６３４などの１つ以上の熱プラグは、構成要素６８２及び６８４などの１つ以上の構成要素上に形成することができる。熱プラグ６３２及び６３４は、銅又は鋼などの金属から製作されたブロックとすることができ、対応する構成要素と同じサイズになるようにあらかじめ製造することができる。いくつかの実施例では、熱プラグ６３２及び６３４は、対応する構成要素とは異なるサイズにすることができる。熱プラグ６３２及び６３４は、円形又は矩形形状を含むが、それには限定されない任意の形状又はサイズとすることができる。熱プラグ６３２及び６３４は、インジウムなどの任意の好適な熱伝導接着剤を用いて、構成要素６８２及び６８４に搭載又は実装することができる。
図６Ｃに示すように、構成要素６８２、６８４、及び６８６、並びに熱プラグ６３２、及び６３４の上及び／又は周囲に、絶縁層６７６を形成することができる。絶縁層６７６は、電気的絶縁を提供する、エポキシ、オーバーモールド材料、アンダーフィル材料、熱収縮ジャケット、アクリル材料、誘電体材料、熱硬化性材料、熱可塑性樹脂、ゴム、プラスチック、又は他の望ましい材料とすることができる。いくつかの実施例では、絶縁層６７６は、電気絶縁性だけでなく熱伝導性もある絶縁材料を用いて形成することができる。例えば、絶縁材料としては、熱伝導性プラスチック、エポキシ、又は他の熱伝導性材料を挙げることができる。熱伝導性を有する絶縁性の材料を、構成要素６８２、６８４、及び６８６から熱を取り去るために、使用することができる。いくつかの実施例では、絶縁層６７６は、熱伝導性とすることができ、電気絶縁性の充填材粒子を含む場合がある。
図６Ｄは、本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグを用いて、ＳｉＰアセンブリに組み立てられた例示的なポータブル電子デバイスを形成するためのプロセスの図である。プロセス６５０は、ＰＣＢ６２４を提供する工程（工程６５２）を含むことができる。工程６５４において、構成要素６８２、６８４、及び６８６は、ＰＣＢ６２４上に実装することができる。工程６５４では、ＢＧＡ６４０を構成要素６８４に取り付ける工程を含むことができる。いくつかの実施例では、構成要素６８４をＰＣＢ６２４に実装する前に、ＢＧＡ６４０を構成要素６８４に取り付けることができる。いくつかの実施例では、ＢＧＡ６４０をＰＣＢ６２４に取り付けた後、構成要素６８４をＢＧＡ６４０に取り付けることができる。工程６５６では、熱プラグ６３２及び６３４などの１つ以上の熱プラグを、構成要素６８２及び６８４などの１つ以上の構成要素に、実装するか、又は取り付けることができる。いくつかの実施例では、構成要素６８２及び６８４をＰＣＢ６２４に実装する前に、熱プラグ６３２、及び６３４を構成要素６８２及び６８４に取り付けることができる。
工程６５８において、絶縁層６７６を形成することができる。いくつかの実施例では、絶縁層６７６は、堆積ツールを使用して堆積させることができる。いくつかの実施例では、絶縁材料を成形構造内の空間に注入することができる。いくつかの実施例では、絶縁層６７６は、テープ補助転写成形処理を使用して形成することができる。テープ補助転写成形処理は、絶縁材料が注入されるときに、特定の領域がマスクされる処理とすることができる。注入が完了すると、マスクされた領域の上面は、絶縁層６７６の上面と同一平面にすることができる。例えば、図６Ｂに示すように、熱プラグ６３４の上面は、テープ補助転写成形処理中にマスクすることができる。絶縁材料を注入することができ、熱プラグ６３２及び構成要素６８６上に絶縁材料を形成する（図６Ｃに示すように）ことができる。しかし、熱プラグ６３４はマスクされているので、絶縁層６７６は、熱プラグ６３４の上面に形成されず、熱プラグ６３４の上面は、絶縁層６７６の上面と同一面になる結果となる。
図７Ａ〜図７Ｄは断面図であり、図７Ｅは、本開示の実施例に係る、熱を放散させるために、１つ以上の熱プラグ及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。プロセス７５０は、図７Ａに示すように、デバイス７００に基板又はＰＣＢ７２４を提供する工程（工程７５２）を含むことができる。構成要素７８２、７８４、及び７８６は、任意の実装技術を使用して、はんだなどの任意の好適な実装材料を用いて、ＰＣＢ７２４上に実装又は配置する（工程７５４）ことができる。いくつかの実施例では、構成要素７８４などの１つ以上の構成要素は、ＢＧＡ７４０などのピンアレイ上に実装することができる。
図７Ｂに示すように、プラグ７３２及び７３４などの１つ以上の熱プラグは、構成要素７８２及び７８４などの１つ以上の構成要素に取り付ける（工程７５６）ことができる。熱プラグ７３２及び７３４は、銅又は鋼などの金属の１つ以上のあらかじめ製造されたブロックとすることができる。熱プラグ７３２及び７３４は、円形又は矩形形状を含むが、それには限定されない任意の形状又はサイズとすることができる。いくつかの実施例では、熱プラグ７３２及び７３４は、構成要素７８２及び７８４と同じ大きさにすることができる。いくつかの実施例では、熱プラグ７３２及び７３４は、構成要素７８２及び７８４とは異なるサイズにすることができる。熱プラグ７３２及び７３４は、インジウムなどの任意の好適な熱伝導接着剤を用いて、構成要素７８２及び７８４に実装又は取り付けることができる。
図７Ｃに示すように、構成要素７８２、７８４、及び７８６、並びに熱プラグ７３２及び７３４の上及び／又は周囲に、絶縁層７７６を形成する（工程７５８）ことができる。絶縁層７７６は、エポキシ、オーバーモールド材料、アンダーフィル材料、熱収縮ジャケット、アクリル材料、誘電材料、熱硬化材料、熱可塑性材料、ゴム、プラスチック、又は電気絶縁を提供する他の望ましい材料とすることができる。いくつかの実施例では、絶縁層７７６は、熱伝導性プラスチック、エポキシ、又は他の熱伝導性材料などの、電気絶縁性と熱伝導性を有する絶縁材料を用いて、形成することができる。絶縁層７７６は、テープ補助転写成形処理を使用して、形成することができる。
ＳｉＰアセンブリプロセスは、図７Ｄに示すように、構成要素間又はサブシステム間の絶縁層７７６にトレンチ７３０を切断又は形成する工程（工程７６０）を更に含むことができる。トレンチ７３０は、サブシステムを分離して画定するために形成することができ、シールド層７７８を用いて、トレンチ７３０を充填するか、又は壁を被覆することができる（工程７６２）。シールド層７７８は、めっき膜、又は金属ペーストなどの任意のシールド材料から製作することができる。シールド層７７８の例示的な材料としては、銅、ニッケル及びアルミニウムを挙げることができるが、これらには限定されない。シールド層７７８は、化学蒸着、物理蒸着、無電解めっき、又は電気化学めっき技術を用いて、形成することができる。
シールド層７７８は、多機能性とすることができ、ヒートスプレッダとしても機能することができる。いくつかの実施例では、シールド層７７８は、ＥＭＩをシールドするように構成された少なくとも１つの層と、熱を拡散するように構成された少なくとも１つの層とを有する多層積層体とすることができる。シールド層７７８は、金属トレース７４４を介して、接地面７４６などに接地することができる。シールド層７７８は、熱プラグ７３２及び７３４によって伝達された熱をＰＣＢ７２４に放散し、分散させることができる。例えば、構成要素７８４によって発生した熱は、構成要素７８４に取り付けられた熱プラグ７３４を介して放熱することができる。熱プラグ７３４は、シールド層７７８に連結することができる。シールド層７７８は、ヒートスプレッダとして作用し、熱はシールド層７７８を介して、更に放散することができる。シールド層７７８は、金属トレース７４４を介して接地面７４６に連結することができる。シールド層７７８からの熱は、接地面７４６に伝達することができ、接地面７４６は、ＰＣＢ７２４の全体にわたって熱を拡散又は分散させることができる。いくつかの実施例では、接地面７４６は、ハウジング（図２Ａのハウジング２１０などの）に連結することができる。
いくつかの実施例では、シールド層７７８は、熱拡散機能の有効性を増強するために、１つ以上の熱プラグと接触又は電気的に接触することができる。絶縁層７７６の上面は、熱プラグ７３４などの１つ以上の熱プラグと同一平面にすることができる。同一平面の上面を達成するために、絶縁層７７６は、ラッピング、研磨又はドライエッチングを経て、いかなる余分な材料をも除去することができる。いくつかの実施例では、同一平面の上面は、テープ補助転写成形処理を使用して達成することができる。いくつかの実施例では、シールド層７７８は、１つ以上の熱プラグから電気的に絶縁することができる。例えば、シールド層７７８と熱プラグ７３２とは、エアギャップ又は絶縁層７７６により、分離することができる。
図８Ａ〜図８Ｄは断面図であり、図８Ｅは、本開示の実施例に係る、熱を放散させるために、１つ以上のヒートシンク及びヒートスプレッダを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。デバイス８００は、プロセス８５０の工程８５２で提供されたＰＣＢ８２４を備えることができる。ＰＣＢ８２４は、接地面８４６及び金属トレース８４４を含むことができる。図８Ａに示すように、構成要素８８２、８８４、及び８８６は、はんだなどの任意の好適な実装材料を使用して、ＰＣＢ８２４上に実装する（工程８５４）ことができる。
図８Ｂに示すように、熱プラグ８３２などの１つ以上の熱プラグは、構成要素８８２などの１つ以上の構成要素に取り付ける（工程８５６）ことができる。工程８５８では、ヒートシンク８４８などの１つ以上のヒートシンクは、構成要素８８４などの１つ以上の構成要素に取り付けることができる。ヒートシンク８４８は、内蔵型ヒートシンクとすることができ、好適な熱インターフェース材料を使用して、構成要素８８４に接触させるか、又はそれに取り付けることができる。いくつかの実施例では、ヒートシンク８４８は、ＰＣＢ８２４に取り付けることにより、基板又はＰＣＢ８２４への追加の熱伝導路を形成することができる。ヒートシンク８４８は、金属トレース８４４に電気的に連結するか又は接触することができる。いくつかの実施例では、ヒートシンク８４８は、ＰＣＢ８２４に接着することができる。いくつかの実施例では、工程８５６及び工程８５８は単一の工程とすることができ、熱プラグ８３２とヒートシンク８４８とを同時に取り付けることができる。
図８Ｃに示すように、絶縁層８７８は、構成要素８８２、８８４、及び８８６、熱プラグ８３２、及びヒートシンク８４８の上及び／又は周辺に配置することによって、引き続いて形成されるシールド層８７６と、ＰＣＢ８２４上の任意の導電性材料（例えば、構成要素８８２、８８４、及び８８６の導電部分）と、の間の電気的な短絡を防止することができる（工程８６０）。十分な絶縁特性を有する任意の材料を絶縁層８７６として用いることができ、絶縁層８７６を形成するために、任意の数の堆積又は成形処理を使用することができる。いくつかの実施例では、絶縁層８７６の上面と、熱プラグ８３２及び／又はヒートシンク８４８の上面を同一面とすることができる。
工程８６２において、１つ以上のトレンチ８３０は、レーザ切断源を用いて形成することができる（図８Ｄに示すように）。トレンチ８３０は、構成要素を分離し、サブシステムを画定することができる。シールド層８７８及び／又はヒートスプレッダを堆積させて、トレンチ８３０の壁部を充填又は被覆し、絶縁層８７６を共形に覆う（工程８６４）ことができる。シールド層８７６は、高密度、高導電性、及び／又は良好な耐腐食性を有する任意の材料とすることができる。シールド層８７６は、物理蒸着、化学蒸着、印刷、又はメッキなどの堆積ツールを使用して、形成することができる。いくつかの実施例では、シールド層８７６は、１つ以上の熱プラグ及び／又は１つ以上のヒートシンクに電気的に接触又は接触できる。
いくつかの実施例では、ヒートシンク８４８は、背の高い構成要素（例えば、所定値よりも大きい高さを有する構成要素）に連結することができ、熱プラグ８３２は、背の低い構成要素（例えば、所定値よりも低い高さを有する構成要素）に連結することができる。例えば、要素８８４は、背の高い構成要素とするか、又は構成要素８８２よりも高くすることができ、ヒートシンク８４８は構成要素８８４に取り付けることができる一方で、熱プラグ８３２は、構成要素８８２に取り付けることができる。いくつかの実施例では、ヒートシンク８４８は、背の低い構成要素に取り付けることができ、熱プラグ８３２は、背の高い構成要素に取り付けることができる。いくつかの実施例では、ヒートシンク８４８は、特定の特性を有する構成要素に取り付けることが可能であり、熱プラグ８３２は、他の特徴を示す構成要素に取り付けることができる。例えば、ホットスポット又は不均一な熱分散を防止するために、ヒートシンク８４８は、全体に分散させることができ、熱プラグ８３２は、ヒートシンク間に分散させる（例えば、ヒートシンクと熱プラグは交互のパターンで配置することができる）ことができる。
図９Ａ〜図９Ｅは断面図であり、図９Ｆは、本開示の実施例に係る、熱を散逸させるために外部ヒートシンクを用いてＳｉＰアセンブリに組み立てられた、例示的なポータブル電子デバイスを形成するためのプロセスの図である。図９Ａに示すように、デバイス９００は、ＰＣＢ９２４を含むことができる（プロセス９５０の工程９５２）。ＰＣＢ９２４は、接地面９４６及び金属トレース９４４を含むことができる。構成要素９８２、９８４、及び９８６は、任意の実装技術を使用して、はんだなどの任意の好適な実装材料を用いて、ＰＣＢ９２４上に実装又は配置する（工程９５４）ことができる。構成要素９８４などの１つ以上の構成要素は、ＢＧＡ９４０に連結することができる。図９Ｂに示すように、１つ以上の、熱プラグ及び／又はヒートシンク９４８などのヒートシンクは、構成要素９８４などの１つ以上の構成要素に取り付ける（工程９５６）ことができる。
工程９５８において、絶縁層９７６は、構成要素９８２、９８４、及び９８６、及びヒートシンク９４８の上及び／又は周辺に配置することができる（図９Ｃに示すように）。いくつかの実施例では、構成要素９８２などの１つ以上の構成要素は、絶縁層９７６の上面と同一平面上にある上面を有することができる。工程９６０において、トレンチ９３０は、絶縁層９７６に形成することができる。
図９Ｄに示すように、シールド層９７８は、絶縁層９７６の上に配置することができ、トレンチ９３０の壁部を充填又は覆う（工程９６２）ことができる。工程９６４では、シールド層９７８の１つ以上の領域がエッチングにより除去され、構成要素９８２などの１つ以上の構成要素の上面を露出させることができる。いくつかの実施例では、構成要素９８２の上面は、シールド層９７８の堆積中にこの領域をマスキングすることによって、露出することができる。工程９６６では、外部ヒートシンク９９０は、構成要素９８２の露出した上面に取り付けることができる（図９Ｅに示すように）。いくつかの実施例では、外部ヒートシンク９９０をシールド層９７８に電気的に連結することができる。構成要素９８２からの熱が外部のヒートシンク９９０によって（例えば、頂部を通しての対流）、又はシールド層９７８を介してＰＣＢ９２４によって（例えば、底部を通しての伝導）若しくは双方によって、放熱することができる。
いくつかの実施例では、電子デバイスが開示される。この電子デバイスは、基板と、パッケージアセンブリシステムと、を備え、当該パッケージアセンブリシステムは、当該基板に実装された第１表面と、第２表面と、を含む複数の構成要素と、少なくとも１つの構成要素の当該第２表面に実装された１つ以上の熱導体であって、少なくとも１つの熱導体は、熱プラグである、熱導体と、を含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、デバイスは、別の熱導体を更に備え、当該別の熱導体は、内部ヒートシンク及び外部ヒートシンクのうちの少なくとも１つである。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該熱プラグは、銅及び鋼のうちの少なくとも１つから製作される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該熱導体のうちの少なくとも１つは、接地又は接地面に電気的に連結される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、デバイスは、当該複数の構成要素のうちの少なくとも１つの当該第１表面と当該基板との間に実装されたヒートシンク、を更に備える。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、デバイスは、絶縁体及びシールドを含むシールド構造を更に備える。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該シールドは、多機能であり、ヒートスプレッダとして構成されている。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該シールド及び少なくとも１つの熱導体が、電気的に連結される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該シールドは、接地又は接地面に電気的に連結される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、デバイスは、当該絶縁体に形成された複数のトレンチを更に含み、当該複数のトレンチの幅は１０〜１００マイクロメートルである。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該複数の構成要素のうちの１つ以上から発生された熱は、伝導及び対流によって放散される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該１つ以上の熱導体は、複数の熱プラグ及び複数のヒートシンクを含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該複数の熱プラグ及び当該複数のヒートシンクは、交互のパターンで配置されている。
いくつかの実施例において、電子デバイスを形成する方法が開示されている。この方法は、基板を形成する工程と、パッケージアセンブリシステムを形成する工程であって、複数の構成要素の第１表面を当該基板に実装する工程と、１つ以上の熱導体を当該複数の構成要素のうちの少なくとも１つの第２表面に実装する工程であって、当該１つ以上の熱導体のうちの少なくとも１つは、熱プラグである、工程と、を含む、工程と、を含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該１つ以上の熱導体は、別の熱導体を含み、当該別の熱導体は、内部ヒートシンクと外部ヒートシンクのうちの少なくとも１つである。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該複数の構成要素のうちの少なくとも１つの当該第１表面と当該基板との間に、ヒートシンクを実装する工程を更に含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、この方法は、シールド構造を形成する工程を更に含み、当該シールド構造を形成する工程は、絶縁体を形成する工程と、シールドを形成する工程と、を含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該絶縁体は、テープ補助転写成形処理、ラッピング、研磨、及びエッチングのうちの少なくとも１つを用いて形成される。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該１つ以上の熱導体は、複数の熱プラグ及び複数のヒートシンクを含む。上記に開示した１つ以上の実施例に加えて、又はその代わりに、他の実施例では、当該１つ以上の熱導体は、第１セットの熱導体及び２セットの熱導体を含み、１つ以上の熱導体を実装する工程は、当該複数の熱プラグを当該第１セットの熱導体に実装する工程であって、当該第１セットの熱導体は、所定値未満の高さを有する１つ以上の熱導体を含む、工程と、当該複数のヒートシンクを当該第２セットの熱導体に実装する工程であって、当該第２セットの熱導体は、所定値を超える高さを有する１つ以上の熱導体を含む、工程と、を含む。
さまざまな実施例について上述したが、それらは一例として提示されただけであり、限定する目的ではないことを理解されたい。実施例は、添付の図面を参照して十分に説明してきたが、さまざまな図は、本開示に含むことができる特徴と機能の理解を助けるためになされる、開示のための例示的構造又は他の構成を表すことができよう。本開示は、図示された例示的アーキテクチャ又は構成に限定されず、多様な代替アーキテクチャ及び構成を使用して実施することができる。更に、本開示は、種々の例及び実施態様の観点から記載されているが、実施例のうちの１つ以上に記載されたさまざまな特徴及び機能は、それらが記載されている特定の実施例への適用に限定されるものではないことを理解されたい。かかる実施例の記載の有無に関わらず、また、かかる特徴が説明された実施例の一部であるように示されるか、されないかに関わらず、その代わりに、それらは単独又はいくつかの組み合わせで、開示の他の実施例のうちの１つ以上に適用できる。したがって、本開示の広さと範囲は、上述した実施例のいずれによっても、限定されてはならない。

Claims (20)

  1. 基板と、
    パッケージアセンブリシステムと、
    を備え、前記パッケージアセンブリシステムは、
    前記基板に実装された第１表面及び第２表面を含む複数の構成要素と、
    少なくとも１つの構成要素の前記第２表面に実装された１つ以上の熱導体であって、少なくとも１つの熱導体は、熱プラグである、熱導体と、
    を備える電子デバイス。
  2. 別の熱導体を更に備え、前記別の熱導体は、内部ヒートシンク及び外部ヒートシンクのうちの少なくとも１つである、請求項１に記載のデバイス。
  3. 前記熱プラグは、銅及び鋼のうちの少なくとも１つから製作される、請求項１に記載のデバイス。
  4. 前記熱導体のうちの少なくとも１つは、接地又は接地面に電気的に連結されている、請求項１に記載のデバイス。
  5. 前記複数の構成要素のうちの少なくとも１つの前記第１表面と前記基板との間に実装されたヒートシンクを更に備える、請求項１に記載のデバイス。
  6. 絶縁体及びシールドを含むシールド構造を更に備える、請求項１に記載のデバイス。
  7. 前記シールドは、多機能であり、ヒートスプレッダとして構成されている、請求項６に記載のデバイス。
  8. 前記シールド及び少なくとも１つの熱導体が、電気的に連結されている、請求項６に記載のデバイス。
  9. 前記シールドは、接地又は接地面に電気的に連結されている、請求項６に記載のデバイス。
  10. 前記絶縁体に形成された複数のトレンチを更に含み、前記複数のトレンチの幅は１０〜１００マイクロメートルである、請求項６に記載のデバイス。
  11. 前記複数の構成要素のうちの１つ以上から発生した熱は、伝導及び対流によって放散される、請求項１に記載のデバイス。
  12. 前記１つ以上の熱導体は、複数の熱プラグ及び複数のヒートシンクを含む、請求項１に記載のデバイス。
  13. 前記複数の熱プラグ及び前記複数のヒートシンクは、交互のパターンで配置されている、請求項１２に記載のデバイス。
  14. 電子デバイスを形成するための方法であって、
    基板を形成する工程と、
    パッケージアセンブリシステムを形成する工程であって、
    複数の構成要素の第１表面を前記基板に実装する工程と、
    １つ以上の熱導体を前記複数の構成要素のうちの少なくとも１つの第２表面に実装する工程であって、前記１つ以上の熱導体のうちの少なくとも１つは、熱プラグである、工程と、
    を含む、工程と、
    を含む方法。
  15. 前記１つ以上の熱導体は、別の熱導体を含み、前記別の熱導体は、内部ヒートシンク及び外部ヒートシンクのうちの少なくとも１つである、請求項１４に記載の方法。
  16. 前記複数の構成要素のうちの少なくとも１つの前記第１表面と前記基板との間に、ヒートシンクを実装する工程を更に含む、請求項１２に記載の方法。
  17. シールド構造を形成する工程を更に含み、前記シールド構造を形成する工程は、絶縁体を形成する工程及びシールドを形成する工程を含む、請求項１２に記載の方法。
  18. 前記絶縁体は、テープ補助転写成形処理、ラッピング、研磨、及びエッチングのうちの少なくとも１つを用いて形成される、請求項１７に記載の方法。
  19. 前記１つ以上の熱導体は、複数の熱プラグ及び複数のヒートシンクを含む、請求項１４に記載の方法。
  20. 前記１つ以上の熱導体は、第１セットの熱導体及び第２セットの熱導体を含み、１つ以上の熱導体を実装する工程は、
    前記複数の熱プラグを前記第１セットの熱導体に実装する工程であって、前記第１セットの熱導体は、所定値未満の高さを有する前記１つ以上の熱導体を含む、工程と、
    前記複数のヒートシンクを前記第２セットの熱導体に実装する工程であって、前記第２セットの熱導体は、前記所定値を超える高さを有する前記１つ以上の熱導体を含む、工程と、
    を含む、請求項１９に記載の方法。
JP2016570335A 2014-06-26 2015-04-30 ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション Active JP6434540B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462017630P 2014-06-26 2014-06-26
US62/017,630 2014-06-26
US14/503,067 2014-09-30
US14/503,067 US9820373B2 (en) 2014-06-26 2014-09-30 Thermal solutions for system-in-package assemblies in portable electronic devices
PCT/US2015/028654 WO2015199810A1 (en) 2014-06-26 2015-04-30 Thermal solutions for system-in-package assemblies in portable electronic devices

Publications (2)

Publication Number Publication Date
JP2017518644A true JP2017518644A (ja) 2017-07-06
JP6434540B2 JP6434540B2 (ja) 2018-12-05

Family

ID=54932142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016570335A Active JP6434540B2 (ja) 2014-06-26 2015-04-30 ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション

Country Status (6)

Country Link
US (1) US9820373B2 (ja)
EP (1) EP3134797B1 (ja)
JP (1) JP6434540B2 (ja)
KR (1) KR101976912B1 (ja)
CN (1) CN106462204B (ja)
WO (1) WO2015199810A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021512498A (ja) * 2018-02-01 2021-05-13 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング システムインパッケージアセンブリの電磁干渉からのシールド方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices
KR102286337B1 (ko) * 2014-10-17 2021-08-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 전자파 차폐 구조물과 방열패드 및 이들을 포함하는 전자회로기판 조립체
US9965003B2 (en) * 2015-07-09 2018-05-08 Htc Corporation Electronic assembly and electronic device
US9781819B2 (en) * 2015-07-31 2017-10-03 Laird Technologies, Inc. Multifunctional components for electronic devices and related methods of providing thermal management and board level shielding
JP2017118015A (ja) * 2015-12-25 2017-06-29 株式会社トーキン 電子装置及び電磁干渉抑制体の配置方法
US9999121B2 (en) 2016-04-25 2018-06-12 Laird Technologies, Inc. Board level shields with virtual grounding capability
US10104759B2 (en) * 2016-11-29 2018-10-16 Nxp Usa, Inc. Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof
US10418332B2 (en) * 2017-03-13 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming partition fence and shielding layer around semiconductor components
JP6911917B2 (ja) * 2017-03-31 2021-07-28 株式会社村田製作所 モジュール
US10353123B2 (en) 2017-08-08 2019-07-16 Apple Inc. Electronic Devices with glass layer coatings
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102574453B1 (ko) * 2018-09-03 2023-09-04 삼성전자 주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
JP7102609B2 (ja) * 2018-09-04 2022-07-19 中芯集成電路（寧波）有限公司 ウェハレベルシステムパッケージング方法及びパッケージング構造
JP2020047651A (ja) 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
US11545407B2 (en) * 2019-01-10 2023-01-03 Intel Corporation Thermal management solutions for integrated circuit packages
US11923264B2 (en) 2019-09-20 2024-03-05 Samsung Electronics Co., Ltd. Semiconductor apparatus for discharging heat
US11812583B2 (en) 2020-10-06 2023-11-07 Google Llc Passive thermal-control system of a mesh network device and associated mesh network devices
EP3806492A1 (en) * 2019-10-10 2021-04-14 Google LLC Passive thermal-control system of a mesh network device and associated mesh network devices
US11997781B2 (en) 2019-10-11 2024-05-28 Google Llc Thermal-control system of a mesh network device and associated mesh network devices
US11521909B2 (en) 2019-10-14 2022-12-06 Google Llc Passive thermal-control system of an electronic speaker device and associated electronic speaker devices
FR3113217B1 (fr) * 2020-07-30 2022-10-28 Oledcomm Dispositif d’isolation intégré dans un équipement de communication optique sans fil
US11372506B1 (en) * 2020-11-24 2022-06-28 Amazon Technologies, Inc. System and method for a system-in-package using EMI shielding for capacitive touch sensing
US11676912B2 (en) * 2020-12-23 2023-06-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method for manufacturing the same
CN116489866A (zh) 2022-01-13 2023-07-25 宸寰科技有限公司 电子元件内部、中部与外部的散热界面薄片材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177320A (ja) * 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
JPH09172137A (ja) * 1995-11-30 1997-06-30 Lockheed Martin Corp 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20090000114A1 (en) * 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Heat sink formed with conformal shield

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3477101D1 (en) 1983-03-25 1989-04-13 Mitsubishi Electric Corp Heat radiator assembly for cooling electronic parts
FR2666190B1 (fr) 1990-08-24 1996-07-12 Thomson Csf Procede et dispositif d'encapsulation hermetique de composants electroniques.
US5483261A (en) 1992-02-14 1996-01-09 Itu Research, Inc. Graphical input controller and method with rear screen image detection
US5488204A (en) 1992-06-08 1996-01-30 Synaptics, Incorporated Paintbrush stylus for capacitive touch sensor pad
US5880411A (en) 1992-06-08 1999-03-09 Synaptics, Incorporated Object position detector with edge motion feature and gesture recognition
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
US5825352A (en) 1996-01-04 1998-10-20 Logitech, Inc. Multiple fingers contact sensing method for emulating mouse buttons and mouse operations on a touch sensor pad
US5835079A (en) 1996-06-13 1998-11-10 International Business Machines Corporation Virtual pointing device for touchscreens
US6310610B1 (en) 1997-12-04 2001-10-30 Nortel Networks Limited Intelligent touch display
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
KR100595925B1 (ko) 1998-01-26 2006-07-05 웨인 웨스터만 수동 입력 통합 방법 및 장치
US8479122B2 (en) 2004-07-30 2013-07-02 Apple Inc. Gestures for touch sensitive input devices
US6188391B1 (en) 1998-07-09 2001-02-13 Synaptics, Inc. Two-layer capacitive touchpad and method of making same
JP4542637B2 (ja) 1998-11-25 2010-09-15 セイコーエプソン株式会社 携帯情報機器及び情報記憶媒体
TW462121B (en) 2000-09-19 2001-11-01 Siliconware Precision Industries Co Ltd Heat sink type ball grid array package
JP3800984B2 (ja) 2001-05-21 2006-07-26 ソニー株式会社 ユーザ入力装置
JP2003173237A (ja) 2001-09-28 2003-06-20 Ricoh Co Ltd 情報入出力システム、プログラム及び記憶媒体
US6690387B2 (en) 2001-12-28 2004-02-10 Koninklijke Philips Electronics N.V. Touch-screen image scrolling system and method
US6717485B2 (en) 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
US11275405B2 (en) 2005-03-04 2022-03-15 Apple Inc. Multi-functional hand-held device
US6625026B1 (en) 2002-07-31 2003-09-23 Hewlett-Packard Development Company, Lp Heat-activated self-aligning heat sink
US6680532B1 (en) 2002-10-07 2004-01-20 Lsi Logic Corporation Multi chip module
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
TWI276397B (en) 2003-03-21 2007-03-11 Hon Hai Prec Ind Co Ltd EMI-shielding assembly and method for the manufacture of same
KR100886292B1 (ko) 2003-09-09 2009-03-04 산요덴키가부시키가이샤 회로 소자를 포함하는 반도체 모듈과 반도체 장치, 그들의 제조 방법 및 표시 장치
JP2005109306A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 電子部品パッケージおよびその製造方法
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US7301242B2 (en) 2004-11-04 2007-11-27 Tabula, Inc. Programmable system in package
US8164182B2 (en) 2004-11-15 2012-04-24 Stats Chippac Ltd. Hyper thermally enhanced semiconductor package system comprising heat slugs on opposite surfaces of a semiconductor chip
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7701040B2 (en) 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US8018050B2 (en) 2007-11-01 2011-09-13 National Semiconductor Corporation Integrated circuit package with integrated heat sink
US20090127700A1 (en) * 2007-11-20 2009-05-21 Matthew Romig Thermal conductor lids for area array packaged multi-chip modules and methods to dissipate heat from multi-chip modules
US7808781B2 (en) 2008-05-13 2010-10-05 International Business Machines Corporation Apparatus and methods for high-performance liquid cooling of multiple chips with disparate cooling requirements
JP5425416B2 (ja) 2008-06-12 2014-02-26 日東電工株式会社 透明導電性フィルム、透明導電性積層体及びタッチパネル
US8202765B2 (en) * 2009-01-22 2012-06-19 International Business Machines Corporation Achieving mechanical and thermal stability in a multi-chip package
US20100207257A1 (en) 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
JP5546895B2 (ja) 2009-04-30 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TW201041054A (en) 2009-05-11 2010-11-16 Acsip Technology Corp Electronic component manufacturing method and packaging structure thereof
US8115117B2 (en) 2009-06-22 2012-02-14 General Electric Company System and method of forming isolated conformal shielding areas
US20110005662A1 (en) 2009-07-10 2011-01-13 Kuo-Hua Sung Method for Fabricating Multilayer Panels
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN102054821B (zh) 2009-10-30 2013-09-11 日月光半导体制造股份有限公司 具有内屏蔽体的封装结构及其制造方法
US20110162828A1 (en) * 2010-01-06 2011-07-07 Graham Charles Kirk Thermal plug for use with a heat sink and method of assembling same
US20110292612A1 (en) * 2010-05-26 2011-12-01 Lsi Corporation Electronic device having electrically grounded heat sink and method of manufacturing the same
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
TWI491010B (zh) 2011-03-23 2015-07-01 Universal Scient Ind Shanghai 微小化電磁干擾防護結構及其製作方法
US8888144B2 (en) * 2011-11-01 2014-11-18 Taper-Lok Corporation Misalignment connector utilizing interleaved bearings
US9155188B2 (en) 2011-11-04 2015-10-06 Apple Inc. Electromagnetic interference shielding techniques
KR101200051B1 (ko) 2011-12-19 2012-11-12 김광태 휴대폰 전자파 차단용 필름
CN102548239A (zh) 2012-01-09 2012-07-04 华为终端有限公司 一种电路板的制作方法、电路板和电子设备
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8674509B2 (en) * 2012-05-31 2014-03-18 Freescale Semiconductor, Inc. Integrated circuit die assembly with heat spreader
US9949359B2 (en) 2014-03-18 2018-04-17 Apple Inc. Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
US9913412B2 (en) 2014-03-18 2018-03-06 Apple Inc. Shielding structures for system-in-package assemblies in portable electronic devices
US9820373B2 (en) 2014-06-26 2017-11-14 Apple Inc. Thermal solutions for system-in-package assemblies in portable electronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177320A (ja) * 1992-12-02 1994-06-24 Fujitsu Ltd 半導体装置
JPH09172137A (ja) * 1995-11-30 1997-06-30 Lockheed Martin Corp 応力減少成形基板の一部としてコンプライアント層を有する高密度相互接続回路モジュール
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US20090000114A1 (en) * 2007-06-27 2009-01-01 Rf Micro Devices, Inc. Heat sink formed with conformal shield
JP3143888U (ja) * 2008-05-29 2008-08-07 株式会社村田製作所 部品内蔵モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021512498A (ja) * 2018-02-01 2021-05-13 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング システムインパッケージアセンブリの電磁干渉からのシールド方法
JP7334169B2 (ja) 2018-02-01 2023-08-28 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン システムインパッケージアセンブリの電磁干渉からのシールド方法

Also Published As

Publication number Publication date
EP3134797A1 (en) 2017-03-01
CN106462204A (zh) 2017-02-22
KR20170003598A (ko) 2017-01-09
JP6434540B2 (ja) 2018-12-05
US20150382448A1 (en) 2015-12-31
EP3134797B1 (en) 2020-10-21
US9820373B2 (en) 2017-11-14
CN106462204B (zh) 2020-08-25
WO2015199810A1 (en) 2015-12-30
KR101976912B1 (ko) 2019-05-09

Similar Documents

Publication Publication Date Title
JP6434540B2 (ja) ポータブル電子デバイスのシステムインパッケージアセンブリのためのサーマルソリューション
TWI566341B (zh) 用於可攜式電子裝置中之系統封裝總成之屏蔽結構
US11266010B2 (en) Multi-layer thin-film coatings for system-in-package assemblies in portable electronic devices
TWI534979B (zh) 用於射頻多晶片積體電路封裝的電磁干擾外殼
US10490478B2 (en) Chip packaging and composite system board
JP6626697B2 (ja) 配線基板およびその製造方法
US20060214278A1 (en) Shield and semiconductor die assembly
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
TW201419957A (zh) 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
JP3894091B2 (ja) Ｉｃチップ内蔵多層基板及びその製造方法
KR20180002025A (ko) 반도체 패키지 및 그의 제조방법
KR20150001125A (ko) 복합 직접회로소자 패키지 제조방법
US10455707B1 (en) Connection pad for embedded components in PCB packaging
JP2005183480A (ja) 半導体装置とその実装体および製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6434540

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250