JP2005183480A - 半導体装置とその実装体および製造方法 - Google Patents

半導体装置とその実装体および製造方法 Download PDF

Info

Publication number
JP2005183480A
JP2005183480A JP2003418475A JP2003418475A JP2005183480A JP 2005183480 A JP2005183480 A JP 2005183480A JP 2003418475 A JP2003418475 A JP 2003418475A JP 2003418475 A JP2003418475 A JP 2003418475A JP 2005183480 A JP2005183480 A JP 2005183480A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
substrate
sealing resin
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003418475A
Other languages
English (en)
Inventor
Takayuki Higuchi
貴之 樋口
則之 ▲吉▼川
Noriyuki Yoshikawa
Eishin Nishikawa
英信 西川
Yoshihiro Tomita
佳宏 冨田
Toru Yamada
徹 山田
Yoshihiro Tomura
善広 戸村
Naoki Komatsu
直樹 小松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003418475A priority Critical patent/JP2005183480A/ja
Publication of JP2005183480A publication Critical patent/JP2005183480A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップにおいて発生した熱を半導体チップから直接放熱することができる半導体装置を提供する。
【解決手段】 半導体装置は、基板103と、基板103の下面に能動領域が対向するように実装された半導体チップ102と、半導体チップ102を覆うように形成された封止樹脂105と、半導体チップ102の基板103の反対側に形成された下面へ到達するように封止樹脂に形成された少なくとも1個のビア109と、半導体チップ102において発生した熱を半導体チップ102の下面から放熱するために形成された充填材料110および金属膜106とを具備する。
【選択図】 図1

Description

本発明は、携帯電話などの無線通信機器および情報処理機器に用いられる半導体装置とその実装体および製造方法に関する。
近年、携帯電話に代表される無線通信機器およびパソコンなどの情報処置機器の普及が急速に進んでいる。無線通信機器においては、無線出力を所定の電力レベルに増幅するための電力増幅装置における消費電力が、情報処理機器においては、CPUなどの高速演算装置における消費電力が大きく、それらに用いる半導体装置の発熱量も大きい。
このような半導体装置を用いる機器においては、発熱による誤動作および異常動作を防止するために、放熱機構が必須となる。その上、これらの機器では携帯性、高機能化が求められるため、半導体装置においても小型化が要求されている。
従来の半導体装置としては、熱源となる半導体チップを実装した基板側に放熱板を取りつけ、放熱する構造としているものがあった(例えば、特開2003−224228号公報(特許文献1)参照)。
図8は、従来の半導体装置400の構成を示す断面図である。図8において、400は半導体装置、401は放熱板、402は半導体チップ、403は端子電極、405は放熱用端子、407はサーマルビア、410は封止樹脂、415は導体パターン形成層(基板)である。図4の半導体装置では、基板415に半導体チップ402を、端子電極403を介してフリップチップ実装で電気的に接続し、半導体チップ402の底面から、放熱用端子405およびサーマルビア407を介して放熱板401が付けられた基板415に放熱を行っている。
特開2003−224228号公報
しかしながら、前記従来の構造では、熱源となる半導体チップ402から発生する熱を、半導体チップ402を実装した基板415側に放熱し、その基板415に取りつけた放熱板401によって放熱性を上げていたため、基板415にサーマルビア407などの放熱用配線部が必要となる。このため、基板415の配線の自由度が低下してしまう。また、半導体チップ402から直接放熱できていなかった上に、放熱板401を取りつけるため薄型化することが困難な構造になっていた。
本発明の目的は、基板の配線の自由度を確保しながら、半導体チップにおいて発生した熱を半導体チップから直接放熱することができる半導体装置とその実装体および製造方法を提供することにある。
本発明に係る半導体装置は、基板と、前記基板の下面に能動領域が対向するように実装された半導体チップと、前記半導体チップを覆うように形成された封止樹脂と、前記半導体チップの前記基板の反対側に形成された下面へ到達するように前記封止樹脂に形成された少なくとも1個のビアと、前記半導体チップにおいて発生した熱を前記半導体チップの前記下面から放熱するために形成された放熱手段とを具備することを特徴とする。
本発明に係る半導体装置の実装体は、放熱設計されたマザー基板と、請求項2記載の半導体装置に設けられた前記電極に対応するように前記マザー基板の上に形成された配線パターンと、前記配線パターンと前記電極とが接続するように前記マザー基板に実装された本発明に係る半導体装置とを具備することを特徴とする。
本発明に係る半導体装置の製造方法は、基板の下面に能動領域が対向するように半導体チップを実装する工程と、前記半導体チップを覆うように封止樹脂を形成する工程と、前記半導体チップの前記基板の反対側に形成された下面へ到達するように少なくとも1個のビアを前記封止樹脂に形成する工程と、前記半導体チップにおいて発生した熱を前記半導体チップの前記下面から放熱するために放熱手段を形成する工程とを包含することを特徴とする。
本発明によれば、基板の配線の自由度を確保しながら、半導体チップにおいて発生した熱を半導体チップから直接放熱することができる半導体装置とその実装体および製造方法を提供することができる。
本実施の形態に係る半導体装置においては、半導体チップにおいて発生した熱を半導体チップの下面から放熱するために形成された放熱手段が設けられている。このため、基板の配線の自由度を確保しながら、半導体チップにおいて発生した熱を半導体チップから直接放熱することができる。
この実施の形態では、前記放熱手段は、前記ビアを覆うように形成された金属膜と、前記ビア内の前記金属膜に設けられた電極とを含んでいることが好ましい。
前記放熱手段は、前記ビアを覆うように形成された導電性樹脂を含んでいることが好ましい。
前記基板の上面に実装された電子部品をさらに具備することが好ましい。
前記電子部品は、受動素子と能動素子との少なくとも一方を含んでいることが好ましい。
前記受動素子は、コンデンサ、インダクタ、抵抗およびフィルタから選択される少なくとも1つを含んでいることが好ましい。
前記封止樹脂によって覆われるように前記基板の下面に実装された電子部品をさらに含むことが好ましい。
前記電子部品は、受動素子と能動素子との少なくとも一方を含んでおり、前記受動素子は、コンデンサ、インダクタ、抵抗およびフィルタから選択される少なくとも1つを含んでいることが好ましい。
本実施の形態に係る半導体装置の製造方法においては、半導体チップにおいて発生した熱を半導体チップの下面から放熱するために放熱手段を形成する。このため、基板の配線の自由度を確保しながら、半導体チップにおいて発生した熱を半導体チップから直接放熱することができる。
この実施の形態では、前記放熱手段を形成する工程は、前記ビアを覆うように金属膜を形成する工程と、前記ビア内の前記金属膜に電極を設ける工程とを含んでいることが好ましい。
前記放熱手段を形成する工程は、前記ビアを覆うように導電性樹脂を形成する工程を含んでいることが好ましい。
前記少なくとも1個のビアを前記封止樹脂に形成する工程は、レーザ加工によって前記ビアを前記封止樹脂に形成することが好ましい。
前記封止樹脂を形成する工程は、フィルム加圧によって前記封止樹脂を形成することが好ましい。
以下、図面を参照して本発明の実施の形態を説明する。
図1は、実施の形態に係る半導体装置100の構成を示す断面図である。半導体装置100は、基板103を備えている。基板103の下面には、半導体チップ102が、その能動領域が基板103の下面と対向するように突起電極107によって配線電極104の上に実装されている。基板103の下面には、半導体チップ102を覆うように封止樹脂105が形成されており、半導体チップ102と基板103との間には封止樹脂111が形成されている。
封止樹脂105には、半導体チップ102の基板103の反対側に形成された下面へ到達するように3個のビアが形成されており、この3個のビアを覆うように金属膜106が形成されている。各ビア内の金属膜106は、半導体チップ102の下面と電気的および熱的に接続する電極となっている。各ビア内は熱伝導を高めるため、導電性もしくは絶縁性などの充填材料110で埋められている。充填材料110に導電性材料を用いた場合には導電性も高められる。このビア内への充填材料110の材料と金属膜106を適当に変えることで、例えばコンデンサとしての機能を付加することも可能である。
封止樹脂105には、基板103の下面に形成された配線電極104へ到達するようにビアが形成されている。このビアを覆うように金属膜106が形成されており、各ビア内は熱伝導を高めるため、導電性もしくは絶縁性などの充填材料110で埋められている。
基板103の上面に形成された配線電極104の上には、コンデンサ、抵抗、インダクタおよびフィルタ等の受動素子および/または能動素子であるチップ部品108が実装されている。チップ部品108を覆うように封止樹脂105が基板103の上面に形成されている。
図1ではチップ部品108を搭載した例を示しているが、例えば薄膜素子、印刷による機能素子、半導体チップなどであってもよい。
このように構成された半導体装置100は、以下のようにして製造される。図2(a)〜図2(d)は、半導体装置100の製造方法を示す断面図である。
まず、図2(a)に示すように、基板103の両面に配線電極104を形成する。そして図2(b)に示すように基板103の下面に形成された配線電極104の上に、半導体チップ102を、その能動領域が基板3に対向する状態にして突起電極107を介して配線電極104に接続する。突起電極107としては、例えば半田、金などの金属バンプが利用できる。このとき、必要であれば基板103の上面に形成された配線電極104の上にチップ部品108を実装しても良い。これにより、例えば半導体チップ102のバイアス回路に用いるバイパスコンデンサ、高周波回路ブロックの整合用素子またはフィルタを実装した半導体装置が実現できる。
次に図2(c)に示すように、基板103の上下両面もしくは下面を封止樹脂105によって封止する。樹脂封止の方法としては、例えばシート状の樹脂を、熱プレスにより硬化形成する工法が挙げられる。特に、基板103の上下両面を一括して樹脂封止するような場合に、シート状樹脂を基板103の両面から一括熱プレスすることにより、基板103の反りが抑制できる。また、この樹脂封止の際にPPS等のフィルムや凸型の型枠等を利用して加熱加圧する方法を行えば、半導体チップ102の下面のみ封止樹脂の量を減らす等の効果が得られ、後述の工程での簡素化とコスト削減が図れる。
次に図2(d)に示すように、封止樹脂105内にある半導体チップ102と封止樹脂105の下面との間と、基板103の下面に形成された配線電極104と封止樹脂105の下面との間に、例えばレーザー等によってビア109を形成する。
最後に、図1に示すように、ビア109内に、半導体チップ102の下面と電気的および熱的に接続するための金属膜106と、基板103を電気的および熱的に接続するための金属膜106とをメッキ処理等により形成し、金属膜106が形成されたビア109内に導電性もしくは絶縁性の充填材料110を充填する。
以上のように本実施の形態によれば、半導体チップ102において発生した熱を半導体チップ102の下面から放熱するために、封止樹脂105に形成されたビア109に金属膜106と充填材料110によって構成される放熱手段が設けられている。このため、基板103の配線の自由度を確保しながら、半導体チップ102において発生した熱を半導体チップ102から直接放熱することができる。
図3は、本実施の形態に係る他の半導体装置101の構成を示す断面図である。図1を参照して前述した半導体装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
前述した半導体装置100と異なる点は、金属膜106と充填材料110との替わりに導電性樹脂112が形成されている点である。導電性樹脂112は、各ビアを覆うように形成されている。
このように構成された半導体装置101は、図2(a)〜図2(d)を参照して前述した工程と同様にして製造した後、半導体装置100の金属膜106と導電性もしくは絶縁性の充填材料110によって構成される電極の替わりに、該箇所に導電性樹脂112をパターン印刷等によって形成し、電気的熱的接続手段とすることによって製造することができる。この方法による利点は、電極形成とビア埋めを一括でできるので、工程数を削減することができることである。
図4は、本実施の形態に係るさらに他の半導体装置200の構成を示す断面図である。図1を参照して前述した半導体装置100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
前述した半導体装置100と異なる点は、半導体チップ102の下面の全体が露出するように1個のビアが形成されており、このビアを覆うように、半導体チップ102の下面を電気的、熱的に接続するための金属膜206が形成され、導電性もしくは絶縁性の充填材料210が金属膜206の上に形成されている点である。
このように構成された半導体装置200は、以下のようにして製造される。図5(a)〜図5(d)は、半導体装置200の製造方法を示す断面図である。図2(a)〜図2(d)を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
まず図5(a)に示すように、基板103の両面に配線電極104を形成する。そして図5(b)に示すように、半導体チップ102を、その能動領域を上にして、突起電極107を介して基板103の下面に形成された配線電極104の上に接続する。次に、基板103の上面に形成された配線電極204の上に、前記半導体装置100の構造で説明したのと同様にして、チップ部品108等を搭載する。
その後図5(c)に示すように、基板203の上下両面もしくは下面を封止樹脂105によって封止する。そして、図5(d)に示すように、封止樹脂105内にある半導体チップ102と封止樹脂105の下面との間と、基板103に形成された配線電極104と封止樹脂105の下面との間とに、ビア209を形成する。半導体チップ102と封止樹脂105の下面との間の封止樹脂は全て取り除かれたビア構造になっている。
そして図4に示すように、ビア209を覆うように、半導体チップ102の下面と電気的および熱的に接続するための金属膜206と、基板103を電気的および熱的に外部と接続するための金属膜206とを形成する。次に、金属膜206が形成されたビア209内に導電性もしくは絶縁性の充填材料210を充填する。
図5(a)〜図5(d)に示す半導体装置の製造方法は、図2(a)〜図2(d)を参照して前述した手順のビア形成工程において、特に半導体チップ102の下面側の封止樹脂を略全て取り除いたものである。この樹脂を取り除く方法としては、あらかじめ半導体チップ102下面に金属膜等をコーティングしておき、樹脂との界面で離れやすくしておいたり、溶解しやすいような封止樹脂の選択により、エッチング処理等を用いて樹脂だけを溶解させる方法が考えられる。
このような製造方法や構造にすることにより、半導体チップがより薄くなってしまった場合や、半導体チップと同一平面内に厚みの異なる部品が混在するような状況でも対応可能になる。
図6は、本実施の形態に係るさらに他の半導体装置201の構成を示す断面図である。図4を参照して前述した半導体装置200の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
前述した半導体装置200と異なる点は、金属膜206と導電性もしくは絶縁性の充填材料210との替わりに、該箇所を導電性材料212のみによって構成している点である。
このように構成された半導体装置201は、図5(a)〜図5(d)を参照して前述した工程と同様にして製造した後、半導体装置200の金属膜206と充填材料210との替わりに、該箇所に導電性樹脂212をパターン印刷等によって形成し、電気的熱的接続手段とすることによって製造することができる。
図4および図6に示した構成により、半導体チップ102において発生した熱を、半導体チップ102の下面を介して外部に放熱することができるので、放熱効率のよい半導体装置を実現することができる。
図7は、本実施の形態に係る半導体装置の実装体300の構成を示す断面図である。図1を参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
半導体装置の実装体300は、マザー基板311を備えている。マザー基板311の表面には、配線電極312が形成されており、半導体装置100に設けられた金属膜106が配線電極312に接続するように半導体装置100が実装されている。
半導体装置100では、ビア内の金属膜106が形成されていない空間に、導電性もしくは絶縁性の充填材料110を埋設しているが、これは図7に示すように、マザー基板311に半導体装置100を実装する際に、半田等の接続材料がビア内の金属膜106が施されていない空間に流れ込み、半導体装置100側の金属膜106電極とマザー基板311の配線電極312との接続が不十分となることを防止するためである。
図7に示す半導体装置の実装体300の構成によれば、熱源となる半導体チップからより直接的にマザー基板等へ放熱させる事が出来る上、より薄型な構造の半導体装置が得られる。さらにビアを埋める材料を変えることでその他の効果を付加する事が出来る。
本発明は、携帯電話などの無線通信機器および情報処理機器に用いられる半導体装置とその実装体および製造方法に適用することができる。
実施の形態に係る半導体装置の構成を示す断面図である。 (a)〜(d)は、実施の形態に係る半導体装置の製造方法を示す断面図である。 本実施の形態に係る他の半導体装置の構成を示す断面図である。 本実施の形態に係るさらに他の半導体装置の構成を示す断面図である。 (a)〜(d)は、本実施の形態に係るさらに他の半導体装置の製造方法を示す断面図である。 本実施の形態に係るさらに他の半導体装置の構成を示す断面図である。 本実施の形態に係る半導体装置の実装体の構成を示す断面図である。 従来の半導体装置の構成を示す断面図である。
符号の説明
100 半導体装置
102 半導体チップ
103 基板
104 配線電極
105 封止樹脂
106 金属膜
108 チップ部品
109 ビア
110 充填材料
112 導電性樹脂

Claims (16)

  1. 基板と、
    前記基板の下面に能動領域が対向するように実装された半導体チップと、
    前記半導体チップを覆うように形成された封止樹脂と、
    前記半導体チップの前記基板の反対側に形成された下面へ到達するように前記封止樹脂に形成された少なくとも1個のビアと、
    前記半導体チップにおいて発生した熱を前記半導体チップの前記下面から放熱するために形成された放熱手段とを具備することを特徴とする半導体装置。
  2. 前記放熱手段は、前記ビアを覆うように形成された金属膜と、
    前記ビア内の前記金属膜に設けられた電極とを含んでいる、請求項1記載の半導体装置。
  3. 前記放熱手段は、前記ビアを覆うように形成された導電性樹脂を含んでいる、請求項1記載の半導体装置。
  4. 前記基板の上面に実装された電子部品をさらに具備する、請求項1記載の半導体装置。
  5. 前記電子部品は、受動素子と能動素子との少なくとも一方を含んでいる、請求項4記載の半導体装置。
  6. 前記受動素子は、コンデンサ、インダクタ、抵抗およびフィルタから選択される少なくとも1つを含んでいる、請求項5記載の半導体装置。
  7. 前記封止樹脂によって覆われるように前記基板の下面に実装された電子部品をさらに含む、請求項1記載の半導体装置。
  8. 前記電子部品は、受動素子と能動素子との少なくとも一方を含んでおり、
    前記受動素子は、コンデンサ、インダクタ、抵抗およびフィルタから選択される少なくとも1つを含んでいる、請求項7記載の半導体装置。
  9. 前記ビアは、複数個のビアである、請求項1記載の半導体装置。
  10. 前記ビアは、前記半導体チップの下面の全体が露出するように形成された1個のビアである、請求項1記載の半導体装置。
  11. 放熱設計されたマザー基板と、
    請求項2記載の半導体装置に設けられた前記電極に対応するように前記マザー基板の上に形成された配線パターンと、
    前記配線パターンと前記電極とが接続するように前記マザー基板に実装された請求項2記載の半導体装置とを具備することを特徴とする半導体装置の実装体。
  12. 基板の下面に能動領域が対向するように半導体チップを実装する工程と、
    前記半導体チップを覆うように封止樹脂を形成する工程と、
    前記半導体チップの前記基板の反対側に形成された下面へ到達するように少なくとも1個のビアを前記封止樹脂に形成する工程と、
    前記半導体チップにおいて発生した熱を前記半導体チップの前記下面から放熱するために放熱手段を形成する工程とを包含することを特徴とする半導体装置の製造方法。
  13. 前記放熱手段を形成する工程は、前記ビアを覆うように金属膜を形成する工程と、
    前記ビア内の前記金属膜に電極を設ける工程とを含んでいる、請求項12記載の半導体装置の製造方法。
  14. 前記放熱手段を形成する工程は、前記ビアを覆うように導電性樹脂を形成する工程を含んでいる、請求項12記載の半導体装置。
  15. 前記少なくとも1個のビアを前記封止樹脂に形成する工程は、レーザ加工によって前記ビアを前記封止樹脂に形成する、請求項12記載の半導体装置。
  16. 前記封止樹脂を形成する工程は、フィルム加圧によって前記封止樹脂を形成する、請求項12記載の半導体装置。
JP2003418475A 2003-12-16 2003-12-16 半導体装置とその実装体および製造方法 Withdrawn JP2005183480A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418475A JP2005183480A (ja) 2003-12-16 2003-12-16 半導体装置とその実装体および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418475A JP2005183480A (ja) 2003-12-16 2003-12-16 半導体装置とその実装体および製造方法

Publications (1)

Publication Number Publication Date
JP2005183480A true JP2005183480A (ja) 2005-07-07

Family

ID=34780683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418475A Withdrawn JP2005183480A (ja) 2003-12-16 2003-12-16 半導体装置とその実装体および製造方法

Country Status (1)

Country Link
JP (1) JP2005183480A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110740630A (zh) * 2019-11-20 2020-01-31 伟创力电子技术(苏州)有限公司 一种带有料膜仓后盖的贴片机供料器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110740630A (zh) * 2019-11-20 2020-01-31 伟创力电子技术(苏州)有限公司 一种带有料膜仓后盖的贴片机供料器

Similar Documents

Publication Publication Date Title
US20090267221A1 (en) Semiconductor device
JP2008091714A (ja) 半導体装置
JP2006073651A (ja) 半導体装置
JPH1117349A (ja) 高周波集積回路装置およびその製造方法
JP2004071670A (ja) Icパッケージ、接続構造、および電子機器
JP3894091B2 (ja) Icチップ内蔵多層基板及びその製造方法
JP2005203633A (ja) 半導体装置、半導体装置実装体、および半導体装置の製造方法
JP2020047651A (ja) 半導体装置
US20070108594A1 (en) Semiconductor apparatus
JP5577694B2 (ja) 部品内蔵モジュール
CN107708286B (zh) 印刷电路板组件
JP2005026263A (ja) 混成集積回路
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2006120996A (ja) 回路モジュール
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
CN110476245B (zh) 模块
JP2006324646A (ja) モジュール基板
JP2004319644A (ja) 高放熱型プラスチックパッケージ及びその製造方法
KR20150076816A (ko) 전자 부품 모듈
JP2005183480A (ja) 半導体装置とその実装体および製造方法
CN113632218A (zh) 电子装置
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法
JP2002151634A (ja) 基板放熱装置
JP2016219535A (ja) 電子回路装置
KR102536256B1 (ko) 임베디드 인쇄회로기판

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070306