JP2005203633A - 半導体装置、半導体装置実装体、および半導体装置の製造方法 - Google Patents

半導体装置、半導体装置実装体、および半導体装置の製造方法 Download PDF

Info

Publication number
JP2005203633A
JP2005203633A JP2004009640A JP2004009640A JP2005203633A JP 2005203633 A JP2005203633 A JP 2005203633A JP 2004009640 A JP2004009640 A JP 2004009640A JP 2004009640 A JP2004009640 A JP 2004009640A JP 2005203633 A JP2005203633 A JP 2005203633A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
wiring
sealing portion
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004009640A
Other languages
English (en)
Inventor
Naoki Komatsu
直樹 小松
Toru Yamada
徹 山田
則之 ▲よし▼川
Noriyuki Yoshikawa
Yoshihiro Tomura
善広 戸村
Yoshihiro Tomita
佳宏 冨田
Eishin Nishikawa
英信 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004009640A priority Critical patent/JP2005203633A/ja
Publication of JP2005203633A publication Critical patent/JP2005203633A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 薄型で、放熱特性が良好な半導体装置および半導体装置実装体を提供する。
【解決手段】 配線基板１０２には、バンプ電極１０４を介して半導体チップ１０５が実装される。封止部１０６表面と半導体チップ１０５底面は同一平面をなす。接続部１０７は封止部１０６の表面で配線電極１２３とマザー基板４２０との電気的接続を可能にする。配線基板１０２とマザー基板４２０との距離は、配線基板１０２表面から半導体チップ１０５底面までの距離により決まる。半導体装置１００の、マザー基板４２０への実装面が平面なので、密着度が高く、電気的な接続が容易かつ良好になる。また、半導体チップ１０５底面を研削すれば、半導体装置１００がさらに薄型になる。半導体チップ１０５で発生した熱は、放熱体１１８、接地電極４１８を伝播してマザー基板４２０に放熱される。配線基板１０２には素子１０９も実装できる。
【選択図】 図４

Description

本発明は、基板上に半導体チップが実装された半導体装置および、半導体装置をマザー基板に実装した半導体装置実装体に関する。
近年、携帯電話に代表される無線通信機器や、パ−ソナルコンピュータなどの情報処理機器等のデジタル機器が急速に普及している。また、これらデジタル機器の普及に伴って、小型化、薄型化への要請が高くなっている。
デジタル機器に組み込まれるマザー基板には、所望の機能を実現するための半導体装置が実装される。半導体装置とは、例えば、無線通信機器では、無線出力を所定の電力レベルに増幅するための電力増幅装置等の半導体チップを備えたパッケージ、また、情報処理機器では、ＣＰＵ（中央演算処理装置）等の半導体チップを備えたパッケージのことである。デジタル機器の小型化、高性能化を実現するためには、半導体装置を小型化する必要がある。
また、半導体チップに形成される集積回路の高集積化にともなって、半導体チップにおける発熱量も大きくなっている。集積回路における熱による誤動作や異常動作を防止するために、半導体装置には放熱機構を設けることが必須となっている。
図１４は、マザー基板１４２０に半導体装置１４１０が実装されてなる半導体装置実装体１４００の断面図である（特許文献１）。半導体装置１４１０は、樹脂基板１４０２、半導体チップ１４０５、バンプ電極１４０７、封止樹脂１４０８、放熱体１４０９、配線パターン１４０３、及び、半田ボール１４０４で構成されている。
半導体チップ１４０５の表面にはバンプ電極１４０７が形成されている。このバンプ電極１４０７が形成された半導体チップ１４０５は、樹脂基板１４０２の表面に形成された配線パターン１４０３に電気的に接続されるよう、樹脂基板１４０２の上にフリップチップ実装されている。半導体チップ１４０５は、封止樹脂１４０８によって覆われている。配線パターン１４０３上に接合された半田ボール１４０４は、マザー基板１４２０上の配線パターンに接合されている。
放熱体１４０９は、その表面が封止樹脂１４０８で覆われた半導体チップ１４０５に接着され、裏面はマザー基板１４２０に接着されている。半導体チップ１４０５において発生した熱は、放熱体１４０９を介してマザー基板１４２０に放熱される。
特開２０００−２０８６７７号公報
ところで、上記半導体装置実装体１４００においては、半田ボール１４０４の径によって、マザー基板１４２０と樹脂基板１４０２との間隔が決められる。よって、マザー基板１４２０と樹脂基板１４０２との間の間隔は、形成し得る半田ボール１４０４の最小径よりも狭くできない。よって、上記従来の半導体装置を用いた場合、半導体装置実装体の厚みを薄くするには限界があった。
したがって、本発明は、薄型の半導体装置および半導体装置実装体を提供することを目的としている。
本発明に係る半導体装置は、マザー基板に実装される半導体装置であって、その表面に配線パターンが形成された配線基板と、集積回路の形成された主面側が配線基板の表面と対面するように配線基板上に実装され、かつ配線パターンと電気的に接続される少なくとも一つの半導体チップと、半導体チップの底面のみを露出させるように配線基板上に形成され、かつ、その表面が半導体チップの底面と略同一平面をなす封止部と、封止部を貫通するように形成されており、マザー基板への実装時において、封止部の表面上で配線パターンとマザー基板との電気的な接続を可能にするための接続部とを備える。
接続部は、封止部の表面に電極を有していてもよい。また、半導体チップの裏面には、電極と同じ厚みの放熱体が形成されていてもよい。放熱体は接地電極を兼ねていてもよい。
半導体チップの底面と封止部表面とが形成する略同一平面は、半導体チップの裏面と封止部表面とを化学的または物理的研削して形成された面であってもよい。
半導体チップの厚みは、１００μｍ以下であることが望ましい。
電極及び放熱体の厚みは、５μｍ以上、１００μｍ以下であることが望ましい。
また、電極及び放熱体が金属膜であってもよい。
放熱体の表面積は、半導体チップの底面積よりも広くてもよい。
接続部は、封止部に設けられた貫通孔の壁面に形成された金属薄膜であってもよい。また、貫通孔は封止されていてもよい。
接続部は、基板表面に対して垂直な主軸を有する柱形状であってもよい。
平行平板コンデンサをさらに備え、平行平板コンデンサは、配線パターンの一部を構成する電極と、封止部表面の一部に形成された電極と、封止部に設けられた貫通孔の内部に高誘電率材料が挿入されてなる誘電部とをさらに含んでいてもよい。
貫通孔の断面積、誘電部の誘電率、及び、誘電部の厚みのうちいずれか一つ以上を調整することによって、コンデンサの電気容量を調整してもよい。
配線基板が樹脂基板又はセラミック基板であってもよい。また、配線基板は両面基板や多層基板であってもよい。また、配線基板上には素子が実装されていてもよい。
また、半導体チップは、少なくとも１つの高周波電力増幅用チップと、高周波電力増幅用の半導体チップのバイアス電流を制御する少なくとも一つのバイアス電流制御用チップであってもよい。
封止部表面以外の少なくとも一部表面は、接地電極で覆われていてもよい。
本発明に係る半導体装置実装体は、半導体装置がマザー基板に実装された半導体装置実装体であって、半導体装置は、その表面に配線パターンが形成された配線基板と、集積回路の形成された主面側が配線基板の表面と対面するように配線基板上に実装され、かつ配線パターンと電気的に接続される少なくとも一つの半導体チップと、半導体チップの底面のみを露出させるように配線基板上に形成され、かつ、その表面が半導体チップの底面と略同一平面をなす封止部と、封止部を貫通するように形成されており、マザー基板への実装時において、封止部の表面上で配線パターンとマザー基板との電気的な接続を可能にするための接続部とを備え、マザー基板は、半導体装置の接続部及び半導体チップの裏面と対面する位置に電極及び接地電極を備える。
本発明に係る半導体装置の製造方法は、マザー基板に実装される半導体装置の製造方法であって、配線基板上に配線パターンを形成する工程と、集積回路が形成された主面側を基板表面と対面させて、配線基板上に半導体チップを実装する工程と、配線基板上に、半導体チップを覆う封止部を形成する工程と、封止部の表面及び半導体チップの底面を化学的又は物理的に研削して、半導体チップの底面と封止部の表面とを略同一平面上に形成する工程と、封止部の表面から配線パターンに通じる貫通孔を形成する工程と、マザー基板への実装時において封止部の表面上で配線パターンとマザー基板との電気的な接続を可能にするための接続部を、貫通孔の内部に形成する工程とを備える。
また、封止部表面の貫通孔周辺と半導体チップの裏面に一様な厚みで電極膜を形成する工程をさらに備えていてもよい。
封止部は、配線基板の両面から樹脂シートを熱プレスして溶融させ、硬化形成してもよい。
貫通孔は、レーザー照射により形成してもよい。
貫通孔を形成する工程において、封止部の表面から配線パターンに通じる、コンデンサを形成するための貫通孔も形成し、コンデンサを形成するための貫通孔に、高誘電率材料を挿入して誘電部を形成する工程と、誘電部の露出面に電極を形成する工程とをさらに備えていてもよい。
また、本発明に係る半導体装置の別な製造方法は、マザー基板に実装される半導体装置の製造方法であって、その表面に配線パターンが形成された配線基板を形成する工程と、集積回路が形成された主面側を配線基板表面と対面させて、配線基板上に半導体チップを実装する工程と、配線パターン上に配線基板の表面に対して主軸が垂直な柱形状の接続部を設ける工程と、配線基板上に、半導体チップ及び接続部を覆う封止部を形成する工程と、封止部の表面、半導体チップの底面、及び接続部の端面を化学的又は物理的に研削して、半導体チップの底面、封止部の表面、及び接続部の端面を略同一平面上に形成する工程とを備える。
本発明に係る半導体装置は、配線基板上に実装された半導体チップの底面と同じ平面上で、マザー基板との電気的な接続を可能にする接続部を備えている。よって、配線基板とマザー基板との間の距離は、配線基板の表面から、配線基板に実装された半導体チップの裏面までの距離とほぼ等しい距離になり、半田ボールを用いて配線基板とマザー基板とを接続するよりも狭くなる。よって、本発明の半導体装置、及び、本発明の半導体装置をマザー基板に実装してなる半導体装置実装体は、薄型の半導体装置及び半導体装置実装体になる。
例えば、研削等よって封止部の表面と半導体チップの底面とを略同一平面上に形成しておき、封止部に設けた貫通孔の内部に接続部を形成すれば、半導体チップの裏面と同一平面でマザー基板との電気的な接続が可能な接続部を形成することができる。また、配線基板上にその主軸が基板表面と垂直になる柱形状の接続部を設けておき、その接続部と半導体チップを封止部によって基板上に固着した状態で研削または研磨を行えば、半導体チップの底面で電気的な接続が可能な接続部を形成することができる。本発明の半導体装置では、マザー基板への実装面が平面であるために、マザー基板との密着性が高く、電気的、熱的な接続精度が高い。
また、電極と接地電極とを略同一平面上に一様な厚みで設けておけば、電極と放熱体との表面も略同一平面を構成するために、マザー基板との接合精度を向上させることができる。
半導体チップの底面を研削等して半導体チップの厚みを薄くすれば、半導体装置をさらに薄型化できる。また、半導体チップの厚みが薄くなれば、半導体チップの主面側で発生した熱が半導体チップの内部に籠もらず、底面側に伝搬されやすくなるので、良好な放熱特性を有する半導体装置にすることができる。なお、半導体チップの厚みは、１００μｍ以下にまで研磨することが望ましい。
また、半導体チップの裏面に形成する放熱体が金属膜など熱伝導性の高い材料であれば、半導体チップ底面からの放熱特性をさらに向上させることができる。
また、半導体チップの底面積よりも、放熱体の面積を大きくしておけば、放熱面積が大きくなって、さらに放熱効率を向上させることができる。また、半導体チップの底面積よりも、放熱体の面積を大きくしておけば、半導体チップと封止部との界面を保護することもできる。
また、封止部には、平行平板コンデンサを形成することもできる。平行平板コンデンサの電極間の誘電体物質を挿入形成するための貫通孔は、接続部を形成するための貫通孔と同一工程で製造することができる。よって、少ない製造工程で容易に、コンデンサを備えた半導体装置を製造することができる。また、コンデンサの容量は、形成する貫通孔の径や、貫通孔に挿入する誘電体物質の誘電率や厚みを調整することにより、所望する値にすることができる。
また、半導体チップを実装する基板には、両面基板や多層基板を用いれば、コンデンサ、抵抗、インダクタ、フィルタ等の素子を多く実装することができる。また、両面基板や多層基板を用いれば、多くの素子を半導体チップに実装してもなお、コンパクトな半導体装置にすることができる。
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１００（半導体パッケージ）の概略断面図である。半導体装置１００は、配線基板１０２、配線電極１０３、配線電極１２３、配線電極１１３、バンプ電極１０４、半導体チップ１０５、封止部１０６、封止部１１６、接続部１０７、接続孔封止部１１７、放熱体１１８、電極１０８、及び、素子１０９で構成されている。配線基板１０２は、その両主面に半導体チップや素子等を実装することができる両面基板である。
配線基板１０２の表面（図１における下面）には、配線電極１０３、１２３や、これらを接続する配線などで構成される配線パターンが形成されている。図１に示す一方の配線電極１０３と一方の配線電極１２３、及び、他方の配線電極１０３と他方の配線電極１２３とは、それぞれ図示していない配線によって電気的に接続されている。半導体チップ１０５は、バンプ電極１０４を介して配線電極１０３にフリップチップ実装されている。半導体チップ１０５の主面、つまり、バンプ電極１０４が接合されている面は、トランジスタやコンデンサ等でなる集積回路が形成された能動領域になっている。半導体チップ１０５の厚みは１００μｍ以下である。
封止部１０６は、半導体チップ１０５の側方を覆うように配線基板１０２上に形成されている。また、半導体チップ１０５の表面と配線基板１０２表面との間の隙間も、封止部１０６によって埋められている。よって、半導体チップ１０５は、その底面のみが封止部１０６から露出している。封止部１０６、１１６は、例えば樹脂等の導電率が低い材料である。図１に示すように、半導体チップ１０５の底面と封止部１０６の表面とは略同一平面を形成している。
封止部１０６には、配線電極１２３から封止部１０６の表面まで、配線基板１０２表面に対して垂直に貫通する接続孔（貫通孔）が形成されている。この接続孔の内周には、金属薄膜でなる接続部１０７が形成されている。接続部１０７を構成する金属薄膜は、封止部１０６表面の接続孔の周囲に形成された、電極１０８と一体になっている。配線基板１０２に垂直な筒状に形成された接続部１０７の内部には、導電性物質が埋め込まれて、接続孔封止部１１７が形成されている。電極１０８と放熱体１１８とは、一様な厚みで形成されており、電極１０８の表面と放熱体１１８の表面とは略同一平面を構成している。放熱体１１８は、半導体チップ１０５の裏面よりも一回り大きく、半導体チップ１０５の外周から１００μｍ程度はみ出る大きさで形成されている。よって、放熱体１１８の表面積は、半導体チップ１０５の底面積よりも大きくなっている。
配線基板１０２の裏面（図１における上面）には、配線電極１１３や図示していない配線等で構成される配線パターンが形成されている。配線電極１１３の上には、コンデンサ、抵抗、インダクタ、フィルタ等の受動素子や、能動素子など、素子１０９が実装されている。配線基板に両面基板を用い、例えば、バイアス回路に用いるバイパスコンデンサや、高周波回路ブロックの整合素子やフィルタなど、半導体チップ１０５と組み合わせて使用される素子１０９を配線基板１０２の裏面に実装しておけば、利便性が高い、コンパクトなパッケージにすることができる。配線基板１０２には、例えば、図１とは異なる断面において貫通孔が形成されており、貫通孔の内部に設けられた接続部（コンタクト）を介して、配線基板１０２の表面の配線電極１２３から素子１０９に電源電圧及び接地電圧が供給され、また信号の入出力が行われる。
次に、図２、図３を用いて、半導体装置１００の製造方法を説明する。まず、図２（ａ）に示すように、配線基板１０２の表面に配線電極１０３、１２３等でなる配線パターンを金属蒸着等により形成する。同様に、配線基板１０２の裏面にも、配線電極１１３等でなる配線パターンを形成する。
次に、図２（ｂ）に示すように、主面側にバンプ電極１０４が形成された半導体チップ２０５を配線電極１０３と電気的に接続するよう、半導体チップ２０５を配線基板１０２の上にフリップチップ実装する。この半導体チップ２０５は、図１に示す半導体チップ１０５よりも厚みがある。配線電極１１３の上には、半田等を用いて素子１０９を接合する。
次に、配線基板１０２の両面から樹脂シートを熱プレスして溶融させ、その後硬化させることによって、図２（ｃ）に示す封止部１０６、１１６を形成する。この段階では、半導体チップ２０５は、封止部１０６に埋設されている。なお、配線基板１０２の表面及び裏面から同時に熱プレスを行えば、片面のみを熱プレスするよりも、加熱による配線基板１０２のそりを抑制することができる。
次に、図２（ｃ）に示す封止部表面２０６ａを、化学的又は物理的に研削して、半導体チップ１０５の底面を露出させる。この工程では、封止部１０６のみならず、半導体チップ２０５の底面も研削し、厚みが１００μｍ以下の半導体チップ１０５を形成する。この研削により、封止部表面１０６ａと半導体チップ底面１０５ａとで、配線基板１０２の表面と平行な略同一平面が形成される。なお、化学的又は物理的研削とは、微粒子やグラインダ−（砥石）を用いた研磨、エッチング、レーザー加工等どのような方法であってもよい。なお、１００μｍ以下という厚みは、半導体チップ１０５の主面側に形成された能動領域で発生した熱を底面から効率よく発散させられる厚みであって、厚みが薄いほど放熱効率を向上させることができる。
次に、図３（ａ）に示すように、配線電極１２３に向けて垂直にレーザー光を照射し、封止部１０６を貫通する接続孔３０７を形成する。レーザーの出力は、封止部１０６を除去し、かつ、配線電極１２３を除去しないよう調整しておく。ただし、接続孔３０７の形成には、レーザー照射以外の方法を用いてもよい。また、接続孔３０７は、配線基板１０２の表面に平行な断面がいずれの位置でも均一な形状であれば、円柱や角柱など、どのような形状であってもよい。
次に、図３（ｂ）に示すように、接続孔３０７の内面と、封止部１０６表面の接続孔３０７周辺に、接続部１０７および電極１０８を形成する。また、半導体チップ１０５の裏面には、放熱体１１８を形成する。電極１０８及び放熱体１１８の厚みは、５μｍ以上１００μｍ以下の一様な厚みにする。電極１０８、及び放熱体１１８は、どのような方法で形成されてもよい。例えば、封止部表面１０６ａと半導体チップ底面１０５ａとで構成される平面全体に蒸着等によって金属薄膜を形成しておき、不要な部分をエッチングして形成してもよい。また、電極１０８、及び放熱体１１８を形成しない領域にレジストを塗布しておいて、封止部表面１０６ａ及び半導体チップ底面１０５ａの全面に金属メッキを施し、その後、レジストを除去することにより形成してもよい。
最後に図３（ｃ）に示すように、筒状に形成された接続部１０７の内部に導電性物質を挿入し、接続孔３０７の隙間を封止して接続孔封止部１１７を形成すれば、半導体装置１００が完成する。
図４は、本発明の半導体装置実装体４００の概略断面図である。半導体装置実装体は、図１に示す半導体装置１００と、マザー基板４２０、電極４０８、及び接地電極４１８等で構成されている。マザー基板４２０上には、電極４０８及び接地電極４０８を含む金属配線パターンが形成されている。電極４０８、及び接地電極４１８は、電極１０８、及び放熱体１１８と対面する位置に形成されている。電極４０８と電極１０８、及び、接地電極４１８と放熱体１１８は、半田等を用いて接合される。電極４０８は、図示していない配線によって電源と接続されているか、接地されているか、信号ラインと接続されている。また、接地電極４１８は、図示していない配線によって接地電源と電気的に接続されているか、又は遊離状態にある。半導体チップ１０５の表面の能動領域で発生した熱は、半導体チップ１０５の裏面から、放熱体１１８、及び、接地電極４１８を介してマザー基板４２０に放熱される。
本発明に係る半導体装置は、配線基板上に実装された半導体チップの底面と同じ平面上で、マザー基板との電気的な接続を可能にする接続部を備えている。よって、配線基板とマザー基板との間の距離は、配線基板の表面から、配線基板に実装された半導体チップの裏面までの距離とほぼ等しい距離になり、半田ボールを用いて配線基板とマザー基板とを接続するよりも狭くなる。よって、本発明の半導体装置、及び、本発明の半導体装置をマザー基板に実装してなる半導体装置実装体は、薄型の半導体装置及び半導体装置実装体になる。
また、半導体チップの底面を所望の厚みまで研削又は研磨すれば、半導体装置を備えた半導体装置実装体を薄型化でき、ひいては半導体装置実装体を備えた機器を薄型化、小型化することができる。
また、研削等よって封止部の表面と半導体チップの裏面とを略同一平面上に形成するため、配線基板の表面から配線基板に実装された半導体チップの裏面までの距離とほぼ等しい長さの接続部を形成できる。また、その主軸が配線基板の表面に垂直な貫通孔を封止部に設けておけば、封止部の表面を研削しても、封止部からの露出した貫通孔端面の形状や大きさは変化しない。よって、この貫通孔の内部に形成される接続部の端面形状も配線基板表面からの距離によらず一定になる。よって、半導体チップの厚みをどのような薄さまで研削した場合でも、封止部表面やマザー基板上に形成する電極等のパターンは同じパターンを用いることができるため、回路設計が煩雑にならない。
本発明の半導体装置は、上述の製造工程で示したように、半導体チップの厚みを、放熱特性が良好になる１００μｍ以下にしているために、半導体チップの内部に熱がこもらず、裏面から効率よく放熱される。また、研削によって半導体装置の厚みは薄くなっているために、半導体装置実装体を薄型化することができる。
また、本発明の半導体装置製造方法では、ウエハ（親基板）から個々のチップに切断した後の半導体チップに研削を施しているため、半導体チップの厚みを、ウエハでは実現できない薄さにすることができる。ウエハの状態で研削すると、内部応力によってウエハに反りや折れが発生するため、２００μｍ程度までしか厚みを薄くすることができない。しかしながら、切断後のサイズの小さい半導体チップを研削すれば、ウエハでは不可能な１００μｍ以下の薄さになるまで研削を行うことができる。
ただし、切断した状態の半導体チップそのものでは、サイズ小さいために、しっかりと把持して研削を行うことは容易ではない。しかしながら、本発明の半導体装置のように、基板への実装後、樹脂等で封止してから研削を行えば、研削対象物のサイズが大きくなるため、容易に、かつ、しっかりと把持できる。よって、研削時に大きな力が加わっても研削対象物がぶれることがなく、平面度が高い研削面を得ることができる。研削面はマザー基板との接合面であるため、平面度が高ければ、半導体装置とマザー基板との密着性が高くなり、接合が容易で、また接続不良の発生を低減させることができる。また、半導体チップは、封止部で覆われて基板に固定されているために、研削時の加重によっても、配線基板１０２から半導体チップが外れる恐れがない。
また、熱伝導性が高い金属材料でなる放熱体を半導体チップの裏面に形成しておけば、マザー基板への放熱効果が高くなる。また、接地電極を半導体チップよりも一回り大きくすれば、放熱面積が広くなって放熱効果をさらに向上させられるだけでなく、半導体チップと封止部との界面を保護することもできる。また、放熱体は接地電極としての役割も兼ね得る。
本発明の半導体装置では、半導体チップの裏面側からマザー基板に放熱を行うために、半導体チップの表面と対面する配線基板１０２の放熱特性はさほど重要ではない。よって、図１に示す配線基板１０２の材質や構造の選択自由度が高い。配線基板１０２は例えば、低コストが要求される場合には樹脂基板、放熱特性が要求される場合にはセラミック基板等を用いるというように、優先させる事項に合わせて選択するとよい。また、図１に示す半導体装置１００では、配線基板１０２に、表面にも裏面にも半導体チップ１０５や素子１０９等が実装できる両面基板を用いたが、片面基板や、多層基板を用いてもよい。
なお、図１等に示す封止部１０６、１１６は、例えば未硬化樹脂を塗布した後、硬化形成するなど、樹脂シートの熱プレス以外の方法で形成してもよい。また、封止部１０６、封止部１１６は樹脂以外の絶縁性材料で形成してもよい。また、研削前の封止部１０６の表面２０６ａは、図５（ａ）のように半導体チップ２０５の表面とほぼ同じ高さで形成されてもよい。また、図５（ｂ）に示すように、半導体チップ２０５の裏面の一部が露出していてもよい。ただし、図５（ａ）、（ｂ）のように半導体チップ２０５が露出している場合でも、半導体チップ２０５と封止部１０６とを研削して、図２（ｄ）で示したように、封止部表面１０６ａと半導体チップ底面１０５ａとを略同一平面に形成するとよい。
なお、上記実施形態中、図３（ｃ）に示す製造工程では、導電性物質で接続孔封止部１１７を形成したが、配線電極１２３と電極１０８との電気的な接続が接続部１０７によって十分になされている場合には、絶縁性物質で接続孔封止部１１７を形成してもよい。接続孔３０７を接続孔封止部１１７で埋めていなければ、図４に示すようにマザー基板４２０と半導体装置１００とを接合する際に、半田等が溶融して接続孔３０７に流れ込み、半導体装置１００とマザー基板４２０の電気的な接続が不十分になるおそれがある。一方、接続孔封止部１１７を形成して接続孔３０７を埋めておけば、接続不良の発生を防止することができる。しかしながら、半田量を調整することなどによって、半導体装置１００とマザー基板４２０との接続が十分に行われる場合には、接続孔封止部１１７は必ずしも形成する必要はない。
また、接続孔３０７の壁面に金属膜を形成せずに、接続孔３０７に導電率の高い物質を埋めることのみによって、接続部１０７を形成しても良い。その場合、封止部１０６の表面から露出した接続部１０７を覆うように電極１０８を形成してもよい。また、接続部１０７の端面をマザー基板の電極と直接接合して電気的な接続がなされる場合には、電極１０８は形成しなくてもよい。また、電極１０８を形成しない場合には、半導体装置１００とマザー基板４２０との密着性を高めるために、放熱体１１８を設けなくともよい。
なお、配線基板１０２の裏面（図１に示す上面）にも半導体チップを実装し、基板表面の半導体チップと同様、研削によって厚みを薄くしてもよい。また、図１等で示した素子１０９はチップ部品以外でもよく、薄膜素子、印刷による機能素子、半導体チップなどであってもよい。
なお、上記実施形態においては、一つの半導体チップを実装した半導体装置のみ開示した。しかしながら、半導体装置には、図６に示すように、２つ以上の半導体チップを実装してもよい。図６に示す半導体装置６００は、高周波増幅用半導体チップ６０５と、高周波増幅用半導体チップ６０５のバイアス電流を制御するための半導体チップ６１５とを備えており、携帯電話等に用いることができる。この半導体装置６００は、電力増幅器の出力を制御する際に、消費電力を低減することが可能である。また、放熱特性にも優れている。
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置７００の概略断面図である。この半導体装置７００を構成する部品のうち、第１の実施形態で説明した部品と同じ部品には同一符号を付して説明を省略する。本実施形態の半導体装置７００は、封止部１０６に、平行平板コンデンサ７１０を備えている。この平行平板コンデンサ７１０は、配線基板１０２の表面に形成された配線電極７０３と、封止部１０６の表面に形成された電極７０８と、配線電極７０３，７０８によって挟まれた誘電部７２０とで構成されている。
図７に示す平行平板コンデンサ７１０の形成方法を、図８（ａ）〜（ｄ）を用いて説明する。図８（ａ）に示す半導体装置の仕掛り状態は、図３（ａ）で説明した仕掛り状態と同じ状態である。つまり、図２（ｄ）を用いて説明したように、研削によって半導体チップ底面１０５ａと封止部表面１０６ａとを略同一平面に形成した直後の状態である。図２（ｄ）の工程の後、図８（ａ）に示すように、レーザー照射等を行って封止部１０６に、封止部の裏面から配線電極１２３、７０３に貫通する接続孔３０７及びコンデンサ用孔８１０を形成する。コンデンサ用孔８１０の大きさは、形成する平行平板コンデンサ７１０の容量等に合わせて決めてもよい。
次に、図８（ｂ）に示すように、コンデンサ用孔８１０を高誘電率材料で埋めて、誘電部７２０を形成する。ここで用いる高誘電率材料材料の誘電率は、形成したい平行平板コンデンサ７１０の容量に合わせて調整するとよい。
次に、図８（ｃ）に示すように、接続孔３０７の内部と、封止部１０６の表面の一部、半導体チップ１０５の裏面、及び、誘電部７２０の露出面に、蒸着等で金属薄膜を形成する。金属薄膜はいずれも等しい厚みで形成しておけば、マザー基板への半導体装置７００の接合精度を向上させられる。
最後に、図８（ｄ）に示すように、接続孔３０７に導電性材料又は絶縁性材料を埋めて接続孔封止部１１７を形成すれば、半導体装置７００が完成する。
なお、図９に示すように、コンデンサ用孔８１０を埋める誘電部７２０の厚みを調整すれば、コンデンサ用孔８１０の径を調整しなくとも平行平板コンデンサ７１０の電気容量を自在に調整することができる。なお、コンデンサ用孔８１０の径、誘電部７２０の誘電材料、誘電部７２０の厚みのいずれか二つ以上を調整して、所望の容量にしてもよい。
図９に示すように、誘電部７２０の厚みをコンデンサ用孔８１０の深さよりも薄くした場合には、誘電部７２０の露出面、コンデンサ用孔８１０の側面及び周辺に金属薄膜を製膜して、電極９０８を形成する。その後、絶縁材料又は導電性材料でコンデンサ用孔８１０を埋めて孔封止部９１７を形成する。孔封止部９１７を形成しておけば、電極９０８とマザー基板上の電極との接合の際に、溶融した半田等がコンデンサ用孔８１０に流れ込むおそれがなく、接続不良の発生を防止できる。
例えば、本来半導体チップ１０５に形成されていたコンデンサを、図７、図９に示すように半導体チップ１０５の外部に形成すれば、内部に形成した場合に比べて半導体チップのサイズを小さくできる。半導体チップのサイズが小さくなれば、半導体ウエハ一枚当たりの半導体チップの採れ数が増加し、半導体装置、ひいては半導体装置実装体のコストを低減させることができる。また、ウエハ一枚当たりのチップの取れ数が増加すれば、欠陥を含むチップの割合が減少し、半導体装置の歩留まりを向上させることもできる。またコンデンサを外部に形成することにより、半導体チップのさらなる薄型化も可能になる。また、同一の半導体チップを、容量の異なるコンデンサが形成された半導体装置に用いることも可能になり、半導体チップの汎用性を高めることができる。
本実施形態に係る半導体装置７００、９００は、第１の実施形態で説明し、図４に示した半導体装置実装体と同様に、マザー基板上に実装して使用する。
（第３の実施形態）
図１０は、第３の実施形態に係る半導体装置１０００の概略平面図である。この半導体装置１０００の構成部品のうち、第１及び第２の実施形態で説明した部品と同じ部品には同一符号を付して説明を省略する。半導体装置１０００は、接地電極１０１０と平行平板コンデンサ１０５０とを備えている。
接地電極１０１０は、半導体装置１０００の表面を覆っている。接地電極１０１０は、例えば、接地電圧を供給する配線電極１２３に電気的に接続されている。平行平板コンデンサ１０５０は、配線基板１０２の表面に形成された配線電極１０１３、誘電部７２０、及び、接地電極１０１０で構成されている。平行平板コンデンサ１０５０は、第２の実施形態で説明した平行平板コンデンサと同じ方法で形成するとよい。平行平板コンデンサ１０５０の一方の電極は、半導体装置１０００の電磁シールドのための接地電極１０１０を兼ねている。
半導体装置１０００のように、その表面の少なくとも一部を接地電極１０１０で覆っておけば、シールド効果が得られ、半導体装置１０００からの電磁放射による外部装置の誤動作、及び、外乱による半導体装置１０００の誤動作を抑制することができる。
また、半導体装置１０００のように、配線基板１０２の上面にも平行平板コンデンサ１０５０を設ければ、より多くの平行平板コンデンサを内蔵することができる。なお、図１０では、一つの平行平板コンデンサ１０５０のみを設けたが、２つ以上の平行平板コンデンサを設けてもよい。半導体装置１０００では、電磁シールドのための接地電極が、コンデンサの一方の電極になっているため、少ない製造工程で、多くのコンデンサを実装した半導体装置を製造することができる。
なお、接地電極１０１０は、封止部１１６の表面だけでなく、側面にわたって形成してもよい。また、第２の実施形態で説明した平行平板コンデンサを、封止部１０６の内部に形成してもよい。また、配線基板１０２として片面基板を用いた場合には、図１１に示す半導体装置１１００のように、配線基板１０２の裏面に接地電極１１１０を形成するとよい。
本実施形態に係る半導体装置１０００、１１００は、第１の実施形態で説明し、図４に示した半導体装置実装体と同様に、マザー基板上に実装して使用する。
（第４の実施形態）
図１２は、第４の実施形態に係る半導体装置１２００の概略断面図である。この半導体装置１２００を構成する部品のうち、第１〜第３の実施形態で説明した部品と同じ部品には同一符号を付して説明を省略する。本実施形態の半導体装置１２００は、配線電極１２３と電極１２０８との間の、封止部１０６の内部に、接続部１２０７を有している。
この半導体装置１２００の製造方法を、図１３（ａ）〜（ｄ）を用いて説明する。図１３（ａ）の工程は、第１実施形態で説明した図２（ａ）、（ｂ）で説明した工程の次工程である。つまり、図１３（ａ）に示す仕掛かり状態になる前に、配線基板１０２の表面に、配線電極が形成され、半導体チップ２０５がフリップチップ実装される。
その後、図１３（ａ）に示すように、配線電極１２３の上に主軸が基板表面と垂直な柱形状（ピン状）の接続部１２０７を形成する。この接続部１２０７は、例えば金属など、導電性の高い物質であればどのような物質であってもよい。また、接続部１２０７は、配線基板１０２の表面に平行な断面がいずれの位置でも均一な形状であれば、円柱や角柱など、どのような形状であってもよい。
次に、図１３（ｂ）に示す封止部１０６、１１６を形成する。封止部１０６、１１６の形成方法はどのような方法でもよく、例えば、配線基板１０２の表面に未硬化の樹脂を塗布又は滴下等した後硬化させるなどして形成してもよい。
次に、図１３（ｃ）に示すように、封止部１０６の表面、及び、半導体チップ２０５の裏面を化学的又は物理的に研削する。この研削によって、半導体チップ底面１０５ａ、封止部表面１０６ａ、及び、接続部１２０７の露出面を略同一平面に形成する。この研削によって厚みが１００μｍ以下の薄型の半導体チップ１０５が形成される。
最後に、半導体チップ１０５の裏面と接続部１２０７の露出面に、それぞれ放熱体１１８及び電極１２０８を形成する。この電極１２０８は、金属蒸着等によって形成するとよい。また、電極１２０８を、接続部１２０７の露出面よりも大きく形成しておけば、後にマザー基板に実装する際に、マザー基板上の電極との接着面積が大きくなり、電気的接続が容易になる。
この半導体装置１２００は、第１の実施形態で説明し、図４に示した半導体装置実装体と同様に、マザー基板上に実装して使用する。
本発明の半導体装置および半導体装置実装体は、例えば携帯電話や情報機器等、半導体チップが実装されたマザー基板を備えた機器等に有用である。
本発明の半導体装置の概略断面図 （ａ）〜（ｄ）は、図１に示す半導体装置の製造方法を説明する図 （ａ）〜（ｃ）は、図２の続図 図１に示す半導体装置の半導体装置実装体の概略断面図 （ａ）（ｂ）は、図２（ｃ）に相当する製造工程の別な例を説明する図 図１に示す半導体装置の別な例を示す概略断面図 本発明の半導体装置の別な例を示す概略断面図 （ａ）〜（ｄ）は、図７に示す半導体装置の製造方法を説明する図 図７に示す半導体装置の別な例を示す図 本発明の半導体装置のさらに別な例を示す概略断面図 図１０に示す半導体装置の別な例を示す概略断面図 本発明の半導体装置のさらに別な例を示す概略断面図 図１２に示す半導体装置の製造方法を説明する図 従来の半導体装置の半導体装置実装体の概略平面図
符号の説明
１００ 半導体装置
１０２ 配線基板
１０３ 配線電極
１０４ バンプ電極
１０５ 半導体チップ
１０６ 封止部
１０７ 接続部
１０８ 電極
１０９ 素子
１１３ 電極
１１６ 封止部
１１７ 接続孔封止部
１１８ 放熱体
１２３ 配線電極
４００ 半導体装置実装体
４２０ マザー基板
４０８ 電極
４１８ 接地電極

Claims (26)

  1. マザー基板に実装される半導体装置であって、
    その表面に配線パターンが形成された配線基板と、
    集積回路の形成された主面側が前記配線基板の表面と対面するように当該配線基板上に実装され、かつ前記配線パターンと電気的に接続される少なくとも一つの半導体チップと、
    前記半導体チップの底面のみを露出させるように前記配線基板上に形成され、かつ、その表面が前記半導体チップの底面と略同一平面をなす封止部と、
    前記封止部を貫通するように形成されており、前記マザー基板への実装時において、前記封止部の表面上で前記配線パターンと前記マザー基板との電気的な接続を可能にするための接続部とを備える、半導体装置。
  2. 前記接続部は、前記封止部の表面に電極を有し、
    前記半導体チップの裏面には、前記電極と同じ厚みの放熱体が形成されていることを特徴とする、請求項１に記載の半導体装置。
  3. 前記略同一平面は、化学的または物理的研削によって形成された面であることを特徴とする、請求項１に記載の半導体装置。
  4. 前記半導体チップの厚みが、１００μｍ以下であることを特徴とする、請求項１に記載の半導体装置。
  5. 前記放熱体は接地電極であることを特徴とする、請求項２に記載の半導体装置。
  6. 前記電極及び前記放熱体の厚みが、５μｍ以上、１００μｍ以下であることを特徴とする、請求項２に記載の半導体装置。
  7. 前記電極及び前記放熱体が金属膜であることを特徴とする、請求項２に記載の半導体装置。
  8. 前記放熱体の表面積は、前記半導体チップの底面積よりも広いことを特徴とする、請求項２に記載の半導体装置。
  9. 前記接続部は、前記封止部に設けられた貫通孔の壁面に形成された金属薄膜であることを特徴とする、請求項１に記載の半導体装置。
  10. 前記貫通孔が封止されていることを特徴とする、請求項９に記載の半導体装置。
  11. 前記接続部は、前記配線基板表面に対して垂直な主軸を有する柱形状であることを特徴とする、請求項１に記載の半導体装置。
  12. 平行平板コンデンサをさらに備え、
    前記平行平板コンデンサは、
    前記配線パターンの一部を構成する電極と、
    前記封止部表面の一部に形成された電極と、
    前記封止部に設けられた貫通孔の内部に高誘電率材料が挿入されてなる誘電部とを含む請求項１に記載の半導体装置。
  13. 前記貫通孔の断面積、前記誘電部の誘電率、及び、前記誘電部の厚みのうちいずれか一つ以上を調整することによって、前記コンデンサの電気容量を調整することを特徴とする、請求項１２に記載の半導体装置。
  14. 前記配線基板が樹脂基板又はセラミック基板であることを特徴とする、請求項１に記載の半導体装置。
  15. 前記配線基板が両面基板であることを特徴とする、請求項１に記載の半導体装置。
  16. 前記配線基板が多層基板であることを特徴とする、請求項１に記載の半導体装置。
  17. 前記配線基板に、素子が実装されていることを特徴とする、請求項１に記載の半導体装置。
  18. 前記半導体チップは、
    少なくとも１つの高周波電力増幅用チップと、
    前記高周波電力増幅用の半導体チップのバイアス電流を制御する少なくとも一つのバイアス電流制御用チップであることを特徴とする、請求項１に記載の半導体装置。
  19. 前記封止部表面以外の少なくとも一部表面が、接地電極で覆われていることを特徴とする、請求項１に記載の半導体装置。
  20. 半導体装置がマザー基板に実装されてなる半導体装置実装体であって、
    前記半導体装置は、
    その表面に配線パターンが形成された配線基板と、
    集積回路の形成された主面側が前記配線基板の表面と対面するように当該配線基板上に実装され、かつ、前記配線パターンと電気的に接続される少なくとも一つの半導体チップと、
    前記半導体チップの底面のみを露出させるように前記配線基板上に形成され、かつ、その表面が前記半導体チップの底面と略同一平面をなす封止部と、
    前記封止部を貫通するように形成されており、前記マザー基板への実装時において、前記封止部の表面上で前記配線パターンと前記マザー基板との電気的な接続を可能にするための接続部とを備え、
    前記マザー基板は、
    前記半導体装置の前記接続部及び前記半導体チップの裏面と対面する位置に、電極及び接地電極を備えた半導体装置実装体。
  21. マザー基板に実装される半導体装置の製造方法であって、
    配線基板に配線パターンを形成する工程と、
    集積回路が形成された主面側を前記配線基板の表面と対面させて、前記配線基板上に半導体チップを実装する工程と、
    前記配線基板上に、前記半導体チップを覆う封止部を形成する工程と、
    前記封止部の表面及び半導体チップの底面を化学的又は物理的に研削して、半導体チップの底面と封止部の表面とを略同一平面上に形成する工程と、
    前記封止部の表面から前記配線パターンに通じる貫通孔を形成する工程と、
    前記マザー基板への実装時において前記封止部の表面上で前記配線パターンと前記マザー基板との電気的な接続を可能にするための接続部を、前記貫通孔の内部に形成する工程とを備える、半導体装置の製造方法。
  22. 前記封止部表面の前記貫通孔周辺と前記半導体チップの裏面に一様な厚みで電極膜を形成する工程をさらに備えた、請求項２１に記載の半導体装置の製造方法。
  23. 前記封止部は、前記配線基板の両面から樹脂シートを熱プレスして溶融させ、硬化形成することを特徴とする、請求項２１に記載の半導体装置の製造方法。
  24. 前記貫通孔は、レーザー照射により形成することを特徴とする、請求項２１に記載の半導体装置の製造方法。
  25. 前記貫通孔を形成する工程において、
    前記封止部の表面から前記配線パターンに通じる、コンデンサを形成するための貫通孔も形成し、
    前記コンデンサを形成するための貫通孔に、高誘電率材料を挿入して誘電部を形成する工程と、
    前記誘電部の露出面に電極を形成する工程とをさらに備えた、請求項２１に記載の半導体装置の製造方法。
  26. マザー基板に実装される半導体装置の製造方法であって、
    配線基板上に配線パターンを形成する工程と、
    集積回路が形成された主面側を前記配線基板表面と対面させて、前記配線基板上に半導体チップを実装する工程と、
    前記配線パターン上に前記配線基板の表面に対して主軸が垂直な柱形状の接続部を形成する工程と、
    前記配線基板上に、前記半導体チップ及び前記接続部を覆う封止部を形成する工程と、
    前記封止部の表面、前記半導体チップの底面、及び前記接続部の端面を化学的又は物理的に研削して、半導体チップの底面、封止部の表面、及び接続部の端面を略同一平面上に形成する工程とを備える、半導体装置の製造方法。
JP2004009640A 2004-01-16 2004-01-16 半導体装置、半導体装置実装体、および半導体装置の製造方法 Pending JP2005203633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004009640A JP2005203633A (ja) 2004-01-16 2004-01-16 半導体装置、半導体装置実装体、および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004009640A JP2005203633A (ja) 2004-01-16 2004-01-16 半導体装置、半導体装置実装体、および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005203633A true JP2005203633A (ja) 2005-07-28

Family

ID=34822615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004009640A Pending JP2005203633A (ja) 2004-01-16 2004-01-16 半導体装置、半導体装置実装体、および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005203633A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
US8415789B2 (en) 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
WO2014017160A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびモジュール搭載装置
WO2014017159A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびその製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール
CN104471707A (zh) * 2012-07-26 2015-03-25 株式会社村田制作所 模块
WO2018052081A1 (ja) * 2016-09-15 2018-03-22 株式会社村田製作所 高周波モジュール
WO2019181761A1 (ja) * 2018-03-20 2019-09-26 株式会社村田製作所 高周波モジュール
WO2019216300A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュール
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
JP2020136507A (ja) * 2019-02-20 2020-08-31 ローム株式会社 半導体装置および半導体装置の製造方法
WO2020213572A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 電子部品モジュール
JP2021005674A (ja) * 2019-06-27 2021-01-14 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
KR20210025101A (ko) * 2018-11-02 2021-03-08 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈, 송신 전력 증폭기 및 통신 장치
KR20210106895A (ko) * 2020-02-21 2021-08-31 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US11417940B2 (en) 2018-02-28 2022-08-16 Murata Manufacturing Co., Ltd. Antenna module and communication device
WO2022209738A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209741A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209749A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2024147314A1 (ja) * 2023-01-05 2024-07-11 株式会社村田製作所 半導体モジュール
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device

Cited By (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
US8415789B2 (en) 2008-05-09 2013-04-09 Kyushu Institute Of Technology Three-dimensionally integrated semicondutor device and method for manufacturing the same
WO2010041589A1 (ja) * 2008-10-08 2010-04-15 株式会社村田製作所 複合モジュール
JP4711026B2 (ja) * 2008-10-08 2011-06-29 株式会社村田製作所 複合モジュール
US8461463B2 (en) 2008-10-08 2013-06-11 Murata Manufacturing Co., Ltd. Composite module
CN104471707A (zh) * 2012-07-26 2015-03-25 株式会社村田制作所 模块
TWI649841B (zh) * 2012-07-26 2019-02-01 村田製作所股份有限公司 High frequency module and manufacturing method thereof
WO2014017160A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびモジュール搭載装置
WO2014017159A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュールおよびその製造方法
US9293446B2 (en) 2012-07-26 2016-03-22 Murata Manufacturing Co., Ltd. Low profile semiconductor module with metal film support
JPWO2014017159A1 (ja) * 2012-07-26 2016-07-07 株式会社村田製作所 モジュールおよびその製造方法
JP2014239379A (ja) * 2013-06-10 2014-12-18 太陽誘電株式会社 モジュール
WO2018052081A1 (ja) * 2016-09-15 2018-03-22 株式会社村田製作所 高周波モジュール
US11201633B2 (en) 2017-03-14 2021-12-14 Murata Manufacturing Co., Ltd. Radio frequency module
US12040755B2 (en) 2017-03-15 2024-07-16 Murata Manufacturing Co., Ltd. High-frequency module and communication device
US11417940B2 (en) 2018-02-28 2022-08-16 Murata Manufacturing Co., Ltd. Antenna module and communication device
JPWO2019181761A1 (ja) * 2018-03-20 2021-01-07 株式会社村田製作所 高周波モジュール
WO2019181761A1 (ja) * 2018-03-20 2019-09-26 株式会社村田製作所 高周波モジュール
US11270922B2 (en) 2018-03-20 2022-03-08 Murata Manufacturing Co., Ltd. Radio-frequency module
WO2019216300A1 (ja) * 2018-05-08 2019-11-14 株式会社村田製作所 高周波モジュール
JPWO2019216300A1 (ja) * 2018-05-08 2021-02-12 株式会社村田製作所 高周波モジュール
US11309259B2 (en) 2018-05-08 2022-04-19 Murata Manufacturing Co., Ltd. High frequency module
US11716813B2 (en) 2018-07-20 2023-08-01 Murata Manufacturing Co., Ltd. Module
JPWO2020017582A1 (ja) * 2018-07-20 2021-06-24 株式会社村田製作所 モジュール
WO2020017582A1 (ja) * 2018-07-20 2020-01-23 株式会社村田製作所 モジュール
US11419215B2 (en) 2018-07-20 2022-08-16 Murata Manufacturing Co., Ltd. Module
KR20210025101A (ko) * 2018-11-02 2021-03-08 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈, 송신 전력 증폭기 및 통신 장치
KR102526908B1 (ko) * 2018-11-02 2023-04-28 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈, 송신 전력 증폭기 및 통신 장치
JP2020136507A (ja) * 2019-02-20 2020-08-31 ローム株式会社 半導体装置および半導体装置の製造方法
JP7267767B2 (ja) 2019-02-20 2023-05-02 ローム株式会社 半導体装置および半導体装置の製造方法
US12080613B2 (en) 2019-04-15 2024-09-03 Murata Manufacturing Co., Ltd. Electronic component module
JPWO2020213572A1 (ja) * 2019-04-15 2020-10-22
WO2020213572A1 (ja) * 2019-04-15 2020-10-22 株式会社村田製作所 電子部品モジュール
JP7192970B2 (ja) 2019-04-15 2022-12-20 株式会社村田製作所 電子部品モジュール
JP2021005674A (ja) * 2019-06-27 2021-01-14 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
JP7124795B2 (ja) 2019-06-27 2022-08-24 株式会社村田製作所 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
KR102524368B1 (ko) * 2020-02-21 2023-04-21 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
KR20210106895A (ko) * 2020-02-21 2021-08-31 가부시키가이샤 무라타 세이사쿠쇼 고주파 모듈 및 통신 장치
WO2022209749A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209741A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2022209738A1 (ja) * 2021-03-31 2022-10-06 株式会社村田製作所 高周波モジュール及び通信装置
WO2024147314A1 (ja) * 2023-01-05 2024-07-11 株式会社村田製作所 半導体モジュール

Similar Documents

Publication Publication Date Title
JP2005203633A (ja) 半導体装置、半導体装置実装体、および半導体装置の製造方法
TWI569401B (zh) High frequency module
JP3890947B2 (ja) 高周波半導体装置
US6548328B1 (en) Circuit device and manufacturing method of circuit device
JP3994262B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20030160317A1 (en) Circuit device and manufacturing method of circuit device and semiconductor module
US7408257B2 (en) Packaging chip and packaging method thereof
US20100265663A1 (en) Electronic component module
JP2001257288A (ja) フリップチップ型半導体装置及びその製造方法
JP2002184796A (ja) 半導体装置及びその製造方法
JP2009158742A (ja) 電子装置
JP2009266979A (ja) 半導体装置
JP2004273563A (ja) 基板の製造方法及び基板
JP2004128219A (ja) 付加機能を有する半導体装置及びその製造方法
JP5018024B2 (ja) 電子部品の実装方法、電子基板、及び電子機器
JP4330367B2 (ja) インターポーザー及びその製造方法ならびに電子装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002198638A (ja) チップ部品の実装用基板及びその製造方法並びに実装構造及び実装方法
JP2017005073A (ja) 電子装置の製造方法
JP3018789B2 (ja) 半導体装置
JP2001332685A (ja) 半導体装置の製造方法
JP2004179504A (ja) 半導体装置並びにその製造方法、半導体パッケージ並びに電子機器
US11296005B2 (en) Integrated device package including thermally conductive element and method of manufacturing same
US20220183156A1 (en) Stacked-layer board, electronic component module, and method of manufacturing stacked-layer board
JP2008060298A (ja) 半導体構成体およびその製造方法並びに半導体装置およびその製造方法