JP2007165585A - 電子回路装置 - Google Patents

電子回路装置 Download PDF

Info

Publication number
JP2007165585A
JP2007165585A JP2005360002A JP2005360002A JP2007165585A JP 2007165585 A JP2007165585 A JP 2007165585A JP 2005360002 A JP2005360002 A JP 2005360002A JP 2005360002 A JP2005360002 A JP 2005360002A JP 2007165585 A JP2007165585 A JP 2007165585A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit device
land
inspection
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005360002A
Other languages
English (en)
Inventor
Masahito Kirigatani
雅人 桐ケ谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005360002A priority Critical patent/JP2007165585A/ja
Publication of JP2007165585A publication Critical patent/JP2007165585A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

【課題】信頼性の低下につながる大型化を招くことなく、モールド樹脂により封止した後においてICチップの特性検査を行うことができる電子回路装置を提供する。
【解決手段】回路基板としてのセラミック多層基板10にICチップ11,12が実装され、ICチップ11,12およびセラミック多層基板10がモールド樹脂40により封止されている。セラミック多層基板10にICチップ11,12の特性検査用の検査ランド30が設けられるとともに、モールド樹脂40にモールド樹脂40から検査ランド30が露出するように検査ランド用貫通孔41が設けられている。
【選択図】図2

Description

本発明は電子回路装置に係り、詳しくは、回路基板およびICチップを樹脂封止した樹脂封止型電子回路装置に関するものである。
回路基板にICチップを実装するとともに同基板およびICチップを樹脂封止した電子回路装置において、リードフレームにより外部と接続するようにしている(例えば特許文献1)。この電子回路装置の製造工程は、ウェハに集積回路を形成するまでの前工程と、ウェハをそれぞれの半導体デバイスにダイシングしてからリードフレームを取り付け電子部品化するパッケージングまでの後工程とに大別できる。不良品を可能な限り工程の前段階で発見し、以降の工程に流さないことで費用損失を防止するため、前工程での検査が重要になってきている。
そこで、プローブカードを用いてウェハ状態で検査して不良品を前工程で検出することが行われている(例えば特許文献2)。一方、特許文献3には、信頼性に優れ、高密度実装化に有利な半導体デバイスのパッケージ構造及びその製造方法が示されている。具体的には、ベアチップの素子電極から外部電極までの配線をベアチップのサイズで行い、外部端子を2次元アレイ状に配置した構造が開示されている。また、パッケージされる半導体デバイスにおいて、ウェハ状態やチップ状態で検査を行っている。
特開2002−261198号公報 特開2000−138268号公報 特開2001−7252号公報
半導体デバイス(ICチップ)および回路基板をモールド樹脂で封止する場合、モールド成形時の樹脂の収縮応力によって半導体デバイスに応力が発生する。この応力が半導体デバイスの特性を変動させ、製品特性が設計仕様と一致しなくなることが懸念される。この問題は、モールド樹脂封止後にアッシィ状態で検査し、特性が設計仕様から外れた物を不良とすることで解決できる。
しかしながら、製品の入出力端子以外に、半導体デバイス(ICチップ)を検査する専用端子をリードフレームで引き出すことが必要となるために、製品が大型化する問題がある。製品が大型化すると、冷熱によって発生する熱応力が大きくなるために、封止樹脂と基板、ヒートシンク等の部材間の剥離や封止樹脂のクラックが発生しやすくなり、信頼性が低下する。
本発明は、上記問題点に着目してなされたものであり、その目的は、信頼性の低下につながる大型化を招くことなく、モールド樹脂により封止した後においてICチップの特性検査を行うことができる電子回路装置を提供することにある。
上記の課題を解決するために、請求項1に記載の発明では、回路基板にICチップの特性検査用の検査ランドを設けるとともに、モールド樹脂に当該モールド樹脂から前記検査ランドが露出するように検査ランド用貫通孔を設けた電子回路装置をその要旨とする。
請求項1に記載の発明によれば、モールド樹脂で封止後にモールド樹脂に設けた検査ランド用貫通孔を用いて検査ランドにプローブを当てることによりICチップの特性検査を行うことができる。このようにリードフレームで検査端子を引き出す必要がなくなるために、モールド樹脂の大型化を回避でき、冷熱によって発生する熱応力が大きくなることがなくクラック等の発生を防止することができる。
このようにして、信頼性の低下につながる大型化を招くことなく、モールド樹脂により封止した後においてICチップの特性検査を行うことができることとなる。
請求項2に記載のように、請求項1に記載の電子回路装置において、前記検査ランド用貫通孔は、前記検査ランドからモールド樹脂の外表面に近づくほど径が大きくなるテーパー状に形成されていると、検査プローブを当てる時に、プローブ先が自動的に検査ランドに導かれる。よって、多少の位置ずれがあっても補正されるので、位置合わせに要する時間を短縮化できる。
請求項3に記載のように、請求項1または2に記載の電子回路装置において、前記検査ランドおよび検査ランド用貫通孔を千鳥配置すると、多点接続を省スペースで行え、設計自由度が向上する。
請求項4に記載のように、請求項1〜3のいずれか1項に記載の電子回路装置において、前記検査ランド用貫通孔内に検査後の埋め戻し用絶縁性材料を設けると、検査ランド用貫通孔をそのままにした場合に比べて、外部の異物が検査ランドに接するのを防止することができる。
請求項5に記載のように、請求項1に記載の電子回路装置において、前記回路基板に入出力ランドをさらに設けるとともに、前記モールド樹脂に当該モールド樹脂から前記入出力ランドが露出するように入出力ランド用貫通孔をさらに設けると、モールド樹脂で封止後にモールド樹脂に設けた入出力ランド用貫通孔を用いて入出力ランドから引き出すことができ、リードフレームで入出力端子を引き出す必要がなくなるために、装置を小型化できる。また、ワイヤーボンディング工程をなくせるために、加工費を低減することができる。
請求項6に記載のように、請求項5に記載の電子回路装置において、前記入出力ランド用貫通孔は、前記入出力ランドからモールド樹脂の外表面に近づくほど径が大きくなるテーパー状に形成されていると、入出力用の端子を当てる時に、先端部が自動的に入出力ランドに導かれる。よって、多少の位置ずれがあっても補正されるので、位置合わせに要する時間を短縮化できる。
請求項7に記載のように、請求項5または6に記載の電子回路装置において、前記入出力ランドおよび入出力ランド用貫通孔を千鳥配置すると、多点接続を省スペースで行え、設計自由度が向上する。
請求項8に記載のように、請求項5〜7のいずれか1項に記載の電子回路装置において、入出力ランド用貫通孔内に端子引出用導電性材料を設けると、入出力ランド用貫通孔をそのままにした場合に比べ、入出力ランドから引き出す際に端子引出用導電性材料を用いて容易に行うことができる。
請求項9に記載のように、請求項1〜8のいずれか1項に記載の電子回路装置において、ICチップとして、パッケージ化されていないベアチップを用いると、パッケージ化に要する加工費と封止前部品検査費を省くことができるためコストダウンを図る上で好ましい。
請求項10に記載のように、請求項1〜9のいずれか1項に記載の電子回路装置において、ICチップはマイコン用ICチップであってもよい。
請求項11に記載のように、請求項1〜10のいずれか1項に記載の電子回路装置において、回路基板として、セラミック基板を用いると、高密度配線が可能で、放熱性、耐熱性に優れ、また、小型化できる。また、樹脂封止構造としてサイズを小さくすることによりモールド樹脂で封止する上で信頼性の向上をより図ることができる。
請求項12に記載のように、請求項1〜11のいずれか1項に記載の電子回路装置において、回路基板の少なくとも一方の面にヒートシンクを固着すると、放熱性を確保でき、機能向上に伴う消費電力増加(発熱量増加)に対しても信頼性が向上する。
(第1の実施の形態)
以下、本発明を具体化した第1の実施形態を図面に従って説明する。
図1は本実施形態における電子回路装置1の下面図であり、図2には図1のA−A線での縦断面を示す。本電子回路装置1は樹脂封止構造をなしている。電子回路装置1は、例えば、車載用自動変速機を制御するための電子制御装置(ECU)において適用できる。具体的には、例えば、自動変速制御用の電子制御装置(ECU)は、各種のセンサ(油圧センサ、温度センサ、シフトポジションセンサ等)からの信号とエンジン制御ECUからの信号を入力して、アクチュエータ(油圧コントロール用アクチュエータ)を駆動して所望の変速動作を行わせる。
図2に示すように、回路基板としてのセラミック多層基板10上にはマイコン用ICチップ11、複合ICチップ12、電子部品13,14等が実装されている。マイコン用ICチップ11は、マイコンを構成するICチップとして用いており、部品のパッケージ形態がCSPであり、かつ、検査済みである。このマイコン用ICチップ11は、セラミック多層基板10に半田付けされている。複合ICチップ12はパワー素子を混載している。この複合ICチップ12はベアチップであり、セラミック多層基板10の上面に接着剤15により固着されるとともに金(Au)ワイヤー16にてボンディングされている。電子部品13,14はセラミック多層基板10上に半田付けされている。このようにして、これらの部品(11,12,13,14等)がセラミック多層基板10に実装され、回路を構成している。
入出力用リードフレーム20は、セラミック多層基板10上の入出力ランドとアルミ(Al)のボンディングワイヤー21で接続されている。セラミック多層基板10および各部品(11,12,13,14)はモールド樹脂40により封止されている。入出力用リードフレーム20については、一端側のワイヤー21との接続部がモールド樹脂40にて封止されているが、他端側は露出している。
また、セラミック多層基板10の裏面(下面)には、モールド封止後のマイコン用ICチップ11および複合ICチップ12におけるIC特性を検査するための複数の検査ランド30が設けられている。モールド樹脂40における各検査ランド30に対応する部位には貫通孔41がそれぞれ設けられ、この各貫通孔41によりモールド樹脂40から各検査ランド30が露出している。つまり、モールド樹脂40に設けた検査ランド用貫通孔41によりモールド樹脂40の成形後に検査ランド30が外部に露出する。よって、封止後に貫通孔41を通して検査ランド30にプローブピンを当てることができ、検査ランド30にプローブピンを当てた状態でICチップ11,12についての電気的検査、即ち、特性検査を行うことができる。
尚、貫通孔41はセラミック多層基板10をモールド封止する際に、金型側にピン状の突起を設け貫通孔41が得られるようにしたり、あるいはモールド樹脂40の成形後にレーザー等を用いるなどして形成することができる。
樹脂40の貫通孔41は、検査ランド30にプローブピンを当てるときにプローブピンが検査ランド30に誘導されるように、検査ランド30からモールド樹脂40の外表面に近づくほど径が大きくなるテーパー状に形成されている。
検査ランド30および検査ランド用貫通孔41に関して、図1に示すように、検査ランド30および検査ランド用貫通孔41は千鳥配置、すなわち隣り合う貫通孔41はマトリクス状ではなく互い違いに配置されることが好ましい。
また、基板10の裏面側(下面側)において高発熱の複合ICチップ12の設置箇所に対応する部位にはヒートシンク17が接着剤18により固着され、ヒートシンク17の表面はモールド樹脂40から露出している。
このような構造にすることで、モールド封止後のICチップ11,12を検査するための端子をリードフレーム20にて引き出す必要がなくなり、そのため、製品の大型化を防ぐことができる。これにより、冷熱によって発生する熱応力が大きくなることがないために、封止樹脂と基板10、ヒートシンク17等の部材間の剥離やモールド樹脂(封止樹脂)40のクラックが発生しにくくなり、信頼性に優れている。また、モールド樹脂40により封止した後に検査を実施するので封止後の部品特性を確認することができ、その結果、モールド樹脂40の成形時の樹脂の硬化収縮によってマイコン用ICチップ11および複合ICチップ12に発生する応力がマイコン用ICチップ11および複合ICチップ12の特性を変動させてしまうことで発生する不良品が市場に流出することを防止でき、品質保証が可能となる。
また、ヒートシンク17により、複合ICチップ12の駆動により熱が発生するが、この熱は基板10を通して基板10の裏面に伝導し、ここからヒートシンク17を通して外部に逃がされる。
上記実施形態によれば、以下のような効果を得ることができる。
(1)回路基板としてのセラミック多層基板10にICチップ11,12の特性検査用の検査ランド30を設けるとともに、モールド樹脂40にモールド樹脂40から検査ランド30が露出するように検査ランド用貫通孔41を設けたので、モールド樹脂40で封止後に検査ランド用貫通孔41を用いて検査ランド30にプローブを当てることによりICチップ11,12の特性検査を行うことができる。このようにリードフレームで検査端子を引き出す必要がなくなるために、モールド樹脂の大型化を回避でき、冷熱によって発生する熱応力が大きくなることがなくクラック等の発生を防止することができる。このようにして、信頼性の低下につながる大型化を招くことなく、モールド樹脂40により封止した後においてICチップ11,12の特性検査を行うことができることとなる。また、モールド樹脂の大型化に伴う信頼性低下を防止するために封止樹脂の選定や樹脂剥離防止材料の追加等の構造変更を行う必要がなく、低コスト化に有利である。
(2)検査ランド用貫通孔41は、検査ランド30からモールド樹脂40の外表面に近づくほど径が大きくなるテーパー状に形成されているので、検査プローブを当てる時に、プローブ先が自動的に検査ランド30に導かれる。よって、多少の位置ずれがあっても補正されるので、位置合わせに要する時間を短縮化できる。
(3)検査ランド30および検査ランド用貫通孔41を千鳥配置したので、多点接続を省スペースで行え、設計自由度が向上する。
(4)回路基板として、セラミック基板10を用いたので、高密度配線が可能で、放熱性、耐熱性に優れ、また、小型化できる。これにより、樹脂封止構造は、サイズが大きいと信頼性が低下するが、樹脂封止構造としてサイズを小さくすることによりモールド樹脂40で封止する上で信頼性の向上をより図ることができる。
(5)セラミック多層基板10の一方の面にヒートシンク17を固着したので、放熱性を確保でき、機能向上に伴う消費電力増加(発熱量増加)に対しても信頼性が向上する。
なお、検査後に、モールド樹脂40の貫通孔41をそのままで残した場合、外部の異物が検査ランド30に接することで、誤作動、更には故障に至る可能性がある。そこで、図3に示すように、検査後は絶縁性樹脂50で貫通孔41を埋めるようにしてもよい。この場合、エポキシ系などの熱硬化性樹脂材を用いると液状の状態で埋め戻しができ、所定の温度となるよう加熱すると硬化するので好ましい。
このようにして、検査ランド用貫通孔41内に、検査後の埋め戻し用絶縁性材料としての絶縁性樹脂50を設けると、検査ランド用貫通孔41をそのままにした場合に比べて、外部の異物が検査ランド30に接するのを防止することができる。そのため、例えば、装置が誤作動、または、故障に至るのを回避することができる。
また、セラミック多層基板10の下面にヒートシンク17を固着したが、セラミック多層基板10の上面あるいは両面に固着してもよく、要は、セラミック多層基板10の少なくとも一方の面にヒートシンク17を固着すればよい。
(第2の実施の形態)
次に、第2の実施の形態を、第1の実施の形態との相違点を中心に説明する。
図4は本実施形態における電子回路装置の下面図であり、図5には図4のA−A線での縦断面を示す。
モールド樹脂40による封止後のICチップ11,12を検査するための検査ランド30と同様にセラミック多層基板10の裏面に複数の入出力ランド60が設けられている。また、モールド樹脂40における各入出力ランド60に対応する部位には入出力ランド用貫通孔61がそれぞれ設けられている。そして、この貫通孔61によりモールド樹脂40から入出力ランド60が露出している。即ち、モールド樹脂40の成形後に入出力ランド60は外部に露出している。これにより、外部入出力の接続を行うことができる。具体的には、センサーやアクチュエータと電気的に接続することができる。
よって、モールド樹脂40による封止後のICチップ11,12を検査するための端子だけでなく、入出力用端子をもリードフレーム20を用いて引き出す必要がなくなるので、製品の大型化をより防止することができる。これにより、冷熱によって発生する熱応力をさらに低減できるために、モールド樹脂(封止樹脂)40と基板10、ヒートシンク17等の部材間の剥離や封止樹脂のクラックが発生しにくくなり、信頼性が向上する。
モールド樹脂40の貫通孔61は、第1の実施形態で説明したように検査ランド用の貫通孔41と同様にテーパー形状を有しており、詳しくは、入出力ランド60からモールド樹脂40の外表面に近づくほど径が大きくなるテーパー状に形成されている。
図4において符号35にて検査ランド30の配置領域を示すとともに、符号65にて入出力ランド60の配置領域を示す。ここで、入出力ランド60および入出力ランド用貫通孔61は千鳥配置されている。
上記実施形態によれば、以下のような効果を得ることができる。
(1)回路基板としてのセラミック多層基板10に入出力ランド60をさらに設けるとともに、モールド樹脂40にモールド樹脂40から入出力ランド60が露出するように入出力ランド用貫通孔61をさらに設けた。よって、モールド樹脂40で封止後にモールド樹脂40に設けた入出力ランド用貫通孔61を用いて入出力ランド60から引き出すことができ、リードフレーム20で入出力端子を引き出す必要がなくなるために、装置を小型化できる。また、アルミ(Al)ワイヤーによるワイヤーボンディング工程をなくせるために、加工費を低減することができる(低コスト化に有利である)。
(2)入出力ランド用貫通孔61は、入出力ランド60からモールド樹脂40の外表面に近づくほど径が大きくなるテーパー状に形成されているので、入出力用の棒状の端子を当てる時に、先端部が自動的に入出力ランド60に導かれる。よって、多少の位置ずれがあっても補正されるので、位置合わせに要する時間を短縮化できる。
(3)入出力ランド60および入出力ランド用貫通孔61を千鳥配置したので、多点接続を省スペースで行え、設計自由度が向上する。
図4,5の場合、検査後に貫通孔41,61をそのままで放置していると、外部の異物がランド30,60に接することで、誤作動、更には故障に至る可能性があり、また、入出力ランド60を外部に接続する上で不便である。
そこで、図6に示すように、検査後、絶縁性樹脂50で検査ランド用貫通孔41を埋めると共に、入出力ランド用貫通孔61は半田材等の導電部材70にて充填する。以上のごとく、入出力ランド用貫通孔61内に端子引出用導電性材料としての半田70を設けると、入出力ランド用貫通孔61をそのままにした場合に比べ、入出力ランド60から引き出す際に半田70を用いて容易に行うことができる。
端子引出用導電性材料として、半田70の代わりに、導電性接着剤を用いてもよく、導電性接着剤は、熱膨張係数がモールド樹脂40のそれに近いために信頼性も向上する。
(第3の実施の形態)
次に、第3の実施の形態を、第2の実施の形態との相違点を中心に説明する。
図7には本実施形態における電子回路装置の縦断面図を示す。
マイコン用ICチップ80はパッケージ化されていないベアチップを用いている。第1,2の実施形態では、マイコン用ICチップ11のパッケージ形態はCSPであったが、ベアチップをCSPへパッケージ化するのに要する加工費と品質保証のための検査費が部品価格に含まれる。さらに、モールド樹脂40による封止後のマイコンの品質保証のためには、別途、確認のための検査費用が発生する。
そこで、その費用を極力減らすために、マイコン用ICチップとしてベアチップ(80)を基板10に実装している。詳しくは、セラミック多層基板10に接着剤81でダイボンドし、マイコン用ICチップ80の電極ランドと基板10上のランドを金(Au)のボンディングワイヤー82で接続して回路を構成している。
さらに、検査ランド30、検査ランド用貫通孔41、絶縁性樹脂50、入出力ランド60、入出力ランド用貫通孔61、半田70を具備している。
このような構造にすることで、モールド封止後のマイコン用ICチップ80を検査するための端子をリードフレームで引き出す必要がなく製品の大型化を回避することができることに加えて、CSP等のパッケージ化に要する加工費と封止前に部品状態で行われる検査の費用を省けるために、コストダウンに有利である。
上記実施形態によれば、以下のような効果を得ることができる。
(1)ICチップ80として、パッケージ化されていないベアチップを用いたので、パッケージ化に要する加工費と封止前部品検査費を省くことができるためコストダウンを図る上で好ましい。
第1の実施形態における電子回路装置の下面図。 図1のA−A線での縦断面図。 応用例の電子回路装置の縦断面図。 第2の実施形態における電子回路装置の下面図。 図4のA−A線での縦断面図。 応用例の電子回路装置の縦断面図。 第3の実施形態における電子回路装置の縦断面図。
符号の説明
10…セラミック多層基板、11…マイコン用ICチップ、12…複合ICチップ、17…ヒートシンク、30…検査ランド、40…モールド樹脂、41…検査ランド用貫通孔、50…絶縁性樹脂、60…入出力ランド、61…入出力ランド用貫通孔、70…半田、80…ICチップ。

Claims (12)

  1. 回路基板(10)にICチップ(11,12)を実装するとともに同回路基板(10)およびICチップ(11,12)をモールド樹脂(40)により封止した電子回路装置であって、
    前記回路基板(10)に前記ICチップ(11,12)の特性検査用の検査ランド(30)を設けるとともに、前記モールド樹脂(40)に当該モールド樹脂(40)から前記検査ランド(30)が露出するように検査ランド用貫通孔(41)を設けたことを特徴とする電子回路装置。
  2. 請求項1に記載の電子回路装置において、
    前記検査ランド用貫通孔(41)は、前記検査ランド(30)からモールド樹脂(40)の外表面に近づくほど径が大きくなるテーパー状に形成されていることを特徴とする電子回路装置。
  3. 請求項1または2に記載の電子回路装置において、
    前記検査ランド(30)および検査ランド用貫通孔(41)を千鳥配置したことを特徴とする電子回路装置。
  4. 請求項1〜3のいずれか1項に記載の電子回路装置において、
    前記検査ランド用貫通孔(41)内に検査後の埋め戻し用絶縁性材料(50)を設けたことを特徴とする電子回路装置。
  5. 請求項1に記載の電子回路装置において、
    前記回路基板(10)に入出力ランド(60)をさらに設けるとともに、前記モールド樹脂(40)に当該モールド樹脂(40)から前記入出力ランド(60)が露出するように入出力ランド用貫通孔(61)をさらに設けたことを特徴とする電子回路装置。
  6. 請求項5に記載の電子回路装置において、
    前記入出力ランド用貫通孔(61)は、前記入出力ランド(60)からモールド樹脂(40)の外表面に近づくほど径が大きくなるテーパー状に形成されていることを特徴とする電子回路装置。
  7. 請求項5または6に記載の電子回路装置において、
    前記入出力ランド(60)および入出力ランド用貫通孔(61)を千鳥配置したことを特徴とする電子回路装置。
  8. 請求項5〜7のいずれか1項に記載の電子回路装置において、
    前記入出力ランド用貫通孔(61)内に端子引出用導電性材料(70)を設けたことを特徴とする電子回路装置。
  9. 請求項1〜8のいずれか1項に記載の電子回路装置において、
    ICチップ(80)として、パッケージ化されていないベアチップを用いたことを特徴とする電子回路装置。
  10. 請求項1〜9のいずれか1項に記載の電子回路装置において、
    ICチップ(11)はマイコン用ICチップであることを特徴とする電子回路装置。
  11. 請求項1〜10のいずれか1項に記載の電子回路装置において、
    前記回路基板(10)として、セラミック基板を用いたことを特徴とする電子回路装置。
  12. 請求項1〜11のいずれか1項に記載の電子回路装置において、
    前記回路基板(10)の少なくとも一方の面にヒートシンク(17)を固着したことを特徴とする電子回路装置。
JP2005360002A 2005-12-14 2005-12-14 電子回路装置 Pending JP2007165585A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005360002A JP2007165585A (ja) 2005-12-14 2005-12-14 電子回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360002A JP2007165585A (ja) 2005-12-14 2005-12-14 電子回路装置

Publications (1)

Publication Number Publication Date
JP2007165585A true JP2007165585A (ja) 2007-06-28

Family

ID=38248149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360002A Pending JP2007165585A (ja) 2005-12-14 2005-12-14 電子回路装置

Country Status (1)

Country Link
JP (1) JP2007165585A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050323A (ja) * 2008-08-22 2010-03-04 Denso Corp 電子装置およびその製造方法
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
JP2014183217A (ja) * 2013-03-19 2014-09-29 Denso Corp 半導体装置
WO2015098568A1 (ja) * 2013-12-26 2015-07-02 矢崎総業株式会社 一括成形モジュール
JP2017126774A (ja) * 2011-04-04 2017-07-20 ローム株式会社 半導体装置および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648078A (ja) * 1992-07-30 1994-02-22 Mitsubishi Electric Corp 非接触icカードとその製造方法及びテスト方法
JPH06201793A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 電子部品、および、これを搭載する回路基板の検査方法
JPH0677252U (ja) * 1993-03-30 1994-10-28 住友金属工業株式会社 Icパッケージ
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH08181250A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd 半導体パッケージ
JPH09152449A (ja) * 1995-09-20 1997-06-10 Samsung Electron Co Ltd 露出された共通パッドを有するマルチチップパッケージ
JP2000068397A (ja) * 1998-08-26 2000-03-03 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法
JP2002232104A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 配線モジュール
JP2004014870A (ja) * 2002-06-07 2004-01-15 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0648078A (ja) * 1992-07-30 1994-02-22 Mitsubishi Electric Corp 非接触icカードとその製造方法及びテスト方法
JPH06201793A (ja) * 1992-12-28 1994-07-22 Rohm Co Ltd 電子部品、および、これを搭載する回路基板の検査方法
JPH0677252U (ja) * 1993-03-30 1994-10-28 住友金属工業株式会社 Icパッケージ
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JPH08181250A (ja) * 1994-12-27 1996-07-12 Hitachi Ltd 半導体パッケージ
JPH09152449A (ja) * 1995-09-20 1997-06-10 Samsung Electron Co Ltd 露出された共通パッドを有するマルチチップパッケージ
JP2000068397A (ja) * 1998-08-26 2000-03-03 Shinko Electric Ind Co Ltd 半導体装置用パッケージ及びその製造方法
JP2002232104A (ja) * 2001-01-31 2002-08-16 Kyocera Corp 配線モジュール
JP2004014870A (ja) * 2002-06-07 2004-01-15 Taiyo Yuden Co Ltd 回路モジュール及びその製造方法
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207607B2 (en) 2007-12-14 2012-06-26 Denso Corporation Semiconductor device with resin mold
US8749055B2 (en) 2007-12-14 2014-06-10 Denso Corporation Semiconductor device with resin mold
US9087924B2 (en) 2007-12-14 2015-07-21 Denso Corporation Semiconductor device with resin mold
JP2010050323A (ja) * 2008-08-22 2010-03-04 Denso Corp 電子装置およびその製造方法
JP2017126774A (ja) * 2011-04-04 2017-07-20 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014183217A (ja) * 2013-03-19 2014-09-29 Denso Corp 半導体装置
WO2015098568A1 (ja) * 2013-12-26 2015-07-02 矢崎総業株式会社 一括成形モジュール

Similar Documents

Publication Publication Date Title
US7439452B2 (en) Multi-chip module packaging with thermal expansion coefficiencies
JP3293334B2 (ja) 半導体装置及びその製造方法
US20060278002A1 (en) High-pressure sensor device and method for manufacturing same
KR101000457B1 (ko) 다중 기판 영역 기반의 패키지 및 이의 제조 방법
JP2007165585A (ja) 電子回路装置
US8242587B2 (en) Electronic device and pressure sensor
JP5233853B2 (ja) 半導体装置
JP2008218688A (ja) 半導体装置
JP2003086754A5 (ja)
US6758200B2 (en) Ignition coil driver chip on printed circuit board for plughole coil housing
JP5699006B2 (ja) 変速機制御装置及び電子回路装置
KR20150031029A (ko) 반도체 패키지 및 그 제조 방법
JP5384883B2 (ja) 電子油圧制御モジュール
KR100829593B1 (ko) 반도체 패키지 및 이의 제조 방법
JP6665024B2 (ja) モジュール及びその製造方法
KR0167281B1 (ko) 비엘피 패키지
JP2006080350A (ja) 半導体装置およびその実装構造
JP2005311099A (ja) 半導体装置及びその製造方法
JP2010219093A (ja) 電子回路装置
JP2010040583A (ja) 電子回路装置
WO2015052884A1 (ja) モールドパッケージ
JP5164780B2 (ja) 変速制御装置および電子回路封入装置
JP2005347428A (ja) 半導体装置
JP2015002244A (ja) 電子部品を有する電子装置
JP5488749B2 (ja) 電子油圧制御モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Effective date: 20100316

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20100330

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100528

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20100622

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019