JP2017126774A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2017126774A
JP2017126774A JP2017050910A JP2017050910A JP2017126774A JP 2017126774 A JP2017126774 A JP 2017126774A JP 2017050910 A JP2017050910 A JP 2017050910A JP 2017050910 A JP2017050910 A JP 2017050910A JP 2017126774 A JP2017126774 A JP 2017126774A
Authority
JP
Japan
Prior art keywords
die pad
semiconductor device
semiconductor chip
resin
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017050910A
Other languages
English (en)
Inventor
明寛 木村
Akihiro Kimura
明寛 木村
武史 須永
Takeshi Sunaga
武史 須永
尚司 安永
Shoji Yasunaga
尚司 安永
明宏 古賀
Akihiro Koga
明宏 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of JP2017126774A publication Critical patent/JP2017126774A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H01L2224/49173—Radial fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 平面視において小型化を図ることができる半導体装置を提供すること。
【解決手段】 互いに反対側を向くダイパッド面１１１，１１２を有するダイパッド部１１と、ダイパッド面１１１に配置された半導体チップ４１と、ダイパッド面１１２に配置された半導体チップ４２と、ダイパッド面１１１，１１２を覆う封止樹脂部７と、を備え、封止樹脂部７は、半導体チップ４１を覆う樹脂部７１と、半導体チップ４２を覆う樹脂部７２と、を含み、樹脂部７１は、樹脂面７１３を有し、樹脂部７２は、樹脂面７１３に接する樹脂面７２３を有する。
【選択図】 図６

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来から、種々の半導体装置が知られている。種々の半導体装置の一つとしてＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称されるものがある。このような半導体装置は、複数の半導体チップと、複数のダイパッド部と、放熱板と、接合層と、封止樹脂と、を備える。複数の半導体チップは複数のダイパッド部にそれぞれ配置されている。各ダイパッド部は、接合層を介して放熱板に接合されている。封止樹脂は、複数の半導体チップと複数のダイパッド部と放熱板と接合層とを覆っている。ＩＰＭと称される半導体装置は、たとえば、特許文献１に記載されている。
従来、このような半導体装置の製造工程においては、封止樹脂を形成する前もしくは同時に、複数のダイパッド部と放熱板とを接合している。各ダイパッド部を放熱板に対し接合する際、比較的細いピンによって各ダイパッド部を放熱板に対し押さえつける。ダイパッド部の一箇所のみをピンで押さえつけると、ダイパッド部の一箇所のみに力が加わるため、ダイパッド部が放熱板に対し傾くおそれがある。また、ピンが無いと封止樹脂を形成する際、樹脂注入時にダイパッド部がばたつくことで、全てのワイヤが切れてしまうなどの不具合が生じうる。このような不具合を回避するためにも、ピンでダイパッド部を固定しておく必要がある。ダイパッド部が放熱板に対し傾くことを防止するためには、ダイパッド部の複数箇所をピンで押さえつける必要がある。ダイパッド部の複数箇所をピンで押さえつけるためには、ピンで押さえつけるためのスペースをダイパッド部に設けなければならない。これは、半導体装置の小型化の妨げとなる。
また、上記半導体装置においては、ダイパッド部と放熱板との離間寸法は、ある値に予め決められている。各ダイパッド部と放熱板との離間寸法がいずれも予め決められた値となるように、複数のダイパッド部ごとに放熱板に対する位置決めをすることは、高度な技術を必要とし、簡単ではない。
従来から、種々の半導体装置が知られている。種々の半導体装置の一つとしてＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称されるものがある。このような半導体装置は、複数の半導体チップと、複数のダイパッド部と、複数の端子と、放熱板と、接合層と、封止樹脂と、を備える。複数の半導体チップは複数のダイパッド部にそれぞれ配置されている。各ダイパッド部は、接合層を介して放熱板に接合されている。封止樹脂は、複数の半導体チップと複数のダイパッド部と放熱板と接合層とを覆っている。複数の端子はそれぞれ、ダイパッド部につながっており、封止樹脂から突出している。複数の端子は互いに並列されている。
半導体装置が使用される際、各端子間には大きな電位差が生じる。また、半導体装置が使用される際に互いに隣接する端子どうしの間の空間において絶縁破壊が生じ当該空間に電流が流れることを、防止する必要がある。そのため、互いに隣接する端子間の耐電圧を大きく確保する必要がある。たとえば、特許文献２に記載の半導体装置では、各端子に絶縁性のチューブをはめ込むことにより、各端子間の耐電圧の向上を図っている。しかしながら、特許文献１に記載の半導体装置では、各端子の先端は絶縁性のチューブに覆われていない。各端子の先端が絶縁性のチューブに覆われていないと、各端子の先端どうしの間の空間において絶縁破壊が生じ当該空間に電流が流れるおそれがある。そのため、各端子の先端どうしの間隔をある程度大きく確保する必要がある。このことは、半導体装置の小型化を図るうえで好ましくない。
従来から、種々の半導体装置が知られている。種々の半導体装置の一つとしてＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称されるものがある。このような半導体装置は、複数の半導体チップと、複数のダイパッド部と、複数の端子と、放熱板と、接合層と、封止樹脂と、を備える。複数の半導体チップは複数のダイパッド部にそれぞれ配置されている。各ダイパッド部は、接合層を介して放熱板に接合されている。封止樹脂は、複数の半導体チップと複数のダイパッド部と放熱板と接合層とを覆っている。複数の端子はそれぞれ、ダイパッド部につながっており、封止樹脂から突出している。複数の端子は互いに並列されている。このような半導体装置に関して、特許文献２に記載されている。
半導体装置が実装された状態において、半導体装置における放熱板に、熱伝導率の大きい放熱部材が当接される。従来から、半導体装置の半導体チップにて発生した熱を放熱部材へより速やかに伝える方法の開発が求められている。
従来から、種々の半導体装置が知られている。半導体装置については、たとえば、特許文献３に記載されている。同文献に記載の半導体装置は、複数の半導体チップと、ダイパッドと、モールド樹脂と、を備える。複数の半導体チップは、ダイパッドに配置されている。モールド樹脂は、複数の半導体チップおよびダイパッドを覆っている。このような半導体装置においては、複数の半導体チップは、ダイパッドにおける同一面に配置されている。そのため、ダイパッドにおいて各半導体チップを配置できる位置は、他の半導体チップの配置される位置に制約される。たとえば、複数の半導体チップを、ダイパッド部の厚さ方向視において互いにある程度離間させた状態で、配置する必要がある。このような半導体装置を小型化するうえでは、いまだ改善の余地がある。
図９５は、従来の半導体装置の一例を示している（たとえば、特許文献４参照）。同図に示された半導体装置９００は、金属製のアイランド９０１に搭載された半導体素子９０４を備えている。アイランド９０１からは、リード９０２が延びている。半導体素子９０４は、ワイヤ９０５を介してリード９０３に接続されている。半導体素子９０４、アイランド９０１それぞれの全体と、リード９０２，９０３の一部ずつとは、封止樹脂９０６によって覆われている。半導体装置９００は、図示しない回路基板に実装されることにより、半導体素子９０４の機能に応じた役割を果たす。
近年、入力された電流を所望の仕様の電流に変換して出力する半導体装置として、ＩＰＭ（Intelligent Power Module）が、普及し始めている。半導体装置９００がＩＰＭとして構成される場合、半導体素子９０４として、パワーＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などの制御素子と、この制御素子を駆動制御するためのドライバ素子を内蔵する。上記制御素子は、通電による発熱が顕著であるため、半導体装置９００の放熱性能を高める必要がある。また、上記制御素子と上記ドライバ素子とのレイアウトが適切でないと、半導体装置９００のサイズが不当に大きくなってしまう。
従来から、半導体素子を樹脂モールドした半導体装置が広く用いられている（たとえば、特許文献３参照）。図１２３にはこのような半導体装置の一例を示している。図１２３に示す半導体装置９０は、１対の端子リード９１，９２、半導体素子９３、絶縁性の樹脂シート９４、金属からなる金属部材９５、ワイヤ９６、および、これらを保護する封止樹脂９７を備えている。端子リード９１は、たとえば銅からなるリードフレームを加工して形成されており、ダイパッド９１１を備えている。半導体素子９３はダイパッド９１１の表面に設置されており、ワイヤ９６を介して端子リード９１，９２に導通している。端子リード９１，９２に通電させることで、半導体素子９３は駆動する。この際、半導体素子９３は発熱する。金属部材９５は、半導体素子９３が発する熱を効率よく外部に放出するために設けられている。樹脂シート９４はダイパッド９１１の裏面と金属部材９５の表面とを固着している。樹脂シート９４は、熱伝導性を向上させるためのフィラーを含むエポキシ樹脂からなる。
樹脂シート９４を用いてダイパッド９１１と金属部材９５とを固定する際には、たとえば高温環境下でプレスを行う。このような製造方法によれば樹脂シート９４には厚み方向に圧力が加えられることになる。このとき、圧力が偏ったりすると、図１２４に示すように、樹脂シート９４が意図せぬ形状に変形してしまうことが起こりえる。図１２４に示す例では、圧力によりダイパッド９１１も変形しており、金属部材９５と接触してしまっている。ダイパッド９１１は端子リード９１と導通しており、ダイパッド９１１と金属部材９５とが接触していると半導体装置９０を回路に組み込んだ際に意図しない電気経路が形成されてしまうことが起こりえる。
図１２４に示す状態に至らずとも、樹脂シート９４の厚みが低下した場合には、金属部材９５とダイパッド９１１との間の絶縁性を保ちにくくなり、半導体装置９０の耐電圧性を確保できなくなることもある。また、さらに、樹脂シート９４内に含まれるフィラーが圧力により偏在してしまい、樹脂シート９４の放熱性に位置によって差異が生じることもある。
上述したように、金属部材９５を設けることは半導体装置９０の放熱性能を高める上で有意義である一方、装置の信頼性を損なう可能性があった。
特開２００９−１０５３８９号公報 特開平１１−３６９５９号公報 特開２００５−１２３４９５号公報 特開２００８−１６６６２１号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることができ、且つ、放熱板に対する複数のダイパッド部の位置決めを簡単に行える半導体装置の製造方法を提供することをその主たる課題とする。
本発明のバリエーションにかかる発明は、上記した事情のもとで考え出されたものであって、小型化を図るのに適する半導体装置、半導体装置の製造方法、および半導体装置の実装構造を提供することをその課題とする。
本発明のバリエーションにかかる発明は、上記した事情のもとで考え出されたものであって、半導体チップにて発生した熱を放熱部材へより速やかに伝えることのできる半導体装置の実装構造を提供することをその課題とする。
本発明のバリエーションにかかる発明は、上記した事情のもとで考え出されたものであって、平面視において小型化を図ることができる半導体装置を提供することをその主たる課題とする。
本発明のバリエーションにかかる発明は、上記した事情のもとで考え出されたものであって、放熱性能を高めつつ小型化を図ることが可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本発明のバリエーションにかかる発明は、上記した事情のもとで考え出されたものであって、放熱性能の向上を図りつつ信頼性の向上も図ることが可能な半導体装置およびその製造方法を提供することをその課題とする。
本発明の第１の側面によると、複数のダイパッド部を含むリードフレームと、複数の半導体チップとを用意し、上記各半導体チップを上記複数のダイパッド部のいずれか一つに配置し、上記複数のダイパッド部および上記複数の半導体チップを覆う封止樹脂を形成し、上記封止樹脂を形成した後に、接着層を挟んで上記複数のダイパッド部に対し放熱板を押し付けることにより、上記複数のダイパッド部に上記放熱板を接合する、各工程を備える、半導体装置の製造方法が提供される。
このような構成によると、使用するピンの本数を減らせるので、製品ごとのモールド設計を必要とせず、金型の共用も可能になり、コスト削減を図ることができる。
好ましくは、上記封止樹脂を形成する工程においては、上記複数のダイパッド部を露出させる凹部を上記封止樹脂に形成し、上記放熱板を接合する工程においては、上記放熱板を上記凹部にはめ込む。
好ましくは、上記接着層および上記放熱板のいずれか一方は、絶縁性を有する。
好ましくは、上記封止樹脂を形成する工程の後であり且つ上記放熱板を接合する工程の前に、上記複数のダイパッド部に対しブラスト処理を施す工程を更に備える。
本発明の第２の側面によると、複数のダイパッド部と、上記複数のダイパッド部のいずれか一つに各々が配置された複数の半導体チップと、上記複数のダイパッド部のいずれをも露出させる凹部が形成され、且つ、上記複数のダイパッド部および上記複数の半導体チップを覆う封止樹脂と、上記凹部に配置された放熱板と、複数の第１部位を含む中間層と、を備え、上記各第１部位は、上記複数のダイパッド部のうちのいずれか一つのダイパッド部と上記放熱板とを接合し且つ当該一つのダイパッド部と上記放熱板との間に介在し、上記凹部は、上記放熱板から離間する凹部側面を有する、半導体装置が提供される。
好ましくは、上記放熱板および上記第１部位のいずれか一方は、絶縁性を有する。
好ましくは、上記各ダイパッド部は、上記複数の第１部位のいずれかが接する凹凸面を有する。
好ましくは、上記凹部は、凹部底面を有し、上記複数のダイパッド部は、上記凹部底面から露出している。
好ましくは、上記凹部底面は、凹凸面である。
好ましくは、上記中間層は、上記凹部側面と上記放熱板との間に介在する絶縁部位を有する。
好ましくは、上記中間層は、上記複数の第１部位につながる第２部位を有し、上記放熱板は、導体よりなり、上記各第１部位および上記第２部位はいずれも、互いに同一の絶縁材料よりなる。
好ましくは、上記各第１部位および上記第２部位に混入されたフィラーを更に備える。
好ましくは、上記導体は、アルミニウム、銅、もしくは鉄である。
好ましくは、上記絶縁材料は、熱可塑性樹脂である。
好ましくは、上記放熱板は、セラミックよりなり、上記複数の第１部位は互いに離間し且つ導体よりなる。
好ましくは、上記セラミックは、アルミナ、チッ化アルミニウム、もしくはチッ化ケイ素である。
好ましくは、上記導体は、銀、金、もしくは銅である。
好ましくは、上記封止樹脂は、樹脂底面を有し、上記凹部は上記樹脂底面から凹み、上記放熱板は、上記樹脂底面から突出している部位を有する。
好ましくは、上記封止樹脂は、上記凹部底面から起立する複数の棒状部を含み、上記各棒状部は上記放熱板と上記凹部側面との間に位置する。
好ましくは、上記封止樹脂は、上記凹部底面から隆起する隆起部を含み、上記隆起部は、上記放熱板に当接している。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の１Ａ実施形態にかかる半導体装置の実装構造の断面図である。 本発明の１Ａ実施形態にかかる半導体装置を説明するための透過平面図である。 本発明の１Ａ実施形態にかかる半導体装置のリードを折り曲げる前の底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図４の領域Ｖの部分拡大図である。 本発明の１Ａ実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図６に続く工程を示す断面図である。 図７に続く工程を示す断面図である。 図８に続く工程を示す断面図である。 本発明の２Ａ実施形態にかかる半導体装置の底面図である。 図１０のＸＩ−ＸＩ線に沿う断面図である。 本発明の２Ａ実施形態にかかる半導体装置の製造工程の一工程を示す断面図である。 本発明の２Ａ実施形態の変形例にかかる半導体装置の断面図である。 本発明の２Ａ実施形態の変形例にかかる半導体装置の製造工程の一工程を示す断面図である。 本発明の３Ａ実施形態にかかる半導体装置の断面図である。 本発明の４Ａ実施形態にかかる半導体装置の底面図である。 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 本発明の４Ａ実施形態の変形例にかかる半導体装置の底面図である。 本発明の５Ａ実施形態にかかる半導体装置の断面図である。 １Ｂ実施形態にかかる半導体装置の平面図（一部省略、一部透視化）である。 １Ｂ実施形態にかかる半導体装置の正面図である。 １Ｂ実施形態にかかる半導体装置の底面図である。 図２０のＸＸＩＩＩ−ＸＸＸＩＩＩ線に沿う断面図である。 図２３の部分拡大図である。 図２４のＸＸＶ−ＸＸＶ線に沿う断面図である。 図２５のＸＸＶＩ−ＸＸＶＩ線に沿う断面図である。 図２０のＸＸＶＩＩ−ＸＸＶＩＩ線に沿う断面図である。 図２７の領域ＸＸＶＩＩＩの部分拡大図である。 １Ｂ実施形態にかかる半導体装置における半導体チップのうちの一つが構成する回路図である。 １Ｂ実施形態にかかる半導体装置の製造方法における一工程を示す平面図である。 １Ｂ実施形態にかかる半導体装置の製造方法における一工程を示す断面図である。 図３１に続く工程を示す断面図である。 図３２に続く工程を示す断面図である。 図３３に続く工程を示す平面図である。 １Ｂ実施形態にかかる半導体装置の実装構造の断面図である。 １Ｂ実施形態にかかる半導体装置の実装構造の断面図である。 １Ｂ実施形態にかかる半導体装置の実装構造の平面図である。 １Ｂ実施形態にかかる半導体装置の実装構造の部分拡大断面図である。 １Ｂ実施形態にかかる半導体装置を実装基板に実装する一工程を示す断面図である。 図３９に続く工程を示す断面図である。 １Ｂ実施形態の変形例にかかる半導体装置の断面図である。 図４１の部分拡大断面図である。 １Ｂ実施形態の変形例にかかる半導体装置の部分拡大平面図である。 １Ｂ実施形態の変形例にかかる半導体装置の実装構造の断面図である。 １Ｂ実施形態の変形例にかかる半導体装置の実装構造の部分拡大断面図である。 ２Ｂ実施形態にかかる半導体装置の底面図である。 図４６のＸＬＶＩＩ−ＸＬＶＩＩ線に沿う断面図である。 ２Ｂ実施形態にかかる半導体装置の一工程を示す断面図である。 ２Ｂ実施形態の変形例にかかる半導体装置の断面図である。 ２Ｂ実施形態の変形例にかかる半導体装置の製造工程の一工程を示す断面図である。 ３Ｂ実施形態にかかる半導体装置の断面図である。 ４Ｂ実施形態にかかる半導体装置の底面図である。 図５２のＬＩＩＩ−ＬＩＩＩ線に沿う断面図である。 ４Ｂ実施形態の変形例にかかる半導体装置の底面図である。 ５Ｂ実施形態にかかる半導体装置の断面図である。 １Ｃ実施形態にかかる半導体装置の実装構造の断面図である。 １Ｃ実施形態にかかる半導体装置の平面図である。 １Ｃ実施形態にかかる半導体装置の平面図（一部省略）である。 １Ｃ実施形態にかかる半導体装置の底面図である。 １Ｃ実施形態にかかる半導体装置の底面図（一部省略）である。 図５８のＬＸＩ−ＬＸＩ線に沿う断面図である。 図５８のＬＸＩＩ−ＬＸＩＩ線に沿う断面図である。 １Ｃ実施形態にかかる半導体装置の製造方法の一工程を示す平面図である。 図６３のＬＸＩＶ−ＬＸＩＶ線に沿う断面図である。 図６４に続く一工程を示す断面図である。 図６５に続く一工程を示す断面図である。 図６６に続く一工程を示す断面図である。 図６７に続く一工程を示す断面図である。 図６８に続く一工程を示す断面図である。 ２Ｃ実施形態にかかる半導体装置の断面図である。 ２Ｃ実施形態にかかる半導体装置の断面図である。 ２Ｃ実施形態にかかる半導体装置の製造方法の一工程を示す断面図である。 図７２に続く一工程を示す断面図である。 図７３に続く一工程を示す断面図である。 図７４に続く一工程を示す断面図である。 １Ｄ実施形態にかかる半導体装置の製造方法に用いる第１リードフレームを示す平面図である。 図７６の第１リードフレームを示す側面図である。 図７６の第１リードフレームを示す側面図である。 １Ｄ実施形態にかかる半導体装置の製造方法に用いる第２リードフレームを示す平面図である。 図７９の第２リードフレームを示す側面図である。 図７９の第２リードフレームを示す側面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第１リードフレームに第１放熱板を接合した状態を示す平面図である。 図８２の第１リードフレームおよび第１放熱板を示す側面図である。 図８２の第１リードフレームおよび第１放熱板を示す側面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第２リードフレームに第２放熱板を接合した状態を示す平面図である。 図８５の第２リードフレームおよび第２放熱板を示す側面図である。 図８５の第２リードフレームおよび第２放熱板を示す側面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第１リードフレームに第１制御素子および第２ドライバ素子を搭載した状態を示す平面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第２リードフレームに第２制御素子および第１ドライバ素子を搭載した状態を示す平面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第１および第２リードフレームを接合する工程を示す平面図である。 １Ｄ実施形態にかかる半導体装置の製造方法において、第１および第２リードフレームを接合した状態を示す平面図である。 １Ｄ実施形態にかかる半導体装置を示す平面図である。 図９２のＸＣＩＩＩ−ＸＣＩＩＩ線に沿う断面図である。 図９２のＸＣＩＶ−ＸＣＩＶ線に沿う断面図である。 従来の半導体装置の一例を示す断面図である。 １Ｅ実施形態に基づく半導体装置を示す斜視図である。 図９６に示す半導体装置の内部構造を示す平面図である。 図９７のＸＣＶＩＩＩ−ＸＣＶＩＩＩ線に沿う断面図である。 図９７に示すスペーサの一方を示す平面図である。 図９７に示すスペーサの他方を示す平面図である。 図９６に示す半導体装置の製造方法の一例において、リードを形成した状態を示す平面図である。 図９６に示す半導体装置の製造方法の一例において、半導体素子を設置する工程を示す要部断面図である。 図９６に示す半導体装置の製造方法の一例において、ワイヤを形成する工程を示す要部平面図である。 図９６に示す半導体装置の製造方法の一例において、スペーサの一方を製造する工程を示す図である。 図９６に示す半導体装置の製造方法の一例において、スペーサに金属部材を取り付けた状態を示す平面図である。 図９６に示す半導体装置の製造方法の一例において、スペーサをダイパッドに取り付けた状態を示す要部断面図である。 図９６に示す半導体装置の製造方法の一例において、封止樹脂を形成する工程を示す要部断面図である。 図９６に示す半導体装置の使用例を示す断面図である。 図９９に示すスペーサの別の例を示す平面図である。 ２Ｅ実施形態に基づく半導体装置を示す断面図である。 図１１０に示す半導体装置の製造方法の一例を示す要部断面図である。 図１１１に示す工程で製造された封止樹脂を示す図である。 図１１０に示す半導体装置の製造方法の一例において、封止樹脂に金属部材およびスペーサを嵌め込む工程を示す図である。 ３Ｅ実施形態に基づく半導体装置を示す断面図である。 図１１４に示す半導体装置の使用例を示す断面図である。 ４Ｅ実施形態に基づく半導体装置を示す断面図である。 図１１６に示す半導体装置の要部拡大図である。 ５Ｅ実施形態に基づく半導体装置を示す要部断面図である。 ６Ｅ実施形態に基づく半導体装置を示す断面図である。 図１１９に示す半導体装置の使用例を示す断面図である。 図１１９に示す半導体装置の使用例における要部拡大図である。 ７Ｅ実施形態に基づく半導体装置を示す要部断面図である。 従来の半導体装置の一例を示す断面図である。 従来の半導体装置における不具合の一例を示す断面図である。
以下、本発明の実施の形態につき、図面を参照して具体的に説明する。
＜１Ａ実施形態＞
図１〜図９を用いて、本発明の１Ａ実施形態について説明する。
図１は、本実施形態にかかる半導体装置の実装構造の断面図である。
図１に示す半導体装置の実装構造８０１Ａは、半導体装置１０１Ａと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ａは、基板８０７に実装されている。本実施形態において半導体装置１０１Ａは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ａは、たとえば、エアーコンディショナーやモータ制御機器などの用途に用いられる。
図２は、本実施形態にかかる半導体装置を説明するための透過平面図である。図３は、本実施形態にかかる半導体装置のリード３２等を折り曲げる前の底面図である。図４は、図２のＩＶ−ＩＶ線に沿う断面図である。図５は、図４の領域Ｖの部分拡大図である。なお、図１は、図２のＩ−Ｉ線に沿う断面に相当する。図４においては理解の便宜上、各構成を模式化して示している。
これらの図に示す半導体装置１０１Ａは、複数の電極１〜３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、中間層５と、放熱板６と、封止樹脂７と、ワイヤ８と、を備える。図２においては、放熱板６を点線で示し、封止樹脂７を仮想線で示している。
封止樹脂７は、複数の電極１〜３と、半導体チップ４１，４２と、受動部品チップ４３と、を覆っている。封止樹脂７は、たとえば、黒色のエポキシ樹脂よりなる。図３、図４に示すように、封止樹脂７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
封止樹脂７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１および凹部側面７５２を有する。凹部底面７５１はｘｙ平面に沿う形状である。図５に示すように、本実施形態において、凹部底面７５１は微細な凹凸形状が形成された凹凸面である。封止樹脂７に対しブラスト処理（後述）を施すことにより、凹部底面７５１は凹凸面になる。凹部底面７５１の算術平均粗さＲａは、たとえば、０．１μｍ〜１μｍである。
図４に示すように、凹部側面７５２は、凹部底面７５１および樹脂底面７２につながる。凹部側面７５２は、方向ｚに対し傾斜するテーパ状である。凹部側面７５２は、方向ｚ２にいくにつれ、ｘｙ平面視において凹部底面７５１から遠ざかるように、方向ｚに対し傾斜している。
図２に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、たとえば、ＩＧＢＴ，ＭＯＳ，ダイオードなどのパワーチップである。半導体チップ４２は、コントロールＩＣなどのＬＳＩチップである。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図２〜４に示す電極１〜３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。
複数（本実施形態では４つ）の電極１はそれぞれ、ダイパッド部１１（図１、図２、図４参照）と、接続部１２（図１、図２参照）と、ワイヤボンディング部１３（図１、図２参照）と、リード１４（図１〜図３参照）と、を含む。複数の電極１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図４に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１はたとえばハンダよりなる。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、第１面１１１と第２面１１２とを有する。第１面１１１は方向ｚ１を向き、第２面１１２は方向ｚ２を向く。すなわち第１面１１１および第２面１１２は互いに反対側を向く。第１面１１１には、半導体チップ４１が配置されている。第１面１１１と半導体チップ４１との間には接合層９９１が介在している。図５に示すように、本実施形態において、第２面１１２は、微細な凹凸形状が形成された凹凸面である。ダイパッド部１１に対しブラスト処理（後述）を施すことにより、第２面１１２は凹凸面になる。
図２に示すように、各接続部１２は、ダイパッド部１１とワイヤボディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図１に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図１、図２に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。リード１４は、ワイヤボンディング部１３につながる。各リード１４は方向ｙに沿って延びる。リード１４は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にてリード１４は挿入実装用のものである。図１に示すように、半導体装置１０１Ａの基板８０７への実装時において、リード１４は折れ曲げられ、孔８０９に挿入される。リード１４を基板８０７に固定するために、孔８０９にハンダ８１０が充填されている。
図２に示すように、複数（本実施形態では３つ）の電極２はそれぞれ、ワイヤボンディング部２３と、リード２４と、を含む。複数の電極２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。リード２４は、ワイヤボンディング部２３につながる。各リード２４は方向ｙに沿って延びる。リード２４は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にてリード２４は挿入実装用のものである。図示しないが、リード１４と同様に、半導体装置１０１Ａの基板８０７への実装時においてリード２４は孔８０９に挿入される。
図１、図２に示す電極３は、複数のダイパッド部３１と、複数のリード３２とを含む。ダイパッド部３１およびリード３２はいずれも、方向ｚにおいて同じ位置に配置されている。各ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。ダイパッド部３１と半導体チップ４２との間、および、ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。
各リード３２は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にてリード３２は挿入実装用のものである。図１に示すように、半導体装置１０１Ａの基板８０７への実装時においてリード３２は孔８０９に挿入される。リード１４に関して述べたように、リード３２を基板８０７に固定するために、孔８０９にハンダ８１０が充填されている。一のリード３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一のリード３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。
図４に示すように、放熱板６は、封止樹脂７における凹部７５に配置されている。本実施形態において、放熱板６は、ｘｙ平面に沿う板状である。放熱板６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ａの外部に放出するために、設けられている。半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ａの外部に放出するには、放熱板６を構成する材料の熱伝導率は大きければ大きいほど良い。好ましくは、放熱板６は、封止樹脂７を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。更に好ましくは、放熱板６は、ダイパッド部１１を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。放熱板６は、たとえば、アルミニウム、銅、もしくは、鉄などの導体よりなる。なお、放熱板６は、アルミニウムに銀メッキがされたものであってもよい。図２に示すように、放熱板６は、ｘｙ平面視において、各ダイパッド部１１の全体に重なる。
図３、図４に示すように、放熱板６は第１面６１と第２面６２と側面６３とを有する。第１面６１は方向ｚ１を向く。第１面６１は、ｘｙ平面視において、各ダイパッド部１１の第２面１１２と、凹部底面７５１とに重なる。第２面６２は第１面６１の向く方向とは反対方向である方向ｚ２を向く。第２面６２は封止樹脂７の樹脂底面７２から露出している。本実施形態にて第２面６２は、樹脂底面７２と面一である。側面６３は、放熱板６の厚さ方向である方向ｚに垂直である方向を向く。側面６３は凹部側面７５２から離間している。すなわち、凹部側面７５２は放熱板６から離間している。これは、後述するように、封止樹脂７を形成後凹部７５に放熱板６をはめ込めるようにするためである。図１に示すように、半導体装置１０１Ａの使用時にて放熱板６は、放熱部材８０８に当接させられる。
図３、図４に示す中間層５は、放熱板６と封止樹脂７との間に介在する。中間層５は放熱板６を封止樹脂７に対し接着している。より具体的には、中間層５は、複数の第１部位５１と、第２部位５２と、絶縁部位５３とを含む。
放熱板６および第１部位５１のいずれか一方は、絶縁性を有する。複数のダイパッド部１１どうしが導通することを防止するためである。本実施形態では、第１部位５１が絶縁性を有する。複数の第１部位５１と第２部位５２と絶縁部位５３とは互いに同一の絶縁材料よりなる。このような材料としては、たとえば、エポキシなどの樹脂が挙げられる。当該絶縁材料は熱可塑性樹脂であることが好ましい。複数の第１部位５１と第２部位５２と絶縁部位５３（すなわち中間層５）は、絶縁樹脂シートや絶縁樹脂ペーストから形成されたものである。複数の第１部位５１と第２部位５２と絶縁部位５３とは一体となっている。各第１部位５１は、複数のダイパッド部１１のうちのいずれか一つのダイパッド部１１と放熱板６とを接合し且つ当該一つのダイパッド部１１と放熱板６との間に介在する。各第１部位５１は、ダイパッド部１１の第２面１１２と、放熱板６の第１面６１とに接している。第２部位５２は、凹部底面７５１と放熱板６とを接合し且つ凹部底面７５１と放熱板６との間に介在する。第２部位５２は、凹部底面７５１と放熱板６の第１面６１とに接している。第２部位５２は、複数の第１部位５１につながる。絶縁部位５３は、凹部側面７５２と放熱板６とを接合し且つ凹部側面７５２と放熱板６との間に介在する。絶縁部位５３は方向ｚ２側に露出している。絶縁部位５３は、凹部側面７５２と放熱板６の側面６３とに接している。
図４に示すように、各第１部位５１、第２部位５２、絶縁部位５３には、フィラー８５５が混入されていてもよい。フィラー８５５を構成する材料の熱伝導率は、中間層５を構成する材料の熱伝導率よりも大きい。これにより、ダイパッド部１１から放熱板６に効率よく熱を伝えることができる。フィラー８５５を構成する材料としては、たとえば、アルミナ、チッカナイトライド、およびボロンナイトライドが挙げられる。
次に、半導体装置１０１Ａの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図６に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３とを用意する。次に、同図に示すように、接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２および受動部品チップ４３を、接合層（図示略）を介して、複数のダイパッド部３１のいずれか一つに配置する。次に、同図に示すように、ワイヤ８を各半導体チップ４１，４２等にボンディングする。
次に、図７、図８に示すように、封止樹脂７を形成する。図７に示すように、封止樹脂７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図８に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂７を形成できる。封止樹脂７を形成する工程においては、複数のダイパッド部１１を露出させる凹部７５を封止樹脂７に形成する。樹脂硬化後に金型８８１を封止樹脂７から抜けやすくするために、凹部７５における凹部側面７５２は上述のようなテーパ状となっている。
封止樹脂７を形成した後は、ダイパッド部１１を覆う薄い樹脂バリが形成されることがある。この樹脂バリを除去するために複数のダイパッド部１１に対してブラスト処理を施す（図示略）。ブラスト処理とは、珪砂等のような非金属粒や金属粒を高速度で噴きつけ、表面を粗化する方法である。これにより、各ダイパッド部１１の第２面１１２および封止樹脂７の凹部底面７５１は、図５に示したように、微細な凹凸形状が形成された凹凸面となる。
次に、図９に示すように、封止樹脂７の凹部７５に放熱板６をはめ込む。封止樹脂７に凹部７５が形成されているのは、各ダイパッド部１１に対する放熱板６の位置決めを容易にできる点において好ましい。封止樹脂７の凹部７５に放熱板６をはめ込んだ後、接着層としての樹脂シート８６２を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。放熱板６を複数のダイパッド部１１に対し押し付ける際には、ヒータ上に封止樹脂７ごと配置して、プレスする。樹脂シート８６２を加熱する。本実施形態では、樹脂シート８６２は熱可塑性の材料よりなる。そのため、放熱板６を複数のダイパッド部１１に対し押し付ける際には樹脂シート８６２が軟化する。そしてこの軟化した樹脂シート８６２が放熱板６の側面６３側に押し出されつつ、放熱板６が封止樹脂７の凹部７５に収容される。樹脂シート８６２はその後硬化し、上述の中間層５になる。このようにして、放熱板６を複数のダイパッド部１１に対し接合する。図４に示したフィラー８５５が中間層５に混入されている製品を得るためには、樹脂シート８６２にフィラー８５５が混入されているものを用いるとよい。接着層として樹脂シート８６２を用いずに樹脂ペーストを用いても良い。
次に、図６に示したリードフレーム３００を適宜切断することにより、図２等に示した半導体装置１０１Ａが製造される。
次に、本実施形態の作用効果について説明する。
本実施形態においては、封止樹脂７を形成した後に、接着層としての樹脂シート８６２を挟んで複数のダイパッド部１１に対し放熱板６を押し付けることにより、複数のダイパッド部１１に放熱板６を接合する。このような構成によると、複数のダイパッド部１１に対し放熱板６を接合する際には、複数の半導体チップ４１が封止樹脂７に覆われている。そのため、図９に示したように、複数のダイパッド部１１に対し放熱板６を押さえつける際には、複数のダイパッド部１１と複数の半導体チップ４１とを覆う封止樹脂７に放熱板６を押さえつければよい。よって、各ダイパッド部１１を、従来技術にかかる半導体装置の製造方法にて用いられていたピンで押さえつける必要がない。そうすると、各ダイパッド部１１にピンを押さえつけるためのスペースを設ける必要がない。その結果、各ダイパッド部１１の小型化を図ることができる。各ダイパッド部１１の小型化は、半導体装置の小型化を図るのに適する。
本実施形態においては、放熱板６の接合は封止樹脂７を形成した後になされるため、複数のダイパッド部１１に対し放熱板６を接合する際には、各ダイパッド部１１は封止樹脂７に覆われている。各ダイパッド部１１が封止樹脂７に覆われていることは、封止樹脂７によって複数のダイパッド部１１どうしが固定されていることを意味する。そのため、複数のダイパッド部１１ごとに放熱板６に対する位置決めをする必要がない。よって、複数のダイパッド部１１ごとに放熱板６に対する位置決めを、簡単に行うことができる。すなわち、複数のダイパッド部１１ごとの放熱板６からの離間寸法を、簡単な方法で、均一にすることができる。
また、ピンを用いて放熱板６と複数のダイパッド部１１とを接合するとき、金型８８１にピンを挿通させるピン用穴を形成しておかなければならない場合がある。また、半導体装置の外郭形状が同一であっても、半導体装置の内部のダイパッド部１１の位置が異なれば、金型８８１にてピン用穴を形成すべき位置も異なることとなる。しかしながら、本実施形態においてはピンを用いない。そのため、半導体装置の外郭形状が同一であれば、半導体装置の内部のダイパッド部１１の位置が異なったとしても、互いに同一の金型８８１を用いて封止樹脂７を形成することができる。これは、半導体装置の製造の効率化に適する。
本実施形態においては、封止樹脂７を形成する工程の後であり且つ放熱板６を接合する工程の前に、複数のダイパッド部１１に対しブラスト処理を施す。これにより、各ダイパッド部１１の第２面１１２は、微細な凹凸形状が形成された凹凸面となる。また、第２面１１２には第１部位５１が接する。このような構成によると、第２面１１２と第１部位５１との接触面積を大きくすることができる。これにより、第２面１１２と第１部位５１とをより強く接合することができる。したがって、第１部位５１に接する放熱板６が封止樹脂７から脱落することを防止することができる。
本実施形態においては、第１部位５１は絶縁材料よりなる。絶縁材料の代表たる絶縁樹脂は、導体よりなるダイパッド部１１の第２面１１２と接合しにくい。第２面１１２が凹凸面である本実施形態にかかる構成は、接合しにくい絶縁材料と導体とを、強く接合できるため、非常に効果的である。
以下に、本発明の他の実施形態を示している。なお、他の実施形態にて用いる図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜２Ａ実施形態＞
次に、本発明の２Ａ実施形態について説明する。
図１０は、本実施形態にかかる半導体装置の底面図である。図１１は、図１０のＸＩ−ＸＩ線に沿う断面図である。
これらの図に示す半導体装置１０２Ａにおける中間層５および放熱板６以外の構成は、半導体装置１０１Ａにおける構成と同様であるから、説明を省略する。
半導体装置１０２Ａにおいては、放熱板６は、封止樹脂７における凹部７５に配置されている。放熱板６は、ｘｙ平面に沿う板状である。放熱板６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０２Ａの外部に放出するために、設けられている。本実施形態において放熱板６は絶縁性を有する。放熱板６を構成する絶縁材料としては、たとえば、アルミナ、チッ化アルミニウム、もしくはチッ化ケイ素などのセラミックが挙げられる。１Ａ実施形態と同様に、放熱板６は、ｘｙ平面視において、各ダイパッド部１１の全体に重なる。
放熱板６は第１面６１と第２面６２と側面６３とを有する。第１面６１、第２面６２および側面６３は、半導体装置１０１Ａと同様であるから、説明を省略する。
中間層５は、放熱板６と封止樹脂７との間に介在する。中間層５は、複数の第１部位５４と、絶縁部位５５とを含む。
本実施形態においては、各第１部位５４は導体よりなる。このような導体としては、たとえば、銀、金、もしくは銅が挙げられる。各第１部位５４は金属ペーストから形成されたものである。各第１部位５４は、複数のダイパッド部１１のうちのいずれか一つのダイパッド部１１と放熱板６とを接合し且つ当該一つのダイパッド部１１と放熱板６との間に介在する。各第１部位５４は、ダイパッド部１１の第２面１１２と、放熱板６の第１面６１とに接している。複数の第１部位５４は互いに離間している。ダイパッド部１１どうしが第１部位５４を経由して導通することを防止するためである。
絶縁部位５５は、凹部側面７５２と放熱板６とを接合し且つ凹部側面７５２と放熱板６との間に介在する。絶縁部位５５は方向ｚ２側に露出している。絶縁部位５５は、凹部側面７５２と放熱板６の側面６３とに接している。絶縁部位５５は、たとえばエポキシなどの樹脂よりなる。絶縁部位５５を中間層５が有していなくても良い。
次に、半導体装置１０２Ａの製造方法について説明する。
まず、１Ａ実施形態で述べたのと同様の工程を経ることにより、図８に示す製品を製造する。次に、図１２に示すように、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。金属ペースト８６３はその後硬化し、上述の第１部位５４になる。このようにして、放熱板６を複数のダイパッド部１１に対し接合する。
次に、放熱板６の側面６３と凹部側面７５２との間に樹脂ペーストを充填するなどして、中間層５における絶縁部位５５（図１１参照）を形成する。次に、１Ａ実施形態と同様に、リードフレーム３００を切断することにより、図１１等に示した半導体装置１０２Ａが製造される。
本実施形態においては、封止樹脂７を形成した後に、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し放熱板６を押し付けることにより、複数のダイパッド部１１に放熱板６を接合する。このような構成によっても、１Ａ実施形態で述べたのと同様の理由により、各ダイパッド部１１の小型化は、半導体装置の小型化を図るのに適する。
また、本実施形態によっても、１Ａ実施形態で述べたのと同様の利点を得ることができる。
図１３は、本実施形態の変形例にかかる半導体装置の断面図である。同図に示す半導体装置１０２Ａは、中間層５が、複数の第１部位５４を含むのではなく１つの第１部位５４を含む点において、図１１に示した半導体装置１０２Ａと異なる。本変形例における第１部位５４は、複数のダイパッド部１１に接合している。本変形例にかかる半導体装置１０２Ａを製造するには、図１４に示すように、接着層としての金属ペースト８６３を、複数のダイパッド部１１に塗布する。もしくは、放熱板６の第１面６１の略全体に接着層としての金属ペースト８６３を塗布する。次に、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。金属ペースト８６３はその後硬化し、上述の第１部位５４になる。このような構成によっても、図１１に示した半導体装置１０２Ａに関して述べた利点と同様の利点を得ることができる。
＜３Ａ実施形態＞
次に、本発明の３Ａ実施形態について説明する。
図１５は、本実施形態にかかる半導体装置の断面図である。
同図に示す半導体装置１０３Ａは、放熱板６が樹脂底面７２から突出している部位を有する点において、上述の半導体装置１０１Ａと異なる。すなわち、半導体装置１０３Ａにおいては、放熱板６の第２面６２が樹脂底面７２から突出している。このような構成によると、図１に示した放熱部材８０８が樹脂底面７２に接触しにくいから、放熱板６の第２面６２を放熱部材８０８に当接させやすい。そのため、半導体チップ４１から放熱板６に伝わった熱を、放熱部材８０８に効率よく伝えることができる。なお、半導体装置１０２Ａにおける構成として本実施形態の構成を採用してもよい。
＜４Ａ実施形態＞
次に、本発明の４Ａ実施形態について説明する。
図１６は、本実施形態にかかる半導体装置の底面図である。図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。
同図に示す半導体装置１０４Ａは、封止樹脂７が複数の棒状部７７１を含む点において、上述の半導体装置１０１Ａと異なる。各棒状部７７１は、放熱板６の側面６３と凹部側面７５２との間に介在している。半導体装置１０４Ａでは、方向ｚにおいて、各棒状部７７１の方向ｚ２側の端部、および、放熱板６の第２面６２は、同じ位置に配置されている。このような構成によると、図９で示した板材８７１は、各棒状部７７１に当接する位置に至るまでは、放熱板６を凹部底面７５１側に押しこむ。板材８７１が棒状部７７１に当接したのちは、板材８７１が放熱板６を凹部底面７５１側に押しこまない。すなわち、各棒状部７７１の先端の位置によって、半導体装置１０４Ａにおける放熱板６の位置および姿勢を決定することができる。このような構成は、半導体装置１０４Ａにおいて放熱板６を所望の位置および所望の姿勢に配置するのに好適である。図１８に示すように、各棒状部７７１は、放熱板６の４角にそれぞれ位置していてもよい。
＜５Ａ実施形態＞
次に、本発明の５Ａ実施形態について説明する。
図１９は、本実施形態にかかる半導体装置の断面図である。
同図に示す半導体装置１０５Ａは、封止樹脂７が凹部底面７５１から隆起する隆起部７７２を含み、隆起部７７２は放熱板６に当接している点において、上述の半導体装置１０１Ａと異なる。このような構成によると、放熱板６を複数のダイパッド部１１に対し押さえつけるときに放熱板６が隆起部７７２に当接したのちは、放熱板６のダイパッド部１１に向かう移動は隆起部７７２に規制される。そのため、放熱板６が隆起部７７２に当接したのちは、それ以上放熱板６がダイパッド部１１に近づかない。すなわち、隆起部７７２によって、半導体装置１０５Ａにおける放熱板６の位置および姿勢を決定することができる。このような構成は、半導体装置１０５Ａにおいて放熱板６を所望の位置および所望の姿勢に配置するのに好適である。
本発明は、上述した実施形態に限定されるものではない。本発明の具体的な構成は、種々に設計変更自在である。中間層はコンポジット材であってもよいし、放熱板がコンポジット材であってもよい。
＜１Ｂ実施形態＞
図２０〜図４０を用いて、本発明のバリエーションにかかる発明の１Ｂ実施形態について説明する。
図２０〜図２３に示す半導体装置１０１Ｂは、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。半導体装置１０１Ｂは、挿入実装型の製品である。半導体装置１０１Ｂは、たとえば、エアーコンディショナーやモータ制御機器などの用途に用いられる。半導体装置１０１Ｂは、複数の電極１〜３と、複数の半導体チップ４１，４２と、受動部品チップ４３と、中間層５（図２７参照）と、放熱板６と、封止樹脂７と、ワイヤ８と、絶縁膜４６０と、を備える。図２０においては、放熱板６を点線で示し、封止樹脂７を仮想線で示している。
封止樹脂７は、複数の電極１〜３と、半導体チップ４１，４２と、受動部品チップ４３とを覆っている。封止樹脂７は、たとえば、黒色のエポキシ樹脂よりなる。図２７に示すように、封止樹脂７は、樹脂主面７１と、樹脂底面７２と、樹脂側面７３と、を有する。
樹脂主面７１は、方向ｚ１を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂底面７２は、方向ｚ１とは反対側の方向ｚ２を向き、且つ、ｘｙ平面に沿う平坦な面である。樹脂側面７３は、ｘｙ平面視において半導体チップ４１，４２および受動部品チップ４３を囲む形状である。樹脂側面７３は、樹脂主面７１と樹脂底面７２とにつながる。
封止樹脂７には凹部７５が形成されている。凹部７５は樹脂底面７２から凹む。凹部７５は、凹部底面７５１および凹部側面７５２を有する。凹部底面７５１はｘｙ平面に沿う形状である。図２８に示すように、本実施形態において、凹部底面７５１は微細な凹凸形状が形成された凹凸面である。封止樹脂７に対しブラスト処理（後述）を施すことにより、凹部底面７５１は凹凸面になる。凹部底面７５１の算術平均粗さＲａは、たとえば、０．１μｍ〜１μｍである。
図２７に示すように、凹部側面７５２は、凹部底面７５１および樹脂底面７２につながる。凹部側面７５２は、方向ｚに対し傾斜するテーパ状である。凹部側面７５２は、方向ｚ２にいくにつれ、ｘｙ平面視において凹部底面７５１から遠ざかるように、方向ｚに対し傾斜している。
図２０に示すように、半導体チップ４１，４２および受動部品チップ４３は平面視矩形状を呈する。半導体チップ４１は、パワーチップである。パワーチップである半導体チップ４１は、たとえば、ＭＯＳ，ＩＧＢＴ，ダイオード等である。複数の半導体チップ４１は、ｘｙ平面視において、方向ｘに沿って延びる直線Ｌ８１に沿って配置されている。本実施形態では、複数の半導体チップ４１のうちの左側の３つは、ｘｙ平面視において、短手方向が直線Ｌ８１が延びる方向に一致する長矩形状である。各半導体チップ４１は、ｘｙ平面視において、直線Ｌ８１上に位置する。図２９には、複数の半導体チップ４１のうちの一つが構成する回路図の一例を示している。各半導体チップ４１は、複数の機能素子部４１１，４１２を含む。本実施形態において機能素子部４１１はトランジスタであり、機能素子部４１２はダイオードである。半導体チップ４２は、たとえば、コントロールＩＣなどのＬＳＩチップである。受動部品チップ４３は、たとえば、抵抗もしくはコンデンサなどの受動部品である。
図２０〜図２７に示す電極１〜３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。
複数（本実施形態では４つ）の電極１はそれぞれ、ダイパッド部１１（図２０、図２７参照）と、接続部１２（図２０参照）と、ワイヤボンディング部１３（図２０参照）と、端子１４（図２０参照）と、を含む。複数の電極１は、方向ｘにおいて互いに離間している。
各ダイパッド部１１は、ｘｙ平面に沿う板状である。ダイパッド部１１には半導体チップ４１が配置されている。図２７に示すように、ダイパッド部１１と半導体チップ４１との間には、接合層９９１が介在している。接合層９９１はたとえばハンダよりなる。ハンダは熱伝導率が比較的大きい。接合層９９１としてハンダを用いると、半導体チップ４１からダイパッド部１１に熱を効率よく伝えることができる。複数のダイパッド部１１はいずれも、凹部底面７５１から露出している。
各ダイパッド部１１は、第１面１１１と第２面１１２とを有する。第１面１１１は方向ｚ１を向き、第２面１１２は方向ｚ２を向く。すなわち第１面１１１および第２面１１２は互いに反対側を向く。第１面１１１には、半導体チップ４１が配置されている。第１面１１１と半導体チップ４１との間には接合層９９１が介在している。図２８に示すように、本実施形態において、第２面１１２は、微細な凹凸形状が形成された凹凸面である。ダイパッド部１１に対しブラスト処理（後述）を施すことにより、第２面１１２は凹凸面になる。
図２０に示すように、各接続部１２は、ダイパッド部１１とワイヤボンディング部１３との間に位置し且つダイパッド部１１とワイヤボンディング部１３とにつながる。図２３に示すように、接続部１２は、ｘｙ平面に傾斜する面に沿う形状である。接続部１２は、ダイパッド部１１から離間するにつれ方向ｚ１に向かうようにｘｙ平面に対し傾斜している。
図２０に示す各ワイヤボンディング部１３はｘｙ平面に沿う形状である。一のワイヤボンディング部１３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部１３と一の半導体チップ４１とが導通している。図２３に示すように、各ワイヤボンディング部１３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。
図２０〜図２３に示す端子１４は、ワイヤボンディング部１３につながる。端子１４は、封止樹脂７から露出している。より具体的には、端子１４は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にて端子１４は挿入実装用のものである。図２３、図２４に示すように、各端子１４は、屈曲部１４１を有する。各端子１４は互いに並列されている。なお、図２５に示すように、複数の端子１４のうちの一つを第１端子１４ａとし、複数の端子１４のうちの一つを第２端子１４ｂとしている。第１端子１４ａにおける屈曲部１４１を屈曲部１４１ａとし、第２端子１４ｂにおける屈曲部１４１を屈曲部１４１ｂとしている。第１端子１４ａと第２端子１４ｂとは方向ｘにおいて隣接している。
図２０に示すように、複数（本実施形態では３つ）の電極２はそれぞれ、ワイヤボンディング部２３と、端子２４と、を含む。複数の電極２は、方向ｘにおいて互いに離間している。
各ワイヤボンディング部２３はｘｙ平面に沿う形状である。各ワイヤボンディング部２３は、方向ｚにおいて、ダイパッド部１１よりも方向ｚ１側に位置する。一のワイヤボンディング部２３と一の半導体チップ４１とには、ワイヤ８がボンディングされている。これにより、一のワイヤボンディング部２３と一の半導体チップ４１とが導通している。
端子２４は、ワイヤボンディング部２３につながる。端子２４は、封止樹脂７から露出している。より具体的には、端子２４は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にて端子２４は挿入実装用のものである。各端子２４は互いに並列されている。
図２０に示す電極３は、複数のダイパッド部３１と、複数の端子３２とを含む。ダイパッド部３１および端子３２はいずれも、方向ｚにおいて同じ位置に配置されている。各ダイパッド部３１には、半導体チップ４２もしくは受動部品チップ４３が配置されている。ダイパッド部３１と半導体チップ４２との間、および、ダイパッド部３１と受動部品チップ４３との間には、接合層（図示略）が介在している。
端子３２は、封止樹脂７から露出している。より具体的には、各端子３２は、封止樹脂７の樹脂側面７３から突出する部位を有する。本実施形態にて端子３２は挿入実装用のものである。各端子３２は互いに並列されている。一の端子３２と一の半導体チップ４２とには、ワイヤ８がボンディングされている。これにより、一の端子３２と一の半導体チップ４２とが導通している。また、ワイヤ８は、一の半導体チップ４２と一の受動部品チップ４３とにもボンディングされている。
図２７に示すように、放熱板６は、封止樹脂７における凹部７５に配置されている。本実施形態において、放熱板６は、ｘｙ平面に沿う板状である。放熱板６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｂの外部に放出するために、設けられている。半導体チップ４１にて発生した熱を速やかに半導体装置１０１Ｂの外部に放出するには、放熱板６を構成する材料の熱伝導率は大きければ大きいほど良い。好ましくは、放熱板６は、封止樹脂７を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。更に好ましくは、放熱板６は、ダイパッド部１１を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。放熱板６は、たとえば、アルミニウム、銅、もしくは、鉄などの導体よりなる。なお、放熱板６は、アルミニウムに銀メッキがされたものであってもよい。図２０に示すように、放熱板６は、ｘｙ平面視において、各ダイパッド部１１の全体に重なる。
図２７に示すように、放熱板６は第１面６１と第２面６２と側面６３とを有する。第１面６１は方向ｚ１を向く。第１面６１は、ｘｙ平面視において、各ダイパッド部１１の第２面１１２と、凹部底面７５１とに重なる。第２面６２は第１面６１の向く方向とは反対方向である方向ｚ２を向く。第２面６２は封止樹脂７の樹脂底面７２から露出している。本実施形態にて第２面６２は、樹脂底面７２と面一である。側面６３は、放熱板６の厚さ方向である方向ｚに垂直である方向を向く。側面６３は凹部側面７５２から離間している。すなわち、凹部側面７５２は放熱板６から離間している。これは、後述するように、封止樹脂７を形成後凹部７５に放熱板６をはめ込めるようにするためである。後述するように、半導体装置１０１Ｂの使用時にて放熱板６は、放熱部材８４０に当接させられる。
図２７に示す中間層５は、放熱板６と封止樹脂７との間に介在する。中間層５は放熱板６を封止樹脂７に対し接着している。より具体的には、中間層５は、複数の第１部位５１と、第２部位５２と、絶縁部位５３とを含む。
放熱板６および第１部位５１のいずれか一方は、絶縁性を有する。複数のダイパッド部１１どうしが導通することを防止するためである。本実施形態では、第１部位５１が絶縁性を有する。複数の第１部位５１と第２部位５２と絶縁部位５３とは互いに同一の絶縁材料よりなる。このような材料としては、たとえば、エポキシなどの樹脂が挙げられる。当該絶縁材料は熱可塑性樹脂であることが好ましい。複数の第１部位５１と第２部位５２と絶縁部位５３（すなわち中間層５）は、絶縁樹脂シートや絶縁樹脂ペーストから形成されたものである。複数の第１部位５１と第２部位５２と絶縁部位５３とは一体となっている。各第１部位５１は、複数のダイパッド部１１のうちのいずれか一つのダイパッド部１１と放熱板６とを接合し且つ当該一つのダイパッド部１１と放熱板６との間に介在する。各第１部位５１は、ダイパッド部１１の第２面１１２と、放熱板６の第１面６１とに接している。第２部位５２は、凹部底面７５１と放熱板６とを接合し且つ凹部底面７５１と放熱板６との間に介在する。第２部位５２は、凹部底面７５１と放熱板６の第１面６１とに接している。第２部位５２は、複数の第１部位５１につながる。絶縁部位５３は、凹部側面７５２と放熱板６とを接合し且つ凹部側面７５２と放熱板６との間に介在する。絶縁部位５３は方向ｚ２側に露出している。絶縁部位５３は、凹部側面７５２と放熱板６の側面６３とに接している。
図２７に示すように、各第１部位５１、第２部位５２、絶縁部位５３には、フィラー８５５が混入されていてもよい。フィラー８５５を構成する材料の熱伝導率は、中間層５を構成する材料の熱伝導率よりも大きい。これにより、ダイパッド部１１から放熱板６に効率よく熱を伝えることができる。フィラー８５５を構成する材料としては、たとえば、アルミナ、チッカナイトライド、およびボロンナイトライドが挙げられる。
図２１、図２３に示すように、複数の絶縁膜４６０は端子１４，２４，３２をそれぞれ覆っている（一部図示略）。絶縁膜４６０のうち第１端子１４ａを覆っているものを第１絶縁膜４６０ａとし、絶縁膜４６０のうち第２端子１４ｂを覆っているものを第２絶縁膜４６０ｂとしている。以下では、絶縁膜４６０のうち第１絶縁膜４６０ａ，第２絶縁膜４６０ｂについて説明し、その他の絶縁膜４６０は、第１絶縁膜４６０ａや第２絶縁膜４６０ｂと同様であるから、説明を省略する。
図２４〜図２６に示す各絶縁膜４６０はフラックスよりなる。各絶縁膜４６０は、包囲部４６１，４６２を有する。図２５に示すように、具体的には、第１絶縁膜４６０ａは、包囲部４６１ａ（第１包囲部）と、包囲部４６２ａ（第２包囲部）とを有する。第２絶縁膜４６０ｂは、包囲部４６１ｂ（追加包囲部）と、包囲部４６２ｂとを有する。
包囲部４６１ａ，４６２ａはいずれも、第１端子１４ａを囲んでいる。具体的には、包囲部４６１ａは、第１端子１４ａの封止樹脂７から延びる方向における先端１４８ａを囲んでいる。本実施形態においては、第１絶縁膜４６０ａは先端被覆部４６３ａを更に有する。先端被覆部４６３ａは、第１端子１４ａの封止樹脂７から延びる方向における先端面１４４ａを覆っている。本実施形態と異なり、第１絶縁膜４６０ａが先端被覆部４６３ａを有していなくてもよい。この場合、先端面１４４ａは第１絶縁膜４６０ａから露出している。
図２４、図２５に示すように、包囲部４６２ａは、包囲部４６１ａとつながり且つ封止樹脂７に接する。包囲部４６２ａは、第１端子１４ａの屈曲部１４１ａを囲んでいる。本実施形態においては、第１端子１４ａは、封止樹脂７から露出している部分の全体にわたって、第１絶縁膜４６０ａに覆われている。
第２絶縁膜４６０ｂは、第１絶縁膜４６０ａと同様の構成を有する。包囲部４６１ｂ，４６２ｂはいずれも、第２端子１４ｂを囲んでいる。具体的には、包囲部４６１ｂは、第２端子１４ｂの封止樹脂７から延びる方向における先端１４８ｂを囲んでいる。包囲部４６１ｂは、包囲部４６１ａに対し空隙を介して対向している部位を有する。本実施形態においては、第２絶縁膜４６０ｂは先端被覆部４６３ｂを更に有する。先端被覆部４６３ｂは、第２端子１４ｂの封止樹脂７から延びる方向における先端面１４４ｂを覆っている。本実施形態と異なり、第２絶縁膜４６０ｂが先端被覆部４６３ｂを有していなくてもよい。この場合、先端面１４４ｂは第２絶縁膜４６０ｂから露出している。
包囲部４６２ｂは、包囲部４６２ａと同様に、包囲部４６１ｂとつながり且つ封止樹脂７に接する。包囲部４６２ｂは、第２端子１４ｂの屈曲部１４１ｂを囲んでいる。本実施形態においては、第２端子１４ｂは、封止樹脂７から露出している部分の全体にわたって、第２絶縁膜４６０ｂに覆われている。
次に、半導体装置１０１Ｂの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図３０に示すように、複数のダイパッド部１１，３１を含むリードフレーム３００と、複数の半導体チップ４１，４２と、受動部品チップ４３と、を用意する。次に、同図に示す接合層（図示略）を介して、各半導体チップ４１を複数のダイパッド部１１のいずれか一つに配置する。同様に、各半導体チップ４２，受動部品チップ４３を、接合層（図示略）を介して、複数のダイパッド部３１のいずれか一つに配置する。次に、同図に示すように、ワイヤ８を各半導体チップ４１，４２等にボンディングする。
次に、図３１、図３２に示すように、封止樹脂７を形成する。図３１に示すように、封止樹脂７は、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１で複数のダイパッド部１１などを押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図３２に示すように、金型８８１を複数のダイパッド部１１などから取り外す。これにより、封止樹脂７を形成できる。封止樹脂７を形成する工程においては、複数のダイパッド部１１を露出させる凹部７５を封止樹脂７に形成する。樹脂硬化後に金型８８１を封止樹脂７から抜けやすくするために、凹部７５における凹部側面７５２は上述のようなテーパ状となっている。
封止樹脂７を形成した後は、ダイパッド部１１を覆う薄い樹脂バリが形成されることがある。この樹脂バリを除去するために複数のダイパッド部１１に対してブラスト処理を施す（図示略）。ブラスト処理とは、珪砂等のような非金属粒や金属粒を高速度で噴きつけ、表面を粗化する方法である。これにより、各ダイパッド部１１の第２面１１２および封止樹脂７の凹部底面７５１は、図２８に示したように、微細な凹凸形状が形成された凹凸面となる。
次に、図３３に示すように、封止樹脂７の凹部７５に放熱板６をはめ込む。封止樹脂７に凹部７５が形成されているのは、各ダイパッド部１１に対する放熱板６の位置決めを容易にできる点において好ましい。封止樹脂７の凹部７５に放熱板６をはめ込んだ後、接着層としての樹脂シート８６２を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。放熱板６を複数のダイパッド部１１に対し押し付ける際には樹脂シート８６２を加熱する。本実施形態では、樹脂シート８６２は熱可塑性の材料よりなる。そのため、放熱板６を複数のダイパッド部１１に対し押し付ける際には樹脂シート８６２が軟化する。そしてこの軟化した樹脂シート８６２が放熱板６の側面６３側に押し出されつつ、放熱板６が封止樹脂７の凹部７５に収容される。樹脂シート８６２はその後硬化し、上述の中間層５になる。このようにして、放熱板６を複数のダイパッド部１１に対し接合する。図２７に示したフィラー８５５が中間層５に混入されている製品を得るためには、樹脂シート８６２にフィラー８５５が混入されているものを用いるとよい。接着層として樹脂シート８６２を用いずに樹脂ペーストを用いても良い。
次に、図３０に示したリードフレーム３００を切断することにより、図３４に示す製品が製造される。同図に示す製品では、各々が、封止樹脂７から延び出す複数の端子１４，２４，３２が形成されている。次に、各端子１４，２４，３２を屈曲させる工程を行う（図示略）。これにより、各端子１４に上述の屈曲部１４１が形成される。
次に、各端子１４，２４，３２を覆う絶縁膜４６０をそれぞれ形成する。具体的には、複数の端子１４のうちの一つである第１端子１４ａの、封止樹脂７から延びる方向における先端１４８ａを囲み且つフラックスよりなる第１絶縁膜４６０ａを形成する。同様に、複数の端子１４のうちの一つである第２端子１４ｂの、封止樹脂７から延びる方向における先端１４８ｂを囲み且つフラックスよりなる第２絶縁膜４６０ｂを形成する。第１端子１４ａ、第２端子１４ｂ以外の端子１４，２４，３２についても、同様に絶縁膜４６０を形成する。
各端子１４，２４，３２に同時に絶縁膜４６０を形成してもよいし、各端子１４，２４，３２ごとに順に絶縁膜４６０を形成してもよい。端子１４，２４，３２を屈曲させる工程の前に、絶縁膜４６０を各端子１４，２４，３２に形成してもよい。
以上のようにして、図２０〜図２８に示した半導体装置１０１Ｂが製造される。
次に、図３５〜図３８を用いて、半導体装置１０１Ｂの実装構造８０１Ｂについて説明する。
実装構造８０１Ｂは、半導体装置１０１Ｂと、実装基板８１１と、ハンダ層８２０と、放熱部材８４０と、第１作用部材８５８と、第２作用部材８５９と、を備える。
実装基板８１１は、主面８１１ａおよび裏面８１１ｂを有する。主面８１１ａおよび裏面８１１ｂは互いに反対側を向く。実装基板８１１は、基材８１２と、スルーホール電極８１４と、主面電極８１６と、裏面電極８１７とを有する。
基材８１２は絶縁性の材料よりなる。図３５、図３８に示すように、基材８１２（すなわち実装基板８１１）には、複数の貫通孔８１３が形成されている。各貫通孔８１３は、基材８１２において、主面８１１ａ側から裏面８１１ｂ側に至る。各貫通孔８１３には、端子１４，２４，３２のいずれか一つが貫通している（一部図示略）。主面電極８１６は、基材８１２における主面８１１ａ側に形成されている。裏面電極８１７は、基材８１２における裏面８１１ｂ側に形成されている。スルーホール電極８１４は、貫通孔８１３にそれぞれ形成されている。
図３８に示すように、複数の貫通孔８１３のうちの一つを第１貫通孔８１３ａとし、複数の貫通孔のうちの一つを第２貫通孔８１３ｂとしている。また、複数のスルーホール電極８１４のうちの一つを第１スルーホール電極８１４ａとし、複数のスルーホール電極８１４のうちの一つを第２スルーホール電極８１４ｂとしている。第１スルーホール電極８１４ａおよび第２スルーホール電極８１４ｂは互いに絶縁されている。
実装基板８１１に実装された半導体装置１０１Ｂにおける各構成は、絶縁膜４６０が絶縁膜４７０と絶縁膜４７９とに変化している点を除き、実装基板８１１に実装する前と同様であるから、絶縁膜４７０，４７９以外の構成についての説明は省略する。
複数の絶縁膜４７０は端子１４，２４，３２をそれぞれ覆っている（一部図示略）。図３８に示すように、絶縁膜４７０のうち第１端子１４ａを覆っているものを絶縁膜４７０ａとし、絶縁膜４７０のうち第２端子１４ｂを覆っているものを絶縁膜４７０ｂとしている。以下では、絶縁膜４７０のうち絶縁膜４７０ａ，絶縁膜４７０ｂについて説明し、その他の絶縁膜４７０は、絶縁膜４７０ａや絶縁膜４７０ｂと同様であるから、説明を省略する。同様に、複数の絶縁膜４７９は端子１４，２４，３２をそれぞれ覆っている（一部図示略）。絶縁膜４７９のうち第１端子１４ａを覆っているものを絶縁膜４７９ａ（追加絶縁膜）とし、絶縁膜４７９のうち第２端子１４ｂを覆っているものを絶縁膜４７９ｂとしている。以下では、絶縁膜４７９のうち絶縁膜４７９ａ，４７９ｂについて説明し、その他の絶縁膜４７９は、絶縁膜４７９ａ，４７９ｂと同様であるから、説明を省略する。
絶縁膜４７０ａ，４７９ａは、第１絶縁膜４６０ａから変化したものであり、絶縁膜４７０ｂ，４７９ｂは、第２絶縁膜４６０ｂから変化したものである。
各絶縁膜４７０は、被覆部４７１および包囲部４６２を有する。具体的には、絶縁膜４７０ａは被覆部４７１ａおよび包囲部４６２ａを有する。被覆部４７１ａは第１端子１４ａを囲んでいる。すなわち、絶縁膜４７０ａは第１端子１４ａを囲む部位を有する。被覆部４７１ａは包囲部４６２ａとつながる。
絶縁膜４７９ａは第１端子１４ａを囲んでいる。絶縁膜４７９ａは、実装基板８１１を挟んで絶縁膜４７０ａとは反対側に位置する。
同様に、絶縁膜４７０ｂは被覆部４７１ｂおよび包囲部４６２ｂを有する。被覆部４７１ｂは第２端子１４ｂを囲んでいる。すなわち絶縁膜４７０ｂは、第２端子１４ｂを囲む部位を有する。そして被覆部４７１ｂは包囲部４６２ｂとつながる。被覆部４７１ｂは被覆部４７１ａに対向している部位を有する。
絶縁膜４７９ｂは第２端子１４ｂを囲んでいる。絶縁膜４７９ｂは、実装基板８１１を挟んで絶縁膜４７０ｂとは反対側に位置する。絶縁膜４７９ｂは絶縁膜４７９ａに対向している部位を有する。
ハンダ層８２０は、基材８１２に形成された貫通孔８１３にそれぞれ形成されている。ハンダ層８２０のうち第１貫通孔８１３ａに形成されたものを、ハンダ層８２０ａとし、ハンダ層８２０のうち第２貫通孔８１３ｂに形成されたものを、ハンダ層８２０ｂとしている。
ハンダ層８２０ａは、第１端子１４ａと実装基板８１１との間に介在している。ハンダ層８２０ａは絶縁膜４７０ａに接している。より具体的には絶縁膜４７０ａにおける被覆部４７１ａに接している。本実施形態ではハンダ層８２０ａは絶縁膜４７９ａに接している。
同様に、ハンダ層８２０ｂは、第２端子１４ｂと実装基板８１１との間に介在している。ハンダ層８２０ｂは、絶縁膜４７０ｂに接している。より具体的には絶縁膜４７０ｂにおける被覆部４７１ｂに接している。本実施形態ではハンダ層８２０ｂは絶縁膜４７９ｂに接している。
図３５〜図３７に示す放熱部材８４０は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８４０は半導体装置１０１Ｂに接している。より具体的には放熱部材８４０は半導体装置１０１Ｂの放熱板６に接している。図３７に示すように、放熱部材８４０は第１部分８４１および第２部分８４２を含む。第１部分８４１および第２部分８４２は、ｘｙ平面視において互いに離間している。第１部分８４１および第２部分８４２にはそれぞれ、方向ｚに延びる孔が形成されている。第１部分８４１および第２部分８４２を直線Ｌ８１が結んでいる。
図３６、図３７に示す第１作用部材８５８は、放熱部材８４０の第１部分８４１に対し方向ｚにおいて半導体装置１０１Ｂに向かって力を作用する。本実施形態では第１作用部材８５８は、第１部分８４１を貫通するネジである。すなわち、第１作用部材８５８は、第１部分８４１に形成された孔に挿通されており、第１部分８４１に対し方向ｚ１に向かって力を作用する。第１作用部材８５８は実装基板８１１に対し固定される。これにより、放熱部材８４０が、半導体装置１０１Ｂに接した状態で半導体装置１０１Ｂおよび実装基板８１１に対し固定される。本実施形態と異なり、第１作用部材８５８は、放熱部材８４０とは別体のネジではなく放熱部材８４０と一体となっているものであってもよい。
第１作用部材８５８と同様に、第２作用部材８５９は、放熱部材８４０の第２部分８４２に対し方向ｚにおいて半導体装置１０１Ｂに向かって力を作用する。本実施形態では第２作用部材８５９は、第２部分８４２を貫通するネジである。すなわち、第２作用部材８５９は、第２部分８４２に形成された孔に挿通されており、第２部分８４２に対し方向ｚ１に向かって力を作用する。第２作用部材８５９は実装基板８１１に対し固定される。これにより、放熱部材８４０が、半導体装置１０１Ｂに接した状態で半導体装置１０１Ｂおよび実装基板８１１に対し固定される。本実施形態と異なり、第２作用部材８５９は放熱部材８４０とは別体のネジではなく、放熱部材８４０と一体となっているものであってもよい。
次に、図３９、図４０を用いて、実装構造８０１Ｂの製造方法（すなわち半導体装置１０１Ｂの実装基板８１１への実装方法）について説明する。
図３９に示すように、まず、実装基板８１１を用意する。次に、実装基板８１１における各貫通孔８１３にハンダ８２を充填する。次に、実装基板８１１および半導体装置１０１Ｂを加熱する。すると、実装基板８１１の貫通孔８１３内のハンダ８２が溶融する。次に、図４０に示すように、端子１４，２４，３２を、貫通孔８１３にそれぞれ挿通する（端子２４については略）。端子１４，２４，３２が貫通孔８１３にそれぞれ挿通されている状態において、各端子１４，２４，３２を覆う絶縁膜４６０の一部が蒸発するなどして、各端子１４，２４，３２のうちの一部分が絶縁膜４６０から露出する。各絶縁膜４６０は、実装基板８１１の図４０における上側の部分と、実装基板８１１の図４０における下側の部分とに分断される。絶縁膜４６０のうち実装基板８１１の図４０における上側の部分は、絶縁膜４７０となる。絶縁膜４６０のうち実装基板８１１の図４０における下側の部分は、絶縁膜４７９となる。そして、ハンダ８２が、各端子１４，２４，３２のうち絶縁膜４６０から露出した部分と、絶縁膜４７０，４７９とに接することとなる。ハンダ８２が固化することにより上述のハンダ層８２０が形成される。このようにして、半導体装置１０１Ｂが実装基板８１１に対し固定される。
次に、半導体装置１０１Ｂの放熱板６に接した状態で放熱部材８４０を半導体装置１０１Ｂおよび実装基板８１１に固定する（図示略）。以上の工程を経ることにより半導体装置１０１Ｂが実装基板８１１に実装される。
次に、本実施形態の作用効果について説明する。
実装構造８０１Ｂにおいては、図３８に示したように、半導体装置１０１Ｂが絶縁膜４７０ａを備える。絶縁膜４７０ａはフラックスよりなり且つ第１端子１４ａを覆う。このような構成によると、第１端子１４ａと第２端子１４ｂとの間に、絶縁膜４７０ａを介在させることができる。また、実装構造８０１Ｂにおいては、絶縁膜４７０ａはハンダ層８２０ａに接する。このような構成によると、ハンダ層８２０ａと絶縁膜４７０ａとの間に隙間を生じさせる必要がない。そのため、第１端子１４ａにおけるハンダ層８２０ａの近傍部分を、ハンダ層８２０ａと絶縁膜４７０ａとの隙間から露出させる必要がない。以上より、第１端子１４ａにおけるハンダ層８２０ａの近傍部分と、第１端子１４ａに隣接する第２端子１４ｂとの間において絶縁破壊が生じにくくなる。よって、第１端子１４ａと第２端子１４ｂとの間の耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。
同様に、実装構造８０１Ｂにおいては、半導体装置１０１Ｂが絶縁膜４７０ｂを備える。絶縁膜４７０ｂはフラックスよりなり且つ第２端子１４ｂを覆う。実装構造８０１Ｂにおいては、絶縁膜４７０ｂはハンダ層８２０ｂに接する。このような構成によっても、上述と同様に、第２端子１４ｂにおけるハンダ層８２０ｂの近傍部分と、第２端子１４ｂに隣接する第１端子１４ａとの間において絶縁破壊が生じにくくなる。よって、第１端子１４ａと第２端子１４ｂとの耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。
以上より、本実施形態によると、第１端子１４ａと第２端子１４ｂとの間の耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。同様に、複数の端子１４のうちの隣接するものどうしの間の耐電圧を維持したまま、複数の端子１４のうちの隣接するものどうしの離間距離を小さくすることができる。したがって、半導体装置１０１Ｂは小型化を図るのに適する。
実装構造８０１Ｂにおいては、絶縁膜４７０ａが封止樹脂７に接する。このような構成によると、第１端子１４ａのうちのハンダ層８２０ａに覆われた部位の近傍から、封止樹脂７より突出している部位にわたって、絶縁膜４７０ａによって覆うことができる。当該構成は、第１端子１４ａと第２端子１４ｂとの間において絶縁破壊が生じることを防止するのに更に適する。実装構造８０１Ｂにおいては、絶縁膜４７０ｂが封止樹脂７に接する。このような構成も同様に、第１端子１４ａと第２端子１４ｂとの間において絶縁破壊が生じることを防止するのに適する。
図３８に示したように、実装構造８０１Ｂは、フラックスよりなり且つ第１端子１４ａを囲む絶縁膜４７９ａを備える。絶縁膜４７９ａは、実装基板８１１を挟んで絶縁膜４７０ａとは反対側に位置する。ハンダ層８２０ａは絶縁膜４７９ａに接する。このような構成によると上述したのと同様に、実装構造８０１Ｂにおいて、第１端子１４ａの先端１４８ａと第２端子１４ｂの先端１４８ｂとの間において絶縁破壊が生じにくくなる。よって、第１端子１４ａと第２端子１４ｂとの耐電圧の値を維持したまま第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。実装構造８０１Ｂは、フラックスよりなり且つ第２端子１４ｂを囲む絶縁膜４７９ｂを備える。絶縁膜４７９ｂは、実装基板８１１を挟んで絶縁膜４７０ｂとは反対側に位置する。このような構成によっても同様に、第１端子１４ａと第２端子１４ｂとの耐電圧の値を維持したまま第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。
図３６、図３７を参照して説明したように、実装構造８０１Ｂにおいては、第１作用部材８５８は、放熱部材８４０の第１部分８４１に対し方向ｚにおいて半導体装置１０１Ｂに向かって力を作用する。第２作用部材８５９は、放熱部材８４０の第２部分８４２に対し方向ｚにおいて半導体装置１０１Ｂに向かって力を作用する。このような構成においては、放熱部材８４０のうち、第１部分８４１と第２部分８４２とを結ぶ直線Ｌ８１に重なる部分が、より強く半導体装置１０１Ｂに押し当てられる。そのため、半導体装置１０１Ｂにおける放熱部材８４０と接する部分のうち、直線Ｌ８１に重なる部分は、半導体装置１０１Ｂから放熱部材８４０に熱を伝えやすい。また、実装構造８０１Ｂにおいては、複数の半導体チップ４１は直線Ｌ８１に沿って配置され且つ直線Ｌ８１上に各々が位置する。このような構成は、半導体装置１０１Ｂにおける放熱部材８４０と接する部分のうち直線Ｌ８１に重なる部分と、半導体チップ４１と、の距離を小さくするのに適する。したがって、半導体チップ４１にて発生した熱を効率よく放熱部材８４０に伝えることができる。
図２０に示したように、本実施形態においては、複数の半導体チップ４１はいずれも、ｘｙ平面視において、短手方向が直線Ｌ８１の延びる方向に一致する長矩形状である。このような構成によると、半導体チップ４１が、長手方向が直線Ｌ８１の延びる方向に一致する長矩形状である場合と比べ、Ｌ８１に沿う方向におけるある寸法内に配置可能な半導体チップ４１の数を、より多くすることができる。
次に、図４１〜図４５を用いて半導体装置の変形例（図４１〜図４３参照）、および、半導体装置の実装構造の変形例（図４４、図４５参照）について、説明する。本変形例にかかる半導体装置２０１Ｂは、表面実装型の装置である。
図４１〜図４３に示す各端子１４は、２つの屈曲部１４１を有する。すなわち第１端子１４ａは２つの屈曲部１４１ａを有し、第２端子１４ｂは２つの屈曲部１４１ｂを有する。本実施形態においても各屈曲部１４１ａは第１絶縁膜４６０ａにおける包囲部４６２ａに囲まれている。同様に各屈曲部１４１ｂは第２絶縁膜４６０ｂにおける包囲部４６２ｂに囲まれている。
半導体装置２０１Ｂの製造方法は、半導体装置１０１Ｂの製造方法と同様であるため、説明を省略する。
次に、図４４、図４５を用いて、半導体装置２０１Ｂの実装構造８０２Ｂについて説明する。
これらの図に示す半導体装置２０１Ｂの実装構造８０２Ｂは、半導体装置２０１Ｂと、実装基板８１１と、ハンダ層８２０と、を備える。
実装基板８１１は、貫通孔８１３が形成されていないことを除き、実装構造８０１Ｂにおける実装基板８１１と同様の構成を有する。図４５に示すように、本変形例では、主面電極８１６のうちの一つを主面電極８１６ａとし、主面電極８１６のうちの一つを主面電極８１６ｂとしている。主面電極８１６ａおよび主面電極８１６ｂは互いに絶縁されている。
実装基板８１１に実装された半導体装置２０１Ｂにおける各構成は、絶縁膜４６０が絶縁膜４７０に変化している点を除き、実装基板８１１に実装する前と同様であるから、絶縁膜４７０以外の構成についての説明は省略する。
図４５に示すように、本実施形態においても、絶縁膜４７０のうち第１端子１４ａを覆っているものを絶縁膜４７０ａとし、絶縁膜４７０のうち第２端子１４ｂを覆っているものを絶縁膜４７０ｂとしている。以下では、絶縁膜４７０のうち絶縁膜４７０ａ，絶縁膜４７０ｂについて説明し、その他の絶縁膜４７０は、絶縁膜４７０ａや絶縁膜４７０ｂと同様であるから、説明を省略する。
絶縁膜４７０ａは、第１絶縁膜４６０ａから変化したものである。絶縁膜４７０ａは、封止樹脂７に接している。絶縁膜４７０ｂは、第２絶縁膜４６０ｂから変化したものである。絶縁膜４７０ｂは、封止樹脂７に接している。図４５に示すように、絶縁膜４７０ｂは、絶縁膜４７０ａに対向している部位を有する。
複数のハンダ層８２０のうちのハンダ層８２０ａは、第１端子１４ａと実装基板８１１との間に介在している。ハンダ層８２０ａは絶縁膜４７０ａに接している。より具体的には、ハンダ層８２０ａは、実装基板８１１における主面電極８１６ａと第１端子１４ａとの間に介在している。
複数のハンダ層８２０のうちのハンダ層８２０ｂは、第２端子１４ｂと実装基板８１１との間に介在している。より具体的には、ハンダ層８２０ｂは、実装基板８１１における主面電極８１６ｂと第２端子１４ｂとの間に介在している。
なお、主面電極８１６ｂに積層されたレジスト層（図示略）を形成してもよい。
次に、実装構造８０２Ｂの製造方法（すなわち半導体装２０１Ｂの実装基板８１１への実装方法）について簡単に説明する。
まず、図４４に示した実装基板８１１を用意する。次に、実装基板８１１における主面電極８１６にハンダを塗布する。次に、実装基板８１１および半導体装置２０１Ｂを加熱する。すると、ハンダが溶融する。次に、端子１４を、ハンダを介在させて主面電極８１６に接合する（端子２４，３２についても同様であるから説明を省略する。以下同様）。すると、各端子１４を覆う絶縁膜４６０の一部が蒸発するなどして、各端子１４のうちの一部分が絶縁膜４６０から露出する。そして、ハンダが、各端子１４のうち絶縁膜４６０から露出した部分と、主面電極８１６とに接することとなる。ハンダが固化することにより上述のハンダ層８２０が形成される。このようにして、半導体装置２０１Ｂを実装基板８１１に実装する。
次に、本実施形態の作用効果について説明する。
実装構造８０２Ｂにおいては、図４５に示したように、半導体装置２０１Ｂが絶縁膜４７０ａを備える。絶縁膜４７０ａはフラックスよりなり且つ第１端子１４ａを覆う。このような構成によると、第１端子１４ａと第２端子１４ｂとの間に、絶縁膜４７０ａを介在させることができる。更に、実装構造８０２Ｂにおいては、絶縁膜４７０ａはハンダ層８２０ａに接する。このような構成によると、ハンダ層８２０ａと絶縁膜４７０ａとの間に隙間を生じさせる必要がない。そのため、第１端子１４ａにおけるハンダ層８２０ａの近傍部分を、ハンダ層８２０ａと絶縁膜４７０ａとの隙間から露出させる必要がない。以上より、第１端子１４ａにおけるハンダ層８２０ａの近傍部分と、第１端子１４ａに隣接する第２端子１４ｂとの間において絶縁破壊が生じにくくなる。よって、第１端子１４ａと第２端子１４ｂとの間の耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。
実装構造８０２Ｂにおいては、図４５に示したように、半導体装置２０１Ｂが絶縁膜４７０ｂを備える。絶縁膜４７０ｂはフラックスよりなり且つ第２端子１４ｂを覆う。実装構造８０２Ｂにおいては、絶縁膜４７０ｂはハンダ層８２０ｂに接する。このような構成によっても、上述と同様に、第２端子１４ｂにおけるハンダ層８２０ｂの近傍部分と、第２端子１４ｂに隣接する第１端子１４ａとの間において絶縁破壊が生じにくくなる。よって、第１端子１４ａと第２端子１４ｂとの耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。
以上より、本実施形態によると、第１端子１４ａと第２端子１４ｂとの間の耐電圧の値を維持したまま、第１端子１４ａと第２端子１４ｂとの離間距離を小さくすることができる。同様に、複数の端子１４のうちの隣接するものどうしの間の耐電圧を維持したまま、複数の端子１４のうちの隣接するものどうしの離間距離を小さくすることができる。したがって、半導体装置２０１Ｂは、小型化を図るのに適する。
図４４に示したように、実装構造８０２Ｂにおいては、絶縁膜４７０ａが封止樹脂７に接する。当該構成は、実装構造８０１Ｂに関して述べたのと同様の理由により、第１端子１４ａと第２端子１４ｂとの間において絶縁破壊が生じることを防止するのに適する。実装構造８０２Ｂにおいては、絶縁膜４７０ｂが封止樹脂７に接する。このような構成も同様に、第１端子１４ａと第２端子１４ｂとの間において絶縁破壊が生じることを防止するのに適する。
以下に、本バリエーション発明の他の実施形態を示している。なお、他の実施形態にて用いる図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜２Ｂ実施形態＞
次に、図４６〜図４８を用いて、本バリエーション発明の２Ｂ実施形態について説明する。
図４６、図４７に示す半導体装置１０２Ｂにおける中間層５および放熱板６以外の構成は、半導体装置１０１Ｂにおける構成と同様であるから、説明を省略する。
半導体装置１０２Ｂにおいては、放熱板６は、封止樹脂７における凹部７５に配置されている。放熱板６は、ｘｙ平面に沿う板状である。放熱板６は、半導体チップ４１にて発生した熱を速やかに半導体装置１０２Ｂの外部に放出するために、設けられている。本実施形態において放熱板６は絶縁性を有する。放熱板６を構成する絶縁材料としては、たとえば、アルミナ、チッ化アルミニウム、もしくはチッ化ケイ素などのセラミックが挙げられる。１Ｂ実施形態と同様に、放熱板６は、ｘｙ平面視において、各ダイパッド部１１の全体に重なる。
放熱板６は第１面６１と第２面６２と側面６３とを有する。第１面６１、第２面６２および側面６３は、半導体装置１０１Ｂと同様であるから、説明を省略する。
中間層５は、放熱板６と封止樹脂７との間に介在する。中間層５は、複数の第１部位５４と、絶縁部位５５とを含む。
本実施形態においては、各第１部位５４は導体よりなる。このような導体としては、たとえば、銀、金、もしくは銅が挙げられる。各第１部位５４は金属ペーストから形成されたものである。各第１部位５４は、複数のダイパッド部１１のうちのいずれか一つのダイパッド部１１と放熱板６とを接合し且つ当該一つのダイパッド部１１と放熱板６との間に介在する。各第１部位５４は、ダイパッド部１１の第２面１１２と、放熱板６の第１面６１とに接している。複数の第１部位５４は互いに離間している。ダイパッド部１１どうしが第１部位５４を経由して導通することを防止するためである。
絶縁部位５５は、凹部側面７５２と放熱板６とを接合し且つ凹部側面７５２と放熱板６との間に介在する。絶縁部位５５は方向ｚ２側に露出している。絶縁部位５５は、凹部側面７５２と放熱板６の側面６３とに接している。絶縁部位５５は、たとえばエポキシなどの樹脂よりなる。絶縁部位５５を中間層５が有していなくても良い。
次に、半導体装置１０２Ｂの製造方法について説明する。
まず、１Ｂ実施形態で述べたのと同様の工程を経ることにより、図４６に示す製品を製造する。次に、図４８に示すように、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。金属ペースト８６３はその後硬化し、上述の第１部位５４になる。このようにして、放熱板６を複数のダイパッド部１１に対し接合する。
次に、放熱板６の側面６３と凹部側面７５２との間に樹脂ペーストを充填するなどして、中間層５における絶縁部位５５（図４７参照）を形成する。次に、１Ｂ実施形態と同様に、リードフレーム３００を切断することにより、図４７等に示した半導体装置１０２Ｂが製造される。
本実施形態においては、封止樹脂７を形成した後に、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し放熱板６を押し付けることにより、複数のダイパッド部１１に放熱板６を接合する。このような構成によっても、１Ｂ実施形態で述べたのと同様の理由により、半導体装置の小型化を図るのに適する。
また放熱板６がセラミックよりなるため、放熱板６に強い力を加えると放熱板６が割れるおそれがある。しかしながら１Ｂ実施形態で述べたように各半導体チップ４１を直線Ｌ８１に沿って配置することで、放熱板６に放熱部材８４０をあまり強く押し付けなくても、各半導体チップ４１にて発生した熱を、放熱部材８４０に効率よく伝えることができる。
また、本実施形態によっても、１Ｂ実施形態で述べたのと同様の利点を得ることができる。
図４９は、本実施形態の変形例にかかる半導体装置の断面図である。同図に示す半導体装置１０２Ｂは、中間層５が、複数の第１部位５４を含むのではなく１つの第１部位５４を含む点において、図４７に示した半導体装置１０２Ｂと異なる。本変形例における第１部位５４は、複数のダイパッド部１１に接合している。本変形例にかかる半導体装置１０２Ｂを製造するには、図５０に示すように、接着層としての金属ペースト８６３を、複数のダイパッド部１１に塗布する。もしくは、放熱板６の第１面６１の略全体に接着層としての金属ペースト８６３を塗布する。次に、接着層としての金属ペースト８６３を挟んで複数のダイパッド部１１に対し、板材８７１で放熱板６を押し付ける。金属ペースト８６３はその後硬化し、上述の第１部位５４になる。このような構成によっても、図４７に示した半導体装置１０２Ｂに関して述べた利点と同様の利点を得ることができる。
＜３Ｂ実施形態＞
次に、図５１を用いて、本バリエーション発明の３Ｂ実施形態について説明する。
同図に示す半導体装置１０３Ｂは、放熱板６が樹脂底面７２から突出している部位を有する点において、上述の半導体装置１０１Ｂと異なる。すなわち、半導体装置１０３Ｂにおいては、放熱板６の第２面６２が樹脂底面７２から突出している。このような構成によると、図３５〜図３７に示した放熱部材８４０が樹脂底面７２に接触しにくいから、放熱板６の第２面６２を放熱部材８４０に当接させやすい。そのため、半導体チップ４１から放熱板６に伝わった熱を、放熱部材８４０に効率よく伝えることができる。なお、半導体装置１０２Ｂにおける構成として本実施形態の構成を採用してもよい。
＜４Ｂ実施形態＞
次に、図５２、図５３を用いて、本バリエーション発明の４Ｂ実施形態について説明する。
同図に示す半導体装置１０４Ｂは、封止樹脂７が複数の棒状部７７１を含む点において、上述の半導体装置１０１Ｂと異なる。各棒状部７７１は、放熱板６の側面６３と凹部側面７５２との間に介在している。半導体装置１０４Ｂでは、方向ｚにおいて、各棒状部７７１の方向ｚ２側の端部、および、放熱板６の第２面６２は、同じ位置に配置されている。このような構成によると、図３３で示した板材８７１は、各棒状部７７１に当接する位置に至るまでは、放熱板６を凹部底面７５１側に押しこむ。板材８７１が棒状部７７１に当接したのちは、板材８７１が放熱板６を凹部底面７５１側に押しこまない。すなわち、各棒状部７７１の先端の位置によって、半導体装置１０４Ｂにおける放熱板６の位置および姿勢を決定することができる。このような構成は、半導体装置１０４Ｂにおいて放熱板６を所望の位置および所望の姿勢に配置するのに好適である。図５４に示すように、各棒状部７７１は、放熱板６の４角にそれぞれ位置していてもよい。
＜５Ｂ実施形態＞
次に、図５５を用いて、本バリエーション発明の５Ｂ実施形態について説明する。
同図に示す半導体装置１０５Ｂは、封止樹脂７が凹部底面７５１から隆起する隆起部７７２を含み、隆起部７７２は放熱板６に当接している点において、上述の半導体装置１０１Ｂと異なる。このような構成によると、放熱板６を複数のダイパッド部１１に対し押さえつけたときに放熱板６が隆起部７７２に当接したのちは、放熱板６のダイパッド部１１に向かう移動は隆起部７７２に規制される。そのため、放熱板６が隆起部７７２に当接したのちは、それ以上放熱板６がダイパッド部１１に近づかない。すなわち、隆起部７７２によって、半導体装置１０５Ｂにおける放熱板６の位置および姿勢を決定することができる。このような構成は、半導体装置１０５Ｂにおいて放熱板６を所望の位置および所望の姿勢に配置するのに好適である。
本バリエーション発明は、上述した実施形態に限定されるものではない。本バリエーション発明の具体的な構成は、種々に設計変更自在である。中間層はコンポジット材であってもよいし、放熱板がコンポジット材であってもよい。半導体装置に放熱板が複数設けられていてもよい。
第１端子１４ａの封止樹脂７に近接する部分に絶縁チューブをはめ込み、第１端子１４ａの当該絶縁チューブがはめ込まれた部分よりも先端側に、フラックスよりなる絶縁膜を形成してもよい。ＤＩＰタイプやＳＯＰタイプの半導体装置のみではなく、ＱＦＮタイプやボール実装タイプの装置の端子に、フラックスよりなる絶縁膜を形成してもよい。
上述の説明では、封止樹脂を形成した後に放熱板を取り付ける例を示したが、放熱板を取り付けた後に封止樹脂を形成してもよい。
本バリエーション発明のまとめとして、以下に付記として列挙する。
（付記１）
半導体チップと、
上記半導体チップを覆う封止樹脂と、
各々が上記封止樹脂から露出している複数の端子と、
フラックスよりなり且つ上記複数の端子のうちの一つである第１端子を覆う第１絶縁膜と、を備える、半導体装置。
（付記２）
上記複数の端子は、上記封止樹脂から各々が延び出し且つ互いに並列され、上記第１絶縁膜は、第１包囲部を含み、上記第１包囲部は、上記第１端子の上記封止樹脂から延びる方向における先端を囲む、付記１に記載の半導体装置。
（付記３）
上記第１絶縁膜は、上記第１端子を囲む第２包囲部を含み、上記第２包囲部は、上記第１包囲部につながり且つ上記封止樹脂に接する、付記２に記載の半導体装置。
（付記４）
上記第１端子は、上記第２包囲部に囲まれた屈曲部を含む、付記３に記載の半導体装置。
（付記５）
フラックスよりなる第２絶縁膜を更に備え、
上記第２絶縁膜は、上記複数の端子のうちの一つである第２端子の上記封止樹脂から延びる方向における先端を囲む追加包囲部を含み、上記追加包囲部は、上記第１包囲部に対し空隙を介して対向している部位を有する、付記２ないし４のいずれかに記載の半導体装置。
（付記６）
半導体装置と、
上記半導体装置が実装された実装基板と、
ハンダ層と、を備え、
上記半導体装置は、
半導体チップと、
上記半導体チップを覆う封止樹脂と、
各々が上記封止樹脂から露出する複数の端子と、
フラックスよりなり且つ上記複数の端子のうちの一つである第１端子を覆う第１絶縁膜と、を含み、
上記ハンダ層は、上記第１端子と上記実装基板との間に介在し、且つ、上記第１絶縁膜に接する、半導体装置の実装構造。
（付記７）
上記複数の端子は、上記封止樹脂から各々が延び出し且つ互いに並列され、上記第１絶縁膜は、上記第１端子を囲む部位を有する、付記６に記載の半導体装置の実装構造。
（付記８）
上記第１絶縁膜は、上記封止樹脂に接する、付記７に記載の半導体装置の実装構造。
（付記９）
上記第１端子は、上記第１絶縁膜に囲まれた屈曲部を含む、付記８に記載の半導体装置の実装構造。
（付記１０）
フラックスよりなる第２絶縁膜と、
追加ハンダ層と、を更に備え、
上記第２絶縁膜は、上記複数の端子のいずれか一つである第２端子を囲み、且つ、上記第１絶縁膜に対向している部位を有し、
上記追加ハンダ層は、上記第２端子と上記実装基板との間に介在し、且つ、上記第２絶縁膜に接する、付記７ないし９のいずれかに記載の半導体装置の実装構造。
（付記１１）
上記実装基板には、上記ハンダ層が形成された貫通孔が形成され、上記第１端子は、上記貫通孔を貫通している、付記７ないし１０のいずれかに記載の半導体装置の実装構造。
（付記１２）
フラックスよりなり且つ上記第１端子を囲む追加絶縁膜を更に備え、
上記追加絶縁膜は、上記実装基板を挟んで上記第１絶縁膜とは反対側に位置し、上記ハンダ層は、上記追加絶縁膜に接する、付記７ないし１１のいずれかに記載の半導体装置の実装構造。
（付記１３）
上記実装基板は、上記半導体装置が配置された主面を有し、
上記ハンダ層は、上記主面と上記第１端子との間に介在している、付記６ないし１０のいずれかに記載の半導体装置の実装構造。
（付記１４）
リードフレームに半導体チップを配置し、
上記リードフレームの一部と上記半導体チップとを封止樹脂により封止し、
上記リードフレームを切断することにより、各々が、上記封止樹脂から延び出す複数の端子を形成し、
上記複数の端子のうちの一つである第１端子の上記封止樹脂から延びる方向における先端を囲み且つフラックスよりなる絶縁膜を形成する、各工程を備える、半導体装置の製造方法。
（付記１５）
上記絶縁膜を形成する工程においては、上記絶縁膜を上記封止樹脂に当接させる、付記１４に記載の半導体装置の製造方法。
（付記１６）
上記複数の端子を形成した後に、上記各端子を屈曲させる工程を更に備え、
上記絶縁膜を形成する工程は、上記各端子を屈曲させる工程の後に行う、付記１５に記載の半導体装置の製造方法。
本バリエーション発明の別の側面のまとめとして、以下に付記として列挙する。
（付記１）
実装基板と、
上記実装基板に実装された半導体装置と、
上記実装基板の厚さ方向視において互いに離間する第１部分および第２部分を含み、且つ、上記半導体装置に接する放熱部材と、
上記第１部分に対し上記厚さ方向において上記半導体装置に向かって力を作用する第１作用部材と、
上記第２部分に対し上記厚さ方向において上記半導体装置に向かって力を作用する第２作用部材と、を備え、
上記半導体装置は、上記厚さ方向視において、上記第１部分および上記第２部分を結ぶ直線に沿って配置され且つ上記直線上に各々が位置する複数の半導体チップを含む、半導体装置の実装構造。
（付記２）
上記複数の半導体チップはいずれも、複数の機能素子部を含む、付記１に記載の半導体装置の実装構造。
（付記３）
上記複数の半導体チップのいずれか一つは、上記厚さ方向視において、短手方向が上記直線に沿う方向に一致する長矩形状である、付記１または２に記載の半導体装置の実装構造。
（付記４）
上記半導体装置は、
上記複数の半導体チップのいずれか一つが配置されたダイパッド部と、
上記ダイパッド部および上記放熱部材の間に配置された放熱板と、
上記複数の半導体チップ、上記ダイパッド部、および上記放熱板を覆う封止樹脂と、を含み、
上記放熱板は、上記放熱部材に接する、付記１ないし３のいずれかに記載の半導体装置の実装構造。
（付記５）
上記半導体装置は、第１部位を含む中間層を含み、
上記封止樹脂には、上記ダイパッド部を露出させる凹部が形成され、
上記放熱板は、上記凹部に配置され、
上記第１部位は、上記ダイパッド部と上記放熱板とを接合し且つ上記ダイパッド部と上記放熱板との間に介在する、付記４に記載の半導体装置の実装構造。
（付記６）
上記凹部は、上記放熱板から離間する凹部側面を有する、付記５に記載の半導体装置の実装構造。
（付記７）
上記放熱板および上記第１部位のいずれか一方は、絶縁性を有する、付記６に記載の半導体装置の実装構造。
（付記８）
上記ダイパッド部は、上記第１部位が接する凹凸面を有する、付記６または７に記載の半導体装置の実装構造。
（付記９）
上記凹部は、凹部底面を有し、上記ダイパッド部は、上記凹部底面から露出している、付記６ないし８のいずれかに記載の半導体装置の実装構造。
（付記１０）
上記凹部底面は、凹凸面である、付記９に記載の半導体装置の実装構造。
（付記１１）
上記中間層は、上記凹部側面と上記放熱板との間に介在する絶縁部位を有する、付記６ないし１０のいずれかに記載の半導体装置の実装構造。
（付記１２）
上記中間層は、上記厚さ方向視において上記半導体チップと異なる位置に配置された第２部位を有し、上記放熱板は、導体よりなり、上記第１部位および上記第２部位はいずれも、互いに同一の絶縁材料よりなる、付記６ないし１１のいずれかに記載の半導体装置の実装構造。
（付記１３）
上記第１部位および上記第２部位に混入されたフィラーを更に備える、付記１２に記載の半導体装置の実装構造。
（付記１４）
上記導体は、アルミニウム、銅、もしくは鉄である、付記１２または１３に記載の半導体装置の実装構造。
（付記１５）
上記絶縁材料は、熱可塑性樹脂である、付記１２ないし１４のいずれかに記載の半導体装置の実装構造。
（付記１６）
上記放熱板は、セラミックよりなり、上記第１部位は導体よりなる、付記６ないし１１のいずれかに記載の半導体装置の実装構造。
（付記１７）
上記セラミックは、アルミナ、チッ化アルミニウム、もしくはチッ化ケイ素である、付記１６に記載の半導体装置の実装構造。
（付記１８）
上記導体は、銀、金、もしくは銅である、付記１６もしくは１７に記載の半導体装置の実装構造。
（付記１９）
上記封止樹脂は、樹脂底面を有し、上記凹部は上記樹脂底面から凹み、上記放熱板は、上記樹脂底面から突出している部位を有する、付記６ないし１８のいずれかに記載の半導体装置の実装構造。
（付記２０）
上記封止樹脂は、上記凹部底面から起立する複数の棒状部を含み、上記各棒状部は上記放熱板と上記凹部側面との間に位置する、付記９に記載の半導体装置の実装構造。
（付記２１）
上記封止樹脂は、上記凹部底面から隆起する隆起部を含み、上記隆起部は、上記放熱板に当接している、付記９に記載の半導体装置の実装構造。
（付記２２）
上記第１作用部材は、上記第１部分を貫通するネジであり、上記第２作用部材は、上記第２部分を貫通するネジである、付記１ないし２１のいずれかに記載の半導体装置の実装構造。
（付記２３）
上記複数の半導体チップは、パワーチップである、付記１ないし２２のいずれかに記載の半導体装置の実装構造。
＜１Ｃ実施形態＞
図５６〜図６９を用いて、本発明のバリエーションにかかる発明の１Ｃ実施形態について説明する。
図５６は、本実施形態にかかる半導体装置の実装構造の断面図である。
図５６に示す半導体装置の実装構造８０１Ｃは、半導体装置１０１Ｃと、基板８０７と、放熱部材８０８とを備える。
基板８０７は、複数の電子部品が実装されるものである。基板８０７は絶縁性の材料よりなる。基板８０７には図示しない配線パターンが形成されている。基板８０７には、複数の孔８０９が形成されている。放熱部材８０８は、熱伝導率の比較的大きな材料、たとえば、アルミニウムなどの金属よりなる。放熱部材８０８は、図示しない支持部材によって基板８０７に対し固定されている。半導体装置１０１Ｃは、基板８０７に実装されている。半導体装置１０１Ｃは、たとえば、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称される製品である。ＩＰＭと称される製品は、たとえば、エアーコンディショナーやモータ制御機器などの用途に用いられる。
図５７は、本実施形態にかかる半導体装置の平面図である。図５８は、本実施形態にかかる半導体装置の平面図（一部省略）である。図５９は、本実施形態にかかる半導体装置の底面図である。図６０は、本実施形態にかかる半導体装置の底面図（一部省略）である。図６１は、図５８のＬＸＩ−ＬＸＩ線に沿う断面図である。図６２は、図５８のＬＸＩＩ−ＬＸＩＩ線に沿う断面図である。
これらの図に示す半導体装置１０１Ｃは、複数の電極１，２，３と、半導体チップ４１（第１半導体チップ）と、半導体チップ４２（第２半導体チップ）と、半導体チップ４３（第３半導体チップ）と、接合層５０１（第１接合層）と、接合層５０２（第２接合層）と、接合層５０３（第３接合層）と、接合層５０４と、ヒートシンク６と、封止樹脂部７と、ワイヤ８１（第１ワイヤ）と、ワイヤ８２（第２ワイヤ）と、ワイヤ８３，８４と、を備える。図５８、図６０においては封止樹脂部７を省略し、２点鎖線で示している。
図５６〜図６２に示す電極１〜３は、いずれも導電性材料よりなる。このような導電性材料としては、たとえば銅が挙げられる。
電極１は、ダイパッド部１１と、リード１２（第１リード）と、を含む。
ダイパッド部１１は、ＸＹ平面に沿う板状である。ダイパッド部１１は、ダイパッド面１１１（第１ダイパッド面）およびダイパッド面１１２（第２ダイパッド面）を有する。ダイパッド面１１１およびダイパッド面１１２は互いに反対側を向く。具体的には、ダイパッド面１１１は方向Ｚのうちの一方向（以下、方向Ｚ１と言う）を向き、ダイパッド面１１２は方向Ｚのうちの他方向（以下、方向Ｚ２と言う）を向く。
リード１２は、ダイパッド部１１につながる。リード１２は方向Ｙに沿って延びる。リード１２は、後述の封止樹脂部７から突出する部位を有する。本実施形態にてリード１２は挿入実装用のものである。図５６に示すように、半導体装置１０１Ｃの基板８０７への実装時において、リード１２は折れ曲げられ、孔８０９に挿入される。リード１２を基板８０７に固定するために、孔８０９にハンダ８１０が充填されている。
複数（本実施形態では３つ）の電極２はそれぞれ、ワイヤボンディング部２１と、リード２２と、を含む。複数の電極２は、方向Ｘにおいて互いに離間している。
各ワイヤボンディング部２１はｘｙ平面に沿う形状である。各ワイヤボンディング部２１は、ワイヤボンディング面２１１（第１ワイヤボンディング面）とワイヤボンディング面２１２（第２ワイヤボンディング面）とを有する。ワイヤボンディング面２１１およびワイヤボンディング面２１２は互いに反対側を向く。具体的には、ワイヤボンディング面２１１は方向Ｚ１を向き、ワイヤボンディング面２１２は方向Ｚ２を向く。
各リード２２は、複数のワイヤボンディング部２１のいずれか一つにつながる。各リード２２は方向Ｙに沿って延びる。各リード２２は、後述の封止樹脂部７から突出する部位を有する。本実施形態にてリード２２は挿入実装用のものである。図５６に示すように、リード１２と同様に、半導体装置１０１Ｃの基板８０７への実装時においてリード２２は孔８０９に挿入される。リード２２を基板８０７に固定するために、孔８０９にハンダ８１０が充填されている。
複数（本実施形態では２つ）の電極３はそれぞれ、電極２と同様に、ワイヤボンディング部３１と、リード３２と、を含む。複数の電極３は、リード１２に対し方向Ｘにおいて離間している。電極３の構成は、電極２の構成と同様であるから説明を省略する。
図５６、図５８、図６１、図６２に示す半導体チップ４１は、ダイパッド部１１に配置されている。より具体的には、半導体チップ４１は、ダイパッド部１１のダイパッド面１１１に配置されている。図６１に示すように、半導体チップ４１は、複数の主面電極４１１，４１２と、裏面電極４１３とを含む。主面電極４１１，４１２は、半導体チップ４１において、方向Ｚ１側に位置する。主面電極４１１，４１２は、ＸＹ平面視において互いに異なる位置に配置されている。裏面電極４１３は、半導体チップ４１において、方向Ｚ２側に位置する。裏面電極４１３は、後述の接合層５０１を挟んで、ダイパッド面１１１に対向している。本実施形態と異なり、半導体チップ４１は、裏面電極４１３を含まなくてもよい。
図５６、図６０〜図６２に示す半導体チップ４２は、ダイパッド部１１に配置されている。より具体的には、半導体チップ４２は、ダイパッド部１１のダイパッド面１１２に配置されている。図６０に示すように、本実施形態では、半導体チップ４２は、ＸＹ平面視において半導体チップ４１と重なる部位を有する。図６１に示すように、半導体チップ４２は、主面電極４２１および裏面電極４２３を含む。主面電極４２１は、半導体チップ４２において、方向Ｚ２側に位置する。裏面電極４２３は、半導体チップ４２において、方向Ｚ１側に位置する。裏面電極４２３は、後述の接合層５０２を挟んで、ダイパッド面１１２に対向している。本実施形態と異なり、半導体チップ４２は、裏面電極４２３を含まなくてもよい。
図５６、図５８、図６１に示す半導体チップ４３は、ダイパッド部１１に配置されている。より具体的には、半導体チップ４３は、ダイパッド部１１のダイパッド面１１１に配置されている。半導体チップ４３は、ＸＹ平面視において、半導体チップ４１とは異なる位置に配置されている。図６１に示すように、半導体チップ４３は、複数の主面電極４３１，４３２と、裏面電極４３３とを含む。主面電極４３１，４３２は、半導体チップ４３において、方向Ｚ１側に位置する。主面電極４３１，４３２は、ＸＹ平面視において互いに異なる位置に配置されている。裏面電極４３３は、半導体チップ４３において、方向Ｚ２側に位置する。裏面電極４３３は、後述の接合層５０３を挟んで、ダイパッド面１１１に対向している。本実施形態と異なり、半導体チップ４３は、裏面電極４３３を含まなくてもよい。
図５６、図５８、図６０、図６１に示すワイヤ８１，８２，８３，８４はいずれも、導電性材料よりなる。このような導電性材料は、たとえば、金もしくはアルミニウムである。
図５８に示すように、各ワイヤ８１は、半導体チップ４１とワイヤボンディング部２１とにボンディングされている。より具体的には、各ワイヤ８１は、半導体チップ４１の主面電極４１１と、ワイヤボンディング部２１のワイヤボンディング面２１１とにボンディングされている。これにより、ワイヤ８１を経由して半導体チップ４１とワイヤボンディング部２１とが導通している。
図６０に示すように、同様に、ワイヤ８２は、半導体チップ４２とワイヤボンディング部２１とにボンディングされている。より具体的には、ワイヤ８２は、半導体チップ４２の主面電極４２１と、ワイヤボンディング部２１のワイヤボンディング面２１２とにボンディングされている。これにより、ワイヤ８２を経由して半導体チップ４２とワイヤボンディング部２１とが導通している。ワイヤ８２がボンディングされているワイヤボンディング部２１には、ワイヤ８１もボンディングされている。
図５８に示すように、ワイヤ８３は、半導体チップ４１と半導体チップ４３とにボンディングされている。より具体的には、ワイヤ８３は、半導体チップ４１の主面電極４１２と、半導体チップ４３の主面電極４３１とにボンディングされている。また、ワイヤ８４は、半導体チップ４３とワイヤボンディング部３１とにボンディングされている。より具体的には、ワイヤ８４は、半導体チップ４３の主面電極４３２と、ワイヤボンディング部３１にボンディングされている。
図５６、図５９〜図６１に示すヒートシンク６は、半導体チップ４１，４２，４３にて発生した熱を速やかに半導体装置１０１Ｃの外部に放出するために、設けられている。ヒートシンク６は、ダイパッド部１１に配置されている。より具体的には、ヒートシンク６は、ダイパッド部１１のダイパッド面１１２に配置されている。すなわち、ヒートシンク６が位置する側とはダイパッド部１１を挟んで反対側にて、半導体チップ４３がダイパッド部１１に配置されている。図６１に示すように、本実施形態では、ヒートシンク６は、ＸＹ平面視（方向Ｚ視）において半導体チップ４３と重なる部位を有する。
半導体チップ４１，４２，４３にて発生した熱を速やかに半導体装置１０１Ｃの外部に放出するには、ヒートシンク６を構成する材料の熱伝導率は大きければ大きいほど良い。好ましくは、ヒートシンク６は、封止樹脂部７を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。更に好ましくは、ヒートシンク６は、ダイパッド部１１を構成する材料の熱伝導率よりも熱伝導率が大きい材料よりなる。ヒートシンク６は、たとえば、アルミニウム、銅、もしくは、鉄などの導電性材料よりなる。なお、ヒートシンク６は、アルミニウムに銀メッキがされたものであってもよい。もしくは、ヒートシンク６は、セラミックよりなっていてもよい。
図６１に示すように、ヒートシンク６は第１面６１と第２面６２とを有する。第１面６１は方向Ｚ１を向く。第１面６１は、後述の接合層５０４を挟んで、ダイパッド面１１２に対向している。第２面６２は第１面６１の向く方向とは反対方向である方向Ｚ２を向く。
図６１、図６２に示す接合層５０１は、半導体チップ４１とダイパッド面１１１との間に介在している。より具体的には、接合層５０１は、半導体チップ４１の裏面電極４１３とダイパッド面１１１との間に介在している。接合層５０１は、半導体チップ４１をダイパッド面１１１に接合している。
図６１、図６２に示す接合層５０２は、半導体チップ４２とダイパッド面１１２との間に介在している。より具体的には、接合層５０２は、半導体チップ４２の裏面電極４２３とダイパッド面１１２との間に介在している。接合層５０２は、半導体チップ４２をダイパッド面１１２に接合している。
図６１に示す接合層５０３は、半導体チップ４３とダイパッド面１１１との間に介在している。より具体的には、接合層５０３は、半導体チップ４３の裏面電極４３３とダイパッド面１１１との間に介在している。接合層５０３は、半導体チップ４３をダイパッド面１１１に接合している。
本実施形態においては、接合層５０１，５０２，５０３はいずれも導電性材料よりなる。そのため、ダイパッド部１１は、半導体チップ４１の裏面電極４１３、半導体チップ４２の裏面電極４２３、および、半導体チップ４３の裏面電極４３３のいずれにも導通している。当該構成は、裏面電極４１３，４２３，４３３どうしを導通させる必要がある場合に有効である。裏面電極４１３，４２３，４３３どうしを導通させる場合としては、裏面電極４１３，４２３，４３３をグランド接続する場合が考えられる。
接合層５０１，５０２，５０３を構成する導電性材料は、たとえば、銀もしくはハンダである。ハンダは熱伝導率が比較的大きい。接合層としてハンダを用いると、各半導体チップからダイパッド部１１に熱を効率よく伝えることができる。
図６１に示す接合層５０４は、ヒートシンク６とダイパッド面１１２との間に介在している。より具体的には、接合層５０４は、ヒートシンク６の第１面６１とダイパッド面１１２との間に介在している。接合層５０４は、ヒートシンク６をダイパッド面１１２に接合している。本実施形態では、接合層５０４は絶縁材料よりなる。このような材料としては、たとえば、エポキシなどの樹脂が挙げられる。本実施形態と異なり、接合層５０４が銀ペーストなどから形成されていてもよい。
図５６〜図６２に示す封止樹脂部７は、複数の電極１，２，３と、半導体チップ４１，４２，４３と、接合層５０１，５０２，５０３，５０４と、ヒートシンク６と、ワイヤ８１，８２，８３，８４と、を覆っている。封止樹脂部７はダイパッド面１１１，１１２を覆っている。
図６１、図６２によく表れているように、封止樹脂部７は、樹脂部７１（第１樹脂部）と、樹脂部７２（第２樹脂部）とを含む。
樹脂部７１は、ダイパッド面１１１と、ワイヤボンディング面２１１と、半導体チップ４１，４３と、接合層５０１，５０３と、を覆っている。樹脂部７１は、たとえば黒色のエポキシ樹脂よりなる。樹脂部７１は、主面７１１（第１主面）と側面７１２（第１側面）と樹脂面７１３（第１樹脂面）とを有する。
主面７１１は、方向Ｚ１を向く。すなわち、主面７１１は、ダイパッド面１１１が向く方向と同一方向を向く。主面７１１はＸＹ平面に沿う平坦な面である。側面７１２は、ＸＹ平面視（Ｚ方向視）において、半導体チップ４１，４３を囲む形状である。側面７１２は、主面７１１につながる。側面７１２はテーパ状である。具体的には、側面７１２は、主面７１１と鈍角をなすように主面７１１に対して傾斜している。
樹脂面７１３は、ＸＹ平面に沿う平坦な面である。樹脂面７１３はダイパッド部１１のダイパッド面１１２と面一となっている。図６２に示すように、樹脂面７１３は側面７１２とつながっている。
図６１、図６２に示すように、樹脂部７２は、ダイパッド面１１２と、ワイヤボンディング面２１２と、半導体チップ４２と、ヒートシンク６と、接合層５０２，５０４と、を覆っている。樹脂部７２は、たとえば黒色のエポキシ樹脂よりなる。樹脂部７２は、樹脂部７１を構成する材料と同一の材料よりなっていてもよいし、異なる材料よりなっていてもよい。樹脂部７２は、主面７２１（第２主面）と側面７２２（第２側面）と樹脂面７２３（第２樹脂面）とを有する。
主面７２１は、方向Ｚ２を向く。すなわち、主面７２１は、ダイパッド面１１２が向く方向と同一方向を向く。主面７２１はＸＹ平面に沿う平坦な面である。図５９、図６１に示すように、主面７２１からはヒートシンク６が露出している。ヒートシンク６は封止樹脂部７から露出している必要は必ずしもない。主面７２１は、ヒートシンク６の第２面６２と面一となっている。側面７２２は、ＸＹ平面視（Ｚ方向視）において、半導体チップ４２を囲む形状である。側面７２２は、主面７２１につながる。側面７２２はテーパ状である。具体的には、側面７２２は、主面７２１と鈍角をなすように主面７２１に対して傾斜している。図６２に示すように、側面７２２は側面７１２とつながっている。
樹脂面７２３は、ＸＹ平面に沿う平坦な面である。樹脂面７２３は、側面７２２とつながっている。樹脂面７２３は樹脂面７１３に接している。樹脂面７２３および樹脂面７１３は、樹脂部７１と樹脂部７２との境界となっている。
次に、図６３〜図６９を用いて、半導体装置１０１Ｃの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
まず、図６３、図６４に示すように、リードフレーム３００を用意する。リードフレーム３００は、上述したダイパッド部１１、ワイヤボンディング部２１，３１を含む。次に、リードフレーム３００を基台８７１に載置する。リードフレーム３００が基台８７１に載置された状態では、ダイパッド部１１のダイパッド面１１２が基台８７１に当たっている。
次に、同図に示すように、ダイパッド面１１１に半導体チップ４１および半導体チップ４３を配置する。半導体チップ４１は、接合層５０１を介してダイパッド面１１１に接合する。同様に、半導体チップ４３は、接合層５０３を介してダイパッド面１１１に接合する。
次に、同図に示すように、複数のワイヤ８１をそれぞれ、半導体チップ４１とワイヤボンディング部２１とにボンディングする。同様に、ワイヤ８３，８４を半導体チップ４３等にボンディングする。
次に、図６５、図６６に示すように、樹脂部７１を形成する。樹脂部７１は、図６５に示すように、金型８８１を用いたモールド成型により形成する。同図に示すように、金型８８１でリードフレーム３００を押さえつける。次に、金型８８１内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図６６に示すように、金型８８１をリードフレーム３００などから取り外す。これにより、樹脂部７１を形成できる。
樹脂部７１を形成する際、図６５，図６６おける下側の金型８８１の平坦な面は、ダイパッド面１１２およびワイヤボンディング面２１２に当接している。そのため、樹脂部７１には、ダイパッド面１１２およびワイヤボンディング面２１２のいずれとも面一となっている樹脂面７１３が形成される。一方、同図における上側の金型８８１が樹脂部７１から抜けやすくするべく、同図における上側の金型８８１は逆テーパ状となっている。そのため、樹脂部７１の側面７１２は、上述のようなテーパ状となっている。
次に、図６７に示すように、図６６に示した製品を裏返す。次に、リードフレーム３００を基台８７２に載置する。リードフレーム３００が基台８７２に載置された状態では、樹脂部７１が基台８７２に当たっている。
次に、同図に示すように、ダイパッド面１１２に半導体チップ４２を配置する。半導体チップ４２は、接合層５０２を介してダイパッド面１１２に接合する。次に、同図に示すように、ワイヤ８２を、半導体チップ４２とワイヤボンディング部２１とにボンディングする。同様に、ダイパッド面１１２にヒートシンク６を配置する。ヒートシンク６は、接合層５０４を介してダイパッド面１１２に接合する。
次に、図６８、図６９に示すように、樹脂部７２を形成する。樹脂部７２は、図６８に示すように、金型８８２を用いたモールド成型により形成する。同図に示すように、金型８８２でリードフレーム３００を押さえつける。次に、金型８８２内に樹脂材を注入し、当該樹脂材を硬化させる。当該樹脂材が硬化すると、図６９に示すように、金型８８２をリードフレーム３００などから取り外す。これにより、樹脂部７２を形成できる。
樹脂部７２を形成する際、図６８、図６９における上側の金型８８２が樹脂部７２から抜けやすくするべく、図６８、図６９における上側の金型８８２は逆テーパ状となっている。そのため、樹脂部７２の側面７２２は、上述のようなテーパ状となっている。また、樹脂部７２には樹脂面７１３に接する樹脂面７２３が形成される。
次に、リードフレーム３００を適宜切断することにより、図５６〜図６２に示した半導体装置１０１Ｃが製造される。
次に、本実施形態の作用効果について説明する。
本実施形態によると、ダイパッド面１１１およびダイパッド面１１２は互いに反対側を向く。半導体チップ４１はダイパッド面１１１に配置され、半導体チップ４２はダイパッド面１１２に配置されている。そのため、半導体チップ４１および半導体チップ４２は、ダイパッド部１１を挟んで反対側に配置されている。よって、ＸＹ平面視における半導体チップ４１を配置できる位置は、半導体チップ４２の配置されている位置に制約されにくい。よって、ＸＹ平面視において、半導体チップ４１と半導体チップ４２とをより近接させることができる。これにより、ＸＹ平面視において半導体装置１０１Ｃの小型化を図ることができる。
半導体装置１０１Ｃにおいては、半導体チップ４２は、ＸＹ平面視において半導体チップ４１に重なる部位を有する。このような構成は、ＸＹ平面視において半導体装置１０１Ｃを小型化するのに更に適する。
本実施形態においては、半導体チップ４１を配置する工程は、半導体チップ４２を配置する工程の前に行われる。そのため、図６３、図６４に示したように、半導体チップ４１を配置する際、ダイパッド面１１２には半導体チップ４２が配置されていない。ダイパッド面１１２に半導体チップ４２が配置されていないと、ダイパッド面１１２を基台８７１に当てた状態でダイパッド部１１を基台８７１に固定できる。そのため、半導体チップ４１をダイパッド部１１に配置する際にダイパッド部１１に力がかかったとしても、ダイパッド部１１の姿勢を崩すことなく維持することができる。このような方法によると、半導体チップ４１をダイパッド部１１に正確に配置できる。
本実施形態においては、半導体チップ４２を配置する工程は、樹脂部７１を形成する工程の後に行われる。そのため、図６７に示したように、半導体チップ４２を配置する際、半導体チップ４１は樹脂部７１により覆われている。仮に半導体チップ４１が樹脂部７１に覆われておらず露出していた場合、半導体チップ４１を基台８７２に直接当てることはありえない。しかしながら本実施形態では、半導体チップ４２を配置する際、樹脂部７１を基台８７２に当てた状態で、樹脂部７１とともにダイパッド部１１を基台８７２に固定できる。そのため、半導体チップ４２をダイパッド部１１に配置する際にダイパッド部１１に力がかかったとしても、ダイパッド部１１の姿勢を崩すことなく維持することができる。このような方法によると、半導体チップ４２をダイパッド部１１に正確に配置できる。
以上より、本実施形態にかかる方法によると、半導体チップ４１および半導体チップ４２のいずれもが正確に配置された半導体装置１０１Ｃを製造することができる。
本実施形態にかかる方法においては、半導体チップ４１にワイヤ８１をボンディングする。また、樹脂部７１を形成する工程においては、ワイヤ８１を樹脂部７１で覆う。このような構成によると、半導体チップ４２を配置する際、ワイヤ８１は樹脂部７１によって覆われている。仮にワイヤ８１が樹脂部７１に覆われておらず露出していた場合、ワイヤ８１を基台８７２に直接当てることはありえない。ワイヤ８１と半導体チップ４１との断線などが生じるおそれがあるからである。しかしながら本実施形態では、半導体チップ４２を配置する際、ワイヤ８１を基台８７２に当てずに、樹脂部７１を基台８７２に当てた状態で、樹脂部７１とともにダイパッド部１１を基台８７２に固定できる。よって、ワイヤ８１を半導体装置１０１Ｃが備えていたとしても、上述したのと同様に、半導体チップ４２をダイパッド部１１に正確に配置できる。
一般的に、樹脂部の形成時に、半導体チップの姿勢が崩れたり、ワイヤが断線したりするなどの不具合が生じることがある。本実施形態においては、半導体チップ４２を配置する工程の前に、半導体チップ４１を覆う樹脂部７１を形成する工程を行い、半導体チップ４２を配置する工程の後に、半導体チップ４２を覆う樹脂部７２を形成する工程を行っている。すなわち、半導体装置１０１Ｃにおける半導体チップの全てを一度に封止樹脂部７で覆っていない。そのため、樹脂部７１で半導体チップ４１を覆う際に上述の不具合が生じても、半導体チップ４２を配置する工程を行う前に当該不具合の発生が明らかになる。よって、不具合の発生している製品に半導体チップ４２を配置することを回避できる。すなわち、不具合の発生していない製品に半導体チップ４２を確実に配置することができる。したがって、無駄になる半導体チップ４２が生じることを抑制することができる。
樹脂部の形成時における上述の不具合の生じる可能性は、樹脂部が覆う半導体チップの数が多ければ多いほど大きくなる傾向にある。半導体装置１０１Ｃは、ダイパッド面１１２に配置されたヒートシンク６を備える。ヒートシンク６は、ダイパッド部１１における熱を効率よく半導体装置１０１Ｃの外部に放出するため、ＸＹ平面視におけるサイズが比較的大きくなることが多い。そのため、ダイパッド面１１２において半導体チップを配置できるスペースは極めて限定されうる。よって、ダイパッド面１１２に配置可能な半導体チップの数は、ダイパッド面１１１に配置可能な半導体チップの数に比べ小さい可能性が高い。
そのため、比較的多くの数の半導体チップが配置されるダイパッド面１１１を覆う樹脂部７１を形成する場合の方が、比較的少ない数の半導体チップが配置されるダイパッド面１１２を覆う樹脂部７２を形成する場合に比較して、上述した不具合の生じる可能性が高い。仮に、半導体装置１０１Ｃの製造工程におけるほぼ最終段階で上述の不具合が明らかになると、最終段階までに行われた工程の全てが無駄になる。本実施形態においては、不具合の生じる可能性の高い樹脂部７１を形成する工程を、不具合の生じる可能性が低い樹脂部７２を形成する工程の前に行っている。これにより、上記の不具合が生じたとしても、半導体装置１０１Ｃの製造工程におけるより早い段階で、当該不具合が明らかになる。よって、無駄になる工程を削減することができる。これは、半導体装置１０１Ｃの製造の効率化を図るのに適する。
本実施形態においては、ワイヤ８１およびワイヤ８２のいずれもが、ワイヤボンディング部２１にボンディングされている。ワイヤ８１はワイヤボンディング面２１１にボンディングされ、ワイヤ８２はワイヤボンディング面２１１とは反対側のワイヤボンディング面２１２にボンディングされている。このような構成によると、同一面にワイヤ８１，８２のいずれもをボンディングする必要がない。ワイヤボンディング面２１１のＸＹ平面視におけるサイズを小型化することができる。
＜２Ｃ実施形態＞
図７０〜図７５を用いて、本バリエーション発明の２Ｃ実施形態について説明する。以下の説明および参照する図では、上述の実施形態と同一もしくは類似の構成については同一の符号を付し、その説明を省略している。
図７０は、本実施形態にかかる半導体装置の断面図である。図７１は、本実施形態にかかる半導体装置の断面図である。
本実施形態は、樹脂部７１，７２を形成する順番が逆になっている点において、１Ｃ実施形態と主に異なる。これにより、半導体装置１０２Ｃにおける構造が異なっている。以下具体的に説明する。
半導体装置１０２Ｃは、複数の電極１，２，３と、半導体チップ４１（第２半導体チップ）と、半導体チップ４２（第１半導体チップ）と、半導体チップ４３（第３半導体チップ）と、接合層５０１（第２接合層）と、接合層５０２（第１接合層）と、接合層５０３（第３接合層）と、接合層５０４と、ヒートシンク６と、封止樹脂部７と、ワイヤ８１（第２ワイヤ）と、ワイヤ８２（第１ワイヤ）と、ワイヤ８３，８４と、を備える。
半導体装置１０２Ｃにおいては、半導体チップ４１，４２，４３、接合層５０１，５０２，５０３，５０４、ヒートシンク６、および、ワイヤ８１，８２，８３，８４の各構成は、半導体装置１０１Ｃにおける構成と同様であるから、説明を省略する。
電極１は、ダイパッド部１１と、リード１２（第１リード）と、を含む。ダイパッド部１１は、ダイパッド面１１１（第２ダイパッド面）およびダイパッド面１１２（第１ダイパッド面）を有する。本実施形態における電極１の構成は、１Ｃ実施形態と同様であるから、説明を省略する。また、本実施形態における電極２，３の各構成も１Ｃ実施形態と同様であるから、説明を省略する。
封止樹脂部７は、樹脂部７１（第２樹脂部）と、樹脂部７２（第１樹脂部）とを含む。本実施形態では、上述の実施形態と異なり、樹脂部７１の樹脂面７１３（第２樹脂面）はダイパッド面１１２と面一になっていない。一方、樹脂部７２の樹脂面７２３（第１樹脂面）が、ダイパッド面１１１と面一となっている。樹脂部７１，７２のその他の点については、１Ｃ実施形態とほぼ同様であるから、説明を省略する。
次に、図７２〜図７５を用いて半導体装置１０２Ｃの製造方法について説明する。製造方法の説明にて用いる図では、上述と同一の構成については、同一の符号を付している。
本実施形態においても、図７２に示すように、リードフレーム３００を用意し、基台８７３に載置する。本実施形態では、リードフレーム３００が基台８７３に載置された状態では、ダイパッド部１１のダイパッド面１１１が基台８７３に当たっている。
次に、同図に示すように、ダイパッド面１１２に半導体チップ４２を配置する。半導体チップ４２は、接合層５０２を介してダイパッド面１１２に接合する。次に、同図に示すように、ワイヤ８２を、半導体チップ４２とワイヤボンディング部２１とにボンディングする。次に、ダイパッド面１１２にヒートシンク６を配置する。ヒートシンク６は、接合層５０４を介してダイパッド面１１２に接合する。
次に、図７３に示すように、樹脂部７２を形成する。図７３に示すように、樹脂部７２は、金型８８３を用いたモールド成型により形成する。
樹脂部７２を形成する際、図７３における下側の金型８８３の平坦な面は、ダイパッド面１１１およびワイヤボンディング面２１１に当接している。そのため、樹脂部７２には、ダイパッド面１１１およびワイヤボンディング面２１１のいずれとも面一となっている樹脂面７２３が形成される。
次に、図７４に示すように、図７３に示した製品を裏返す。次に、リードフレーム３００を基台８７４に載置する。リードフレーム３００が基台８７４に載置された状態では、樹脂部７２が基台８７４に当たっている。
次に、同図に示すように、１Ｃ実施形態と同様に、ダイパッド面１１１に半導体チップ４１，４３を配置する。次に、同図に示すように、ワイヤ８１を半導体チップ４１とワイヤボンディング部２１とにボンディングする。ワイヤ８３，８４も、半導体チップ４３等にボンディングする。
次に、図７５に示すように、樹脂部７１を形成する。図７５に示すように、樹脂部７１は、金型８８４を用いたモールド成型により形成する。樹脂部７１には、樹脂面７２３に接する樹脂面７１３が形成される。
次に、リードフレーム３００を適宜切断することにより、図７０等に示した半導体装置１０２Ｃが製造される。
次に、本実施形態の作用効果について説明する。
本実施形態によると、ダイパッド面１１１およびダイパッド面１１２は互いに反対側を向く。半導体チップ４１はダイパッド面１１１に配置され、半導体チップ４２はダイパッド面１１２に配置されている。そのため、半導体チップ４１および半導体チップ４２は、ダイパッド部１１を挟んで反対側に配置されている。よって、１Ｃ実施形態で述べたのと同様の理由により、ＸＹ平面視において半導体装置１０２Ｃの小型化を図ることができる。
半導体装置１０２Ｃにおいては、半導体チップ４２は、ＸＹ平面視において半導体チップ４１に重なる部位を有する。このような構成は、ＸＹ平面視において半導体装置１０２Ｃを小型化するのに更に適する。
本実施形態においては、半導体チップ４２を配置する工程は、半導体チップ４１を配置する工程の前に行われる。そのため、図７２に示したように、半導体チップ４２を配置する際、ダイパッド面１１１には半導体チップ４１が配置されていない。このような方法によると、１Ｃ実施形態で述べたのと同様の理由により、半導体チップ４２をダイパッド部１１に正確に配置できる。
本実施形態においては、半導体チップ４１を配置する工程は、樹脂部７２を形成する工程の後に行われる。そのため、図７４に示したように、半導体チップ４１を配置する際、半導体チップ４２は樹脂部７２により覆われている。このような方法によると、１Ｃ実施形態で述べたのと同様の理由により、半導体チップ４１をダイパッド部１１に正確に配置できる。
以上より、本実施形態にかかる方法によると、半導体チップ４１および半導体チップ４２のいずれもが正確に配置された半導体装置１０２Ｃを製造することができる。
本実施形態にかかる方法においては、半導体チップ４２にワイヤ８２をボンディングする。また、樹脂部７２を形成する工程においては、ワイヤ８２を樹脂部７２で覆う。このようにワイヤ８２を半導体装置１０２Ｃが備えていたとしても、１Ｃ実施形態で述べたのと同様の理由により、半導体チップ４１をダイパッド部１１に正確に配置できる。
本実施形態においては、半導体チップ４１を配置する工程の前に、半導体チップ４２を覆う樹脂部７２を形成する工程を行い、半導体チップ４１を配置する工程の後に、半導体チップ４１を覆う樹脂部７１を形成する工程を行っている。すなわち、半導体装置１０２Ｃにおける半導体チップの全てを一度に封止樹脂部７で覆っていない。そのため、樹脂部７２で半導体チップ４２を覆う際に上述の不具合が生じても、半導体チップ４１を配置する工程を行う前に当該不具合の発生が明らかになる。よって、不具合の発生していない製品に半導体チップ４１を確実に配置することができる。したがって、無駄になる半導体チップ４１が生じることを抑制することができる。
本実施形態においては、ワイヤ８１およびワイヤ８２のいずれもが、ワイヤボンディング部２１にボンディングされている。ワイヤ８１はワイヤボンディング面２１１にボンディングされ、ワイヤ８２はワイヤボンディング面２１１とは反対側のワイヤボンディング面２１２にボンディングされている。このような構成によると、同一面にワイヤ８２，８１をボンディングする必要がない。したがって、ＸＹ平面において、ワイヤボンディング部２１を小型化することができる。
本バリエーション発明は、上述した実施形態に限定されるものではない。本バリエーション発明の各部の具体的な構成は、種々に設計変更自在である。たとえば、半導体装置１０１Ｃ，１０２Ｃはヒートシンク６を備えていなくてもよい。一方、半導体装置１０１Ｃ，１０２Ｃがヒートシンク６を備えている場合であっても、上述のタイミングでヒートシンク６をダイパッド部１１に配置する必要はない。すなわち、樹脂部７２に凹部を設けておき、樹脂部７１および樹脂部７２のいずれもが形成された後に、樹脂部７２に設けられた凹部にヒートシンク６を配置してもよい。上記の実施形態では半導体装置が挿入実装型である例を示したが、半導体装置は表面実装型のものであってもよい。なお、ヒートシンク６と同一の側に配置された半導体チップ４１として、パワートランジスタ以外の、たとえば、ＬＳＩやディスクリート部品を用いるとよい。
本バリエーション発明のまとめとして、以下に付記として列挙する。
（付記１）
互いに反対側を向く第１ダイパッド面および第２ダイパッド面を有するダイパッド部と、
上記第１ダイパッド面に配置された第１半導体チップと、
上記第２ダイパッド面に配置された第２半導体チップと、
上記第１ダイパッド面および上記第２ダイパッド面を覆う封止樹脂部と、を備え、
上記封止樹脂部は、上記第１半導体チップを覆う第１樹脂部と、上記第２半導体チップを覆う第２樹脂部と、を含み、上記第１樹脂部は、第１樹脂面を有し、上記第２樹脂部は、上記第１樹脂面に接する第２樹脂面を有する、半導体装置。
（付記２）
上記第１半導体チップは、上記ダイパッド部の厚さ方向視において、上記第２半導体チップに重なる部位を有する、付記１に記載の半導体装置。
（付記３）
上記第１半導体チップにボンディングされた第１ワイヤを更に備える、付記１または２に記載の半導体装置。
（付記４）
上記ダイパッド部に配置されたヒートシンクを更に備える、付記１ないし３のいずれかに記載の半導体装置。
（付記５）
上記ヒートシンクは、上記第２ダイパッド面に配置されている、付記４に記載の半導体装置。
（付記６）
上記ヒートシンクは、上記第１ダイパッド面に配置されている、付記４に記載の半導体装置。
（付記７）
上記ヒートシンクが位置する側とは上記ダイパッド部を挟んで反対側にて、上記ダイパッド部に配置された第３半導体チップを更に備え、
上記第３半導体チップは、上記ダイパッド部の厚さ方向視において上記ヒートシンクに重なる部位を有する、付記４ないし６のいずれかに記載の半導体装置。
（付記８）
上記第１樹脂面は、上記第２ダイパッド面と面一である、付記１ないし７のいずれかに記載の半導体装置。
（付記９）
上記ヒートシンクは、上記封止樹脂部に覆われた部位を有する、付記４ないし７のいずれかに記載の半導体装置。
（付記１０）
上記第２半導体チップにボンディングされた第２ワイヤと、
上記第１ワイヤと上記第２ワイヤとのいずれもがボンディングされたワイヤボンディング部と、を更に備える、付記３記載の半導体装置。
（付記１１）
上記第１半導体チップおよび上記第１ダイパッド面との間に介在する第１接合層と、
上記第２半導体チップおよび上記第２ダイパッド面との間に介在する第２接合層と、を更に備え、
上記第１接合層および上記第２接合層はいずれも導電性材料よりなる、付記１ないし１０のいずれかに記載の半導体装置。
（付記１２）
上記第１樹脂部は、上記第１ダイパッド面が向く方向と同一方向を向く第１主面と、上記第１主面につながる第１側面と、を有し、上記第２樹脂部は、上記第２ダイパッド面が向く方向と同一方向を向く第２主面と上記第２主面につながる第２側面と、を有し、
上記第１側面は、上記第１主面と鈍角をなすように上記第１主面に対し傾斜しており、上記第２側面は、上記第２主面と鈍角をなすように上記第２主面に対して傾斜している、付記１ないし１１のいずれかに記載の半導体装置。
（付記１３）
上記ダイパッド部につながり且つ上記封止樹脂部から突出する第１リードと、
上記ワイヤボンディング部につながり且つ上記封止樹脂部から突出する第２リードと、を更に備える、付記１ないし１２のいずれかに記載の半導体装置。
（付記１４）
互いに反対側を向く第１ダイパッド面および第２ダイパッド面を有するダイパッド部を含むリードフレームを用意する工程と、
上記第１ダイパッド面に第１半導体チップを配置する工程と、
上記第１ダイパッド面および上記第１半導体チップを覆う第１樹脂部を形成する工程と、
上記第１樹脂部を形成する工程の後に、上記第２ダイパッド面に第２半導体チップを配置する工程と、
上記第２ダイパッド面および上記第２半導体チップを覆う第２樹脂部を形成する工程と、を備える、半導体装置の製造方法。
（付記１５）
上記第２半導体チップを配置する工程においては、上記ダイパッド部の厚さ方向視において、上記第２半導体チップを上記第１半導体チップと重なる位置に配置する、付記１４に記載の半導体装置の製造方法。
（付記１６）
上記第１樹脂部を形成する工程の前に、上記第１半導体チップに第１ワイヤをボンディングする工程を更に備え、
上記第１樹脂部を形成する工程においては、上記第１ワイヤを上記第１樹脂部で覆う、付記１４または１５に記載の半導体装置の製造方法。
（付記１７）
上記ダイパッド部にヒートシンクを配置する工程を更に備える、付記１４ないし１６のいずれかに記載の半導体装置の製造方法。
（付記１８）
上記ヒートシンクを配置する工程は、上記第１樹脂部を形成する工程の後に行い、上記ヒートシンクを配置する工程においては、上記ヒートシンクを上記第２ダイパッド面に配置する、付記１７に記載の半導体装置の製造方法。
（付記１９）
上記ヒートシンクを配置する工程は、上記第１樹脂部を形成する工程の前に行い、上記ヒートシンクを配置する工程においては、上記ヒートシンクを上記第１ダイパッド面に配置する、付記１７に記載の半導体装置の製造方法。
（付記２０）
上記ダイパッド部に第３半導体チップを配置する工程を更に備え、
上記ヒートシンクを配置する工程においては、上記ヒートシンクを、上記ダイパッド部の厚さ方向視において、上記第３半導体チップと重なる位置に配置する、付記１７ないし１９のいずれかに記載の半導体装置の製造方法。
（付記２１）
上記第１ワイヤをワイヤボンディング部にボンディングする工程と、
上記第２樹脂部を形成する工程の前に、上記第２半導体チップおよび上記ワイヤボンディング部に第２ワイヤをボンディングする工程と、を更に備える、付記１６に記載の半導体装置の製造方法。
（付記２２）
上記第１半導体チップを配置する工程においては、導電性材料よりなる第１接合層を介して上記第１半導体チップを上記第１ダイパッド面に接合し、上記第２半導体チップを配置する工程においては、導電性材料よりなる第２接合層を介して上記第２半導体チップを上記第２ダイパッド面に接合する、付記１４ないし２１のいずれかに記載の半導体装置の製造方法。
＜１Ｄ実施形態＞
図７６〜図９４を用いて、本発明のバリエーションにかかる発明の１Ｄ実施形態について説明する。
図７６〜図９４は、本実施形態に係る半導体装置の製造方法、および本実施形態に係る半導体装置を示している。これらの図を参照しつつ、以下に本実施形態に係る半導体装置の製造方法および半導体装置について説明する。
まず、図７６〜図７８に示すように、リードフレーム２１０を用意する。リードフレーム２１０は、本バリエーション発明でいう第１リードフレームに相当する。リードフレーム２１０は、フレーム２１１、複数の主アイランド２３１、補助アイランド２４２、複数の主リード２５１，２５３、複数の補助リード２６２，２６４、および複数の支持リード２７１を有している。フレーム２１１は、本バリエーション発明でいう第１フレームに相当し、主アイランド２３１は、本バリエーション発明でいう第１主アイランドに相当し、補助アイランド２４２は、本バリエーション発明でいう第２補助アイランドに相当し、主リード２５１，２５３は、本バリエーション発明でいう第１主リードに相当し、補助リード２６２，２６４は、本バリエーション発明でいう第２補助リードに相当し、支持リード２７１は、本バリエーション発明でいう第１支持リードに相当する。リードフレーム２１０は、たとえばＣｕあるいはＣｕ合金などの金属からなるプレートに対して、打ち抜き加工と折り曲げ加工とを一括して施すことによって形成される。
フレーム２１１は、リードフレーム２１０の各要素を一体的に接続するためのものであり、本実施形態においては、矩形環状である。主アイランド２３１は、後述する制御素子３１０を搭載するための部位であり、たとえば矩形状とされている。補助アイランド２４２は、後述するドライバ素子４２０を搭載するための部位であり、たとえば矩形状とされている。図７７および図７８に示すように、主アイランド２３１および補助アイランド２４２は、ｚ方向においてフレーム２１１に対してシフトした位置にある。なお、図７６においてハッチングされた部位は、フレーム２１１に対してｚ方向においてシフトした位置にあるものを示している。図７６に示すように主アイランド２３１と補助アイランド２４２とは、ｘ方向およびｙ方向のいずれにおいても互いに離間している。
複数の主リード２５１は、フレーム２１１から主アイランド２３１の近傍に向かってｙ方向に延びる帯状部位である。複数の主リード２５３は、フレーム２１１から主アイランド２３１の近傍に向かってｘ方向に延びており、その先端がｙ方向を向くように屈曲した帯状部位である。複数の補助リード２６２は、フレーム２１１から補助アイランド２４２近傍に向かってｙ方向に延び、さらにその一部は先端がｘ方向に向かう帯状部位である。複数の補助リード２６４は、フレーム２１１から補助アイランド２４２近傍に向かってｘ方向に延びており、その先端がｙ方向を向くように屈曲した帯状部位である。各支持リード２７１は、フレーム２１１と主アイランド２３１とを連結している。各支持リード２７１は、ｘ方向寸法が部分的に大となった部位を有している。
主リード２５３の先端部分、補助リード２６４の先端部分、および支持リード２７１のうちｘ方向寸法が部分的に大となった部分には、ハンダ２８０が塗布されている。ハンダ２８０は、リードフレーム２１０と後述するリードフレーム２２０とを接合するために用いるものである。ハンダ２８０の塗布は、リードフレーム２１０，２２０の接合工程の前であれば、いずれのタイミングで行ってもよい。
次に、図７９〜図８１に示すように、リードフレーム２２０を用意する。リードフレーム２２０は、本バリエーション発明でいう第２リードフレームに相当する。リードフレーム２２０は、フレーム２２１、主アイランド２３２、補助アイランド２４１、複数の主リード２５２，２５４、複数の補助リード２６１，２６３、および支持リード２７２を有している。フレーム２２１は、本バリエーション発明でいう第２フレームに相当し、主アイランド２３２は、本バリエーション発明でいう第２主アイランドに相当し、補助アイランド２４１は、本バリエーション発明でいう第１補助アイランドに相当し、主リード２５２，２５４は、本バリエーション発明でいう第２主リードに相当し、補助リード２６１，２６３は、本バリエーション発明でいう第１補助リードに相当する。リードフレーム２２０は、たとえばＣｕあるいはＣｕ合金などの金属からなるプレートに対して、打ち抜き加工と折り曲げ加工とを一括して施すことによって形成される。
フレーム２２１は、リードフレーム２２０の各要素を一体的に接続するためのものであり、本実施形態においては、矩形環状である。主アイランド２３２は、後述する制御素子３２０を搭載するための部位であり、たとえば矩形状とされており、３つの制御素子３２０を搭載可能なサイズとされている。補助アイランド２４１は、後述するドライバ素子４１０を搭載するための部位であり、たとえば矩形状とされている。図８０および図８１に示すように、主アイランド２３２および補助アイランド２４１は、ｚ方向においてフレーム２２１に対してシフトした位置にある。なお、図７９においてハッチングされた部位は、フレーム２２１に対してｚ方向においてシフトした位置にあるものを示している。図７９に示すように主アイランド２３２と補助アイランド２４１とは、ｘ方向およびｙ方向のいずれにおいても互いに離間している。
複数の主リード２５２は、フレーム２２１から主アイランド２３２の近傍に向かってｙ方向に延びる部分と、それに続いてｘ方向に延びる部分と、それに続いて再びｙ方向に延びる部分とを有する屈曲帯状部位である。図中右方にある２つの主リード２５２は、先端寄りのｙ方向に延びる部分と中間のｘ方向に延びる部分とが、主アイランド２３２および補助アイランド２４１と同様にフレーム２２１に対してｚ方向においてシフトしている。複数の主リード２５４は、フレーム２２１から主アイランド２３２の近傍に向かってｘ方向に延びており、その先端がｙ方向を向くように屈曲した帯状部位である。複数の補助リード２６１は、フレーム２２１から補助アイランド２４１近傍に向かってｙ方向に延び、さらにその一部は先端がｘ方向に向かう帯状部位である。複数の補助リード２６３は、フレーム２２１から補助アイランド２４１近傍に向かってｘ方向に延びており、その先端寄り部分がｙ方向を向くように屈曲した帯状部位である。支持リード２７２は、フレーム２２１と主アイランド２３２とを連結している。
次いで、図８２〜図８４に示すように、リードフレーム２１０の３つの主アイランド２３１に、放熱板５１０を接合する。放熱板５１０は、本バリエーション発明でいう第１放熱板に相当し、たとえばＣｕからなる。本実施形態においては、放熱板５１０は、その厚さがリードフレーム２１０よりも厚く、平面視寸法が３つの主アイランド２３１を合計した大きさよりも顕著に大である矩形状とされている。放熱板５１０と主アイランド２３１との接合は、絶縁接合材５１１を用いて行う。絶縁接合材５１１は、たとえばポリイミド樹脂からなる基材を備える接着シートである。
次いで、図８５〜図８７に示すように、リードフレーム２２０の主アイランド２３２に、放熱板５２０を接合する。放熱板５２０は、本バリエーション発明でいう第２放熱板に相当し、たとえばＣｕからなる。本実施形態においては、放熱板５２０は、その厚さがリードフレーム２２０よりも厚く、平面視寸法が主アイランド２３２よりも顕著に大である矩形状とされている。放熱板５２０と主アイランド２３２との接合は、絶縁接合材５２１を用いて行う。絶縁接合材５２１は、たとえばポリイミド樹脂からなる基材を備える接着シートである。
次いで、図８８に示すように、リードフレーム２１０に、３つの制御素子３１０とドライバ素子４２０とを搭載する。制御素子３１０は、たとえばパワーＭＯＳＦＥＴあるいはＩＧＢＴである。ドライバ素子４２０は、後述する制御素子３２０を駆動制御するためのものである。各制御素子３１０は、各主アイランド２３１に搭載する。ドライバ素子４２０は、補助アイランド２４２に搭載する。制御素子３１０およびドライバ素子４２０の搭載は、たとえば絶縁性樹脂に熱伝導率を高めるためのＡｇ粒子が混入された絶縁性ペーストを用いて行う。なお、制御素子３１０やドライバ素子４２０の仕様に応じて、導電性ペーストを用いて搭載してもよい。次いで、各制御素子３１０と主リード２５１とをワイヤ７１１によって接続し、各制御素子３１０と主リード２５３とをワイヤ７１２によって接続する。また、ドライバ素子４２０と補助リード２６２とをワイヤ７４１によって接続し、ドライバ素子４２０と補助リード２６４とをワイヤ７４２によって接続する。
次いで、図８９に示すように、リードフレーム２２０に、３つの制御素子３２０とドライバ素子４１０とを搭載する。制御素子３２０は、たとえばパワーＭＯＳＦＥＴあるいはＩＧＢＴである。ドライバ素子４１０は、制御素子３１０を駆動制御するためのものである。３つの制御素子３２０は、主アイランド２３２に搭載する。ドライバ素子４１０は、補助アイランド２４１に搭載する。制御素子３２０およびドライバ素子４１０の搭載は、たとえば絶縁性樹脂に熱伝導率を高めるためのＡｇ粒子が混入された絶縁性ペーストを用いて行う。なお、制御素子３２０やドライバ素子４１０の仕様に応じて、導電性ペーストを用いて搭載してもよい。次いで、各制御素子３２０と主リード２５２とをワイヤ７２１によって接続し、各制御素子３２０と主リード２５４とをワイヤ７２２によって接続する。また、ドライバ素子４１０と補助リード２６１とをワイヤ７３１によって接続し、ドライバ素子４１０と補助リード２６３とをワイヤ７３２によって接続する。
次いで、図９０に示すように、リードフレーム２１０とリードフレーム２２０とを接合する。この接合においては、リードフレーム２１０とリードフレーム２２０とのうち同図において現れている側どうしを対面させた状態でたとえばリフロー炉に挿入する。これにより、主リード２５３に塗布されたハンダ２８０によって主リード２５３と補助リード２６３とが接合される。また、補助リード２６４に塗布されたハンダ２８０によって補助リード２６４と主リード２５４とが接合される。また、支持リード２７１に塗布されたハンダ２８０によって支持リード２７１と主リード２５２とが接合される。この結果、図９１に示すように、リードフレーム２１０とリードフレーム２２０との接合が完了する。同図においては、理解の便宜上、リードフレーム２２０にハッチングを付している。
図９１に示すように、リードフレーム２１０とリードフレーム２２０とを接合すると、主アイランド２３１に搭載された複数の制御素子３１０と主アイランド２３２に搭載された複数の制御素子３２０とがｘ方向において隣り合う位置関係となる。また、補助アイランド２４１に搭載されたドライバ素子４１０と補助アイランド２４２に搭載されたドライバ素子４２０とがｘ方向において隣り合っている。また、ドライバ素子４１０は複数の制御素子３１０に対してｙ方向において隣り合っており、ドライバ素子４２０は複数の制御素子３２０に対してｙ方向において隣り合っている。
制御素子３１０とドライバ素子４１０とは、ワイヤ７１２、主リード２５３、ハンダ２８０、補助リード２６３、およびワイヤ７３２を介して導通している。制御素子３２０とドライバ素子４２０とは、ワイヤ７２２、主リード２５４、ハンダ２８０、補助リード２６４、およびワイヤ７４２を介して導通している。また、制御素子３２０は、ワイヤ７２１、主リード２５２、およびハンダ２８０を介して支持リード２７１に導通している。特に、３つの主リード２５２のうち図中上方（左方）にある２つの主リード２５２は、支持リード２７１に対してｚ方向にシフトした部分を有することにより、それぞれとは導通しない支持リード２７１を跨ぐ格好となっている。放熱板５１０，５２０は、平面視において、複数の制御素子３１０と複数の制御素子３２０とに重なるサイズおよび配置となっている。
次いで、図９１において仮想線で示すように、たとえば金型成型によって封止樹脂６００を形成する。封止樹脂６００は、たとえばエポキシ樹脂材料を用いて形成する。そして、フレーム２１１およびフレーム２２１を取り除くようにリードフレーム２１０およびリードフレーム２２０を切断することにより、図９２〜図９４に示す半導体装置１０１Ｄが得られる。
半導体装置１０１Ｄにおいては、前述した製造方法においてフレーム２１１，２２１を取り除いた結果残存した主アイランド２３１，２３２、補助アイランド２４１，２４２、主リード２５１，２５２，２５３，２５４、補助リード２６１，２６２，２６３，２６４、支持リード２７１，２７２によって、導通支持体２００が構成されている。導通支持体２００は、制御素子３１０，３２０およびドライバ素子４１０，４２０を支持するとともに、半導体装置１０１Ｄが実装されるたとえば回路基板（図示略）と制御素子３１０，３２０およびドライバ素子４１０，４２０とを導通させる役割を果たす。
図９３に示すように、制御素子３１０とこれを駆動制御するドライバ素子４１０とは、ｚ方向において互いに反対側に配置されている。この位置関係は、制御素子３２０とドライバ素子４２０との位置関係についても同様である。また、図９４に示すように、制御素子３１０と制御素子３２０とは、ｚ方向において互いに反対側に配置されている。そして、放熱板５１０と放熱板５２０とは、ｚ方向において互いに反対側に封止樹脂６００から露出している。
次に、半導体装置１０１Ｄおよびその製造方法の作用について説明する。
本実施形態によれば、放熱板５１０と放熱板５２０とは、ｚ方向において互いに反対側に封止樹脂６００から露出しているため、互いに干渉しあわない。このため、放熱板５１０と放熱板５２０とが平面視において互いに重なり合う程度のサイズであるにも関わらず、半導体装置１０１Ｄの平面視サイズが不当に大きくなってしまうことを回避することができる。また、放熱板５１０，５２０を大型化することにより、半導体装置１０１Ｄの放熱性能を高めることができる。
たとえば制御素子３１０とドライバ素子４１０とは、３次元的に離間された配置となっており、互いを導通させる導通経路は比較的複雑な形状となっている。しかしながら、その経路は、ワイヤ７１２，７３２だけでなく、主リード２５３および補助リード２６３によっても構成されている。また、主リード２５３と補助リード２６３は、ｚ方向において異なる位置に配置された制御素子３１０とドライバ素子４１０とを導通させる導通経路のうちｚ方向において連絡する部分も構成している。したがって、３次元的に比較的複雑な導通経路によって制御素子３１０とドライバ素子４１０とを導通させつつ、この導通経路をたとえばワイヤのみによって構成した場合と比較して低抵抗化を図ることができる。
一部の主リード２５２が一部の支持リード２７１を跨ぐ構成とすることにより、制御素子３２０と主リード２５２あるいは支持リード２７１のうち封止樹脂６００から露出する部分との間の導通経路の低抵抗化を図ることができる。この導通経路を、たとえばワイヤのみによって構成した場合、抵抗値の増大、あるいは複数のワイヤどうしの干渉が懸念されるが、半導体装置１０１Ｄによれば、そのような不具合を回避することができる。
ハンダ２８０によってリードフレーム２１０とリードフレーム２２０とを接合することにより、封止樹脂６００を形成する際には、リードフレーム２１０とリードフレーム２２０とが一体の構造物となっている。このため、リードフレーム２１０およびリードフレーム２２０の各部を過度に支持することなく、封止樹脂６００を形成するための金型成型を適切に行うことができる。
本バリエーション発明に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本バリエーション発明に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
本バリエーション発明のまとめとして、以下に付記として列挙する。
（付記１）
入力電流または入力電圧を制御することにより出力電流または出力電圧を生成する複数の制御素子と、
上記制御素子を駆動制御する複数のドライバ素子と、
上記複数の制御素子および上記複数のドライバ素子を支持し、かつこれらと導通する部分を有する導通支持体と、
上記複数の制御素子および上記複数のドライバ素子と上記導通支持体の一部と、を覆う封止樹脂と、を備える半導体装置であって、
上記複数の制御素子は、１以上の第１制御素子と１以上の第２制御素子とを含み、
上記複数のドライバ素子は、上記第１制御素子を駆動制御する第１ドライバ素子と上記第２制御素子を駆動制御する第２ドライバ素子とを含み、
上記封止樹脂から第１方向において互いに反対側に露出した部分を有する第１および第２放熱板を備えており、
上記導通支持体は、上記第１放熱板に接合されており、かつ上記第１制御素子が接合された第１主アイランドと、上記第２放熱板に接合されており、かつ上記第２制御素子が接合された第２主アイランドと、を有することを特徴とする、半導体装置。
（付記２）
上記第１および第２放熱板は、上記第１方向視において互いに重なっている、付記１に記載の半導体装置。
（付記３）
上記第１主アイランドと上記第１放熱板とは、絶縁接合材を介して接合されている、付記１または２に記載の半導体装置。
（付記４）
上記第２主アイランドと上記第２放熱板とは、絶縁接合材を介して接合されている、付記１ないし３のいずれかに記載の半導体装置。
（付記５）
上記第１および第２制御素子は、上記第１方向に対して直角である第２方向において離間配置されている、付記１ないし４のいずれかに記載の半導体装置。
（付記６）
上記第１および第２ドライバ素子は、上記第２方向において離間配置されており、かつ上記第１および第２方向のいずれに対しても直角である第３方向において、上記第１および第２制御素子に対して離間配置されている、付記５に記載の半導体装置。
（付記７）
上記第１方向において、上記第１ドライバ素子は上記第２放熱板寄りに配置されており、上記第２ドライバ素子は上記第１放熱板寄りに配置されている、付記６に記載の半導体装置。
（付記８）
上記導通支持体は、上記第１ドライバ素子が接合された第１補助アイランドと、上記第２ドライバ素子が接合された第２補助アイランドと、を有している、付記７に記載の半導体装置。
（付記９）
上記導通支持体は、上記第１制御素子にワイヤ接合された複数の第１主リード、上記第２制御素子にワイヤ接合された複数の第２主リード、上記第１ドライバ素子にワイヤ接合された複数の第１補助リード、上記第２ドライバ素子にワイヤ接合された複数の第２補助リード、を有する、付記１ないし８のいずれかに記載の半導体装置。
（付記１０）
上記複数の第１主リードのいずれかと上記複数の上記第１補助リードのいずれかとは、上記第１方向における上記第１主アイランドおよび上記第１補助アイランドの間において互いに接合されている、付記９に記載の半導体装置。
（付記１１）
上記第１主リードと上記第１補助リードとは、ハンダによって接合されている、付記１０に記載の半導体装置。
（付記１２）
上記複数の第２主リードのいずれかと上記複数の上記第２補助リードのいずれかとは、上記第１方向における上記第２主アイランドおよび第２補助アイランドの間において互いに接合されている、付記９ないし１１のいずれかに記載の半導体装置。
（付記１３）
上記第２主リードと上記第２補助リードとは、ハンダによって接合されている、付記１２に記載の半導体装置。
（付記１４）
上記導通支持体は、上記第１主アイランドにつながる第１支持リードを有しており、
上記第１支持リードと上記複数の第２主リードのいずれかとは、上記第１方向における上記第１および第２主アイランドの間において互いに接合されている、付記９ないし１３のいずれかに記載の半導体装置。
（付記１５）
上記第１支持リードと上記第２主リードとは、ハンダによって接合されている、付記１４に記載の半導体装置。
（付記１６）
第１主アイランド、第２補助アイランド、複数の第１主リード、複数の第２補助リード、およびこれらを支持する第１フレームを有するとともに、上記第１フレームに対して上記第１主アイランドおよび上記第２補助アイランドが厚さ方向において同じ側にずれた位置に配置された第１リードフレームと、第２主アイランド、第１補助アイランド、複数の第２主リード、複数の第１補助リード、およびこれらを支持する第２フレームを有するとともに、上記第２フレームに対して上記第２主アイランドおよび上記第１補助アイランドが厚さ方向において同じ側にずれた位置に配置された第２リードフレームと、を用意する工程と、
上記第１主アイランドに第１制御素子を搭載し、上記第２補助アイランドに第２ドライバ素子を搭載する工程と、
上記第２主アイランドに上記第２ドライバ素子によって駆動制御される第２制御素子を搭載し、上記第１補助アイランドに上記第１制御素子を駆動制御する第１ドライバ素子を搭載する工程と、
上記第１制御素子と上記複数の第１主リードのいずれかとをワイヤ接合する工程と、
上記第２制御素子と上記複数の第２主リードのいずれかとをワイヤ接合する工程と、
上記第１および第２リードフレームを、互いの厚さ方向を第１方向に一致させ、かつ上記第１主アイランドおよび上記第２補助アイランドと上記第２主アイランドおよび上記第１補助アイランドとが上記第１方向において互いに反対側に位置する姿勢で、互いに接合する工程と、
上記第１および第２制御素子、上記第１および第２ドライバ素子、上記第１および第２リードフレームの一部ずつ、を覆う封止樹脂を形成する工程と、
を備えることを特徴とする、半導体装置の製造方法。
（付記１７）
上記第１および第２リードフレームを接合する工程の前に、上記第１主アイランドに第１放熱板を接合する工程と、上記第２主アイランドに第２放熱板を接合する工程と、を備えており、
上記封止樹脂を形成する工程においては、上記第１および第２放熱板の一部ずつを上記封止樹脂から露出させる、付記１６に記載の半導体装置の製造方法。
（付記１８）
上記第１および第２リードフレームを接合する工程においては、上記第１および第２主アイランドは、上記第１方向に対して直角である第２方向において離間配置されている、付記１６または１７に記載の半導体装置の製造方法。
（付記１９）
上記第１および第２リードフレームを接合する工程においては、上記第１および第２補助アイランドは、上記第２方向において離間配置されており、かつ上記第１および第２方向のいずれに対しても直角である第３方向において、上記第１および第２主アイランドに対して離間配置されている、付記１８に記載の半導体装置の製造方法。
（付記２０）
上記第１および第２リードフレームを接合する工程においては、上記複数の第１主リードのいずれかと上記複数の上記第１補助リードのいずれかとを、上記第１方向における上記第１主アイランドと上記第１補助アイランドとの間において互いにハンダ接合する、付記１６ないし１９のいずれかに記載の半導体装置の製造方法。
（付記２１）
上記第１および第２リードフレームを接合する工程においては、上記複数の第２主リードのいずれかと上記複数の上記第２補助リードのいずれかとを、上記第１方向における上記第２主アイランドと上記第２補助アイランドとの間において互いにハンダ接合する、付記１６ないし２０のいずれかに記載の半導体装置の製造方法。
（付記２２）
上記第１リードフレームは、上記第１主アイランドにつながる第１支持リードを有しており、
上記第１および第２リードフレームを接合する工程においては、上記第１支持リードと上記複数の第２主リードのいずれかとを、上記第１方向における上記第１および第２主アイランドの間において互いにハンダ接合する、付記１６ないし２１のいずれかに記載の半導体装置の製造方法。
＜１Ｅ実施形態＞
図９６〜図１００は、本発明のバリエーションにかかる発明の１Ｅ実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０１Ｅは、封止樹脂１０と、リード２５，２６，２７，２８と、半導体素子３５，３６，３７と、ＩＣチップ３８と、固定部材４５，４６，４７，４８と、４本のワイヤ５０と、スペーサ６Ａ，６Ｂと、金属部材７０とを備えている。半導体装置１０１Ｅは、たとえば電力の制御を行うパワーモジュールであり、電子機器に組み込まれて使用される。以降の説明で使用するｘ，ｙ，ｚ方向は互いに直交する方向である。ｚ方向は、後述するダイパッド２５５，２６５，２８５の厚み方向となっている。また、ｚ方向における図９８中上側を表側とし、図９８中下側を裏側とする。
封止樹脂１０は、ｙ方向に長く延びるように形成されている。封止樹脂１０は、半導体素子３５，３６，３７、ＩＣチップ３８および４本のワイヤ５０を完全に覆い保護している。封止樹脂１０は、リード２５，２６，２７の一部をｘ方向における図９７中左方から露出させるようにリード２５，２６，２７を覆い、リード２８の一部をｘ方向における図９７中右方から露出させるようにリード２８を覆っている。封止樹脂１０は、スペーサ６Ａ，６Ｂの裏面を露出させるようにスペーサ６Ａ，６Ｂの側面を覆っている。封止樹脂１０は、金属部材７０の裏面７０ａを裏面１０ａから露出させるように、金属部材７０を覆っている。封止樹脂１０は、たとえば黒色のエポキシ樹脂であり、内部構造を外部から見ることはできないが、図９７では、説明のために、封止樹脂１０の内部構造を示している。
リード２５，２６，２７，２８は、たとえば銅製であり、互いに離間している。これらのリード２５，２６，２７，２８は、たとえば厚さ０．２ｍｍ程度の銅板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造することができる。
リード２５は、図９７および図９８に示すように、ダイパッド２５５および端子２５６を備えている。ダイパッド２５５は、ｚ方向視矩形の板状に形成されており、封止樹脂１０内に配置されている。ダイパッド２５５の表面には半導体素子３５が設置されている。図９７に示すように、半導体素子３５は、ｚ方向視においてダイパッド２５５の中央に設置されている。半導体素子３５は固定部材４５によりダイパッド２５５に固定されている。端子２５６は、封止樹脂１０のｘ方向における図９７中左方に突出しており、外部の配線パターンと接続するのに用いられる。本実施形態では、端子２５６の先端部は封止樹脂１０の裏面１０ａよりもｚ方向における図９８中下方に位置している。
リード２６は、図９７に示すように、ダイパッド２６５および端子２６６を備えている。ダイパッド２６５は、ｚ方向視において長矩形の板状に形成されており、図９７に示すように、ダイパッド２５５からｙ方向に離間するように封止樹脂１０内に配置されている。ダイパッド２６５はｙ方向に長く延びるように形成されており、ダイパッド２６５の表面には半導体素子３６，３７がｙ方向に一定間隔を隔てて離間するように設置されている。半導体素子３６は固定部材４６によりダイパッド２６５に固定されており、半導体素子３７は固定部材４７によりダイパッド２６５に固定されている。端子２６６は、封止樹脂１０のｘ方向における図９７中左方に突出しており、外部の配線パターンと接続するのに用いられる。本実施形態では、端子２６６の先端部は封止樹脂１０の裏面１０ａよりもｚ方向における図９８中下方に位置している。
図９８に示すように、封止樹脂１０は、ダイパッド２５５，２６５の裏面を露出させるようにダイパッド２５５，２６５を覆っている。
リード２７は、図９７に示すように、ワイヤボンディングパッド２７５および端子２７６を備えている。ワイヤボンディングパッド２７５は、図９８に示すように、ダイパッド２５５よりもｚ方向図中上方に位置している。このワイヤボンディングパッド２７５にはワイヤ５０が接続されている。ワイヤボンディングパッド２７５に接続されているワイヤ５０の別の端は、半導体素子３７に接続されている。端子２７６は、封止樹脂１０のｘ方向における図９７中左方に突出しており、外部の配線パターンと接続するのに用いられる。本実施形態では、端子２７６の先端部は封止樹脂１０の裏面１０ａよりもｚ方向における図９８中下方に位置している。
リード２８は、図９７に示すように、ＩＣチップ用ダイパッド２８５および３本の端子２８６を備えている。ＩＣチップ用ダイパッド２８５は、図９８に示すように、ダイパッド２５５よりもｚ方向図中上方に位置しており、その表面にはＩＣチップ３８が設置されている。ＩＣチップ３８は固定部材４８によりＩＣチップ用ダイパッド２８５に固定されている。３本の端子２８６は、それぞれ封止樹脂１０のｘ方向における図９７中右方に突出しており、外部の配線パターンと接続するのに用いられる。図９７に示すように、３本の端子２８６はＩＣチップ用ダイパッド２８５から延び出ている。本実施形態では、端子２８６の先端部は封止樹脂１０の裏面１０ａよりもｚ方向における図９８中下方に位置している。
半導体素子３５，３６，３７は、たとえばＩＧＢＴやＦＷダイオードといったパワーチップである。半導体素子３５，３６は、ｚ方向における表面と裏面にそれぞれ電極が設けられている。半導体素子３７はｚ方向における表面に１対の電極が設けられている。固定部材４５，４６，４７は、たとえば銀ペーストを硬化させたものである。半導体素子３５の裏面に設けられた電極は固定部材４５を介してダイパッド２５５と導通している。半導体素子３６の裏面に設けられた電極は固定部材４６を介してダイパッド２６５と導通している。なお、半導体素子３７の裏面には電極が設けられておらず、半導体素子３７はダイパッド２６５とは導通していない。
ＩＣチップ３８は、たとえばロジックチップであり、半導体素子３５，３６，３７を制御する。ＩＣチップ３８の表面側には３つの電極が設けられており、これらの電極はワイヤ５０を介して半導体素子３５，３６，３７の表面に設けられた電極と接続されている。また、ＩＣチップ３８の裏面側にも図示しない電極が設けられている。固定部材４８は、たとえば銀ペーストを硬化させたものである。ＩＣチップ３８の裏面に設けられた電極は固定部材４８を介してＩＣチップ用ダイパッド２８５と導通している。
スペーサ６Ａ，６Ｂは、それぞれ板部材６１０および多数の接着部材６２０を備えている。板部材６１０には、ｚ方向視円形の多数の貫通孔６１１が形成されている。各接着部材６２０は各貫通孔６１１を充填している。このため、ｘ方向視において、板部材６１０と接着部材６２０とは重なっている。また、各接着部材６２０の形状は各貫通孔６１１と同一であり、ｚ方向視円形である。
板部材６１０は、封止樹脂１０よりも硬く、かつ、熱伝導率が高い材質からなる。具体的には、板部材６１０は、窒化ケイ素、窒化ホウ素、窒化アルミニウムなどの絶縁性セラミック製であり、ｚ方向における厚さが０．２〜２ｍｍとなっている。各貫通孔６１１の直径は０．２ｍｍ程度である。接着部材６２０はたとえばエポキシ樹脂である。
スペーサ６Ａは、表面がダイパッド２５５の裏面に接するように配置されている。具体的には、スペーサ６Ａの板部材６１０の表面はダイパッド２５５の裏面に当接し、接着部材６２０の表面はダイパッド２５５の裏面に接着している。図９９にはスペーサ６Ａの拡大図を示している。なお、図９９には説明のために半導体素子３５の輪郭を二点鎖線で示し、ダイパッド２５５の輪郭を一点鎖線で示している。図９７および図９９に示すように、スペーサ６Ａは、ｚ方向視においてダイパッド２５５よりもわずかに大きな矩形状となっており、ｚ方向視においてダイパッド２５５の全体と重なるように配置されている。スペーサ６Ａにおける貫通孔６１１および接着部材６２０は、ｚ方向視において半導体素子３５と重ならないように、半導体素子３５を囲む矩形枠に沿うように配置されている。
スペーサ６Ｂは、表面がダイパッド２６５の裏面に接するように配置されている。具体的には、スペーサ６Ｂの板部材６１０の表面はダイパッド２６５の裏面に当接し、接着部材６２０の表面はダイパッド２６５の裏面に接着している。図１００にはスペーサ６Ｂの拡大図を示している。なお、図１００には説明のために半導体素子３６，３７の輪郭を二点鎖線で示し、ダイパッド２６５の輪郭を一点鎖線で示している。図９７および図１００に示すように、スペーサ６Ｂは、ｚ方向視においてダイパッド２６５よりもわずかに大きな矩形状となっており、ｚ方向視においてダイパッド２６５の全体と重なるように配置されている。スペーサ６Ｂにおける貫通孔６１１および接着部材６２０は、ｚ方向視において半導体素子３６，３７と重ならないように、半導体素子３６，３７を囲む矩形枠に沿うように配置されている。
金属部材７０は、半導体装置１０１Ｅの放熱性能を向上させるために設けられており、たとえばｚ方向視矩形状のアルミニウム製の板である。図９７に示すように、ｚ方向視において、スペーサ６Ａ，６Ｂよりも大きく、かつ、スペーサ６Ａ，６Ｂと重なる位置に設置されている。本実施形態では、金属部材７０のｘ方向における長さはスペーサ６Ａ，６Ｂのｘ方向における長さよりも長く、金属部材７０のｙ方向における長さはスペーサ６Ａ，６Ｂのｙ方向における長さよりも長くなっている。さらに、図９８に示すように、金属部材７０の表面は、スペーサ６Ａ，６Ｂの裏面と接している。具体的には、板部材６１０の裏面が金属部材７０の表面に当接し、接着部材６２０の裏面が金属部材７０の表面に接着している。金属部材７０の裏面７０ａは、封止樹脂１０の裏面１０ａとｚ方向において同じ位置にある。金属部材７０はスペーサ６Ａ，６Ｂよりも厚く形成されているのが望ましい。具体的には、金属部材７０の厚さは０．１ｍｍである。
次に、半導体装置１０１Ｅの製造方法の一例について、図１０１〜図１０７を参照しつつ以下に説明する。
半導体装置１０１Ｅの製造では、まず、銅板からリード２５，２６，２７，２８を形成する工程を行う。この工程は、精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって行われる。この工程により、図１０１に示すように、ダイパッド２５５，２６５、ワイヤボンディングパッド２７５、ＩＣチップ用ダイパッド２８５および端子２５６，２６６，２７６，２８６が形成される。なお、以降の工程を円滑に行うために、この時点では端子２５６，２６６，２７６，２８６は図９６に示す屈曲した状態とはなっていない。端子２５６，２６６，２７６，２８６を折り曲げる工程は、半導体装置１０１Ｅを基板に組み込む前に行えばよい。
次に、ダイパッド２５５の表面に半導体素子３５を設置する工程を行う。この工程は、図１０２に示すように、ダイパッド２５５の表面に銀ペースト４５Ａを塗布し、その上に半導体素子３５を載せることにより行われる。銀ペースト４５Ａが硬化したものが固定部材４５となる。本実施形態では、ダイパッド２５５および端子２５６は同一のリード２５の一部である。上述したように半導体素子３５の電極の一つは裏面に設けられている。この工程により、半導体素子３５はダイパッド２５５および固定部材４５を介して端子２５６と導通する。
次に、ダイパッド２６５の表面に半導体素子３６，３７を設置する工程を行う。この工程は、ダイパッド２６５の表面に銀ペーストを塗布し、その上に半導体素子３６，３７を載せることにより行われる。ダイパッド２６５の表面に塗布された銀ペーストが硬化したものが固定部材４６，４７となる。なお、図９７に示す例では、固定部材４６，４７は分離しているが、固定部材４６，４７が一体となっていても構わない。本実施形態では、ダイパッド２６５および端子２６６は同一のリード２６の一部である。上述したように、半導体素子３６の電極の一つは裏面に設けられている。この工程により、半導体素子３６はダイパッド２６５および固定部材４２を介して端子２６６と導通する。
次に、ＩＣチップ用ダイパッド２８５の表面にＩＣチップ３８を設置する工程を行う。この工程は、ＩＣチップ用ダイパッド２８５の表面に銀ペーストを塗布し、その上にＩＣチップ３８を載せることにより行われる。ＩＣチップ用ダイパッド２８５の表面に塗布された銀ペーストが硬化したものが固定部材４８となる。
なお、半導体素子３５，３６，３７を設置する工程およびＩＣチップ３８を設置する工程は、上記のように順次に行う必要はなく、同時に行っても構わない。
次に、ワイヤ５０を形成する工程を行う。この工程は、たとえば市販のワイヤボンディングツールを用いて行うことができる。図１０３にはワイヤ５０を形成した後の状態を示している。図１０３に示すように、半導体素子３７の表面に設けられた電極とワイヤボンディングパッド２７５との間にワイヤ５０が形成される。本実施形態では、ワイヤボンディングパッド２７５および端子２７６は同一のリード２７の一部である。この工程により、半導体素子３７はワイヤ５０およびワイヤボンディングパッド２７５を介して端子２７６と導通する。また、この工程により、半導体素子３５，３６，３７はワイヤ５０を介してＩＣチップ３８と導通する。
次に、スペーサ６Ａ，６Ｂを製造する工程を行う。図１０４にはスペーサ６Ａの製造過程を簡略に示している。図１０４に示すように、スペーサ６Ａを製造するには、板部材６１０に貫通孔６１１を形成する工程を行う。さらに、貫通孔６１１にエポキシ樹脂６２Ａを設置する工程を行う。この工程は、たとえば、液状化させたエポキシ樹脂６２Ａを貫通孔６１１に流し込むことによって行われる。さらに、エポキシ樹脂６２Ａを半硬化させる。具体的には、１〜２時間ほど８０℃で加熱することにより、エポキシ樹脂６２Ａは貫通孔６１１内に留まる程度に半硬化する。その後、スペーサ６Ａの表裏面を研磨して、エポキシ樹脂６２Ａの貫通孔６１１からはみ出す部分を除去する工程を行う。半硬化したエポキシ樹脂６２Ａの不要部分を除去することで接着部材６２０が形成され、スペーサ６Ａが製造される。スペーサ６Ｂを製造する工程は、スペーサ６Ａを製造する工程とほぼ同様に行うことができるため、説明を省略する。
次に、スペーサ６Ａ，６Ｂを金属部材７０に設置する工程を行う。図１０５には金属部材７０にスペーサ６Ａ，６Ｂを設置した状態を示している。この工程では、接着部材６２０が金属部材７０の表面に接する。
次に、スペーサ６Ａをダイパッド２５５に、スペーサ６Ｂをダイパッド２６５に取り付ける工程を行う。この工程では、たとえば、金属部材７０ごとスペーサ６Ａ，６Ｂをダイパッド２５５，２６５に押し当てる。図１０６に示すように、ｚ方向に圧力を加えることで、スペーサ６Ａの接着部材６２０はダイパッド２５５の裏面に接し、スペーサ６Ｂの接着部材６２０はダイパッド２６５の裏面に接する。その後、８時間ほど１６０℃で加熱することにより、接着部材６２０は完全に硬化する。この工程により、ダイパッド２５５，２６５の裏面に、接着部材６２０を介して板部材６１０は固定される。同時に、金属部材７０の表面に、接着部材６２０を介して板部材６１０の裏面が固定される。
次に、封止樹脂１０を形成する工程を行う。この工程は、たとえばトランスファーモールド法により行われる。図１０７には、封止樹脂１０を形成するための金型１５０にリード２５，２６，２７，２８を設置した状態を示している。金型１５０に液化したエポキシ樹脂を流し込んで硬化させることで封止樹脂１０は形成される。図１０７に示すように、金属部材７０の裏面７０ａは金型１５０の内面に接している。このため、金型１５０を用いて形成される封止樹脂１０の裏面１０ａと金属部材７０の裏面７０ａとは面一となる。
次に、半導体装置１０１Ｅの作用について説明を行う。
半導体装置１０１Ｅでは、半導体素子３５はリード２５，２８と導通し、リード２６，２７とは導通しないように構成されている。半導体素子３６はリード２６，２８と導通し、リード２５，２７とは導通しないように構成されている。半導体素子３７はリード２７，２８と導通し、リード２５，２６とは導通しないように構成されている。リード２５，２６が意図せず導通してしまった場合には、半導体素子３５，３６が正常に機能しなくなる。上記の構成では、ｚ方向視においてダイパッド２５５，２６５と重なるように金属部材７０が設けられているため、金属部材７０を通じてリード２５，２６が導通する懸念がある。本実施形態では、ダイパッド２５５，２６５と金属部材７０との間にスペーサ６Ａ，６Ｂを設けることでリード２５，２６が導通するのを防いでいる。
半導体装置１０１Ｅにおけるスペーサ６Ａ，６Ｂの大部分を板部材６１０が占めている。板部材６１０はセラミック製であり、エポキシ樹脂からなる封止樹脂１０および接着部材６２０よりも硬くなっている。また、従来で説明した樹脂シート９４と比較しても板部材６１０は硬くなっている。このため、上述した製造方法において、スペーサ６Ａ，６Ｂに対してｚ方向に圧力を加えたときにスペーサ６Ａ，６Ｂが変形してしまうことが生じにくくなっている。このことは、ダイパッド２５５，２６５と金属部材７０との間を絶縁する上で好ましいことである。従って、半導体装置１０１Ｅは、ダイパッド２５５，２６５と金属部材７０との間の絶縁性を確保しやすく、信頼性の向上を図ることができる。
半導体素子３５，３６，３７は駆動時に発熱する。この熱はダイパッド２５５，２６５へと伝わる。本実施形態では、ダイパッド２５５，２６５の裏面にセラミックからなる板部材６１０の表面が当接している。セラミックはエポキシ樹脂と比較して熱伝導性が高くなっているため、ダイパッド２５５，２６５に伝わった熱は封止樹脂１０ではなく主に板部材６１０へと伝わる。さら板部材６１０の裏面は金属部材７０に当接している。板部材６１０に伝わった熱はより熱伝導率が高い金属部材７０へと主に伝達される。
図１０８には、半導体装置１０１Ｅの使用形態の一例を示している。図１０８に示す例では、半導体装置１０１Ｅは、基板Ｂ上に実装されている。基板Ｂ上には図示しない配線パターンが設けられている。端子２５６，２６６，２７６，２８６は、たとえばはんだ８５により前記の配線パターンに接続されている。さらに、金属部材７０の裏面７０ａと基板Ｂの表面との間にはんだ８６が設けられている。このはんだ８６により、半導体装置１０１Ｅは基板Ｂに強固に固定される。このような使用形態においては、金属部材７０に伝わった熱がさらにはんだ８６に伝達されるため、より高い放熱効果を期待できる。
さらに、本実施形態によれば、図９７に示すように、ｚ方向視において接着部材６２０は半導体素子３５，３６，３７を囲むように配置されている。このような配置によれば、ｚ方向視において半導体素子３５，３６，３７と重なる領域には接着部材６２が存在しないことになる。すなわち、スペーサ６Ａ，６Ｂのｚ方向視において半導体素子３５，３６，３７と重なる領域はすべてセラミックにより占められている。このことは、半導体素子３５，３６，３７の発する熱をスペーサ６Ａ，６Ｂを通じて金属部材７０に伝達する上で好ましい構成である。
上述した理由により、貫通孔６１１はｚ方向視において半導体素子３５と重ならない位置に設けることが望ましい。一方で、ダイパッド２５５とダイパッド２６５とが導通するのを防ぎ、かつ、半導体装置１０１Ｅの小型化を図る上で、ダイパッド２５５，２６５のｚ方向視面積を小さくすることも求められる。さらに、スペーサ６Ａ，６Ｂ、ダイパッド２５５，２６５、および金属部材７０の接着強度も求められるため、接着部材６２０は一定量必要である。これらの条件を満たすために、限られた面積内により多数の貫通孔６１１を配置することが求められる。このような観点から、貫通孔６１１のｚ方向視形状を円形とするのは望ましいことである。
セラミック製の板部材６１０は、エポキシ樹脂よりも熱伝導性に優れているが、金属部材７０よりは劣っている。放熱性能の向上を図るためには、ダイパッド２５５，２６５と金属部材７０との絶縁を保つ限りにおいて、スペーサ６Ａ，６Ｂをより薄く、ｚ方向視面積をより小さくすることが望ましい。このため、スペーサ６Ａ，６Ｂは、要求される耐電圧を満たす最低限の厚みを有し、かつ、ｚ方向視においてダイパッド２５５，２６５とほぼ重なる大きさであるのがより望ましい。逆に放熱性を高めるために金属部材７０は大きければ大きいほどよい。従って、半導体装置１０１Ｅでは金属部材７０がスペーサ６Ａ，６Ｂよりもｚ方向に厚く、かつ、ｚ方向視においてより面積が大きくなるように形成されている。
本実施形態では、板部材６１０に貫通孔６１１を設けてその内側に接着部材６２０を充填している。このような構成によれば、貫通孔６１１の内周面と接着部材６２０とが接触することになる。このことは、板部材６１０と接着部材６２０との接着強度を向上させる上で望ましい構成である。
接着部材６２０としてはエポキシ樹脂の他にフェノール樹脂やアクリル樹脂を用いることができる。また、接着部材６２０として、フィラーを含む、エポキシ樹脂、フェノール樹脂、あるいはアクリル樹脂を用いてもよい。フィラーは、酸化ケイ素、酸化アルミニウム、窒化アルミニウム、窒化ケイ素および窒化ホウ素から選択される１または複数の材料からなる。
図１０９には、スペーサ６Ａの別の例を示している。図９９に示すスペーサ６Ａでは貫通孔６１１はｚ方向視円形であったが、図１０９に示す例では各貫通孔６１２はｚ方向視正六角形となっている。また、図１０９に示す例では、半導体素子３５のｙ方向における両側に２列ずつ貫通孔６１２の列が配置されている。半導体素子３５のｘ方向における両側にも図９９に示す例よりも多くの貫通孔６１２が配置されている。貫通孔６１２の形状をｚ方向視円形または正六角形とすることにより、一定面積内により多数の貫通孔６１２を配置することができる。なお、図１０９に示す配置例は図９９に示す円形の貫通孔６１１を用いても可能である。
図１１０〜図１２２は、本バリエーション発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜２Ｅ実施形態＞
図１１０は、本バリエーション発明の２Ｅ実施形態に基づく半導体装置を示している。図１１０に示す半導体装置１０２Ｅでは、封止樹脂１０にｚ方向表方に凹む凹部１１０および凹部１２０が設けられており、スペーサ６Ａが凹部１２０に、金属部材７０が凹部１１０に嵌め込まれている。また、図１１０には表れていないが、スペーサ６Ｂも封止樹脂１０に設けられた凹部（後述する凹部１３０）に嵌め込まれている。半導体装置１０２Ｅのその他の構成は半導体装置１０１Ｅと同様である。
図１１０に示すように、凹部１１０は、封止樹脂１０の裏面１０ａから金属部材７０の厚み分だけ凹むように形成されている。金属部材７０のスペーサ６Ａ，６Ｂが設置されていない部分の表面は凹部１１０の底面１１０ａに当接している。凹部１２０は、凹部１１０の底面１１０ａからスペーサ６Ａの厚み分だけ凹むように形成されている。凹部１２０の底面はダイパッド２５５の裏面である。
このような半導体装置１０２Ｅの製造方法の一例について、図１１１〜図１１３を参照にしつつ以下に説明する。
半導体装置１０２Ｅの製造方法は、途中まで半導体装置１０１Ｅの製造方法と同様に行われる。図１０１〜図１０５に示した手順に従い、リード２５，２６，２７，２８を形成し、ダイパッド２５５，２６５に半導体素子３５，３６，３７を設置する。さらに、スペーサ６Ａ，６Ｂを製造して金属部材７０に設置する。
半導体装置１０１Ｅの製造方法では、図１０６に示すようにダイパッド２５５，２６５にスペーサ６Ａ，６Ｂを取り付けてから封止樹脂１０の形成を行った。しかしながら、半導体装置１０２Ｅの製造方法では、図１１１および図１１２に示すように、先に封止樹脂１０の形成を行う。封止樹脂１０の形成は、半導体装置１０１Ｅの場合と同様に、トランスファーモールド法により行われる。ただし、本製造方法では図１０７に示す場合と金型１５０の形状が異なる。
図１１１に示す金型１５０には、裏面から隆起する凸部１５１と、凸部１５１からさらに隆起する凸部１５２が設けられている。凸部１５２の表面はダイパッド２５５の裏面に接している。なお、図示していないが、ダイパッド２６５の裏面に接する凸部も設けられている。図１１２には、このような金型１５０を用いて形成された封止樹脂１０の裏面１０ａ側を示している。図１１２に示す封止樹脂１０には、凸部１５１に対応する凹部１１０、凸部１５２に対応する凹部１２０、および、図１１１には表れていない凸部に対応する凹部１３０が形成されている。凹部１１０は、ｚ方向視において金属部材７０と同一の形状となるように形成される。凹部１２０は、ｚ方向視においてスペーサ６Ａと同一の形状となるように形成される。凹部１３０は、ｚ方向視においてスペーサ６Ｂと同一の形状となるように形成される。凸部１５２の表面がダイパッド２５５に接する構成であったため、凹部１２０の底面はダイパッド２５５の裏面となり、同様に凹部１３０の底面はダイパッド２６５の裏面となる。すなわち、封止樹脂１０は、ダイパッド２５５の裏面およびダイパッド２６５の裏面を露出させるように形成されている。
次に、封止樹脂１０およびダイパッド２５５，２６５の露出部分を洗浄する工程を行う。さらに、必要に応じて、ダイパッド２５５，２６５の露出部分を研磨し、平滑な面とする。ダイパッド２５５，２６５の裏面にバリが生じている場合はこの工程によりバリが除去される。
次に、図１１３に示すように、スペーサ６Ａ，６Ｂおよび金属部材７０を封止樹脂１０に嵌め込む工程を行う。この工程に先立って、半導体装置１０１Ｅの製造方法で説明した手順に従い図１０５に示すように、スペーサ６Ａ，６Ｂを金属部材７０に設置しておく。この工程では、予め一体とされたスペーサ６Ａ，６Ｂおよび金属部材７０を封止樹脂１０に設けられた凹部１１０に嵌め込む。このとき、スペーサ６Ａは凹部１２０に嵌め込まれ、スペーサ６Ｂは凹部１３０に嵌め込まれる。この工程では、スペーサ６Ａはダイパッド２５５に対してｚ方向に押し当てられ、スペーサ６Ｂはダイパッド２６５に対してｚ方向に押し当てられる。この工程により、金属部材７０のスペーサ６Ａ，６Ｂが設置されていない部分の表面は凹部１１０の底面１１０ａに当接する。スペーサ６Ａの板部材６１０および接着部材６２０の表面はダイパッド２５５の裏面に当接する。スペーサ６Ｂの板部材６１０および接着部材６２０の表面はダイパッド２６５の裏面に当接する。さらに、８時間ほど１６０℃で加熱することにより、接着部材６２０は硬化し、ダイパッド２５５，２６５の裏面および金属部材７０の表面に固着される。
このような製造方法では、凹部１１０のｚ方向視の大きさが金属部材７０のｚ方向視の大きさと完全に一致している場合、金属部材７０を凹部１１０に嵌め込む作業が困難になることが想定される。同様の問題は、凹部１２０とスペーサ６Ａ、および、凹部１３０とスペーサ６Ｂに対しても想定される。このような問題は、凹部１１０，１２０，１３０の大きさを、それぞれ金属部材７０、スペーサ６Ａ，６Ｂよりもわずかに大きくすることで回避することができる。このような対処法を行うことにより、図１１０に示すように、凹部１１０と金属部材７０との間、および、凹部１２０とスペーサ６Ａとの間に隙間が生じる。なお、この隙間は樹脂で埋めても構わない。
次に、半導体装置１０２Ｅおよびその製造方法の作用について説明を行う。
半導体装置１０１Ｅの作用の説明で記したように、放熱性をより高くするためには、板部材６１０の表面がダイパッド２５５，２６５に当接していることが望ましい。このような観点から、スペーサ６Ａ，６Ｂの表面を研磨する工程を行っているが、スペーサ６Ａ，６Ｂの表面に付着したエポキシ樹脂６２Ａを完全に除去しきれない場合もある。このような場合、図１０１〜図１０７に示した製造方法によれば、スペーサ６Ａ，６Ｂをダイパッド２５５，２６５に当接させたときに、スペーサ６Ａの板部材６１０とダイパッド２５５との間、あるいは、スペーサ６Ｂの板部材６１０とダイパッド２６５との間に微小な隙間が生じることが起こりえる。このような状態で図１０７に示す工程を行えば、前述の微小な隙間に封止樹脂１０が入り込むことが懸念される。このような事態になると、隙間に入り込んだ封止樹脂１０がダイパッド２５５，２６５から板部材６１０への熱伝導を阻害することになる。
一方、図１１１〜図１１３に示す製造方法では、封止樹脂１０を形成した後にスペーサ６Ａ，６Ｂおよび金属部材７０を、封止樹脂１０の凹部１１０，１２０，１３０に嵌め込んでいる。このため、封止樹脂１０を形成する工程では板部材６１０が設置されていないため、金型１５０内にエポキシ樹脂を流し込んだときに、板部材６１０とダイパッド２５５，２６５との間にエポキシ樹脂が流れ込む事態は生じ得ない。
図１１１に示すように、封止樹脂１０の形成は凸部１５１，１５２を有する金型１５０を用いて行われる。凸部１５２はダイパッド２５５に当接しているが、凸部１５２とダイパッド２５５との間にエポキシ樹脂が流れ込み樹脂の膜ができてしまうことがある。本実施形態における製造方法では、封止樹脂１０を形成した後に、ダイパッド２５５，２６５の裏面を研磨する工程を行っている。ダイパッド２５５の裏面にエポキシ樹脂の膜が形成されていた場合でも、この研磨工程によりエポキシ樹脂の膜を除去することができる。従って、本実施形態における製造方法によれば、ダイパッド２５５，２６５の裏面とスペーサ６Ａ，６Ｂの表面とをより望ましい状態で接触させることが可能である。
＜３Ｅ実施形態＞
図１１４は、本バリエーション発明の３Ｅ実施形態に基づく半導体装置を示している。図１１４に示す半導体装置１０３Ｅでは、金属部材７０の裏面７０ａが封止樹脂１０の裏面１０ａよりもｚ方向における図１１４中下方に位置している。さらに、端子２５６および端子２８６の形状が半導体装置１０２Ｅの場合と異なっている。なお、図１１４には表れていないが、端子２６６，２７６の形状も半導体装置１０１Ｅの場合と異なっている。半導体装置１０３Ｅのその他の構成は半導体装置１０２Ｅと同様である。
半導体装置１０３Ｅにおける端子２５６，２６６，２７６，２８６は、ｚ方向における図１１４中上方に向けて延びている。
図１１５には半導体装置１０３Ｅの使用形態の一例を示している。図１１５に示す例では、半導体装置１０３Ｅは、封止樹脂１０のｚ方向における表面が基板Ｂの表面に当接するように基板Ｂに実装されている。なお、図１１５では、基板Ｂの表面が上側にくるように示している。このような実装方法によれば、金属部材７０は基板Ｂの表面と接することはなく、金属部材７０にさらに放熱部材７１０を取り付けた構成とすることができる。放熱部材７１０は、たとえばアルミニウム製の金属板に多数の溝を設けて表面積を増やしたものである。金属部材７０と放熱部材７１０との接合は、たとえばシリコングリースを用いて行うことができる。
図１１５に示す例では、基板Ｂに設けられた穴に、端子２５６，２６６，２７６，２８６が挿通している。基板Ｂには、上記の穴に通じるように形成された図示しない配線パターンが設けられている。
本実施形態では、金属部材７０の裏面７０ａが裏面１０ａから突き出している。この構成は、金属部材７０と放熱部材７１０とをより確実に接触させる上で望ましいものである。
金属部材７０の裏面７０ａを裏面１０ａから突き出すように半導体装置１０３Ｅを製造するには、金属部材７０の厚みを調整するだけでよい。たとえば、図１１１に示す金型１５０の凸部１５１のｚ方向高さよりもｚ方向における厚さが長い金属部材７０を用意すればよい。
＜４Ｅ実施形態＞
図１１６および図１１７は、本バリエーション発明の４Ｅ実施形態に基づく半導体装置を示している。図１１６および図１１７に示す半導体装置１０４Ｅでは、貫通孔６１１のかわりに凹部６１３，６１４が設けられており、接着部材６２０は接着部材６２１，６２２を有している。半導体装置１０４Ｅのその他の構成は半導体装置１０１Ｅと同様である。
凹部６１３は、板部材６１０の表面側からｚ方向に凹むように形成されている。この凹部６１３には接着部材６２１が充填されている。凹部６１４は、板部材６１０の裏面側から凹部６１３とは逆方向に凹むように形成されている。この凹部６１４には接着部材６２２が充填されている。本実施形態においても、ｘ方向視において、板部材６１０と、接着部材６２１および接着部材６２２とは重なっている。図１１６および図１１７に示す例では、凹部６１３，６１４はｚ方向視において重なるように配置されている。凹部６１３，６１４のｚ方向視形状は円形または正六角形である。このため、接着部材６２１，６２２はそれぞれｚ方向視形状は円形または正六角形である。
接着部材６２１はダイパッド２５５の裏面に接着され、接着部材６２２は金属部材７０の表面に接着されている。このため、本実施形態のスペーサ６Ａは、半導体装置１０１Ｅにおけるスペーサ６Ａと同様の機能を有している。図１１６および図１１７に示したのはスペーサ６Ａの例であるが、スペーサ６Ｂにおいても貫通孔６１１のかわりに凹部６１３，６１４を設けて接着部材６２１，６２２を充填しても構わない。
貫通孔６１１の代わりに凹部６１３，６１４を設ける場合、ｚ方向における凹部６１３と凹部６１４との間にエポキシ樹脂よりも熱伝導性の高いセラミックが挟まることになる。このため、本実施形態のスペーサ６Ａは、半導体装置１０１Ｅにおけるスペーサ６Ａよりもセラミックの比率を高めることが可能である。
なお、上述した実施形態では、凹部６１３，６１４がｚ方向視において重なるように配置されているが、凹部６１３，６１４は独立して配置可能である。たとえば、凹部６１３，６１４をｚ方向視において互いに重ならないように配置しても構わない。
また、半導体装置１０４Ｅは半導体装置１０１Ｅの構成を基とした実施形態であるが、半導体装置１０２Ｅ，１０３Ｅの構成を基としても構わない。半導体装置１０２Ｅ，１０３Ｅにおけるスペーサ６Ａ，６Ｂと半導体装置１０４Ｅにおけるスペーサ６Ａ，６Ｂは互換可能である。
＜５Ｅ実施形態＞
図１１８は、本バリエーション発明の５Ｅ実施形態に基づく半導体装置を示している。図１１８に示す半導体装置１０５Ｅでは、接着部材６２１の代わりに銀ペーストからなる接着部材６２３が用いられ、接着部材６２２の代わりに銀ペーストからなる接着部材６２４が用いられている。半導体装置１０５Ｅのその他の構成は半導体装置１０４Ｅと同様である。
本実施形態においては、接着部材６２３，６２４は絶縁性を有する板部材６１０によって隔てられている。このため、接着部材６２３，６２４が導電性を備えていてもスペーサ６Ａ，６Ｂ全体としての絶縁性を保つことが可能である。
板部材６１０の素材であるセラミックや半導体装置１０４Ｅの接着部材６２１，６２２の素材であるエポキシ樹脂よりも銀の方が熱伝導性においては優れている。このため、銀ペーストからなる接着部材６２３，６２４で凹部６１３，６１４を充填した場合、スペーサ６Ａ，６Ｂの熱伝導性を半導体装置１０４Ｅの場合よりも向上させることができる。
＜６Ｅ実施形態＞
図１１９は、本発明の６Ｅ実施形態に基づく半導体装置を示している。図１１９に示す半導体装置１０６Ｅは、金属部材７０を有しておらず、板部材６１０の裏面６１０ａの位置が封止樹脂１０の裏面１０ａの位置とｚ方向において同一となるように構成されている。さらに、板部材６１０には凹部６１３および凹部６１４が設けられており、凹部６１３には接着部材６２１が設置されている。凹部６１４には、図１１９に示す状態では何も設置されていない。半導体装置１０６Ｅのその他の構成は半導体装置１０３Ｅと同様となっている。
本実施形態では、板部材６１０は接着部材６２１によりダイパッド２５５に固定されている。この構造は半導体装置１０４Ｅの場合と同様である。なお、接着部材６２１の代わりに半導体装置１０５Ｅにおける接着部材６２３を用いても構わない。
図１２０には、半導体装置１０６Ｅの使用形態の一例を示している。図１２０に示す例では、封止樹脂１０の裏面１０ａおよび板部材６１０の裏面６１０ａと当接するように放熱部材７１０が連結されている。放熱部材７１０は、たとえば図示しないネジにより封止樹脂１０に固定されている。図１２１には、半導体装置１０６Ｅの要部拡大図を示している。なお、図１２１では、図１２０に示した放熱部材７１０が取り付けられた状態を示している。
図１２１に示す凹部６１４には、接着部材６２５が充填されている。接着部材６２５は銀ペーストからなり、放熱部材７１０と板部材６１０とを接着している。接着部材６２５は、半導体装置１０６Ｅに放熱部材７１０を取り付ける際に凹部６１４に銀ペーストを流し込み、それを硬化させることにより形成される。なお、接着部材６２５として銀ペースト以外のものを用いても構わない。
放熱部材７１０の放熱効果が十分に大きい場合、放熱部材７１０を伴う使用形態において、半導体装置１０６Ｅと半導体装置１０３Ｅとの間に大きな差は生じない。このため、半導体装置１０６Ｅは、使用時には半導体装置１０３Ｅと同様の効果を期待できるものである。
＜７Ｅ実施形態＞
図１２２は、本発明の７Ｅ実施形態に基づく半導体装置を示している。図１２２に示す半導体装置１０７Ｅは、半導体装置１０１Ｅ，１０２Ｅで示した貫通孔６１１が設けられた板部材６１０を用いて半導体装置１０６Ｅの構成を実施したものである。なお、図１２２は、半導体装置１０６Ｅの場合の図１２１に相当する拡大図である。
半導体装置１０７Ｅを製造する際には、半導体装置１０１Ｅ〜１０５Ｅにおける金属部材７０と板部材６１０とを接着する工程が必要ないため、接着部材６２１を介して板部材６１０をダイパッド２５５あるいはダイパッド２６５に取り付ける工程が行われる。このとき、貫通孔６１１を接着部材６２１で満たさずに、貫通孔６１１の表面側の領域を充填するようにエポキシ樹脂を流し込む。あるいは、貫通孔６１１をエポキシ樹脂で満たした後に、裏面側からエポキシ樹脂の一部を除去する工程を行う。以上のいずれかの方法により、貫通孔６１１の裏面側に空洞が生じた状態のスペーサ６Ａ，６Ｂを製造することができる。
なお、半導体装置１０１Ｅの製造方法では、上記の空洞に封止樹脂１０が入り込むことになる。このため、半導体装置１０７Ｅを製造する場合、半導体装置１０１Ｅの製造方法は適さず、半導体装置１０２Ｅの製造方法が適している。
半導体装置１０７Ｅに放熱部材７１０を取り付ける際には、貫通孔６１１の接着部材６２１が設置されていない部分に銀ペーストまたはエポキシ樹脂を流し込み、流し込んだ銀ペーストまたはエポキシ樹脂を介して放熱部材７１０を板部材６１０に固定する。このときの銀ペーストまたはエポキシ樹脂が接着部材６２５となる。熱伝導性を優先する場合、接着部材６２５としては銀ペーストが望ましく、絶縁性を優先する場合には接着部材６２５としてはエポキシ樹脂が望ましい。
上述した製造方法によれば、図１２２に示すように貫通孔６１１内に中空の部分が生じる場合もある。
なお、接着部材６２１の代わりに銀ペーストからなる接着部材６２３を用いた実施形態も実施可能である。この場合には、貫通孔６１１を通じてダイパッド２５５と放熱部材７１０とが導通するのを防ぐために、接着部材６２５としてエポキシ樹脂などの絶縁性の素材を採用する必要がある。
なお、半導体装置１０６Ｅ，１０７Ｅにおいて、板部材６１０の裏面６１０ａは封止樹脂１０の裏面１０ａとｚ方向において同一の位置にあるが、これは一例に過ぎない。板部材６１０の裏面６１０ａが封止樹脂１０の外側に突出していても構わない。この場合、板部材６１０の裏面６１０ａと放熱部材７１０とをより確実に接触させることが可能である。
また、半導体装置１０６Ｅ，１０７Ｅにおいて、放熱部材７１０を封止樹脂１０により強固に固定できる場合には、接着部材６２５を用いて板部材６１０と放熱部材７１０とを固定する必要はない。板部材６１０と放熱部材７１０とが単に当接しているだけでも放熱効果は十分に得ることができる。
本バリエーション発明に係る半導体装置は、上述した実施形態に限定されるものではない。本バリエーション発明に係る半導体装置の具体的な構成は、種々に設計変更自在である。上述した実施形態では３つの半導体素子３５，３６，３７を１つの封止樹脂１０内に封入した半導体装置を示しているが、本バリエーション発明に基づく半導体装置は、より多数の半導体素子を封入してもよい。また、逆に単一の半導体素子が封入されたものであってもよい。さらに、上記実施形態では半導体装置３５，３６，３７はパワーチップであったが、本バリエーション発明はパワーチップに限定されず発熱を伴う様々な半導体素子を樹脂に封入する場合に適用可能である。
また、上述した実施形態では、貫通孔６１１，６１２および凹部６１３，６１４はｚ方向視において半導体素子３５，３６，３７と重ならない位置に配置されているが、このような配置は好ましい一例に過ぎない。貫通孔６１１，６１２および凹部６１３，６１４がｚ方向視において半導体素子３５，３６，３７と重なる位置に配置されている構成も実施可能である。
また、上述した実施形態では、板部材６１０に貫通孔６１１が形成されているパターンと凹部６１３，６１４が形成されているパターンとを分けて示しているが、貫通孔６１１と凹部６１３，６１４とを混在させても構わない。上述したように、板部材６１０はｚ方向視においてダイパッド２５５よりも大きく金属部材７０よりも小さくなっている。このため、板部材６１０にはｚ方向視において、ダイパッド２５５とは重なっていないが金属部材７０とは重なっている領域が存在する。このような領域に凹部６１３を形成する意義は薄いが、板部材６１０と金属部材７０とをより強固に固定するためには凹部６１４を設けることが望ましい。従って、たとえば、貫通孔６１１と凹部６１４とを併用することで望ましい効果を得ることができる場合があり得る。
また、上述した実施形態では接着部材６２０は板部材６１０に形成された貫通孔６１１，６１２および凹部６１３，６１４内に設置されているが、この構成は接着部材６２０と板部材６１０との接触面積を増大させるために適した一例に過ぎない。板部材６１０に貫通孔６１１，６１２あるいは凹部６１３，６１４が設けられておらず、接着部材６２０が板部材６１０を囲む枠状に形成されている場合も本バリエーション発明の範囲内である。
また、上述した実施形態では、ダイパッド２５５と半導体素子３５とが導通しており、ダイパッド２５５と金属部材７０とが接触すると大きな問題が生じるケースを示している。本バリエーション発明の構成はこのようなケースに大きな効果をもたらすものである。しかしながら、本バリエーション発明の構成はこのようなケースに限らずに利用可能である。たとえば、本実施形態では、ダイパッド２６５と半導体素子３７とは導通していない。このような半導体素子とダイパッドとが導通しないケースにおいても、半導体素子が発熱する問題は存在する。封止樹脂よりも放熱性に優れる材質からなる板部材をダイパッドに取り付けることは、半導体素子の発する熱を冷却する上で有意義な構成である。
上述した実施形態では金属部材７０はアルミニウム製の板であるが、本バリエーション発明における金属部材はこれに限定されない。たとえば、金製の膜を用いることも可能である。
本バリエーション発明のまとめとして、以下に付記として列挙する。
（付記１）
半導体素子と、
上記半導体素子を支持するダイパッドと、
上記半導体素子と導通する複数の端子と、
上記半導体素子を覆う封止樹脂と、
を備えた半導体装置であって、
上記半導体素子は上記ダイパッドの厚み方向における一方側の面に設置されており、
上記ダイパッドの厚み方向における他方側の面に接する接着部材と、
上記接着部材と接する絶縁性の板部材と、を備えており、
上記板部材は、上記封止樹脂よりも硬く、かつ、上記封止樹脂よりも熱伝導率が高い材質からなることを特徴とする、半導体装置。
（付記２）
上記厚み方向と直交する方向視において上記接着部材は上記板部材と重なっている、付記１に記載の半導体装置。
（付記３）
上記板部材は、セラミック製である、付記１または２に記載の半導体装置。
（付記４）
上記板部材の上記厚み方向における一方側の面は、上記ダイパッドに当接している、付記１ないし３のいずれかに記載の半導体装置。
（付記５）
上記板部材は、上記厚み方向視において上記半導体素子と重なる位置に配置されており、
上記接着部材は、上記厚み方向視において上記半導体素子と重ならない位置に配置されている、付記２ないし４のいずれかに記載の半導体装置。
（付記６）
上記封止樹脂は上記板部材の上記厚み方向における他方側の面を露出させるように形成されている、付記１ないし５のいずれかに記載の半導体装置。
（付記７）
上記板部材には、上記厚み方向に貫通する貫通孔が形成されており、
上記接着部材は、上記貫通孔に設置されている、付記１ないし６のいずれかに記載の半導体装置。
（付記８）
上記板部材には、上記厚み方向に凹む凹部が形成されており、
上記接着部材は、上記凹部に設置されている、付記１ないし６のいずれかに記載の半導体装置。
（付記９）
上記板部材には、上記凹部とは逆方向に凹む追加の凹部が形成されている、付記８に記載の半導体装置。
（付記１０）
上記接着部材は、上記厚み方向視円形または正六角形である、付記１ないし９のいずれかに記載の半導体装置。
（付記１１）
上記板部材および上記接着部材はスペーサを構成しており、
少なくとも一部が上記封止樹脂から露出する金属部材を備えており、
上記スペーサは、上記厚み方向において上記ダイパッドと上記金属部材との間に挟まれている、付記１ないし１０のいずれかに記載の半導体装置。
（付記１２）
上記接着部材は上記金属部材の上記厚み方向における一方側の面に接している、付記１１に記載の半導体装置。
（付記１３）
上記接着部材から離間しつつ上記板部材に接し、かつ、上記金属部材の上記厚み方向における一方側の面に接する追加の接着部材を備えている、付記１１に記載の半導体装置。
（付記１４）
上記厚み方向と直交する方向視において上記追加の接着部材は上記板部材と重なっている、付記１３に記載の半導体装置。
（付記１５）
上記板部材の上記厚み方向における他方側の面は、上記金属部材の上記厚み方向における一方側の面に当接している、付記１１ないし１４のいずれかに記載の半導体装置。
（付記１６）
上記封止樹脂は、上記金属部材の上記厚み方向における他方側の面を露出させるように形成されている、付記１１ないし１４のいずれかに記載の半導体装置。
（付記１７）
上記金属部材の上記厚み方向における他方側の面は、上記封止樹脂の上記厚み方向における他方側の面よりも他方側に位置している、付記１６に記載の半導体装置。
（付記１８）
上記金属部材の上記厚み方向における他方側の面は、上記封止樹脂の上記厚み方向における他方側の面と上記厚み方向において同一の位置にある、付記１６に記載の半導体装置。
（付記１９）
上記金属部材は、上記厚み方向と直交する方向における長さが、上記スペーサよりも長くなるように形成されている、付記１１ないし１８のいずれかに記載の半導体装置。
（付記２０）
上記金属部材は、上記厚み方向において、上記スペーサよりも厚く形成されている、付記１１ないし１９のいずれかに記載の半導体装置。
（付記２１）
上記接着部材は、樹脂製である、付記１ないし２０のいずれかに記載の半導体装置。
（付記２２）
上記ダイパッドは上記複数の端子のいずれかと導通している、付記１ないし２１のいずれかに記載の半導体装置。
（付記２３）
上記板部材の上記厚み方向における厚みは０．２〜２ｍｍである、付記１ないし２２のいずれかに記載の半導体装置。
（付記２４）
複数の端子およびダイパッドを形成する工程と、
上記ダイパッドの厚み方向における一方側の面に半導体素子を設置する工程と、
上記複数の端子の少なくとも一つと、上記半導体素子とを導通させる工程と、
上記半導体素子を封止樹脂で覆う工程と、
を備えた半導体装置の製造方法であって、
上記封止樹脂よりも硬く、かつ、上記封止樹脂よりも熱伝導率が高い材質からなる板部材に接着部材を取り付ける工程と、
上記ダイパッドの厚み方向における他方側の面に上記接着部材を介して上記板部材を取り付ける工程と、を備えていることを特徴とする半導体装置の製造方法。
（付記２５）
上記板部材に上記接着部材を取り付ける工程では、上記板部材の厚み方向と直交する方向視において上記板部材と重なる位置に上記接着部材を取り付ける、付記２４に記載の半導体装置の製造方法。
（付記２６）
上記板部材に上記接着部材を取り付ける工程は、上記板部材に厚み方向に貫通する貫通孔を形成する工程と、上記貫通孔に上記接着部材を取り付ける工程とを含んでいる、付記２５に記載の半導体装置の製造方法。
（付記２７）
上記板部材に上記接着部材を取り付ける工程は、上記板部材に厚み方向に凹む凹部を形成する工程と、上記凹部に上記接着部材を取り付ける工程とを含んでいる、付記２５に記載の半導体装置の製造方法。
（付記２８）
上記半導体素子を封止樹脂で覆う工程では、上記ダイパッドの厚み方向における他方側の面を露出させるように上記封止樹脂を形成し、
上記半導体素子を封止樹脂で覆う工程を行った後に、上記ダイパッドに上記板部材を取り付ける工程を行う、付記２４ないし２７のいずれかに記載の半導体装置の製造方法。
（付記２９）
上記ダイパッドに上記板部材を取り付ける工程では、上記板部材の厚み方向における一方側の面と上記ダイパッドの厚み方向における他方側の面とを当接させる、付記２５ないし２８のいずれかに記載の半導体装置の製造方法。
（付記３０）
上記板部材を金属部材に設置する工程をさらに備えている、付記２４ないし２９のいずれかに記載の半導体装置の製造方法。

Claims (22)

  1. 互いに反対側を向く第１ダイパッド面および第２ダイパッド面を有するダイパッド部と、
    上記第１ダイパッド面に配置された第１半導体チップと、
    上記第２ダイパッド面に配置された第２半導体チップと、
    上記第１ダイパッド面および上記第２ダイパッド面を覆う封止樹脂部と、を備え、
    上記封止樹脂部は、上記第１半導体チップを覆う第１樹脂部と、上記第２半導体チップを覆う第２樹脂部と、を含み、上記第１樹脂部は、第１樹脂面を有し、上記第２樹脂部は、上記第１樹脂面に接する第２樹脂面を有する、半導体装置。
  2. 上記第１半導体チップは、上記ダイパッド部の厚さ方向視において、上記第２半導体チップに重なる部位を有する、請求項１に記載の半導体装置。
  3. 上記第１半導体チップにボンディングされた第１ワイヤを更に備える、請求項１または２に記載の半導体装置。
  4. 上記ダイパッド部に配置されたヒートシンクを更に備える、請求項１ないし３のいずれかに記載の半導体装置。
  5. 上記ヒートシンクは、上記第２ダイパッド面に配置されている、請求項４に記載の半導体装置。
  6. 上記ヒートシンクは、上記第１ダイパッド面に配置されている、請求項４に記載の半導体装置。
  7. 上記ヒートシンクが位置する側とは上記ダイパッド部を挟んで反対側にて、上記ダイパッド部に配置された第３半導体チップを更に備え、
    上記第３半導体チップは、上記ダイパッド部の厚さ方向視において上記ヒートシンクに重なる部位を有する、請求項４ないし６のいずれかに記載の半導体装置。
  8. 上記第１樹脂面は、上記第２ダイパッド面と面一である、請求項１ないし７のいずれかに記載の半導体装置。
  9. 上記ヒートシンクは、上記封止樹脂部に覆われた部位を有する、請求項４ないし７のいずれかに記載の半導体装置。
  10. 上記第２半導体チップにボンディングされた第２ワイヤと、
    上記第１ワイヤと上記第２ワイヤとのいずれもがボンディングされたワイヤボンディング部と、を更に備える、請求項３記載の半導体装置。
  11. 上記第１半導体チップおよび上記第１ダイパッド面との間に介在する第１接合層と、
    上記第２半導体チップおよび上記第２ダイパッド面との間に介在する第２接合層と、を更に備え、
    上記第１接合層および上記第２接合層はいずれも導電性材料よりなる、請求項１ないし１０のいずれかに記載の半導体装置。
  12. 上記第１樹脂部は、上記第１ダイパッド面が向く方向と同一方向を向く第１主面と、上記第１主面につながる第１側面と、を有し、上記第２樹脂部は、上記第２ダイパッド面が向く方向と同一方向を向く第２主面と上記第２主面につながる第２側面と、を有し、 上記第１側面は、上記第１主面と鈍角をなすように上記第１主面に対し傾斜しており、上記第２側面は、上記第２主面と鈍角をなすように上記第２主面に対して傾斜している、請求項１ないし１１のいずれかに記載の半導体装置。
  13. 上記ダイパッド部につながり且つ上記封止樹脂部から突出する第１リードと、
    上記ワイヤボンディング部につながり且つ上記封止樹脂部から突出する第２リードと、を更に備える、請求項１ないし１２のいずれかに記載の半導体装置。
  14. 互いに反対側を向く第１ダイパッド面および第２ダイパッド面を有するダイパッド部を含むリードフレームを用意する工程と、
    上記第１ダイパッド面に第１半導体チップを配置する工程と、
    上記第１ダイパッド面および上記第１半導体チップを覆う第１樹脂部を形成する工程と、
    上記第１樹脂部を形成する工程の後に、上記第２ダイパッド面に第２半導体チップを配置する工程と、
    上記第２ダイパッド面および上記第２半導体チップを覆う第２樹脂部を形成する工程と、を備える、半導体装置の製造方法。
  15. 上記第２半導体チップを配置する工程においては、上記ダイパッド部の厚さ方向視において、上記第２半導体チップを上記第１半導体チップと重なる位置に配置する、請求項１４に記載の半導体装置の製造方法。
  16. 上記第１樹脂部を形成する工程の前に、上記第１半導体チップに第１ワイヤをボンディングする工程を更に備え、
    上記第１樹脂部を形成する工程においては、上記第１ワイヤを上記第１樹脂部で覆う、請求項１４または１５に記載の半導体装置の製造方法。
  17. 上記ダイパッド部にヒートシンクを配置する工程を更に備える、請求項１４ないし１６のいずれかに記載の半導体装置の製造方法。
  18. 上記ヒートシンクを配置する工程は、上記第１樹脂部を形成する工程の後に行い、上記ヒートシンクを配置する工程においては、上記ヒートシンクを上記第２ダイパッド面に配置する、請求項１７に記載の半導体装置の製造方法。
  19. 上記ヒートシンクを配置する工程は、上記第１樹脂部を形成する工程の前に行い、上記ヒートシンクを配置する工程においては、上記ヒートシンクを上記第１ダイパッド面に配置する、請求項１７に記載の半導体装置の製造方法。
  20. 上記ダイパッド部に第３半導体チップを配置する工程を更に備え、
    上記ヒートシンクを配置する工程においては、上記ヒートシンクを、上記ダイパッド部の厚さ方向視において、上記第３半導体チップと重なる位置に配置する、請求項１７ないし１９のいずれかに記載の半導体装置の製造方法。
  21. 上記第１ワイヤをワイヤボンディング部にボンディングする工程と、
    上記第２樹脂部を形成する工程の前に、上記第２半導体チップおよび上記ワイヤボンディング部に第２ワイヤをボンディングする工程と、を更に備える、請求項１６に記載の半導体装置の製造方法。
  22. 上記第１半導体チップを配置する工程においては、導電性材料よりなる第１接合層を介して上記第１半導体チップを上記第１ダイパッド面に接合し、上記第２半導体チップを配置する工程においては、導電性材料よりなる第２接合層を介して上記第２半導体チップを上記第２ダイパッド面に接合する、請求項１４ないし２１のいずれかに記載の半導体装置の製造方法。
JP2017050910A 2011-04-04 2017-03-16 半導体装置および半導体装置の製造方法 Pending JP2017126774A (ja)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2011082405 2011-04-04
JP2011082405 2011-04-04
JP2011082560 2011-04-04
JP2011082560 2011-04-04
JP2011104349 2011-05-09
JP2011104349 2011-05-09
JP2011105511 2011-05-10
JP2011105511 2011-05-10
JP2011105513 2011-05-10
JP2011105512 2011-05-10
JP2011105512 2011-05-10
JP2011105513 2011-05-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013508871A Division JP6114184B2 (ja) 2011-04-04 2012-04-03 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018166209A Division JP6652607B2 (ja) 2011-04-04 2018-09-05 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2017126774A true JP2017126774A (ja) 2017-07-20

Family

ID=46969157

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2013508871A Active JP6114184B2 (ja) 2011-04-04 2012-04-03 半導体装置および半導体装置の製造方法
JP2017050910A Pending JP2017126774A (ja) 2011-04-04 2017-03-16 半導体装置および半導体装置の製造方法
JP2018166209A Active JP6652607B2 (ja) 2011-04-04 2018-09-05 半導体装置および半導体装置の製造方法
JP2020009059A Active JP6923685B2 (ja) 2011-04-04 2020-01-23 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013508871A Active JP6114184B2 (ja) 2011-04-04 2012-04-03 半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018166209A Active JP6652607B2 (ja) 2011-04-04 2018-09-05 半導体装置および半導体装置の製造方法
JP2020009059A Active JP6923685B2 (ja) 2011-04-04 2020-01-23 半導体装置

Country Status (4)

Country Link
US (6) US9093434B2 (ja)
JP (4) JP6114184B2 (ja)
TW (1) TWI525767B (ja)
WO (1) WO2012137760A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943795B2 (ja) * 2012-09-26 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2014207430A (ja) * 2013-03-21 2014-10-30 ローム株式会社 半導体装置
JP2015029055A (ja) * 2013-06-28 2015-02-12 株式会社デンソー 電子装置
DE102013220880B4 (de) * 2013-10-15 2016-08-18 Infineon Technologies Ag Elektronisches Halbleitergehäuse mit einer elektrisch isolierenden, thermischen Schnittstellenstruktur auf einer Diskontinuität einer Verkapselungsstruktur sowie ein Herstellungsverfahren dafür und eine elektronische Anordung dies aufweisend
JP6261309B2 (ja) 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
JP6228490B2 (ja) * 2014-03-04 2017-11-08 ローム株式会社 半導体装置および半導体装置の製造方法
US10629521B2 (en) * 2014-04-08 2020-04-21 Mitsubishi Electric Corporation Molded module
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
JP6361448B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6361447B2 (ja) * 2014-10-15 2018-07-25 住友電気工業株式会社 半導体モジュール
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6394489B2 (ja) * 2015-05-11 2018-09-26 株式会社デンソー 半導体装置
JP2017026505A (ja) * 2015-07-24 2017-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer
DE102015118245B4 (de) * 2015-10-26 2024-10-10 Infineon Technologies Austria Ag Elektronische Komponente mit einem thermischen Schnittstellenmaterial, Herstellungsverfahren für eine elektronische Komponente, Wärmeabfuhrkörper mit einem thermischen Schnittstellenmaterial und thermisches Schnittstellenmaterial
DE102016015883B3 (de) 2016-03-21 2022-07-14 Infineon Technologies Ag Räumlich selektives Aufrauen von Verkapselungsmasse, um eine Haftung mit einer Funktionsstruktur zu fördern
US10777476B2 (en) * 2016-06-14 2020-09-15 Mitsubishi Electric Corporation Semiconductor device
JP6685209B2 (ja) * 2016-09-12 2020-04-22 日立オートモティブシステムズ株式会社 半導体装置
WO2018074035A1 (ja) 2016-10-18 2018-04-26 株式会社デンソー 電子装置及びその製造方法
DE102016220553A1 (de) * 2016-10-20 2018-04-26 Robert Bosch Gmbh Leistungsmodul
JP6867778B2 (ja) * 2016-10-27 2021-05-12 ローム株式会社 整流ｉｃ及びこれを用いた絶縁型スイッチング電源
JP6849907B2 (ja) * 2016-12-01 2021-03-31 富士通株式会社 光モジュール及び光モジュールの製造方法
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
US10373895B2 (en) 2016-12-12 2019-08-06 Infineon Technologies Austria Ag Semiconductor device having die pads with exposed surfaces
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
CN109511278B (zh) * 2017-07-14 2022-06-17 新电元工业株式会社 电子模块
EP3686925B1 (en) * 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
JP6780635B2 (ja) * 2017-12-22 2020-11-04 三菱電機株式会社 半導体モジュール
US10896869B2 (en) * 2018-01-12 2021-01-19 Amkor Technology Singapore Holding Pte. Ltd. Method of manufacturing a semiconductor device
JPWO2020003482A1 (ja) * 2018-06-29 2021-08-12 新電元工業株式会社 電子装置
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
DE102019104010A1 (de) * 2019-02-18 2020-08-20 Infineon Technologies Austria Ag Elektronisches modul mit verbesserter wärmeabfuhr und dessen herstellung
TWI682513B (zh) * 2019-02-27 2020-01-11 恆勁科技股份有限公司 半導體封裝結構及其製造方法
JP7154202B2 (ja) * 2019-10-21 2022-10-17 三菱電機株式会社 非絶縁型パワーモジュール
JP7178978B2 (ja) * 2019-10-24 2022-11-28 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021182022A1 (ja) * 2020-03-10 2021-09-16
US11329025B2 (en) * 2020-03-24 2022-05-10 Texas Instruments Incorporated Multi-chip package with reinforced isolation
JP7463909B2 (ja) * 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法
JP7541456B2 (ja) * 2020-09-10 2024-08-28 ローム株式会社 半導体装置
JP7527906B2 (ja) * 2020-09-10 2024-08-05 ローム株式会社 半導体装置
US11439039B2 (en) 2020-12-07 2022-09-06 Hamilton Sundstrand Corporation Thermal management of electronic devices on a cold plate
US11626351B2 (en) 2021-01-26 2023-04-11 Infineon Technologies Ag Semiconductor package with barrier to contain thermal interface material
JP2022132808A (ja) * 2021-03-01 2022-09-13 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11611170B2 (en) 2021-03-23 2023-03-21 Amkor Technology Singapore Holding Pte. Ltd Semiconductor devices having exposed clip top sides and methods of manufacturing semiconductor devices
US11658101B2 (en) * 2021-03-31 2023-05-23 Texas Instruments Incorporated Isolated temperature sensor device package
US11791238B2 (en) * 2021-06-23 2023-10-17 Infineon Technologies Austria Ag Semiconductor package with releasable isolation layer protection
JPWO2023032555A1 (ja) * 2021-08-30 2023-03-09
US11621215B1 (en) * 2021-11-30 2023-04-04 Texas Instruments Incorporated Semiconductor device package with isolated semiconductor die and electric field curtailment
WO2024029235A1 (ja) * 2022-08-01 2024-02-08 ローム株式会社 半導体装置
WO2024116899A1 (ja) * 2022-12-02 2024-06-06 ローム株式会社 半導体装置、および半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278561A (ja) * 1990-03-28 1991-12-10 Nec Corp 混成集積回路装置
JPH06112674A (ja) * 1992-09-29 1994-04-22 Ibiden Co Ltd 電子部品搭載装置用のヒートシンク
JPH08124952A (ja) * 1994-10-24 1996-05-17 Mitsui High Tec Inc 両面実装型半導体装置の製造方法
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH10214934A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH11204724A (ja) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp パワーモジュール
US20030227751A1 (en) * 2002-06-10 2003-12-11 Advanced Semiconductor Engineering, Inc. Multichip package
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
JP2008084978A (ja) * 2006-09-26 2008-04-10 Denso Corp 電子制御装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4153626A (en) 1977-12-14 1979-05-08 Shell Oil Company Preparation of α-cyanobenzyl esters
JPS58100447A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JPS6125024A (ja) 1984-07-13 1986-02-03 Shimada Phys & Chem Ind Co Ltd 液体レベルの測定方法
JPH0339461A (ja) 1989-07-06 1991-02-20 Sumitomo Metal Ind Ltd 耐食性と伝熱効率に優れた表面処理鋼管及びその製造方法
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JPH04118952A (ja) * 1990-09-10 1992-04-20 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JPH04299848A (ja) * 1991-03-28 1992-10-23 Fujitsu Ltd 半導体装置とその製造方法
JP2616587B2 (ja) * 1991-01-25 1997-06-04 日本電気株式会社 半導体装置の樹脂ばり除去方法
JP2518994B2 (ja) * 1992-04-22 1996-07-31 富士通株式会社 半導体装置
US5311407A (en) * 1992-04-30 1994-05-10 Siemens Components, Inc. Printed circuit based for mounted semiconductors and other electronic components
JPH06125024A (ja) * 1992-10-09 1994-05-06 Mitsubishi Electric Corp 半導体装置及びその冷却方法
JPH07106469A (ja) * 1993-09-30 1995-04-21 Toshiba Corp 半導体装置とその製造方法
JPH086469A (ja) 1994-06-21 1996-01-12 Tec Corp 画像形成装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JPH1136959A (ja) 1997-07-24 1999-02-09 Mitsubishi Motors Corp 火花点火式筒内噴射型内燃機関
US6249024B1 (en) * 1998-12-09 2001-06-19 International Rectifier Corp. Power module with repositioned positive and reduced inductance and capacitance
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
EP1276153A4 (en) * 2001-01-11 2005-05-25 Matsushita Electric Ind Co Ltd PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME
US6856007B2 (en) * 2001-08-28 2005-02-15 Tessera, Inc. High-frequency chip packages
US6631078B2 (en) * 2002-01-10 2003-10-07 International Business Machines Corporation Electronic package with thermally conductive standoff
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP4110513B2 (ja) * 2002-05-01 2008-07-02 富士電機ホールディングス株式会社 半導体パワーモジュールの製造方法
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2008166621A (ja) 2006-12-29 2008-07-17 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2008218616A (ja) * 2007-03-02 2008-09-18 Matsushita Electric Ind Co Ltd 回路モジュール
JP5051441B2 (ja) * 2007-08-13 2012-10-17 住友電気工業株式会社 パワーモジュール及びパワードライブユニット
JP2009105389A (ja) 2007-10-02 2009-05-14 Rohm Co Ltd パワーモジュール
JP2009110981A (ja) * 2007-10-26 2009-05-21 Mitsubishi Electric Corp 半導体モジュール
JP5163055B2 (ja) * 2007-10-30 2013-03-13 三菱電機株式会社 電力半導体モジュール
JP2009218475A (ja) * 2008-03-12 2009-09-24 Sharp Corp 出力制御装置、ならびに、これを用いたａｃ／ｄｃ電源装置及び回路装置
JP2009224534A (ja) * 2008-03-17 2009-10-01 Yaskawa Electric Corp パワーモジュール
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP5239736B2 (ja) * 2008-10-22 2013-07-17 株式会社デンソー 電子装置
JP2012104633A (ja) * 2010-11-10 2012-05-31 Mitsubishi Electric Corp 半導体装置
WO2015040746A1 (ja) 2013-09-20 2015-03-26 三菱電機株式会社 熱交換器、その熱交換器を用いた空気調和装置、及びその熱交換器の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278561A (ja) * 1990-03-28 1991-12-10 Nec Corp 混成集積回路装置
JPH06112674A (ja) * 1992-09-29 1994-04-22 Ibiden Co Ltd 電子部品搭載装置用のヒートシンク
JPH08124952A (ja) * 1994-10-24 1996-05-17 Mitsui High Tec Inc 両面実装型半導体装置の製造方法
JPH09270435A (ja) * 1996-03-29 1997-10-14 Mitsui High Tec Inc 半導体装置の製造方法
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JPH10214934A (ja) * 1997-01-30 1998-08-11 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JPH11204724A (ja) * 1997-11-13 1999-07-30 Mitsubishi Electric Corp パワーモジュール
US20030227751A1 (en) * 2002-06-10 2003-12-11 Advanced Semiconductor Engineering, Inc. Multichip package
JP2007165585A (ja) * 2005-12-14 2007-06-28 Denso Corp 電子回路装置
JP2008084978A (ja) * 2006-09-26 2008-04-10 Denso Corp 電子制御装置

Also Published As

Publication number Publication date
US9093434B2 (en) 2015-07-28
JP6652607B2 (ja) 2020-02-26
JP2020065086A (ja) 2020-04-23
US20170162486A1 (en) 2017-06-08
US10573584B2 (en) 2020-02-25
US20140027891A1 (en) 2014-01-30
US10290565B2 (en) 2019-05-14
JP6923685B2 (ja) 2021-08-25
TWI525767B (zh) 2016-03-11
JP6114184B2 (ja) 2017-04-12
US20190229042A1 (en) 2019-07-25
TW201250962A (en) 2012-12-16
US20200161228A1 (en) 2020-05-21
JPWO2012137760A1 (ja) 2014-07-28
US20190157193A1 (en) 2019-05-23
US20150294952A1 (en) 2015-10-15
US9613927B2 (en) 2017-04-04
JP2018191011A (ja) 2018-11-29
WO2012137760A1 (ja) 2012-10-11
US10770380B2 (en) 2020-09-08

Similar Documents

Publication Publication Date Title
JP6923685B2 (ja) 半導体装置
JP4260263B2 (ja) 半導体装置
JP6076675B2 (ja) 半導体装置
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP3390661B2 (ja) パワーモジュール
JP2019071412A (ja) チップパッケージ
WO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP2019091922A (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
JP5444299B2 (ja) 半導体装置
JP4961314B2 (ja) パワー半導体装置
JP2004048084A (ja) 半導体パワーモジュール
JP4357493B2 (ja) 半導体装置
JP5017228B2 (ja) 半導体装置
JP4357492B2 (ja) 半導体装置
JP4371946B2 (ja) 半導体装置及びその基板接続構造
JP4225243B2 (ja) 半導体装置及び基板接続構造
JP2005353977A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180223

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180605