JP5444299B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5444299B2
JP5444299B2 JP2011191762A JP2011191762A JP5444299B2 JP 5444299 B2 JP5444299 B2 JP 5444299B2 JP 2011191762 A JP2011191762 A JP 2011191762A JP 2011191762 A JP2011191762 A JP 2011191762A JP 5444299 B2 JP5444299 B2 JP 5444299B2
Authority
JP
Japan
Prior art keywords
semiconductor
external connection
connection terminal
chip
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011191762A
Other languages
English (en)
Other versions
JP2012004594A (ja
Inventor
良一 梶原
正博 小泉
俊章 守田
和弥 高橋
宗久 岸本
滋 石井
利宣 平島
靖司 高橋
俊幸 波多
仁久 佐藤
啓一 大川
Original Assignee
ルネサスエレクトロニクス株式会社
株式会社ルネサス東日本セミコンダクタ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルネサスエレクトロニクス株式会社, 株式会社ルネサス東日本セミコンダクタ filed Critical ルネサスエレクトロニクス株式会社
Priority to JP2011191762A priority Critical patent/JP5444299B2/ja
Publication of JP2012004594A publication Critical patent/JP2012004594A/ja
Application granted granted Critical
Publication of JP5444299B2 publication Critical patent/JP5444299B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、半導体装置に係り、特に実装抵抗の低減に好適な半導体パッケージ構造に関する。

従来のトランジスタパッケージの一例として、特開平8−64634号公報に開示されているものがある。熱放散用のヘッダに電子回路が形成された半導体チップが裏面電極側で半田により接合されている。チップの回路形成面側のAl電極には、バンプが形成され、インナーリードが電気的及び機械的に接続されている。また、ヘッダにもインナーリードが接続され、チップ及びヘッダとリードの一部を覆うように樹脂で封止されている。このとき、バンプが半田の場合はリード側に錫(Sn),金(Au),半田等をめっきしてバンプの半田を溶融して接合し、バンプがAuの場合にはリード側に錫をめっきしてAu−Sn共晶反応によって接合している。インナーリードは、ソース電極,ドレイン電極,ゲート電極用の3本で構成され、ソース電極用リードは櫛歯形状に加工されている。ヘッダには、樹脂まで貫通する開口部が形成されている。

他の従来例として、特開平5−121615号公報に開示されているワイヤレス構造の表面実装型半導体パッケージがある。3つの外部接続端子が半導体チップの電極端子に接続されている。チップ上面の2つの電極と外部接続端子はAuボールを熱圧着することにより接続されている。配線基板への実装は、チップ搭載部から前後に導出されたリード端子の先端領域を基板の端子に半田付けして行われる。

また、従来の標準的な表面実装型半導体パッケージにおいては、ドレイン用リードのヘッダに半導体チップが半田により接着され、半導体チップのソース及びゲート電極と外部接続端子のソース及びゲート用リード間がAlワイヤのボンディングにより結線されている。チップ及び各リードとヘッダの一部が樹脂でモールドされている。樹脂パッケージの底面にヘッダが露出して配線基板に接続可能な構造となっており、その大きさは樹脂モールドのサイズより大きく設定されている。

また、半導体チップの従来のチップ・ダイ接続構造においては、Cu基合金の部材にチップを固着したときチップに高い応力を発生させないために、降伏強度の低いPbリッチな半田やAg粒子を混入した導電性樹脂による接着構造が採用されていた。

特開平8−64634号公報 特開平5−121615号公報

従来の縦型半導体素子の表面実装型プラスチックパッケージにおけるパッケージの実装抵抗は、ワイヤボンディング構造で数十〜十数mΩであった。半導体技術の進歩により、素子のオン抵抗が年々減少し、現状は数十〜数mΩ/cm2のデバイスが開発されつつあり、将来はさらに低抵抗化が進められると予測される。

その場合、実装抵抗がデバイス抵抗より大きくなるため、半導体パッケージの性能向上を図るためには、実装抵抗の低減が不可欠となる。この半導体パッケージのオン抵抗に着眼した公知例が上記特開平8−64634号公報に開示されているが、この公知例は挿入実装型パッケージで提案されている。挿入実装型は、パッケージサイズに制約がなく、しかも基板とリードの接合が構造的に強固であるため、厚肉で大型サイズのヘッダを使用でき、リードも厚肉のものを使用できる。このため、実装抵抗の低減は比較的容易である。しかし、表面実装型パッケージは、樹脂匡体の両サイドから導出されたリードが、その先端部で基板の端子と小さい面積の面同士で半田接続される構造であるため、挿入実装型に比べて接合部の疲労強度が弱いという性質がある。このため、チップの発熱に伴うパッケージと基板間の熱歪みを柔軟なリードの変形によって吸収することが必要であり、リードの形状を薄肉で細長い形状とすることが必要である。この場合には、リード部分の電気抵抗が大きくなるため、実装抵抗の低減は困難である。

表面実装型の場合、チップを搭載したヘッダを直接配線基板に半田付けする構造にすれば、この問題はなくなる。しかし、チップ上面の電極に接続されるリードを樹脂匡体からの導出する位置と、ヘッダを導出する位置が高さの点で異なる場合、樹脂をモールドする上下金型の合わせ面が3次元構造となり、金型の加工が難しくなるという問題がある。この問題は、特にリードフレームが、パッケージの多数個取りを目的としたマトリックスフレーム(X,Y方向に配置)の場合に顕著となる。ヘッダを小さくして樹脂匡体内に納めればこの問題はなくなるが、そうすると、ヘッダを樹脂匡体の下面に露出させるためにヘッダをモールド金型の底面に押し付けるための加圧場所をモールド内部に設ける必要がある。ヘッダが大きい場合はヘッダの開口部を利用して押し付けることが可能だが、ヘッダがチップと同等サイズの場合にはヘッダ部に押し付ける場所がなく、ヘッダを下面に露出させてモールドすることが難しくなるという問題がある。このため、ヘッダがチップと同等サイズの小型の半導体パッケージの場合には、裏面電極の外部接続端子を兼ねるヘッダを樹脂匡体内に納めた構造で組み立てることが技術的に困難である。

一方、従来において、チップ裏面とヘッダやダイ等の外部接続端子との接続は、半田接続かあるいは導電性樹脂による接着構造が採用されてきた。半田接続は、電気抵抗や熱抵抗及び耐熱信頼性に優れた接続構造であるが、近年の環境問題の観点からPbレス化が要求されており、従来のPb入半田から新たなPbレス接合材料に変える必要が生じている。しかし、固相温度が250℃以下のPbレス半田材料は種々あるものの、パッケージの基板への搭載に耐えるような固相温度270℃以上を持つ適当なPbレス半田材料はないのが実情である。唯一、固相温度370℃のAu−Si半田があるが、この半田は、コストが高いこと、降伏強度が高いためチップサイズが大きい場合は半田付け後の冷却過程でチップが割れてしまうという2つの理由によってチップ裏面電極用半田材として採用困難である。すなわち、現状、Pbレスの代替半田材がないという問題がある。一方、導電性樹脂による接着は、耐熱的には短時間であれば実装に必要な270℃に耐えることができるが、接着強度が樹脂で保たれているため強度的に弱く、モールド樹脂の硬化収縮力で密着を補強しているものの、大面積のチップや高温で使用されるパッケージでは、経年変化や温度サイクルによる樹脂の劣化によって接合部の電気抵抗や熱抵抗が増加するという問題がある。特に、ヘッダやダイ(外部接続端子)が樹脂匡体の表面に露出している片面モールド構造では、チップ裏面にモールド樹脂による押し付け力が得られない構造となるため、導電性樹脂接着部の長期信頼性がさらに低くなるという問題がある。

本発明は、上記の問題点を考慮してなされたものであり、実装抵抗の低減が可能なパッケージ構造を有する半導体装置を提供する。

本発明による半導体装置は、半導体基板と、前記半導体基板の表面に設けられる第1の電極と、前記半導体基板の裏面に設けられる第2の電極とを有する半導体素子と、前記第1の電極に接続される第1の金属部材と、前記第2の電極に接続される第2の金属部材と、前記半導体素子を被覆する絶縁体と、を有し、前記第1の金属部材は、前記第1の電極との接合面の裏面側に露出部分を有し、前記第2の金属部材は、前記第2の電極との接合面の裏面側に露出部分を有している。

また、本発明による半導体装置は、まず、半導体基板と、半導体基板の表面に設けられる第1の電極と、半導体基板の裏面に設けられる第2の電極とを有する半導体素子を備える。さらに、第1の金属部材が、第1の貴金属を含む第1の金属体を介して、半導体素子の第1の電極と接続され、かつ、第2の金属部材が、第2の貴金属を含む第2の金属体を介して、第2の電極と接続される。

本発明によれば、第1及び第2の金属部材が、それぞれ貴金属を含む金属体を介して半導体素子の電極と接続されるので、半導体パッケージの実装抵抗を低減することができる。

上記の構成において、好ましくは、外部配線と接続するための第1の金属部材の表面部分及び第2の金属部材の表面部分を略同じ平面内に位置させる。ここで、略同じ平面とは、例えば、各種電子装置における配線基板や回路基板の電子部品取り付け面である。これにより、半導体装置を、配線基板や回路基板などに、面実装することができる。

第1の金属体としては、半導体素子の第1の電極または第1の金属部材から突出する突起状電極がある。突起状電極としては、金(Au)または銀(Ag)などの貴金属のバンプ電極やボール状電極などが適用できる。さらに、実装抵抗を低減するために好ましくは、複数の突起状電極を、第1の電極と前記第1の金属部材との接合界面の略全面において、略等間隔に配列する。

第2の金属体としては、第2の電極と第2の金属部材との接合界面に位置する金属層がある。好ましくは、金属層を、第2の電極の接合表面側及び第2の金属部材の接合表面側に位置する各貴金属層が互いに接合したものとする。貴金属層の材料としては、金(Au),銀(Ag),白金(Pt),パラジウム(Pd)などから選択される貴金属、あるいはそれを最も多く含む主成分とする合金が適用できる。また、複数種の貴金属層あるいは合金層が多層化されていても良い。

さらに、第2の電極側に位置する貴金属層と、第2の金属部材側に位置する貴金属層との間に、金(Au)または銀(Ag)などの貴金属のバンプ電極やボール状電極,樹脂と混合された銀(Ag)粒子,板状またはシート状あるいは網目状の銀(Ag)部材,凹凸あるいは空隙部を有する板状あるいはシート状の銀部材のいずれかが介在しても良い。好ましい他の金属層としては、貴金属を主成分とする固相温度400℃以上の合金層がある。このような合金層としては、銀(Ag)を主成分とする銀(Ag)と錫(Sn)との合金を適用できる。

半導体素子の第1及び第2の電極、並びに第1及び第2の金属部材においては、これらの接合表面に貴金属層を設けても良い。この貴金属層の材料としては、金(Au),銀(Ag),白金(Pt),パラジウム(Pd)などから選択される貴金属、あるいはそれを最も多く含む主成分とする合金が適用できる。半導体素子における第1及び第2の電極の材料としては、アルミニウム、またはアルミシリコンのようなアルミニウム合金が適用できる。

また、第1及び第2の金属部材は、半導体素子の第1及び第2の電極を外部の電極,配線基板,回路基板などと電気的に接続する。例えば、第1及び第2の金属部材は、半導体パッケージの一部であるリード線,リード電極、またはダイ端子など、あるいはこれらの一部である。そして、実装抵抗を低減するために好ましくは、第1の金属部材が、第1の電極との接合部を有する部分から延びる複数の部分を有し、この複数の部分の各々が、外部配線と接続するための表面部分を有する構成とする。このような半導体装置が接続される回路基板または配線基板においては、第1の金属部材における上記のような各表面部分毎に、電気的接続のための導体部(例えば銅箔)が設けられ、かつこれらの導体部は、回路基板上または配線基板上で電気的に接続されている。例えば、このような導体部としては、プリント基板における、連続した導体(例えば銅)パターンが適用できる。

上述したような、本発明による半導体装置の構成は、いわゆる樹脂封止型または樹脂モールド型の半導体装置のように、半導体素子と第1及び第2の金属部材とが絶縁体によって被覆される半導体装置にも実施できる。この場合、第1の金属部材における第1の電極との接合面の裏面が、外部配線と接続するための露出部分を有することが好ましい。このような構成に加え、半導体素子の接合面側を回路形成面(たとえば縦型半導体スイッチング素子の一方の主電流電極と制御電極が形成されている面)とし、第1の電極を主電流電極とすると良い。なお、半導体素子と第1及び第2の金属部材とが絶縁体によって被覆される半導体装置においては、第2の金属部材における第2の電極との接合面の裏面が、外部配線と接続するための露出部分を有していても良い。なお、絶縁体の材料としては、各種樹脂の他、セラミックスなどの他の絶縁性材料も適用できる。

上述した各構成は、適宜併用することができる。また、次に述べる本発明による他の半導体装置のように、単独でも実装抵抗を低減する作用・効果を有する構成もある。

すなわち、本発明による他の半導体装置としては、半導体基板の表面及び裏面にそれぞれ第1の電極及び第2の電極とを有する半導体素子が収納される半導体パッケージにおいて、上述したような、1)第2の電極と第2の金属部材とが、第2の電極の接合表面及び前記第2の金属部材の接合表面に設けられる貴金属層が互いに接合した金属層を介して接合される構成、2)第2の電極と前記第2の金属部材とが、貴金属を主成分とする固相温度400℃以上の合金層を介して接合される構成、3)第1の金属部材が、第1の電極との接合部から延びる複数の部分を有し、複数の部分の各々が、外部配線と接続するための表面部分を有する構成、のいずれかを実施したものがある。また、1)または2)の構成と、3)の構成を併せて実施しても良い。

上述した本発明による各半導体装置は、MOS(Metal Oxide Semiconductor)電界効果トランジスタ,MIS(Metal Insulator Semiconductor)電界効果トランジスタ,バイポーラトランジスタ,絶縁ゲートバイポーラトランジスタ,ダイオード、あるいは集積回路などの各種の半導体素子に適用できる。また、本発明による各半導体装置の構成は、第1及び第2の電極を一対の主電流電極とする半導体素子、並びに第1及び第2の電極を主電流電極とし、主電流が、表面側の第1の電極から裏面側の第2の電極へ向かう方向あるいはその逆方向に向かって、半導体基板中を縦方向に流れる、パワーMOSFETやパワートランジスタのような縦型半導体素子に好適である。この場合、半導体素子の低オン抵抗特性とあいまって、パッケージを含めた端子間のオン抵抗またはオン電圧を低減できる。

本発明によれば、パッケージの実装抵抗を低減することができる。

本発明による半導体パッケージの一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージに用いるリードフレームの一実施例を示す図である。 本発明による半導体パッケージの組み立て構造及び方法の一実施例を示す図である。 本発明による半導体パッケージの組み立て途中のリードフレーム構造を示す図である。 本発明による半導体パッケージの樹脂モールド方法の一実施例を示す図である。 本発明による半導体パッケージの組み立てフローの一実施例を示す図である。 本発明によるPbレス半導体パッケージの組み立て構造の一実施例を示す図である。 本発明によるPbレス半導体パッケージの一実施例を示す図である。 本発明によるチップ裏面電極のPbレス接合部材の一実施例を示す図である。 本発明によるチップ裏面電極のPbレス接合部材の他の一実施例を示す図である。 本発明によるチップ裏面電極のPbレス接合部材の他の一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージの他の一実施例を示す図である。 本発明による半導体パッケージを搭載する配線基板の一実施例を示す図である。 本発明による半導体パッケージを搭載した電子装置の一実施例を示す図である。 半導体パッケージの電流経路モデルを示す図である。 本発明の半導体パッケージの基本構造の一例を示す図である。

第1の一実施形態は、トランジスタチップのゲート電極及びソース電極と外部接続用金属部材(リード)間の接続を最適に配置した複数のAuバンプを介して直接接合し、チップ裏面のドレイン電極と外部接続用金属部材(ダイ)を電気的及び熱的に結合し、ソース電極及びゲート電極用金属部材(リード)またはドレイン電極用金属部材(ダイ)のいずれか一方が多面体のパッケージの内部に納まる構造とし、パッケージ内に納めた金属部材の面を配線基板の端子面に半田接合できる構造としたものである。

さらに好ましくは、パッケージから導出するリードまたはダイの導出部をパッケージの側面2面からとる構造とし、パッケージ内部に納めた金属部材をモールド金型の底面に押し付ける方法を、パッケージから導出した金属部材を介して行える構造とする。

また、第2の実施形態は、ドレイン電極と貴金属めっきを施した金属部材(ダイ)とを貴金属バンプあるいは貴金属のメッシュシートあるいは貴金属粒子あるいは硬さ35Hv以下の厚い貴金属めっきを介して直接あるいは貴金属を主成分とする固相温度400℃以上の合金層を介して接合した構造である。この接合部は、加熱と超音波振動を用いた圧接で得ることができる。さらに好ましくは、チップサイズが大きい場合に、チップ上回路形成面のソース電極とゲート電極にAuバンプを形成し、貴金属めっきを施したリードとを直接接合する構造とし、さらにソース電極側のリードとチップ裏面のダイの大きさを同等としてチップに曲げ応力がかからないように部材を対称形に配置した構造とする。

また、第3の実施形態は、チップ上面のソース及びゲートAl電極上に予めAuバンプを多数形成し、貴金属めっきした各リードに位置合わせしてチップを搭載し、その上にAuバンプより硬さの小さい貴金属部材、さらにその上に貴金属めっきしたダイを搭載し、ダイの上に加圧と超音波振動を加える接合ツールを配置して、加熱と荷重と超音波により各接合界面を一括して接合する構造及び方法とした。

まず、第1の実施形態について、詳細に説明する。図20に、半導体パッケージの電流経路モデルを示す。図において、184:ドレイン用外部接続端子、186:接合部、182:チップ裏面電極、180:チップ、181:Al電極、185:金属バンプ、183:ソース用外部接続端子(リード)である。ソース/ドレイン用外部接続端子間の電気抵抗Rは(1)式で表わされる。

R=R1+R2+R3+R4+R5+R6+R7 …(1)
(1)式でチップの内部抵抗R4を除いた部分が実装抵抗となる。バンプの抵抗R6は、
R6=(ρ×h/S)/n …(2)
(ここでρ:バンプの固有抵抗,h:バンプ高さ,S:断面積,n:バンプ数)で表わされる。Auバンプの寸法は、Alパッド上にバンプを低コストで直接形成できるワイヤのボールボンディングで作るとすると、直径:150μm,厚さ:20μmが標準的な寸法になる。この場合のバンプの抵抗は(0.026/n)mΩとなり、十分小さくできる。次にAl電極膜の抵抗R5は、
R5≒(ρ/4πt)ln(r2/r1) …(3)
(ここで、ρ:電極膜の固有抵抗,t:電極膜厚,r2:電極外径,r1:バンプ径)で表わされる。電極外径r2は、バンプを均等にn個配置した場合ほぼ1/(n1/2)に比例するためn数を増せばr2/r1は1に近づき、電極膜厚を厚くしてバンプ数を多くすれば、R5は十分に小さくできる。外部接続端子の抵抗(R1+R7)は、単純に、
(R1+R7)=ρ×L/S …(4)
(ここでρ:リードの固有抵抗,L:リードの通電長さ,S:通電断面積)で表わされ、前述したように標準的な表面実装用のSOPパッケージの場合(厚さ:0.16mm/幅:0.3mm/長さ:2mm×2)で1.4mΩ程度になる。すなわち、実装抵抗が1mΩ以下のレベルでは、単にバンプ構造を採用するだけでは実装抵抗を下げられず、外部接続端子の抵抗を下げる構造を採用しなければならない。そこで、本発明による半導体装置においては、外部接続端子の抵抗を下げると同時に、外部接続端子と配線基板の接続部の信頼性を確保し得る構造とした。

図21に、本発明による半導体装置1の基本構造を示す。外部接続端子の抵抗を下げるには、単純に通路断面を増して流路を短縮する以外に方法がないため、外部接続端子の一方は端子の板厚方向に電流経路を取る構造する。この場合、通電距離(0.1〜0.2mm)に比べて通電断面が数〜数十mm2と十分大きいため、この第1外部接続端子部194の抵抗は1μΩ以下にできる。他方の第2外部接続端子193は、チップの側面から降ろして配線基板の端子と接続する構造となるため通電距離が数mmとなるが、パッケージの両側から導通をとることで、2倍の通電断面積を確保できる。また本構造では、後で述べる理由によって、第2外部接続端子に幅広で厚肉の部材を使うことができるため、さらに数倍の通電断面積を確保することができ、従来に比べて十数分の1程度まで電気抵抗を下げることが可能となる。

従来のパッケージ構造では、第2接続端子の剛性が高くなると配線基板との接続部の長期信頼性が低下するという問題があるが、本発明の構造においては、樹脂匡体の腹部の第1外部接続端子面積が十分大きく熱源のチップと配線基板が近接した構造であるため基板との温度差が小さく、また接続端子の材質がCu合金であるため基板と熱膨張率が近くて熱歪みが小さいことにより、第1及び第2接続端子と基板との接合部に発生する熱歪みの絶対値が小さくなり、第2接続端子の剛性が高くても温度サイクル信頼性を確保できるのである。また、第2接続端子と基板との接続部には、チップを内蔵する樹脂匡体と折曲げた足に相当するCu部材の高さ方向の熱膨張の差によって温度上昇時に押し付け力が働き、この効果によっても従来のパッケージに比べて温度サイクル信頼性が向上し、第2接続端子の剛性を高くできる。

また、図21のパッケージを組み立てるためのモールド工程において、第2接続端子193を上金型の側壁で押し下げることにより、貴金属バンプ195を介して第1接続端子部材194をモールド金型の底面に押し付けることが可能となり、金型に特別な工夫を加えることなく樹脂匡体の腹部に接続端子が確実に露出したパッケージを組み立てることが可能となるのである。この場合、特に重要なポイントとなるのは、バンプを介して接続された第2接続端子部材を樹脂匡体の両側から出していることである。第2端子部材の両側から押し下げることにより、第1端子部材の傾きの発生やバンプの剥がれを防いで、確実で歩留りの高い樹脂モールドが可能となっている。もし片側で押し下げる構造では、押し下げた第2端子部材の金型接触部と第1端子部材の下金型接触部間でモーメントが発生し、一部のバンプ接合部に引張力が発生して接合部剥がれが発生したり、第1端子部材の片側が浮いて接合面に樹脂が回り込む不良を発生したりするため、確実で歩留りの高い樹脂モールドができない。

次に、第2の実施形態について詳細に説明する。チップ裏面の接合に要求される特性は、1)電気的導通が取れて外部接続端子(ダイ)への熱伝導性が高いこと、2)温度サイクル寿命が高いこと、3)パッケージを基板に搭載するときの半田付け温度に耐えることと、4)チップ裏面の広い領域の接合が量産ラインの短いタクトで可能であり、チップへの悪影響がないことの4点である。Pbレスの適当な高融点半田材料がないため、半田以外の材料を使って上記特性を満たす接合を行う必要がある。貴金属材料を接合材料に用いた場合、材料の熱伝導率が従来半田の10倍程度あるため、同一接合厚さにした場合でも接合箇所がチップ裏面に均等に分散していれば1/10の接合面積で同じ伝熱特性が得られる。つまり熱放散性において、非常に有利である。温度サイクル寿命に関しては、チップの熱膨張と外部接続端子(ダイ)の熱膨張差に伴う熱歪みをどこの変形で吸収するかが大きく影響する。従来の半田では、半田の降伏強度が低かったため、歪みのほとんどを半田の変形で吸収し、半田部で破壊していた。この場合、チップに歪みがほとんど加わらないためチップ特性の安定性や信頼性が高いという利点はあった。これに対して貴金属部材で接合した場合は、降伏強度が半田よりは高く、SiやCuよりは小さいため、チップやダイの歪みは増すが接合部の寿命は長くなる。チップに加わる歪みの大きさは、貴金属層の中に放熱性が問題とならない程度に空洞を設けることで調整することができる。具体的に空洞を設ける手段としては、接合部材にメッシュシートや粒子や凹凸のあるシートやめっき膜を用いることで空洞が得られる。

耐熱性に関しては問題ない。最も重要なのは接合組み立て性である。貴金属同士を従来の熱圧着法で接合する場合には、短時間で接合するために加熱温度を400〜500℃にする必要があった。この方法では、室温との温度差が大きいため冷却過程の熱歪み量が大きくなりチップサイズがそれほど大きくない場合でも破損する危険が大きいという問題があった。本発明においては、その問題を解決するために接合温度を250℃以下とし、その温度で確実な接合を達成するために超音波振動を利用する方法を採用した。しかしチップをダイに超音波接合する場合には、ダイとチップを硬質のヒートステージと硬質の接合ツールで挟んで加圧しつつ超音波振動を加えるため、チップの回路形成面と硬質の接合治具が接触した部分でチップが破損するという問題が生じる。この問題に対して、本発明ではチップの回路形成側の電極にAuバンプを形成し、回路形成側にもダイと同等サイズの外部接続端子部材(リード)を合わせて配置し、チップと硬質の接合治具が直接接触しない構造としてチップの破損を防いだ。チップの上下2ヵ所に接合箇所がある場合、接合の程度にばらつき(片側がよく接合されて、片側が接合されない状態)が生じることが懸念されるが、超音波接合において接合箇所が接合治具に対して直列に配置されている場合には、片側の接合が進行するとその部分の相対振動が押えられ、接合されていない部分の相対振動が大きくなってそこの接合が進行するという自己調整機能が働くため、2ヵ所とも同程度の強度の接合部が得られるのである。ただし、接合面積を放熱の点からチップ裏面側で広くしたい場合は、チップ上下の接合材料を変えてチップの回路形成面側を降伏強度が高くチップ裏面側を降伏強度が低い材料にして接合することで、接合面積に差をつけることが可能である。以上の接合構造と接合方法を採用することにより、Pbレスで高性能・高信頼性のチップ裏面接合が可能となる。

なお、第3の実施形能の作用・効果については、第2の実施形態に記述した通りである。実際の接合時間は、ワークの移動や位置決めの時間を除くと数百ms程度で、現行の複数本のワイヤボンディングに要している時間より短い時間である。予めAuバンプをチップのAl電極に形成しておく必要があるが、生産タクトの点で影響がなく、チップ・ダイ接続とボンディングを同時に行える点で従来より生産タクトの短縮が可能となる。

(実施例)
以下、上記の実施形態の具体的構造を示す本発明の実施例を図面を用いて詳細に説明する。

図1は、本発明による半導体パッケージの一実施例を示す。(a)は樹脂部を除去し外部接続端子を透視した上面図、(b)は断面図、(c)は下面図である。図において、半導体チップ1は4×2mmの大きさの縦型MOSトランジスタであり、ソース及びゲート用Al電極2,3の膜厚は約4μm、ドレン電極となる裏面電極4の最表面にはAuが蒸着されている。チップのソース及びゲート電極には多数または複数Auバンプ8が、ボールボンディング法によって、均等にすなわち各電極の全面にほぼ等間隔に配置されて形成されている。ソース及びゲート用リード端子5,6は、Cuコア11にPd/Auの貴金属めっき12が施された構造で、板厚0.2mm である。ソース用リード端子5の幅は、ソース電極2とほぼ同じ大きさである。すなわち、ソース用リード端子5はソース電極2のほぼ全面を覆う。チップ上のAuバンプと各リード端子のPd/Au面は230℃の加熱温度でダイレクトに超音波圧着されている。圧着されたAuバンプの大きさは、ほぼ150μmΦ×20μmである。外部接続用ダイ端子7は、Cuコア13にPd/Auの貴金属めっき14が施された構造で、片面にはさらに約10μmのAgめっき15が施されている。チップ裏面電極のAu面とダイ端子のAgめっき面はAuバンプ/リード端子の場合と同様に230℃の加熱温度でダイレクトに超音波接合されている。ソース用リード端子は、モールドされた樹脂匡体16の左右の側壁から外に導出され、かつ折り曲げ加工が施されており、左右に取り出された幅広のリード端子にはスリット10が設けられ、また、チップ上に位置する部分にはいくつかの開口部9が設けられている。ゲート用リード端子も樹脂匡体16の左右の側壁から外に導出されている。ドレイン用ダイ端子は樹脂匡体の底面に露出している。ダイ端子の下面(配線基板上接続端子との接続面)と曲げ加工されたソース及びゲート用リード端子の下面(同接続面)は同じ高さすなわち同一平面になるように加工されている。

本実施例によれば、ソース電極とソース用リード端子が、均等配置された多数のAuバンプによって接続され、幅広のリード端子が左右から導出された構造であること、ダイ端子が裏面電極とAgめっき膜によって直接接合され、配線基板までの流路断面が大きくかつ通電距離が非常に短い(板厚分)構造であることから、パッケージの実装抵抗を大幅に下げることができる。これにより、実装抵抗1mΩ以下という従来にはない低実装抵抗の半導体パッケージを備える新規な半導体装置が得られる。また、チップとCu端子との接合部には回路面側は厚さ20μmのAuバンプ、チップ裏面側は厚さ10μmのAgめっきが介在しており、それらがCu端子材に比べて柔らかい(降伏強度が低い)材料であるためクッション材の役割を果たし、チップに大きな力が加わることを防ぐ効果があること、AuやAgは半田に比べて温度サイクル寿命が長いことのために、半導体パッケージとしての長期信頼性に優れるという利点がある。また、配線基板に搭載した場合には、ダイ端子の広い面積で基板と接合され、発熱体のチップと最短距離で良好な熱伝導状態で接続されるため基板とパッケージの温度差が小さく、基板の熱膨張率とCu端子の熱膨張率は近いため両者の間に発生する熱歪みは小さい。このため、半導体パッケージと配線基板間の接合部は温度サイクル寿命が長く、長期信頼性に優れる利点がある。さらには、チップ上に位置するソース用リード端子に開口部を設けているため、Auバンプが潰れてリード端子とチップの間隙が小さくなった場合でも、開口部から樹脂の侵入が生じること、開口部からガス抜きが行われることの2つの効果で樹脂モールド工程におけるボイドの発生を防ぐことが可能となり、パッケージの信頼性を損なうことがない。

また、チップの裏面電極とダイ端子との接続構造として、Agめっき膜を介してAu/Agの超音波接合を行っており、半田レス接合としているため、耐熱性が高く温度サイクル信頼性の高い接続構造を持つ半導体パッケージを提供できる。

なお、ここではAuバンプのサイズとして150μmΦとしたが、バンプの形成が可能であれば数百μmΦと大きくする方がよい。バンプサイズを大型化すると、さらに低抵抗化が図れ、また接合強度を向上できるためパッケージ組み立て時の外力によるバンプ接合部の剥がれ発生を防止するのに有効となり、製造歩留りを向上できるという効果がある。

図2は、本発明による半導体パッケージにおいて、Agバンプ圧着方式をチップ・ダイ接続に採用した場合の一実施例を示す。図において半導体チップ21のAl電極22と貴金属めっき25を施されたリード端子26はAuバンプ30によって強固に接合されている。チップの裏面電極23と貴金属めっきを施されたダイ端子29はAgバンプ31によって接合されている。リード端子は片側が樹脂匡体32の側壁近傍で切断され、片側は配線基板の端子と接続するために曲げ加工が施されてダイと同じ高さに揃えられている。

本実施例によれば、チップとダイ端子間がAgバンプで接続されているため構造的に変位を吸収可能でる。このため、ダイ端子/チップ間の接合部の温度サイクル寿命が格段に長く、Pbレスで環境にやさしく信頼性の高い半導体パッケージを提供できる。また、配線基板の接続端子との半田接合部には、熱歪みがほとんど加わらないため、実装信頼性を大幅に向上できる。また、パッケージをチップと同等なサイズにまで小型化でき、パッケージの厚みも1mm程度に薄型化することができ、高密度実装に適した小型の表面実装用半導体パッケージを提供できる。

図3は、本発明による半導体パッケージにおいて、Agペースト接着方式をチップ・ダイ接続に用いた場合の一実施例を示す。図において半導体チップ35のAl電極36と貴金属めっき39されたリード端子40はAuバンプ45によって強固に接合されている。チップの裏面電極37とダイ端子43はAgペースト46によって接着されている。ダイ端子はCuコア41にPd/Auめっき42された構造で、周囲にはモールド樹脂へのアンカー効果が働くように端面のザグリ加工処理が施されている。リード端子は樹脂匡体47の両サイドから取り出されている。

本実施例によれば、図1の実施例と同様の効果が得られる。また、ダイ端子の端面に樹脂に食い込む形状の加工を施したため、モールド樹脂の収縮力でダイ端子をチップ裏面に押し付けることができ、組み立てが簡便に行えるAgペーストによるチップ・ダイ接続方式を採用しても信頼性のある半導体パッケージを提供できる。

図4は、本発明による半導体パッケージにおいて、回路形成面を配線基板に向けた実装が可能なパッケージ構造の一実施例を示す。図において、半導体チップ50の回路形成面側の主電流用及び制御用Al電極51,52には、図1の実施例と同様に各々複数のAuバンプ57が形成され、各電極サイズと同等で樹脂匡体59面内に納まる大きさの主電流用外部接続端子55と制御用外部接続端子56が超音波熱圧着されている。各外部接続端子表面にはPd/Auフラッシュめっきが施されている。チップ裏面には最表面がAuまたはAg蒸着膜で構成された裏面電極53が形成され、Cu表面にPd/Auフラッシュめっきが施された裏面電極用外部接続端子54が表面に0.1〜5μm 厚さのSnめっきが施されたAgメッシュシート58を挟んで超音波熱圧着されている。主電流用及び制御用外部接続端子は樹脂匡体表面に露出した状態でモールドされ、裏面電極用外部接続端子は樹脂匡体の左右側面から導出されて片側が切断除去され他方が折曲げ加工されている。

本実施例によれば、図1と同様の効果が得られる。さらに、チップの発熱面である回路形成面側から配線基板に最も効率的に放熱できる構造であるため、パッケージの冷却が最も効率的に行われてAl電極部の温度上昇が小さく抑えられ、その結果、外部接続端子とチップ間に発生する熱歪みを小さくできかつAl電極膜とAuボール間の化合物の成長を抑制できるため、実使用環境下での製品寿命を大幅に改善できるのである。

図5は、本発明による半導体パッケージを組み立てるのに用いるソース及びゲート電極用マトリックスリードフレームの一実施例、図6は、図5のA−A′断面から見たパッケージ組み立て時の接合方法、図7は、接合後のマトリックスリードフレームの外観、図8は、樹脂モールド方法を示す図である。図5において、ソース用リード61とゲート用リード62が対となったユニットがX−Y方向に配置されている。次の図6において、マトリックスリードフレームのソース用及びゲート用リード61,62上に、半導体チップ65のAl電極66,67上に予め形成されたAuバンプ71が位置合わせされて搭載され、さらにチップ裏面電極68上には、予めAgバンプ70が形成されたドレイン用ダイ端子69が搭載されている。マトリックスリードフレームを載せるヒートステージ74を200℃に加熱し、ダイ端子の上から超音波振動76を加える接合ツール73で1バンプ当り50〜500gの力で加圧し、チップ上下の接合部を同時に接合している。超音波接合では、バンプの潰れ量を制御して接合し、リードとダイ端子の高さを所定の範囲内の精度に抑えている。超音波の振動方向は、リードの剛性が高い長手方向(図5の上下方向)に加え、リードの共振による接合不良の発生を防いでいる。ダイ端子は、個別に切り離して組み立てるので、貴金属めっきした大きなCu板から打抜き加工して製作している。接合を完了したマトリックスリードフレーム(図7)を、モールド金型にセットした状態が図8である。図8は、図7のA−A′断面方向から見た場合の断面構造である。図8において、モールド金型80,81のキャビティ82は、マトリックスリードフレームの配置に合わせて、X−Y方向に配列して形成されている。また、リード吊が納まる逃げ空間83も設けられている。下金型81のキャビティに半導体チップ65が納まるように位置合わせしてマトリックスリードフレームをセットし、その上から上金型を載せて押し付ける。キャビティから外に出るソース及びゲートリードの高さは、下金型のキャビティの深さと同等かわずかに高くしてあり、上金型のキャビティ側壁部分でリードを挟んだときに、ダイ端子がビャビティ底面に押し付けられる構造としている。リードはチップ部を中心として左右で押し下げられることになるが、押し込み量が大きいとリードが曲げ変形を受け、チップ中央のAuバンプ接合部に引張り力が発生する。このため、上金型のリード抑え部はナイフ状に加工し、下金型は内側が低くて外側が高い段差を持たせ、リードをW形状に変形させてチップ中央の凸状の曲げ変形が小さくなるように工夫している。モールド樹脂は、熱膨張を下げるシリカ粒子のサイズを細かくし、バンプ接合部の隙間10〜20μmの空隙への充填性を上げ、圧入プロセスで樹脂ボイドの発生を防止している。

本実施例のリードフレーム及び製法によれば、組み立て用のリードフレームにICユニットをマトリックス状に配置し、1リードフレームから取れるパッケージの個数を増して生産性を上げることができること、金型はリード抑え部を除いて平面研削加工により合わせ面の加工精度を出せるためコストを上げないで金型を製造できること、チップ・ダイ接続と回路形成面側の接続を一回の接合工程で行えるため生産工程の短縮が可能となること、等の効果により低コスト半導体パッケージを提供できる。同時に構造的な特徴として、チップサイズに近い大きさの小型かつ薄型の半導体パッケージを提供できる。

図9は、本発明による半導体パッケージの組み立てフローに関する一実施例である。図において、組み立てには4つ部品が用いられる。半導体チップは、ウェーハレベルでAuバンプが形成され、それからダイシングにより個片に切断される。Auバンプの形成は、ボールボンディング法,めっき法,Auボール転写法のいずれでもよい。ソース及びゲート用外部接続端子は、Cu合金板からマトリックスリードフレーム状に打抜き法あるいはエッチング法により加工整形され、表面にNi下地めっきを施した後、Pdを0.02〜1μm程度めっきし、最表面にAuを0.001〜1μm程度めっきして仕上げられる。ドレイン用外部接続端子は、Cu条テープにNi下地めっきを施した後、Pdを0.02〜1μm程度めっきしてさらに最表面にAuを0.001〜1μm程度めっきし、最後にチップと同等サイズの個片に切断加工される。チップ・ダイ接続用のAgシートは、厚さ10〜100μmのAgテープにプレス加工を加えて片面あるいは両面に凹凸を形成し、その表面にSnを0.1〜5μm厚さ程度めっきする。このときの厚さは、Agとの重量比が20wt%以下となる厚さにしている。最後に、ドレイン用外部接続端子やチップと同等サイズの個片に切断している。各部品は、マトリックスリードフレームをボンディングステージに載せてから、半導体チップ,Agシート,ドレイン用外部接続端子の順に位置合わせして積層し、加熱と荷重と超音波振動を加えて、1IC単位で一括接合を行う。マトリックス全てを接合完了したら、樹脂モールド工程に入り、図8と同様の要領で樹脂モールドを行う。最後に、マトリックス状に繋がった半導体パッケージを個別に切断分離し、リードの折曲げ整形加工を施して完成する。

本実施例によれば、部品加工工程が並列ラインで多数個の一括生産が可能であり、また組み立てラインに入ってからの工程が(1)部品セット+接合、(2)樹脂モールド、(3)リードの切断整形の3工程であり、従来のチップ・ダイ接続とワイヤボンディングのプロセスに比べて1工程短縮でき、さらに組み立てのタクトも(1)の工程がワイヤボンディングと同等のタクト以下で接合できるため、トータルの生産タクトの短縮が可能で、生産性の大幅な向上が図れる。

図10は、本発明によるチップ裏面電極接合構造の一実施例を示す。リードフレームはソース・ゲート用リードフレームとドレイン用リードフレームの2種類のリードフレームを用いて組み立てる。図において、ソース用リード91とゲート用リード92を形成したCu合金のリードフレーム、及びドレイン用ダイ95を形成したリードフレームは、全面にPd/Auめっきが施されている。ドレイン用ダイの上には、Agボールバンプ101がボールボンディング法により形成されている。この2種のリードフレームの間に、Al電極98に予めAuボールバンプ100を形成した裏面電極102付きの半導体チップ97を挟み、チップの上下2ヵ所を同時に接合できる構造である。図11は、この接合体を樹脂モールドしてリードを整形加工した半導体パッケージ構造の一例を示す。図において、樹脂匡体103の側壁の片側からソース及びゲートリード91,92が導出され、対向する他方の側壁からドレイン用リード104が導出され、折曲げ加工されている。樹脂匡体内のリードには局部的に細くなったネック部93を設けており、リードの折曲げ加工時に発生する応力がバンプ接合部に伝わり難い構造としている。リードの導出位置の高さは、左右で異なっている。従って、上下モールド金型の合わせ面も段違いに加工されている。チップ裏面はAu蒸着膜/Agバンプ101/Pd/Auめっきダイ95の圧着構造、チップ上面はAl電極98,99/Auバンプ100/Pd/Auめっきリード91,92の圧着構造となっている。

本実施例において、チップ・ダイ接続構造がAgバンプを介した貴金属同士の直接接合となっているので、耐熱性が高く、チップ/ダイ間の熱歪みをAgバンプが緩和してくれるため温度サイクル信頼性が高く、Pbレスで環境にやさしい半導体パッケージを提供できる。また、リードは貴金属めっきが施されているため半田の濡れ性がよく、その結果、パッケージ組み立て後の半田めっきが不要となるため、パッケージ組み立て工程が短縮されて生産性が向上する。また、チップサイズぎりぎりに樹脂をモールドすることが可能となるため、小型で薄型の半導体パッケージを提供できるという効果もある。

図12は、チップとダイを接合するための接合シートの一実施例である。図において、シート110は厚さ20μmの純Ag製で、片面に深さ10μmの溝111を形成している。溝の形成は、プレス加工あるいはダイシングブレードによるハーフカット加工により行っている。Agシートの硬さは、圧延加工→溝加工を終えた後、35Hv以下になるように焼鈍処理している。

本実施例の接合シートを用いてチップ/ダイの超音波圧接を行えば、接合中のAgシートの組成変形が溝空間の存在と材料の柔らかさによって低い応力で容易に進行し、Siチップに加わる応力が小さい条件で接合界面での新生面の形成が行われて接合が進むため、チップに損傷を与えないで強固で耐熱性の高い接合を達成することが可能となる。また、パッケージの使用時には、チップの発熱に伴うチップ/ダイ間の熱歪みを、柔らかくて溝空間のあるAgシートが吸収してくれるため、温度サイクル信頼性の高い半導体パッケージを提供できる。

図13は、チップとダイを接合するための接合シートの他の一実施例である。図において、接合シートのコア部112は、図12と同じ加工処理を施したAgシートである。その表面に、厚さ0.3〜2.0μmのSnめっき113を施している。

本実施例の接合シートを用いてチップ/ダイの超音波加熱圧接を行えば、加熱温度220℃以上の条件下でAg−Sn反応によって液相が形成されるためシート表面が薄い膜の液体で覆われ、ダイあるいはチップ裏面電極に押し付けられた領域は液体が外に排出されて高融点部材同士の接合が容易に進行するため、低い加圧条件で確実かつ強固な接合が容易に行えるという利点がある。また接合界面から排出された低融点のAg−Sn層には、加熱時にコアから次々に溶解や拡散によってAgが供給されるため、最終的なAg−Sn層の融点は470℃以上に高めることができ、耐熱性の高い接合部とすることができるのである。半導体パッケージとしての信頼性に関しては、図12と同様の効果が得られる。

図14は、チップとダイを接合するための接合シートの他の一実施例である。図において、接合シートはAgワイヤ114,115を縦横に編んだメッシュ状シートである。

本実施例によれば、ワイヤが重なった部分の厚みは厚くてそれ以外の部分は薄いという凹凸のあるシートであるため、厚い部分の組成変形が容易に進行して図12と同様の効果が得られるのである。

図15は、本発明による半導体パッケージにおいて、チップ・ダイ間の接合にAg粒子を用いた場合の一実施例を示す。図において、半導体チップ120の回路形成面側にはAl電極121が形成され、その上には複数のAgバンプ125が形成されている。チップの裏面には、最表面がAgめっき膜の裏面電極122が形成されている。回路形成面側の貴金属めっきされたリード123とAgバンプは直接、超音波熱圧着されている。チップ裏面電極と貴金属めっきされたダイ端子124は、樹脂127と90vol% 以上の比率で混合されたAg粒子126を挟んで、超音波熱圧着されている。樹脂の量は、圧着時に押し出された樹脂がダイ端子の側面から圧着ステージに流れ落ちない程度に少ない量とし、混合体を粘性流体として扱える程度に多い量としている。樹脂の性質は熱硬化性で、接合時の加熱により硬化する種類の樹脂としている。Ag粒子とチップ裏面のAg蒸着膜、およびAg粒子とダイ端子、Ag粒子同士は接触部分の領域で部分的に金属接合が達成されている。ダイ端子の寸法は、樹脂匡体128の底面の中に納まる大きさであり、チップと同等である。チップより、わずかに大きくても小さくてもよい。

本実施例によれば、低実装抵抗,小型・薄型,Pbレスの半導体パッケージを提供できる。また、Ag粒子が樹脂と混合されているので、樹脂の粘着性によってAg粒子の飛散がなくなり、接合部へのAg粒子の供給が容易となって生産性が向上できる。また、接合後のAg粒子間の狭い隙間を混合された樹脂が埋めるため、モールド樹脂で隙間を埋める必要がなくなり、樹脂ボイドの発生を大幅に低減できて歩留りを向上できるという効果もある。さらに、接合材が樹脂とAg粒子の混合体ではあるが、超音波を併用した加熱圧着を行っているため、金属同士の接合界面から樹脂が排出され、接合部では金属同士の強固な接合が達成されるため、接合信頼性はAgペーストの接着に比べて格段に向上できるという効果もある。

図16は、本発明による半導体パッケージにおいて、チップ/ダイ間の接合に溝を形成したAgシートを用いた場合の一実施例を示す。図において、チップ130のAl電極131にはAuボール139が形成され、裏面電極132の最表面にはAg蒸着膜が形成されている。リード端子135とダイ端子138の表面にはPdめっきが施されている。チップ裏面とダイ端子間には溝141を形成したAgシート140が挿入されている。各接合部は、超音波併用の加熱圧着によりダイレクトに接合されている。リード端子は、樹脂匡体の1側面から導出され、曲げ加工されている。

本実施例によれば、図2と同様の効果が得られる他に、リード端子が片側からのみ出ているので、リード端子の上下の樹脂連結面積が大きく取れ、樹脂の硬化収縮力によるリード/チップ間への圧縮力を高めることができるため、Al電極/Auボール/リード端子の各接合部の熱歪み等による破損を低減することができ、半導体パッケージの信頼性を向上することができる。

図17は、本発明による半導体パッケージにおいて、リード端子の一部が樹脂匡体の上面に露出している場合の一実施例を示す。図において、チップ145のAl電極146にはAuボール154が形成され、裏面電極147の最表面にはAg蒸着膜が形成されている。リード端子150とダイ端子153の表面にはPd/Auめっき149,152が施されている。チップ裏面とダイ端子間には溝156を形成したAgシート155が挿入されている。各接合部は、超音波併用の加熱圧着によりダイレクトに接合されている。リード端子は、樹脂匡体の1側面から導出されて曲げ加工されており、上面はリード端子が露出している。

本実施例によれば、図2と同様の効果が得られる他に、パッケージ上面に露出した広い面積のリード端子から効率よく熱が放散されるため、半導体パッケージの熱抵抗を大幅に低減することができる。

図18は、本発明による半導体パッケージを搭載するための配線基板の一実施例を示す。図において、配線基板160はガラスエポキシシートにCu箔パターンが形成された基板を積層した多層有機基板である。基板表面には、各種半導体パッケージや受動素子の接続端子165,169,170,171が形成されている。本発明の半導体パッケージを搭載するための接続端子は、パッケージの腹部に納まる大きさのドレイン用接続端子161,168,ソース用接続端子164,167,ゲート用接続端子162,163,166から構成される。図19は、図18の配線基板に、本発明の半導体パッケージやLSIパッケージや素子を搭載した電子装置の一実施例を示す。図において、配線基板160には信号処理用のLSIパッケージ176,177,178と縦型半導体パッケージ172,175と抵抗及びコンデンサの受動素子173,174が半田接続により搭載されている。

本実施例によれば、パワー半導体パッケージと基板間の接続面積が大きく、発熱体であるチップと基板間が最短距離で接続されるため、基板とパッケージの温度差が小さくなり、半田接続部に発生する応力が低減されて信頼性の高い電子装置を提供することができる。また、パッケージの発熱を低減しているため、特別な放熱機構を設けなくてもデバイス温度が正常な動作温度領域を超えて温度上昇することがなく、電子装置の構造を簡略化できてコストを抑えられ、温度上昇が低くなることから電子装置の寿命を向上できるという効果もある。

1,21,35,50,65,97,120,130,145,190…半導体チップ、2…ソース用Al電極、3…ゲート用Al電極、4,37,53,68,102,122,132,147,192…裏面電極、5…ソース用リード端子、6…ゲート用リード端子、7,69…ドレイン用ダイ端子、8,30,45,57,71,139,154…Auバンプ、9…開口部、10…スリット、11,13,24,27,38,41,134,137,148,151…Cuコア、12,14,42,149,152…Pd/Auめっき、15…Agめっき、16,32,47,59,103,128,142,157,197…樹脂匡体、22,36,66,67,98,99,121,131,146,181,191…Al電極、25,28,39…貴金属めっき、26,40,135,150…リード端子、29,43,124,138,153…ダイ端子、31,70,125…Agバンプ、44…ザグリ加工部、46…Agペースト、51…主電流用Al電極、52…制御用Al電極、54…裏面電極用外部接続端子、55…主電流用外部接続端子、56…制御用外部接続端子、58…Agメッシュシート、61,91…ソース用リード、62,92…ゲート用リード、63…リード吊、64,94,96…リード枠、73…接合ツール、74…ヒートステージ、75…ヒータ、76…超音波振動、80…モールド上金型、81…モールド下金型、82…キャビティ、83…逃げ空間、93…ネック部、95…ドレイン用ダイ、100…Auボールバンプ、101…Agボールバンプ、104…ドレイン用リード、110,140,155…Agシート、111,141,156…溝、112…Agコア、113…Snめっき、114,115…Agワイヤ、123…リード、126…Ag粒子、127…樹脂、133,136…Pdめっき、160…多層有機基板、161,168…ドレイン用接続端子、162、163,166…ゲート用接続端子、164,167…ソース用接続端子、165…受動素子用接続端子、169,170,171…LSIパッケージ用接続端子、172,175…縦型半導体パッケージ、173…抵抗素子、174…コンデンサ素子、176,177,178…LSIパッケージ、180…チップ、182…チップ裏面電極、183…ソース用外部接続端子、184…ドレイン用外部接続端子、185…金属バンプ、186…接合部、193…第2外部接続端子、194…第1外部接続端子、195…貴金属バンプ、196…貴金属接合部材、198…第3外部接続端子。

Claims (12)

  1. パワーMOSFETが形成され、前記パワーMOSFETと電気的に接続されたソース電極パッドおよびゲート電極パッドが形成された表面と、前記パワーMOSFETと電気的に接続されたドレイン電極が形成され、前記表面とは反対側の裏面と、を有する半導体チップと、
    前記半導体チップが搭載された第1表面と、前記第1表面とは反対側の第1裏面とを有し、前記半導体チップの前記ドレイン電極と電気的に接続されたドレイン用外部接続端子と、
    第2表面と、前記第2表面とは反対側であって、前記半導体チップの前記ソース電極パッドと電気的に接続された第2裏面とを有するソース用外部接続端子と、
    第3表面と、前記第3表面とは反対側であって、前記半導体チップの前記ゲート電極パッドと電気的に接続された第3裏面とを有するゲート用外部接続端子と、
    上面、前記上面と対向する下面、前記上面と前記下面との間に位置する第1側面、前記第1側面に対向する第2側面、とを有し、前記半導体チップ、前記ドレイン用外部接続端子の一部、前記ソース用外部接続端子の一部、および前記ゲート用外部接続端子の一部を封止する樹脂筐体と、を有し、
    前記ドレイン用外部接続端子の前記第1裏面は、前記樹脂筐体の前記下面より露出し、
    前記ソース用外部接続端子は、第1部分、第2部分、第3部分、第4部分、および第5部分、を有し、
    前記ソース用外部接続端子の前記第1部分は、前記半導体チップの前記ソース電極パッドと第1接続部材を介して電気的に接続されており、
    前記ソース用外部接続端子の前記第3部分は、前記樹脂筐体の前記第1側面側に位置し、かつ前記第1部分よりも下方に位置し、
    前記ソース用外部接続端子の前記第5部分は、前記樹脂筐体の前記第2側面側に位置し、かつ前記第1部分よりも下方に位置し、
    前記ソース用外部接続端子の前記第2部分は、前記第1部分と前記第3部分との間に位置し、
    前記ソース用外部接続端子の前記第4部分は、前記第1部分と前記第5部分との間に位置し、
    平面視において、前記ドレイン用外部接続端子は、前記ソース用外部接続端子の前記第3部分と前記第5部分との間に位置する、半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記ドレイン用外部接続端子の前記第1裏面、前記ソース用外部接続端子の前記第3部分の前記第2裏面、および前記ソース用外部接続端子の前記第5部分の前記第2裏面は、同一平面内にある半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記ドレイン用外部接続端子の前記第1裏面は、配線基板に実装した際、半田付けが可能な処理が施されている、半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記ゲート用外部接続端子は、第6部分、第7部分、および第8部分を有し、
    前記ゲート用外部接続端子の前記第6部分は、前記半導体チップの前記ゲート電極パッドと第2接続部材を介して電気的に接続されており、
    前記ゲート用外部接続端子の前記第8部分は、前記樹脂筐体の前記第1側面側に位置し、かつ前記第部分よりも下方に位置し
    記ゲート用外部接続端子の前記第7部分は、前記第6部分と前記第8部分との間に位置する、半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記ドレイン用外部接続端子の前記第1裏面前記ゲート用外部接続端子の前記第8部分の前記第3裏面とは、同一平面内にある半導体装置。
  6. 請求項1に記載の半導体装置において、
    前記ソース用外部接続端子の前記第1部分の一部は、前記樹脂筐体で封止されており、それ以外の部分は、前記樹脂筐体から露出している半導体装置。
  7. 請求項1に記載の半導体装置において、
    前記ソース用外部接続端子の前記第1部分は、前記樹脂筐体の前記第1および第2側面から突出している部分を有する、半導体装置。
  8. 請求項4に記載の半導体装置において、
    前記ゲート用外部接続端子の前記第6部分の一部は、前記樹脂筐体で封止されており、それ以外の部分は、前記樹脂筐体から露出している半導体装置。
  9. 請求項4に記載の半導体装置において、
    前記ゲート用外部接続端子の前記第6部分は、前記樹脂筐体の前記第1および第2側面から突出している部分を有する、半導体装置。
  10. 請求項1に記載の半導体装置において、
    前記第1接続部材は、複数の金属バンプである半導体装置。
  11. 請求項4に記載の半導体装置において、
    前記第2接続部材は、複数の金属バンプである半導体装置。
  12. パワーMOSFETが形成され、前記パワーMOSFETのソース電極パッドおよびゲート電極パッドが形成された表面と、前記パワーMOSFETのドレイン電極が形成され、前記表面とは反対側の裏面と、を有する半導体チップと、
    前記半導体チップが搭載され、前記半導体チップの前記ドレイン電極と電気的に接続されたドレイン用外部接続端子と、
    前記半導体チップの前記ソース電極パッドと電気的に接続されたソース用外部接続端子と、
    前記半導体チップの前記ゲート電極パッドと電気的に接続されたゲート用外部接続端子と、
    上面、前記上面と対向する下面、前記上面と前記下面との間に位置する第1側面、前記第1側面に対向する第2側面、とを有し、前記半導体チップ、前記ドレイン用外部接続端子の一部、前記ソース用外部接続端子の一部、および前記ゲート用外部接続端子の一部を封止する樹脂筐体と、を有し、
    前記ドレイン用外部接続端子の前記半導体チップが搭載されている面とは反対側の面は前記樹脂筐体の下面から露出し、
    前記ソース用外部接続端子は、前記樹脂筐体の前記第1および第2側面からそれぞれ突出した部分を有し、
    平面視において、前記ドレイン用外部接続端子は、前記ソース用外部接続端子の前記樹脂筐体の前記第1側面から突出した部分と前記ソース用外部接続端子の前記樹脂筐体の前記第2側面から突出した部分との間に位置する、半導体装置。
JP2011191762A 2011-09-02 2011-09-02 半導体装置 Expired - Fee Related JP5444299B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011191762A JP5444299B2 (ja) 2011-09-02 2011-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011191762A JP5444299B2 (ja) 2011-09-02 2011-09-02 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008250055 Division 1999-01-28

Publications (2)

Publication Number Publication Date
JP2012004594A JP2012004594A (ja) 2012-01-05
JP5444299B2 true JP5444299B2 (ja) 2014-03-19

Family

ID=45536145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011191762A Expired - Fee Related JP5444299B2 (ja) 2011-09-02 2011-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JP5444299B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105247666B (zh) 2013-07-10 2017-12-01 三菱电机株式会社 半导体装置及其制造方法
JP2018107481A (ja) * 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0171429U (ja) * 1987-10-30 1989-05-12
JPH0547958A (ja) * 1991-08-12 1993-02-26 Mitsubishi Electric Corp 樹脂封止型半導体装置
JP3027512B2 (ja) * 1994-08-23 2000-04-04 株式会社日立製作所 パワーmosfet
JPH08148623A (ja) * 1994-11-24 1996-06-07 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2012004594A (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
US10770380B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20170309547A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US8963321B2 (en) Semiconductor device including cladded base plate
US8541261B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
US7061080B2 (en) Power module package having improved heat dissipating capability
US6790710B2 (en) Method of manufacturing an integrated circuit package
KR101204107B1 (ko) 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법
US7816251B2 (en) Formation of circuitry with modification of feature height
DE102009011233B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
TWI281238B (en) Thermal enhanced package for block mold assembly
JP3793628B2 (ja) 樹脂封止型半導体装置
JP5241177B2 (ja) 半導体装置及び半導体装置の製造方法
JP3467454B2 (ja) 半導体装置の製造方法
KR101297645B1 (ko) Semiconductor die package and its manufacturing method
US9397025B2 (en) Semiconductor device and method for manufacturing thereof
JP2546192B2 (ja) フィルムキャリア半導体装置
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US7138706B2 (en) Semiconductor device and method for manufacturing the same
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組,以及製造方法
KR100563122B1 (ko) 하이브리드 모듈 및 그 제조방법 및 그 설치방법
JP4438489B2 (ja) 半導体装置
KR101493866B1 (ko) 전력 소자 패키지 및 그 제조 방법
US8203848B2 (en) Circuit device and method of manufacturing the same
JP4991042B2 (ja) 直付リード線を備えるicチップパッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130903

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees