JP2009110981A - 半導体モジュール - Google Patents

Abstract

【課題】本発明は、構成の異なる複数種類のコンバータあるいは力率改善回路にも適用可能なフレームを備える半導体モジュールを提供する事を目的とする。
【解決手段】第一ダイオードを搭載できる第一搭載部分を備える第一素子搭載フレームと、第二ダイオードを搭載できる第二搭載部分を備える第二素子搭載フレームと、
第三ダイオード、第四ダイオード、パワー半導体を搭載できる第三搭載部分を備える第三素子搭載フレームと、該パワー半導体の駆動ＩＣを搭載できる第四搭載部分を備える第四素子搭載フレームと、細線部からなる配線フレームと、を備える。
【選択図】図１

Description

本発明は、構成の異なる複数種類のコンバータ又は力率改善回路にも適用可能なフレームを備える半導体モジュールに関するものである。

コンバータや力率改善回路などの半導体モジュールは、あらかじめ配置された配線パターンであるフレームの上に各半導体素子を搭載し所定位置をワイヤーで接続することで形成されることが一般的である。そしてこのフレームはパッケージ内部に複数配置されるものである。フレームには、半導体素子などが搭載される素子搭載フレームと、素子を搭載せずワイヤーと接続される配線フレームの二種類がある。

ところで、コンバータや力率改善回路単体又はそれらを一部に含むモジュールなどは、出荷する市場や電流容量によってコンバータや力率改善回路の回路構成の変更を行うことが一般的である。すなわち、コンバータや力率改善回路の構成を変えた複数のパッケージをシリーズ化して販売することが一般的と言える。コンバータや力率改善回路の回路構成が変わると、搭載すべき半導体素子とその数およびワイヤー配線も変わる。よってコンバータや力率改善回路の回路の構成が変わるとフレームの構成を変える必要があった。

特開２００１−１８６７７０ 特開２００２−１５９１９４ 特開２００４−１８０４６６ 特開２００６−１９７７２９ 特開平０９−００８２２５ 特開２００１−１４５３６０ 特開２００７−１８９７８１ 特開２００３−３１９６７６ 特開２００３−１９９３８２ 特開平０２−２９９４７０ 特開平０７−００７９４６ 特開昭５７−００３５７９ 特開昭５９−１９８８７３ 特開昭５６−１５０９７２ 特開平０３−０６５０５６ 特開昭５８−２０７８７０ 特開２００１−０９５２６２ 特開平０９−０７０１７８

前述したように、コンバータや力率改善回路の回路構成が変わるとそれらを搭載すべきフレームの構成を変える必要があった。しかしながら、前述したパッケージのシリーズ化のために個別にフレームを準備することは開発や生産コストが高くなってしまう問題があった。換言するとコンバータや力率改善回路の回路構成毎にフレームを設計し、製造することおよびそれらを使い分けることなどによる開発製造費用の増大の問題があった。

本発明は、上述のような課題を解決するためになされたもので、複数のコンバータや力率改善回路の回路構成に使用可能なフレームを備える半導体モジュールを提供することを目的とする。

本願の発明にかかる半導体モジュールは、
第一ダイオードを搭載できる第一搭載部分を備える第一素子搭載フレームと、
第二ダイオードを搭載できる第二搭載部分を備える第二素子搭載フレームと、
第三ダイオード、第四ダイオード、パワー半導体を搭載できる第三搭載部分を備える第三素子搭載フレームと、
該パワー半導体の駆動ＩＣを搭載できる第四搭載部分を備える第四素子搭載フレームと、
細線部からなる配線フレームと、
を備えることを特徴とする。

本発明にかかる半導体モジュールは、
第一ダイオードおよび第一パワー半導体を搭載できる第一搭載部分を備える第一素子搭載フレームと、
第二ダイオードおよび第二パワー半導体を搭載できる第二搭載部分を備える第二素子搭載フレームと、
第三ダイオードおよび第四ダイオードを搭載できる第三搭載部分を備える第三素子搭載フレームと、
第三パワー半導体を搭載できる第四搭載部分を備える第四素子搭載フレームと、
該パワー半導体の駆動ＩＣを搭載できる第五搭載部分を備える第五素子搭載フレームと、
細線部からなる第一配線フレームと、
細線部からなる第二配線フレームと、
を備えることを特徴とする。

本発明により一のフレームで、構成の異なる複数のコンバータや力率改善回路を形成することが可能である。

実施の形態1
本実施形態は、複数の構成の異なるコンバータや力率改善回路に用いることができるフレームを備えた半導体モジュールに関する。図１は本実施形態の半導体モジュール１００を説明する模式図である。本実施形態の半導体モジュール１００はインバータ部１０と汎用フレーム部１１を備える。インバータ部１０とは図１破線左の領域であり、汎用フレーム部１１とは図１破線右側の領域をさす。

以後、インバータ部１０の構成について説明する。インバータ部１０は第一駆動ＩＣ１２を備える。第一駆動ＩＣ１２は後述するＩＧＢＴのゲート駆動回路である。前述の第一駆動ＩＣ１２は第一駆動ＩＣ搭載フレーム２００の上に配置される。第一駆動ＩＣ搭載フレーム２００は先太りの配線パターンを持ち、第一駆動ＩＣ１２を搭載できる面積を備えている。第一駆動ＩＣ搭載フレーム２００はパッケージ外部に伸びる端子（制御端子）と電気的に接続されている。なお、図１の半導体モジュール１００は、パッケージ外部に伸びる端子を複数備えており、特に図１の上方に伸びる端子は駆動ＩＣの制御のための信号が伝送されるから制御端子と呼ぶことにする。

そして、第一駆動ＩＣ搭載フレーム２００の周りには幅の均一である配線フレームが複数配置されている。ここで、配線フレームとは素子が搭載されておらず、ワイヤーが接続されている又はワイヤーを接続できるフレームのことをいう。第一駆動ＩＣ搭載フレーム２００の周りの配線フレームはそれぞれ別個の制御端子と接続されている。また、第一駆動ＩＣ搭載フレーム２００の周りの配線フレームは、図１に示される通り、それぞれワイヤーによって第一駆動ＩＣ１２と接続されている。

本実施形態のインバータ部１０はさらに第二駆動ＩＣ１４を備える。第二駆動ＩＣ１４は後述のＩＧＢＴのゲート駆動回路である。前述の第二駆動ＩＣ１４は第二駆動ＩＣ搭載フレーム２０２の上に配置される。第二駆動ＩＣ搭載フレーム２０２は先太りの配線パターンを持ち、第二駆動ＩＣ１４を搭載できる面積を備えている。第二駆動ＩＣ搭載フレーム２０２はパッケージ外部に伸びる制御端子と電気的に接続されている。そして、第二駆動ＩＣ搭載フレーム２０２の周りには幅の均一である配線フレームが複数配置されている。第二駆動ＩＣ搭載フレーム２０２の周りの配線フレームはそれぞれ別個の制御端子と接続されている。また、第二駆動ＩＣ搭載フレーム２０２の周りの、制御端子に接続された配線フレームは、図１に示される通り、それぞれワイヤーによって第二駆動ＩＣ１４と接続されている。

本実施形態のインバータ部１０はさらに第一ＩＧＢＴ１６を備える。また、第一ＩＧＢＴ１６と並列に接続される第一ダイオード４６を備える。第一ＩＧＢＴ１６と第一ダイオード４６は第一素子搭載フレーム２０４にまとめて搭載される。第一素子搭載フレーム２０４はその一部に、第一ＩＧＢＴ１６と第一ダイオード４６を搭載するのに十分な広さの幅広部（先太り部）を備える。そして、第一素子搭載フレーム２０４は図１においてＴ７で示されるパッケージ外部に伸びる電力端子と導通している。なお、図１の半導体モジュール１００は、パッケージ外部に伸びる端子を複数備えており、特に図１の下方に伸びる端子は電力のやりとりが行われる端子であるから電力端子と呼ぶことにする。図１に示す通り電力端子としてはＴ１〜Ｔ１１までの１１本が本実施形態の半導体モジュール１００に備わる。

そして、第一ＩＧＢＴ１６のゲートはワイヤーで第一駆動ＩＣ１２と接続される。また、第一ＩＧＢＴ１６のエミッタは第一ダイオード４６と接続される。さらに第一ダイオード４６と、電力端子であるＴ１０と導通する配線フレームとはワイヤーで接続される。

本実施形態のインバータ部１０はさらに第二ＩＧＢＴ１８を備える。また、第二ＩＧＢＴ１８と並列に接続される第二ダイオード４４を備える。第二ＩＧＢＴ１８と第二ダイオード４４は第二素子搭載フレーム２０６にまとめて搭載される。第二素子搭載フレーム２０６はその一部に、第二ＩＧＢＴ１８と第二ダイオード４４を搭載するのに十分な広さの幅広部（先太り部）を備える。そして、第二素子搭載フレーム２０６は図１においてＴ６で示されるパッケージ外部に伸びる電力端子と導通している。

そして、第二ＩＧＢＴ１８のゲートはワイヤーで第一駆動ＩＣ１２と接続される。また、第二ＩＧＢＴ１８のエミッタは第二ダイオード４４と接続される。さらに第二ダイオード４４と、電力端子であるＴ９と導通する配線フレームとはワイヤーで接続される。

本実施形態のインバータ部１０はさらに第三ＩＧＢＴ２０を備える。また、第三ＩＧＢＴ２０と並列に接続される第三ダイオード４２を備える。第三ＩＧＢＴ２０と第三ダイオード４２は第三素子搭載フレーム２０８にまとめて搭載される。第三素子搭載フレーム２０８はその一部に、第三ＩＧＢＴ２０と第三ダイオード４２を搭載するのに十分な広さの幅広部（先太り部）を備える。そして、第三素子搭載フレーム２０８は図１においてＴ５で示されるパッケージ外部に伸びる電力端子と導通している。

そして、第三ＩＧＢＴ２０のゲートはワイヤーで第一駆動ＩＣ１２と接続される。また、第三ＩＧＢＴ２０のエミッタは第三ダイオード４２と接続される。さらに第三ダイオード４２と、電力端子であるＴ８と導通する配線フレームとはワイヤーで接続される。

このように第一駆動ＩＣ１２は第一ＩＧＢＴ１６、第二ＩＧＢＴ１８、第三ＩＧＢＴ２０のゲート駆動回路として機能するものである。

本実施形態のインバータ部１０はさらに第四ＩＧＢＴ２２、第五ＩＧＢＴ２４、第六ＩＧＢＴ２６を備える。また、第四ＩＧＢＴ２２と並列に接続される第四ダイオード４０を備える。第五ＩＧＢＴ２４と並列に接続される第五ダイオード３８を備える。第六ＩＧＢＴ２６と並列に接続される第六ダイオード３６を備える。前述した第四ＩＧＢＴ２２、第五ＩＧＢＴ２４、第六ＩＧＢＴ２６および、第四ダイオード４０、第五ダイオード３８、第六ダイオード３６はまとめて第四素子搭載フレーム２１０に搭載される。第四素子搭載フレーム２１０はその一部に、前述した素子を搭載するのに十分な広さの幅広部（先太り部）を備える。そして、第四素子搭載フレーム２１０は図１においてＴ４で示されるパッケージ外部に伸びる電力端子と導通している。

そして、第四ＩＧＢＴ２２、第五ＩＧＢＴ２４、第六ＩＧＢＴ２６のゲートはそれぞれ異なるワイヤーで第二駆動ＩＣ１４と接続される。さらに、第四ＩＧＢＴ２２のエミッタと第四ダイオード４０がワイヤーで接続される。第五ＩＧＢＴ２４のエミッタと第五ダイオード３８がワイヤーで接続される。第六ＩＧＢＴ２６のエミッタと第六ダイオード３６がワイヤーで接続される。さらに、第四ダイオード４０と第一素子搭載フレーム２０４、第五ダイオード３８と第二素子搭載フレーム２０６、第六ダイオード３６と第三素子搭載フレーム２０８とはそれぞれワイヤーで接続される。このように、第二駆動ＩＣ１４は第四ＩＧＢＴ２２、第五ＩＧＢＴ２４、第六ＩＧＢＴ２６のゲート駆動回路として機能するものである。本実施形態のインバータ部１０は上述した構成を備える。

次いで本実施形態の汎用フレーム部１１について説明する。汎用フレーム部１１は制御端子に導通するフレームを五本備える。そのうちの一は第五素子搭載フレーム２１２である。他の四のフレームは配線フレームである。ここで、第五素子搭載フレーム２１２には素子は搭載されていない。第五素子搭載フレーム２１２には先太りした幅広部が備わる。この幅広部は駆動ＩＣを搭載するのに十分な面積であるものとする。

さらに、汎用フレーム部１１には第六素子搭載フレーム２１４が備わる。第六素子搭載フレーム２１４は図１においてＴ１１で示される電力端子と導通するように形成されている。本実施形態の第六素子搭載フレーム２１４には第七ダイオード３４と第八ダイオード３２とが搭載される。しかしながら、本実施形態の第六素子搭載フレーム２１４は、第七ダイオード３４と第八ダイオード３２とを搭載すべき部分に加えてＩＧＢＴを搭載できる余地があるものである。すなわち、第六素子搭載フレーム２１４は二のダイオードと一のＩＧＢＴとをまとめて搭載することができる程度の、広幅部（先太り部）を備えるものである。

さらに、汎用フレーム部１１には第七素子搭載フレーム２１６が備わる。第七素子搭載フレーム２１６は図１においてＴ３で示される電力端子と導通するように形成されている。本実施形態の第七素子搭載フレーム２１６には第九ダイオード３０が搭載される。ここで、第七素子搭載フレーム２１６は第九ダイオード３０を搭載するのに十分な広さの広幅部（先太り部）を備える。

さらに、汎用フレーム部１１には第八素子搭載フレーム２１８が備わる。第八素子搭載フレーム２１８は図１においてＴ２で示される電力端子と導通するように形成されている。本実施形態の第八素子搭載フレーム２１８には第十ダイオード２８が搭載される。ここで、第八素子搭載フレーム２１８は第十ダイオード２８を搭載するのに十分な広さの広幅部（先太り部）を備える。

さらに、汎用フレーム部１１には配線フレーム２２０が備わる。配線フレーム２２０は図１においてＴ１で示される電力端子と導通するように形成される。この配線フレーム２２０には、配線フレーム２２０と第十ダイオード２８を接続するワイヤー、および配線フレーム２２０と第九ダイオード３０を接続するワイヤーがそれぞれ設置されている。また、第七ダイオード３４と第七素子搭載フレーム２１６とはワイヤーで接続される。第八ダイオード３２と第八素子搭載フレーム２１８とはワイヤーで接続される。本実施形態の汎用フレーム部１１は上述の構成を備える。

図２は上述してきた半導体モジュール１００の回路図を説明する図である。図１の模式図で説明した構成は図２に示す回路を実現するものである。図２に示されるように、本実施形態の汎用フレーム部１１ではコンバータが形成される。そして、汎用フレーム部１１とインバータ部１０との間にはキャパシター９６が配置されている。このように汎用フレーム部１１で構成されたコンバータにより信号が整流された後、インバータ部１０への入力が行われる。上述の通り、インバータ・コンバータ一体型のモジュールが本実施形態の半導体モジュールである。

ここで、本実施形態の半導体モジュール１００の意義について理解するために比較例の説明をする。比較例とは、本実施形態の半導体モジュール１００の構成であれば解決できる課題を抱えた構成の半導体モジュールである。比較例の構成は図３に示す。図３において、インバータ部１０は図１に示されるインバータ部１０と同様の構成であるから説明を省略する。そして、比較例では力率改善回路１３がインバータ部１０と同一パッケージに搭載されている。

力率改善回路１３は、駆動ＩＣ５０を備える。駆動ＩＣ５０は制御端子と接続される駆動ＩＣ搭載フレーム５１に搭載される。さらに、制御端子と接続される４本の配線フレームが備わる。これら４本の配線フレームには、配線フレームと駆動ＩＣ５０とをつなぐワイヤーが接続されている。さらに比較例の力率改善回路１３は第一比較例素子搭載フレーム５３を備える。第一比較例素子搭載フレーム５３には、ＩＧＢＴ５６、第一比較例ダイオード６０、第二比較例ダイオード５８がまとめて搭載されている。第一比較例素子搭載フレーム５３には前述の３の素子を搭載するための広幅部が備わる。

さらに、力率改善回路１３は第二比較例素子搭載フレーム５５を備える。第二比較例素子搭載フレーム５５には第三比較例ダイオード５４が搭載されている。さらに、第三比較例素子搭載フレーム５７を備える。第三比較例素子搭載フレーム５７には第四比較例ダイオード５２が搭載されている。

図４は図３に示す模式図を回路図で表したものである。比較例においてはインバータ部１０と力率改善回路１３とが同一パッケージに実装されている。比較例ではコンバータ部は外付けのモジュールである。

一般に、インバータと同一パッケージに、コンバータあるいは力率改善回路を実装するとデバイスの小型化などが可能でありコストの面からも好ましい。一方、コンバータ部あるいは力率改善回路は、販売先の市場や電流容量によって回路構成を変える必要が生じる場合が多い。すなわち、一般に、ラインナップする必要のあるコンバータ部あるいは力率改善回路毎にコンバータあるいは力率改善回路が搭載されるべきフレームの構成を変える必要があった。そして、コンバータ部あるいは力率改善回路部のフレーム構成（配置）が複数に及ぶため、前述のラインナップを構成する個々の製品毎にパッケージを準備する費用がかかるという問題があった。

本発明の汎用フレーム部１１のフレーム構成によれば上述の問題を解決できる。すなわち、本実施形態の汎用フレーム部１１のフレーム構成を用いれば、複数のコンバータあるいは力率改善回路に対応可能であるから、コンバータ等の構成が変わっても同一のフレーム（汎用フレーム部１１のフレーム）を用いることができる。ここまでは、本実施形態の構成は図１、２を用いて説明してきた。しかしながら、例えば本実施形態の汎用フレーム部１１のフレームを用いて図４の回路図に示す構成を実現しようとした場合には、図５のような素子配置およびワイヤー接続を行えば良い。図５は図１で説明したフレームと同一のフレーム構成であり、その大きさ、配置など図１のフレームと同一である。そして、駆動ＩＣ５０、ＩＧＢＴ５６、ダイオード６０、５８、５４、５２がそれぞれ、図５に示すように配置される。このようにすれば、図５に示す力率改善回路１３は図４において回路図で示す力率改善回路１３と等価となる。よって、汎用フレーム部１１のフレームを用いて図４の回路図に示す力率改善回路１３をつくることが出来る。

さらに、本実施形態の汎用フレーム部１１のフレームを用いれば図６のような構成をとることも可能である。図６は、力率改善回路１５とインバータを同一パッケージに実装した半導体モジュールを説明する図である。なお、図６のインバータ部１０は図１のインバータ部１０と同一であるから説明を省略する。

図６の力率改善回路１５で用いられるフレームは図１の汎用フレーム部１１で用いたフレームと同一である。そして、図６では搭載される素子とそれらの配線を以下のようにしている。すなわち、第五素子搭載フレーム２１２には駆動ＩＣ７０が搭載される。また、第六素子搭載フレーム２１４にはＩＧＢＴ７２が搭載される。さらに、第八素子搭載フレーム２１８にはダイオード７４が搭載される。配線は、駆動ＩＣ７０−ＩＧＢＴ７２のゲート間、ＩＧＢＴ７２のエミッタ−第七素子搭載フレーム２１６間、第六素子搭載フレーム２１４−ダイオード７４間をそれぞれワイヤーで接続するように行われる。

図６で示される構成を回路図化すると図７のようになる。この場合も、図１の汎用フレーム部１１のフレームをそのまま使用して、図１とは異なる回路構成（力率改善回路）を実現している。

以上の記載をまとめると、本実施形態の汎用フレーム部１１のフレーム構成は、図１のように素子、ワイヤーを配置してコンバータを作成しても良いし、図５ように素子、ワイヤーを配置して力率改善回路を作成しても良い。また、図６のように素子、ワイヤーを配置して前述の力率改善回路とは異なる力率改善回路を作成しても良い。そしていずれの場合であっても汎用フレーム部１１のフレームをそのまま使用できるから、同一パッケージで複数種類の製品をラインナップできるし、複数のフレームを開発、使用することに伴う工数が不要となるからコストを抑制することができる。

本実施形態の半導体モジュールは、インバータと一体となってパッケージされるコンバータあるいは力率改善回路としたが、本発明においてインバータと混載されることは必須の要件ではない。すなわち、本発明は、複数の構成の異なるコンバータあるいは力率改善回路を共通のフレームを用いて形成することができる点に特徴がある。従って、コンバータあるいは力率改善回路が単独でパッケージされていても、インバータ以外と混載されていても本発明の効果が得られる。

実施の形態２
本実施形態は、実施形態１とは異なるフレーム構成を用いて、１のフレーム構成で複数のコンバータあるいは力率改善回路を形成できる半導体モジュールに関する。図８は本実施形態の構成を説明する模式図である。本実施形態の半導体モジュールは実施の形態１と同様にインバータ部１０と汎用フレーム部９８とを備える。そして、本実施形態のインバータ部１０は実施の形態１で説明したインバータ部１０と同様であるから説明を省略する。以後図８に示す汎用フレーム部９８について説明する。

汎用フレーム部９８は駆動ＩＣ搭載フレーム３００を備える。駆動ＩＣ搭載フレーム３００は制御端子と導通するように形成される。また、駆動ＩＣ搭載フレーム３００には駆動ＩＣを搭載できる広さの広幅部が備わる。そして駆動ＩＣ搭載フレーム３００には駆動ＩＣ８０が搭載されている。また、駆動ＩＣ８０は、駆動ＩＣ搭載フレーム３００の周辺に配置された４の配線フレームとそれぞれワイヤーで接続されている。

さらに、汎用フレーム部９８は第一素子搭載フレーム３０２を備える。第一素子搭載フレーム３０２は図８においてＴ１４で表される電力端子と導通するように形成される。また、第一素子搭載フレーム３０２にはＩＧＢＴを搭載できる広さの広幅部が備わる。そして本実施形態の第一素子搭載フレーム３０２にはＩＧＢＴ８２が搭載されている。

さらに、汎用フレーム部９８は第二素子搭載フレーム３０４を備える。第二素子搭載フレーム３０４は図８においてＴ１３で表される電力端子と導通するように形成される。また、第二素子搭載フレーム３０４には２のダイオードを搭載できる広さの広幅部が備わる。そして本実施形態の第二素子搭載フレーム３０４には第一ダイオード９０と第二ダイオード８８が搭載されている。

さらに、汎用フレーム部９８は第三素子搭載フレーム３０６を備える。第三素子搭載フレーム３０６は図８においてＴ３で表される電力端子と導通するように形成される。また、第三素子搭載フレーム３０６にはダイオードとＩＧＢＴとを同時に搭載できる広さの広幅部が備わる。そして本実施形態の第三素子搭載フレーム３０６には第三ダイオード８６が搭載されている。

さらに、汎用フレーム部９８は第四素子搭載フレーム３０８を備える。第四素子搭載フレーム３０８は図８においてＴ２で表される電力端子と導通するように形成される。また、第四素子搭載フレーム３０８にはダイオードとＩＧＢＴとを同時に搭載できる広さの広幅部が備わる。そして本実施形態の第四素子搭載フレーム３０８には第四ダイオード８４が搭載されている。

さらに、汎用フレーム部９８には第一配線フレーム３１０と第二配線フレーム３１２が備わる。第一配線フレーム３１０は図８においてＴ１で示される電力端子と導通するように形成される。また、第二配線フレーム３１２は図８においてＴ１２で示される電力端子と導通するように形成される。

駆動ＩＣ８０とＩＧＢＴ８２のゲートとはワイヤーで接続される。また、ＩＧＢＴ８２のエミッタと第二配線フレーム３１２とはワイヤーで接続される。また、第一ダイオード９０と第三素子搭載フレーム３０６とはワイヤーで接続される。また、第二ダイオード８８と第四素子搭載フレーム３０８とはワイヤーで接続される。また、第三ダイオード８６と第一配線フレーム３１０とはワイヤーで接続される。また、第四ダイオード８４と第一配線フレーム３１０とはワイヤーで接続される。

図９は上述の構成を備える本実施形態の回路図である。図９から分かるように汎用フレーム部９８ではコンバータが形成される。このように本実施形態の半導体モジュールは、コンバータを形成する汎用フレーム部９８と、インバータ部１０とが同一パッケージに搭載されたものである。

本実施形態の汎用フレーム部９８のフレーム構成によれば、図１０のような構成も可能である。図１０では図８における汎用フレーム部９８のフレーム構成と同一フレームによって力率改善回路１２４を形成する例を示している。素子とワイヤーの構成は以下の通りである。駆動ＩＣ搭載フレーム３００に駆動ＩＣ１１０が搭載される。第二素子搭載フレーム３０４には第一ダイオード１２２と第二ダイオード１２０が搭載される。第三素子搭載フレーム３０６には第三ダイオード１１８と第一ＩＧＢＴ１１４が搭載される。第四素子搭載フレーム３０８には第四ダイオード１１６と第二ＩＧＢＴ１１２が搭載される。

駆動ＩＣ１１０は第一ＩＧＢＴ１１４および第二ＩＧＢＴ１１２のゲートにそれぞれワイヤーで接続される。第一ダイオード１２２は第三素子搭載フレーム３０６とワイヤーで接続される。第二ダイオード１２０は第四素子搭載フレーム３０８とワイヤーで接続される。第三ダイオード１１８は第一配線フレーム３１０とワイヤーで接続される。第四ダイオード１１６は第一配線フレーム３１０とワイヤーで接続される。第一ＩＧＢＴ１１４および第二ＩＧＢＴ１１２のエミッタはそれぞれ第二配線フレームをワイヤーで接続される。

図１０の模式図で表される構成の回路図は図１１である。このように、図８における汎用フレーム部９８のフレーム構成と同一のフレーム構成を用いて図１１で示されるような力率改善回路１２４を構成することができる。

同じく、図８における汎用フレーム部９８のフレーム構成を用いて図１２、図１３、図１４に示すように素子及びワイヤーを配置すると、それぞれこの順にコンバータ１５０、力率改善回路１７８、力率改善回路１８６を形成することができる。なお、図１２のコンバータ１５０では駆動ＩＣ１５２、ＩＧＢＴ１５４、ダイオード１６８、ダイオード１６０、ダイオード１５８、ダイオード１５６が図のように配置・接続されている。また、図１３の力率改善回路１７８ではダイオード１７６、ダイオード１７４、ダイオード１７２、ダイオード１７０が図のように配置・接続される。また、図１４の力率改善回路１８６では駆動ＩＣ１８０、ＩＧＢＴ１８２、ダイオード１８４が図のように配置・接続される。

なお、図１２の構成では図２の回路図と等価な回路が作成できる。同じく図１３の構成では図４の回路図、図１４の構成では図７の回路図とそれぞれ等価な回路が作成されている。上述してきた図８の汎用フレーム部９８、図１０の力率改善回路１２４、図１２のコンバータ１５０、図１３の力率改善回路１７８、図１４の力率改善回路１８６は全て共通のフレーム構造を用いている。そして、例えば図１０の第一素子搭載フレーム３０２には素子が搭載されず、配線も接続されていない。図１０の構成であれば第一素子搭載フレーム３０２は不要であるが、これは、図８、１２、１４で示すＩＧＢＴを搭載する回路構成に対応するために配置されるものである。この例のように単一のフレーム構成で複数のコンバータあるいは力率改善回路の構成に対応可能としておくと、フレームを複数種類準備する必要はなく、実施形態１と同様の効果、すなわちフレーム構成の同一なパッケージで複数種類の製品をラインナップでき、複数のフレームを開発、使用することに伴う工数が不要となるからコストを抑制することができる。

本実施形態又は、実施の形態１を通して説明したものは、上述した思想によりさまざまな変形が考えられる。本発明の本質は複数の構成の異なるコンバータ等にも対応できるフレーム構成をあらかじめ準備しておくことである。従って汎用フレーム部として取り上げた構成に限らず他の構成であっても本発明の効果を得ることができる。

実施の形態１の構成を説明するための模式図。 図１の模式図を回路図化した図。 比較例の構成を説明するための模式図。 比較例の回路図を説明する図。 汎用フレーム部のフレームで力率改善回路を作成した例を示す模式図。 汎用フレーム部のフレームで力率改善回路を作成した例を示す模式図。 図６の模式図を回路図化した図。 実施の形態２の構成を説明するための模式図。 図８の模式図を回路図化した図。 実施の形態２の汎用フレーム部を用いて力率改善回路を作成した例を示す模式図。 図１０の模式図を回路図化した図。 実施の形態２の汎用フレーム部を用いてコンバータを作成した例を示す模式図。 実施の形態２の汎用フレーム部を用いて力率改善回路を作成した例を示す模式図。 実施の形態２の汎用フレーム部を用いて力率改善回路を作成した例を示す模式図。

符号の説明

１１ 汎用フレーム部
２１２ 第五素子搭載フレーム
２１４ 第六素子搭載フレーム
２１６ 第七素子搭載フレーム
２１８ 第八素子搭載フレーム
２２０ 配線フレーム
９８ 汎用フレーム部
３００ 駆動ＩＣ搭載フレーム
３０２ 第一素子搭載フレーム
３０４ 第二素子搭載フレーム
３０６ 第三素子搭載フレーム
３０８ 第四素子搭載フレーム
３１０ 第一配線フレーム
３１２ 第二配線フレーム

Claims (10)

1. 第一ダイオードを搭載できる第一搭載部分を備える第一素子搭載フレームと、
   第二ダイオードを搭載できる第二搭載部分を備える第二素子搭載フレームと、
   第三ダイオード、第四ダイオード、パワー半導体を搭載できる第三搭載部分を備える第三素子搭載フレームと、
   前記パワー半導体の駆動ＩＣを搭載できる第四搭載部分を備える第四素子搭載フレームと、
   細線部からなる配線フレームと、
   を備えることを特徴とする半導体モジュール。
2. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第二搭載部分には前記第二ダイオードが搭載され、
   前記第三搭載部分には前記第三ダイオードと前記第四ダイオードが搭載され、
   前記第一ダイオードと前記配線フレームとを接続する第一ワイヤーと、
   前記第二ダイオードと前記配線フレームとを接続する第二ワイヤーと、
   前記第三ダイオードと前記第一素子搭載フレームとを接続する第三ワイヤーと、
   前記第四ダイオードと前記第二素子搭載フレームとを接続する第四ワイヤーと、
   を備えることを特徴とする請求項１に記載の半導体モジュール。
3. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第二搭載部分には前記第二ダイオードが搭載され、
   前記第三搭載部分には前記第三ダイオードと前記第四ダイオードと前記パワー半導体が搭載され、
   前記第四搭載部分には前記駆動ＩＣが搭載され、
   前記第一ダイオードと前記パワー半導体のエミッタとを接続する第一ワイヤーと、
   前記第一素子搭載フレームと前記第三ダイオードを接続する第二ワイヤーと、
   前記第二ダイオードと前記パワー半導体のエミッタとを接続する第三ワイヤーと、
   前記第二素子搭載フレームと前記第四ダイオードを接続する第四ワイヤーと、
   前記パワー半導体のゲートと前記駆動ＩＣを接続する第五ワイヤーと、
   を備えることを特徴とする請求項１に記載の半導体モジュール。
4. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第三搭載部分には前記パワー半導体が搭載され、
   前記第四搭載部分には前記駆動ＩＣが搭載され、
   前記第一ダイオードと前記第三素子搭載フレームとを接続する第一ワイヤーと、
   前記第二素子搭載フレームと前記パワー半導体のエミッタを接続する第二ワイヤーと、
   前記パワー半導体のゲートと前記駆動ＩＣを接続する第三ワイヤーと、
   を備えることを特徴とする請求項１に記載の半導体モジュール。
5. 第一ダイオードおよび第一パワー半導体を搭載できる第一搭載部分を備える第一素子搭載フレームと、
   第二ダイオードおよび第二パワー半導体を搭載できる第二搭載部分を備える第二素子搭載フレームと、
   第三ダイオードおよび第四ダイオードを搭載できる第三搭載部分を備える第三素子搭載フレームと、
   第三パワー半導体を搭載できる第四搭載部分を備える第四素子搭載フレームと、
   前記パワー半導体の駆動ＩＣを搭載できる第五搭載部分を備える第五素子搭載フレームと、
   細線部からなる第一配線フレームと、
   細線部からなる第二配線フレームと、
   を備えることを特徴とする半導体モジュール。
6. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第二搭載部分には前記第二ダイオードが搭載され、
   前記第三搭載部分には前記第三ダイオードおよび前記第四ダイオードが搭載され、
   前記第四搭載部分には前記第三パワー半導体が搭載され、
   前記第五搭載部分には前記駆動ＩＣが搭載され、
   前記第一配線フレームと前記第一ダイオードとを接続する第一ワイヤーと、
   前記第一配線フレームと前記第二ダイオードとを接続する第二ワイヤーと、
   前記第一素子搭載フレームと前記第三ダイオードを接続する第三ワイヤーと、
   前記第二素子搭載フレームと前記第四ダイオードを接続する第四ワイヤーと、
   前記第二配線フレームと前記第三パワー半導体のエミッタを接続する第五ワイヤーと、
   前記第三パワー半導体のゲートと前記駆動ＩＣを接続する第六ワイヤーと、
   を備えることを特徴とする請求項５に記載の半導体モジュール。
7. 前記第一搭載部分には前記第一ダイオードおよび前記第一パワー半導体が搭載され、
   前記第二搭載部分には前記第二ダイオードおよび前記第二パワー半導体が搭載され、
   前記第三搭載部分には前記第三ダイオードおよび前記第四ダイオードが搭載され、
   前記第五搭載部分には前記駆動ＩＣが搭載され、
   前記第一配線フレームと前記第一ダイオードを接続する第一ワイヤーと、
   前記第一配線フレームと前記第二ダイオードを接続する第二ワイヤーと、
   前記第一素子搭載フレームと前記第三ダイオードを接続する第三ワイヤーと、
   前記第二素子搭載フレームと前記第四ダイオードを接続する第四ワイヤーと、
   前記第二配線フレームと前記第一パワー半導体のエミッタを接続する第五ワイヤーと、
   前記第二配線フレームと前記第二パワー半導体のエミッタを接続する第六ワイヤーと、
   前記第一パワー半導体のゲートと前記駆動ＩＣを接続する第七ワイヤーと、
   前記第二パワー半導体のゲートと前記駆動ＩＣを接続する第八ワイヤーと、
   を備えることを特徴とする請求項５に記載の半導体モジュール。
8. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第二搭載部分には前記第二ダイオードが搭載され、
   前記第三搭載部分には前記第三ダイオードおよび前記第四ダイオードが搭載され、
   前記第四搭載部分には前記第三パワー半導体が搭載され、
   前記第五搭載部分には前記駆動ＩＣが搭載され、
   前記第一配線フレームと前記第一ダイオードを接続する第一ワイヤーと、
   前記第一配線フレームと前記第二ダイオードを接続する第二ワイヤーと、
   前記第一素子搭載フレームと前記第三ダイオードを接続する第三ワイヤーと、
   前記第二素子搭載フレームと前記第四ダイオードを接続する第四ワイヤーと、
   前記第二ダイオードと前記第三パワー半導体のエミッタを接続する第五ワイヤーと、
   前記第一ダイオードと前記第三パワー半導体のエミッタを接続する第六ワイヤーと、
   前記第三素子搭載フレームと前記第四素子搭載フレームを接続する第七ワイヤーと、
   前記第三パワー半導体のゲートと前記駆動ＩＣを接続する第八ワイヤーと、
   を備えることを特徴とする請求項５に記載の半導体モジュール。
9. 前記第一搭載部分には前記第一ダイオードが搭載され、
   前記第二搭載部分には前記第二ダイオードが搭載され、
   前記第三搭載部分には前記第三ダイオードおよび前記第四ダイオードが搭載され、
   前記第一配線フレームと前記第一ダイオードを接続する第一ワイヤーと、
   前記第一配線フレームと前記第二ダイオードを接続する第二ワイヤーと、
   前記第一素子搭載フレームと前記第三ダイオードを接続する第三ワイヤーと、
   前記第二素子搭載フレームと前記第四ダイオードを接続する第四ワイヤーと、
   を備えることを特徴とする請求項５に記載の半導体モジュール。
10. 前記第一搭載部分には前記第一ダイオードが搭載され、
    前記第四素子搭載部分には前記第三パワー半導体が搭載され、
    前記第五素子搭載部分には前記前記駆動ＩＣが搭載され、
    前記第四素子搭載部分と前記第一ダイオードを接続する第一ワイヤーと、
    前記第二素子搭載部分と前記第三パワー半導体のエミッタを接続する第二ワイヤーと、
    前記第三パワー半導体のゲートと前記駆動ＩＣを接続する第三ワイヤーと
    を備えることを特徴とする請求項５に記載の半導体モジュール。

Images