CN105097753A - 一种分段式线性恒流控制器及其封装方法 - Google Patents
一种分段式线性恒流控制器及其封装方法 Download PDFInfo
- Publication number
- CN105097753A CN105097753A CN201410185220.6A CN201410185220A CN105097753A CN 105097753 A CN105097753 A CN 105097753A CN 201410185220 A CN201410185220 A CN 201410185220A CN 105097753 A CN105097753 A CN 105097753A
- Authority
- CN
- China
- Prior art keywords
- oxide
- semiconductor
- metal
- control chip
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
本发明公开了一种分段式线性恒流控制器及其封装方法,其中分段式线性恒流控制器包括N个独立基岛、一个控制芯片和2至N-1个MOS管,其中,N个独立基岛之间相互绝缘,用于为其上的元器件提供支撑和散热;控制芯片,设置在独立基岛上,用于对负载进行采样检测和控制MOS管的导通与关断;MOS管,设置在独立基岛上,用于控制负载的工作状态;控制芯片与MOS管之间采用邦定的方式,实现电气连接关系。本发明用于在在保证MOS管耐压高和散热好的同时,达到小型化的设计及应用要求,电路结构简单,易实现。
Description
技术领域
本发明属于电子线路领域,特别涉及一种分段式线性恒流控制器及其封装方法。
背景技术
在分段式恒流控制器中,存在由于转换效率引起的MOS管上的损耗,从而导致发热,单颗驱动芯片不能支持更大的功率应用。而采用芯片内VDMOS方式生成的MOS管存在耐压值及成本高的问题。
采取分段式的方法,如三段或四段控制方式,需要采用3颗或4颗高压MOS管控制输出电流。MOS管需要满足两个条件,第一,需要足够的耐压,这里指的耐压不仅需要满足正常工作时的电压负荷,而且需要应对浪涌时产生的瞬间高电压。以室外应用产品为例,耐压测试需要通过1kV的尖峰,考虑到应用电路中,外置压敏电阻的限幅作用,MOS管需要承受的耐压值需要约600V。第二,MOS管作为恒流控制的执行单元,输入的高电压减去负载部分在恒流状态下的正向电压,为MOS管上承担的电压差,这个电压会随着输入电压的增大而增大。假设整个驱动系统的电路转换效率为85%,当应用系统的输入功率比较高时,会有15%*输入功率的能量被MOS管所消耗,并产生热量,当MOS管上消耗的功率达到W级时,会引起明显的发热,可能高于MOS管所能承受的温度,引起系统的不稳定。
现有技术中,采取MOS管外置的方式,可以解决上述两个问题,但带来了难以小型化以及应用线路复杂的问题,不适合在小空间、小尺寸的应用场合中使用。而常规的内置MOS的方法,普遍采取VDMOS的工艺,在芯片的同一衬底上,生成MOS管,由于制程的关系,难以做到耐压600V,同时还存在热量集中,统一的衬底热阻高,难以从芯片内导出,引起芯片结温过高的问题,不适合在大功率条件下工作。
发明内容
有鉴于此,本发明的目的在于提供一种分段式线性恒流控制器及其封装方法,用于在保证MOS管耐压高和散热好的同时,达到小型化的设计及应用要求。
为达到上述目的,本发明提供了一种分段式线性恒流控制器,包括一种分段式线性恒流控制器,其特征在于,包括N个独立基岛、一个控制芯片和2至N-1个MOS管,其中,
所述N个独立基岛之间相互绝缘,用于为其上的元器件提供支撑和散热;
所述控制芯片,设置在独立基岛上,用于对负载进行采样检测和控制MOS管的导通与关断;
所述MOS管,设置在独立基岛上,用于控制负载的工作状态;
所述控制芯片与MOS管之间采用邦定的方式,实现电气连接关系。
可选地,采用方形扁平无引脚QFN封装方式。
可选地,所述N个独立基岛设置在方形扁平无引脚QFN的封装框架底部上方。
可选地,所述控制芯片为裸片封装方式,其电流反馈管脚与MOS管的源极相连,所述控制芯片的输出控制管脚与MOS管的栅极相连。
可选地,所述MOS管采取裸晶封装方式。
可选地,所述MOS管与所述基岛之间采用银胶固晶的方式连接。
可选地,所述控制芯片的管脚和各MOS管的漏极与方形扁平无引脚QFN的封装框架上的焊盘相连。
基于上述目的,本发明还提供了一种分段式线性恒流控制器的封装方法,分段式线性恒流控制器及其封装方法,包括以下步骤:
在方形扁平无引脚QFN框架底部上设置N个独立基岛,各基岛相互绝缘;
在其中一个基岛上设置控制芯片;
在另外N-1个基岛上分别设置最少2个,最多N-1个MOS管;
将控制芯片的电流反馈管脚与各MOS管的源极相连,控制芯片的输出控制管脚与各MOS管的栅极相连;
将控制芯片的管脚和各MOS管的漏极与方形扁平无引脚QFN框架上的焊盘相连。
可选地,所述控制芯片为裸片封装方式;所述MOS管采取裸晶封装方式。
可选地,所述MOS管与所述基岛之间采用银胶固晶的方式连接。
本发明的有益效果在于:通过设置相互绝缘的多个独立基岛,和在基岛上设置控制芯片和MOS管,采用邦定的方式使控制芯片和MOS管实现电气连接关系,从而实现了MOS管内置的分段式线性恒流控制器,基岛间距离满足高压要求,并且有效改善了散热不良的问题。
附图说明
为了使本发明的目的、技术方案和有益效果更加清楚,本发明提供如下附图进行说明:
图1为本发明实施例的分段式线性恒流控制器中一具体应用实例的电路原理图;
图2为本发明实施例的分段式线性恒流控制器中一具体应用实例的结构示意图;
图3为本发明实施例的分段式线性恒流控制器中一具体应用实例的分段恒流输出波形图;
图4为本发明实施例的分段式线性恒流控制器封装方法的步骤流程图。
具体实施方式
下面将结合附图,对本发明的优选实施例进行详细的描述。
本发明提供了一种分段式线性恒流控制器,包括一种分段式线性恒流控制器,包括N个独立基岛、一个控制芯片和2至N-1个MOS管,其中,N个独立基岛之间相互绝缘,用于为其上的元器件提供支撑和散热;控制芯片,设置在独立基岛上,用于对负载进行采样检测和控制MOS管的导通与关断;MOS管,设置在独立基岛上,用于控制负载的工作状态;控制芯片与MOS管之间采用邦定的方式,实现电气连接关系。
在具体应用示例中,可根据驱动的负载的数量不同来确定分段式恒流控制器中MOS管的个数,继而确定独立基岛的数量。以分段驱动三个负载为例,参见图1,所示为本发明实施例的分段式线性恒流控制器的电路原理图,其包括:控制芯片10,MOS管210、MOS管220、MOS管230,控制芯片的14个管脚分别为:
VCC101,电源脚,为控制芯片10提供电源;
VSENSE102,线电压检测脚,具体应用中可利用电阻对整流后电压对地分压;
PWM103,输出使能控制脚,如果PWM103脚悬空,输出使能;如果PWM103脚接到低电平,输出控制关断;
VREFO104,参考电压输出脚,参考电压为500mV;
VREFI105,参考电压输入脚,具体应用中可做模拟调光脚;
GND106,地脚,为控制芯片10的接地管脚;
S4107,第四段负载电流反馈输入脚;
S3108,第三段负载电流反馈输入脚;
S2109,第二段负载电流反馈输入脚;
S1110,第一段负载电流反馈输入脚;
G4111,第四段负载电流控制输出脚;
G3112,第三段负载电流控制输出脚;
G2113,第二段负载电流控制输出脚;
G1114,第一段负载电流控制输出脚。
MOS管210、220、230在控制芯片10的控制下分别工作,以实现分段式驱动的目的,同一时间只有一个MOS管工作,所以MOS管210、220、230的源极可都与控制芯片10的S1110脚相连,采集MOS管210、220、230的电流反馈信号,在同时有一个以上MOS管工作时,可以将各MOS管的源极分别与控制芯片10的电流反馈输入脚S1110、S2109、S3108、S4107相连;MOS管210的栅极与控制芯片10的G1114脚相连;MOS管220的栅极与控制芯片10的G2113脚相连;MOS管230的栅极与控制芯片10的G3112脚相连。总体来说,控制芯片10对MOS管210、220、230进行电流采样检测和输出控制,控制MOS管210、220、230的导通和关断。
对应上述电路原理图,本发明实施例的分段式线性恒流控制器结构示意图参见图2,其包括:4个独立基岛40、1个控制芯片10和3个MOS管210、220、230,方形扁平无引脚QFN的封装框架焊盘301至315,其中,
4个独立基岛40之间相互绝缘,左下角的基岛40上方设置控制芯片10;左上角、右上角和右下角的3个基岛40上分别设置MOS管210、220、230;
对于控制芯片10与方形扁平无引脚QFN的封装框架焊盘301至315和3个MOS管210、220、230的电气连接关系如下,
VCC101,电源脚,与焊盘306连接;
VSENSE102,线电压检测脚,可通过电阻接地;
PWM103,芯片输出使能控制脚,悬空,从而输出使能;
VREFO104,参考电压输出脚,与VREFI105,参考电压输入脚连接;
GND106,地脚,与焊盘310连接,焊盘310、307、308与控制芯片10下的基岛40相连通,以减小寄生参数(寄生电阻、寄生电感等)的影响;
S4107,第四段负载电流反馈输入脚,与焊盘311连接,留作扩展用;
S3108,第三段负载电流反馈输入脚,与焊盘312连接,留作扩展用,或也可与MOS管230的源极208连接;
S2109,第二段负载电流反馈输入脚,与焊盘313连接,留作扩展用,或也可与MOS管220的源极205连接;
S1110,第一段负载电流反馈输入脚,与MOS管210、220、230的源极202、205、208连接,再与焊盘314连接,对MOS管210、220、230的电流进行采样检测;
G4111,第四段负载电流控制输出脚,与焊盘309连接,留作扩展用;
G3112,第三段负载电流控制输出脚,与MOS管230的栅极207连接,控制MOS管230的导通和关断;
G2113,第二段负载电流控制输出脚,与MOS管220的栅极204连接,控制MOS管220的导通和关断;
G1114,第一段负载电流控制输出脚,与MOS管210的栅极201连接,控制MOS管210的导通和关断;
焊盘301、315与MOS管230的漏极209连接,漏极209与MOS管230下的基岛40连接;
焊盘302、303与MOS管220的漏极206连接,漏极206与MOS管220下的基岛40连接;
焊盘304、305与MOS管210的漏极203连接,漏极203与MOS管210下的基岛40连接;
上述两个焊盘连接同一漏极的设计是为了减小寄生参数(寄生电阻、寄生电感等)的影响。
MOS管210、220、230分别设置在3个独立基岛40上,用于控制负载的工作状态。
控制芯片10,MOS管210、220、230和焊盘301-315之间都采用邦定的方式,所用邦定线为20mil的金线或铜线或合金线。
整体的分段式线性恒流控制器采用方形扁平无引脚QFN封装方式。
进一步地,控制芯片10为裸片封装方式,MOS管210、220、230采取裸晶封装方式。
进一步地,MOS管210、220、230的漏极203、206、209是在MOS管210、220、230的下表面,与基岛40之间采用银胶固晶的方式连接,即实现了漏极203、206、209与基岛40之间的电气连接关系。
通过一具体应用实施例来说明本发明实施例的分段式线性恒流控制器的实施效果,参见图3,为分段式线性恒流控制器输出的分段式恒流电流波形图,可见,本发明采取了分段式的控制方式,每段的电流可分别进行设置并且实现恒流控制。
与上述分段式线性恒流控制器对应的是,本发明又一实施例提供了分段式线性恒流控制器的封装方法,其流程图参见图4,包括以下步骤:
S101,在方形扁平无引脚QFN框架底部上设置N个独立基岛,各基岛相互绝缘;
S102,在其中一个基岛上设置控制芯片;
S103,在另外N-1个基岛上分别设置最少2个,最多N-1个MOS管;
S104,将控制芯片的电流反馈管脚与各MOS管的源极相连,控制芯片的输出控制管脚与各MOS管的栅极相连;
S105,将控制芯片的管脚和各MOS管的漏极与方形扁平无引脚QFN框架上的焊盘相连。
对于具体应用实例的描述参见控制器部分的描述,在此方法实施例部分不再赘述。
进一步地,控制芯片为裸片封装方式,MOS管采取裸晶封装方式,控制芯片的相应管脚与MOS管的栅极和源极采用邦定的方式连接,所用邦定线为20mil的金线或铜线或合金线。
进一步地,MOS管与基岛之间采用银胶固晶的方式连接,接触面为MOS管的漏极,通过与基岛的全面接触最大程度地减小了热阻。
本发明与采用VDMOS管的方案相比,成本低、耐压高;与外置MOS管的方案相比,体积小、应用线路简单。本发明基岛之间不存在对外引脚,增大了爬电距离,可以应对1kV或2kV的浪涌电压测试,并且改善整个芯片的散热。
最后说明的是,以上优选实施例仅用以说明本发明的技术方案而非限制,尽管通过上述优选实施例已经对本发明进行了详细的描述,但本领域技术人员应当理解,可以在形式上和细节上对其做出各种各样的改变,而不偏离本发明权利要求书所限定的范围。
Claims (10)
1.一种分段式线性恒流控制器,其特征在于,包括N个独立基岛、一个控制芯片和2至N-1个MOS管,其中,
所述N个独立基岛之间相互绝缘,用于为其上的元器件提供支撑和散热;
所述控制芯片,设置在独立基岛上,用于对负载进行采样检测和控制MOS管的导通与关断;
所述MOS管,设置在独立基岛上,用于控制负载的工作状态;
所述控制芯片与MOS管之间采用邦定的方式,实现电气连接关系。
2.根据权利要求1所述的分段式线性恒流控制器,其特征在于,采用方形扁平无引脚QFN封装方式。
3.根据权利要求2所述的分段式线性恒流控制器,其特征在于,所述N个独立基岛设置在方形扁平无引脚QFN的封装框架底部上方。
4.根据权利要求3所述的分段式线性恒流控制器,其特征在于,所述控制芯片为裸片封装方式,其电流反馈管脚与MOS管的源极相连,所述控制芯片的输出控制管脚与MOS管的栅极相连。
5.根据权利要求3所述的分段式线性恒流控制器,其特征在于,所述MOS管采取裸晶封装方式。
6.根据权利要求3所述的分段式线性恒流控制器,其特征在于,所述MOS管与所述基岛之间采用银胶固晶的方式连接。
7.根据权利要求6所述的分段式线性恒流控制器,其特征在于,所述控制芯片的管脚和各MOS管的漏极与方形扁平无引脚QFN的封装框架上的焊盘相连。
8.一种分段式线性恒流控制器的封装方法,其特征在于,包括以下步骤:
在方形扁平无引脚QFN框架底部上设置N个独立基岛,各基岛相互绝缘;
在其中一个基岛上设置控制芯片;
在另外N-1个基岛上分别设置最少2个,最多N-1个MOS管;
将控制芯片的电流反馈管脚与各MOS管的源极相连,控制芯片的输出控制管脚与各MOS管的栅极相连;
将控制芯片的管脚和各MOS管的漏极与方形扁平无引脚QFN框架上的焊盘相连。
9.根据权利要求8所述的分段式线性恒流控制器的封装方法,其特征在于,所述控制芯片为裸片封装方式,所述MOS管采取裸晶封装方式。
10.根据权利要求8所述的分段式线性恒流控制器的封装方法,其特征在于,所述MOS管与基岛之间采用银胶固晶的方式连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410185220.6A CN105097753B (zh) | 2014-05-05 | 2014-05-05 | 一种分段式线性恒流控制器及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410185220.6A CN105097753B (zh) | 2014-05-05 | 2014-05-05 | 一种分段式线性恒流控制器及其封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097753A true CN105097753A (zh) | 2015-11-25 |
CN105097753B CN105097753B (zh) | 2019-01-15 |
Family
ID=54577853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410185220.6A Active CN105097753B (zh) | 2014-05-05 | 2014-05-05 | 一种分段式线性恒流控制器及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097753B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101432874A (zh) * | 2006-04-24 | 2009-05-13 | 费查尔德半导体有限公司 | 包括多个管芯和一公共节点结构的半导体管芯封装 |
JP2009110981A (ja) * | 2007-10-26 | 2009-05-21 | Mitsubishi Electric Corp | 半導体モジュール |
US20100059875A1 (en) * | 2008-09-10 | 2010-03-11 | Renesas Technology Corp. | Semiconductor device |
CN101894834A (zh) * | 2010-07-06 | 2010-11-24 | 日银Imp微电子有限公司 | 一种桥式驱动电路芯片 |
CN203038909U (zh) * | 2012-09-28 | 2013-07-03 | 三垦电气株式会社 | 半导体模块 |
-
2014
- 2014-05-05 CN CN201410185220.6A patent/CN105097753B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101432874A (zh) * | 2006-04-24 | 2009-05-13 | 费查尔德半导体有限公司 | 包括多个管芯和一公共节点结构的半导体管芯封装 |
JP2009110981A (ja) * | 2007-10-26 | 2009-05-21 | Mitsubishi Electric Corp | 半導体モジュール |
US20100059875A1 (en) * | 2008-09-10 | 2010-03-11 | Renesas Technology Corp. | Semiconductor device |
CN101894834A (zh) * | 2010-07-06 | 2010-11-24 | 日银Imp微电子有限公司 | 一种桥式驱动电路芯片 |
CN203038909U (zh) * | 2012-09-28 | 2013-07-03 | 三垦电气株式会社 | 半导体模块 |
Also Published As
Publication number | Publication date |
---|---|
CN105097753B (zh) | 2019-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102842564B (zh) | 集成开关电源的倒装封装装置及其倒装封装方法 | |
CN202042483U (zh) | 一种功率半导体器件的封装结构 | |
CN101630676B (zh) | 新型直接敷铜基板布局的绝缘栅双极性晶体管模块 | |
CN204465969U (zh) | 功率器件合封的led驱动电路封装结构 | |
CN110265385B (zh) | 一种功率器件的封装结构及其制造方法 | |
CN210327398U (zh) | 电源模块 | |
Han et al. | Performance limits of high voltage press-pack SiC IGBT and SiC MOSFET devices | |
CN105097753A (zh) | 一种分段式线性恒流控制器及其封装方法 | |
JP2009206204A (ja) | 出力制御装置 | |
TWM506371U (zh) | 一種整合散熱器和智慧功率半導體模組的整機結構 | |
CN201450639U (zh) | 节省电路资源的高可靠的led恒流驱动电路 | |
CN201904332U (zh) | 一种应用于升压转换器的功率模块 | |
CN205029932U (zh) | Led驱动器和led灯 | |
CN102130116A (zh) | 一种应用于升压转换器的功率模块 | |
Wang et al. | A novel double-sided cooling packaging structure of SiC-based half bridge module integrating the laminated busbar | |
CN102842550B (zh) | 功率mosfet芯片的dfn封装结构 | |
CN109638002A (zh) | 一种功率电路模块及电子装置 | |
CN104681517A (zh) | 一种适合于led照明应用的多芯片qfn封装 | |
CN219350228U (zh) | 一种高散热的半导体集成电路封装结构及其电源模组 | |
CN104900620A (zh) | 一种塑封式ipm的pcb板固定结构及其固定方法 | |
CN104867918A (zh) | 塑封式ipm模块及其dbc板的固定结构 | |
CN204651347U (zh) | 多电压选择驱动的led陶瓷支架 | |
CN203325905U (zh) | 交流驱动型cob封装led模块 | |
CN210805764U (zh) | 合封整流桥的封装结构及电源模组 | |
CN203707179U (zh) | 液晶显示屏幕背光板封装模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |