CN210805764U - 合封整流桥的封装结构及电源模组 - Google Patents

合封整流桥的封装结构及电源模组 Download PDF

Info

Publication number
CN210805764U
CN210805764U CN201921982535.8U CN201921982535U CN210805764U CN 210805764 U CN210805764 U CN 210805764U CN 201921982535 U CN201921982535 U CN 201921982535U CN 210805764 U CN210805764 U CN 210805764U
Authority
CN
China
Prior art keywords
pin
rectifier bridge
diode
close
rectifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921982535.8U
Other languages
English (en)
Inventor
萧硕
李亮
吴泉清
刘军
张上虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
CR Powtech Shanghai Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CR Powtech Shanghai Ltd filed Critical CR Powtech Shanghai Ltd
Priority to CN201921982535.8U priority Critical patent/CN210805764U/zh
Application granted granted Critical
Publication of CN210805764U publication Critical patent/CN210805764U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires

Landscapes

  • Rectifiers (AREA)

Abstract

本实用新型提供一种合封整流桥的封装结构及电源模组，包括：塑封体，塑封体边缘的多个管脚，塑封体内的整流桥、功率开关管、逻辑电路、基岛及高压续流二极管；其中，整流桥包括四个整流二极管，各整流二极管的正极和负极分别通过基岛或引线连接至对应管脚；所述逻辑电路连接对应管脚，产生逻辑控制信号；所述功率开关管的栅极连接所述逻辑控制信号，漏极及源极分别连接对应管脚；所述功率开关管及所述逻辑电路分立设置或集成于控制芯片内；所述高压续流二极管的负极通过基岛或引线连接所述高压供电管脚，正极通过基岛或引线连接所述漏极管脚。本实用新型将整流桥、功率开关管、逻辑电路通过一个引线框架封装在同一个塑封体中，以此减小封装成本。

Description

合封整流桥的封装结构及电源模组
技术领域
本实用新型涉及半导体器件领域，特别是涉及一种合封整流桥的封装结构及电源模组。
背景技术
目前照明领域LED驱动照明正在大规模代替节能灯的应用，由于用量十分巨大，对于成本的要求比较高。随着系统成本的一再降低，主流的拓扑架构基本已经定型，很难再从外围节省某个元器件，同时芯片工艺的提升对于高压模拟电路来说成本节省有限，基本也压缩到了极致。
目前的主流的小功率交流LED驱动电源方案一般由整流桥、芯片(含功率MOS器件)、高压续流二极管、电感、输入输出电容等元件组成，系统中至少有三个不同封装的芯片，导致芯片的封装成本高，基本上占到了芯片成本的一半左右，因此，如何节省封装成本，已成为本领域技术人员亟待解决的问题之一。
实用新型内容
鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种合封整流桥的封装结构及电源模组，用于解决现有技术中芯片封装成本高的问题。
为实现上述目的及其他相关目的，本实用新型提供一种合封整流桥的封装结构，所述合封整流桥的封装结构至少包括：
塑封体，设置于所述塑封体边缘的火线管脚、零线管脚、高压供电管脚、信号地管脚、漏极管脚、采样管脚，以及设置于所述塑封体内的整流桥、功率开关管、逻辑电路、至少两个基岛；
其中，所述整流桥的第一交流输入端通过基岛或引线连接所述火线管脚，第二交流输入端通过基岛或引线连接所述零线管脚，第一输出端通过基岛或引线连接所述高压供电管脚，第二输出端通过基岛或引线连接所述信号地管脚；所述逻辑电路的控制信号输出端输出逻辑控制信号，高压端口连接所述功率开关管的漏极，采样端口连接所述采样管脚，接地端口连接所述信号地管脚；所述功率开关管的栅极连接所述逻辑控制信号，漏极连接所述漏极管脚，源极连接所述采样管脚；所述功率开关管及所述逻辑电路分立设置或集成于控制芯片内。
可选地，所述火线管脚、所述零线管脚、所述高压供电管脚及所述漏极管脚与临近管脚之间的间距设置为大于2.0mm。
可选地，所述至少两个基岛包括漏极基岛及信号地基岛；当所述功率开关管粘接于所述漏极基岛上时，所述漏极管脚的宽度设置为0.5mm～1mm；当所述功率开关管设置于所述信号地基岛上时，所述信号地管脚的宽度设置为0.5mm～1mm。
可选地，所述至少两个基岛包括高压供电基岛及信号地基岛；所述整流桥包括第一整流二极管、第二整流二极管、第三整流二极管及第四整流二极管；所述第一整流二极管及所述第二整流二极管的负极粘接于所述高压供电基岛上，正极分别连接所述火线管脚及所述零线管脚；所述第三整流二极管及第四整流二极管的正极粘接于所述信号地基岛上，负极连接分别连接所述火线管脚及所述零线管脚。
可选地，所述至少两个基岛包括火线基岛及零线基岛；所述整流桥包括第五整流二极管、第六整流二极管、第七整流二极管及第八整流二极管；所述第五整流二极管及所述第六整流二极管的负极分别粘接于所述火线基岛及所述零线基岛上，正极连接所述信号地管脚；所述第七整流二极管及所述第八整流二极管的正极分别粘接于所述火线基岛及所述零线基岛上，负极连接所述高压供电管脚。
更可选地，所述合封整流桥的封装结构还包括电源地管脚，所述整流桥的第二输出端通过基岛或引线连接所述电源地管脚。
更可选地，所述合封整流桥的封装结构还包括高压续流二极管，所述高压续流二极管的负极通过基岛或引线连接所述高压供电管脚，正极通过基岛或引线连接所述漏极管脚；所述逻辑电路的高压端口连接所述高压供电管脚。
更可选地，所述合封整流桥的封装结构还包括瞬态二极管及高压续流二极管；所述瞬态二极管的正极通过基岛或引线连接所述高压供电管脚，负极连接所述高压续流二极管的负极；所述高压续流二极管的正极通过基岛或引线连接所述漏极管脚；所述逻辑电路的高压端口连接所述高压供电管脚。
为实现上述目的及其他相关目的，本实用新型还提供一种电源模组，所述电源模组至少包括：
上述合封整流桥的封装结构，第一电容，负载及第一采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第一电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述负载连接于所述合封整流桥的封装结构的高压供电管脚与漏极管脚之间；
所述第一采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
为实现上述目的及其他相关目的，本实用新型还提供一种电源模组，所述电源模组至少包括：
上述合封整流桥的封装结构，第二电容，第三电容，第一电感，负载及第二采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第二电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述第三电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端经由所述第一电感连接所述合封整流桥的封装结构的漏极管脚；
所述负载连接于所述第三电容的两端；
所述第二采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
为实现上述目的及其他相关目的，本实用新型还提供一种电源模组，所述电源模组至少包括：
上述合封整流桥的封装结构，第四电容，变压器，二极管，第五电容，负载及第三采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第四电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述变压器的第一线圈一端连接所述合封整流桥的封装结构的高压供电管脚，另一端连接所述合封整流桥的封装结构的漏极管脚；所述变压器的第二线圈一端经由所述二极管及所述第五电容连接所述第二线圈的另一端；
所述二极管的正极连接所述变压器的第二线圈，负极连接所述第五电容；
所述负载连接于所述第五电容的两端；
所述第三采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
更可选地，所述合封整流桥的封装结构还包括电源地管脚，所述整流桥的第二输出端通过基岛或引线连接所述电源地管脚；所述电源地管脚与所述信号地管脚通过第二电感连接，所述电源地管脚与所述高压供电管脚通过第六电容连接。
如上所述，本实用新型的合封整流桥的封装结构及电源模组，具有以下有益效果：
本实用新型的合封整流桥的封装结构及电源模组将整流桥、功率开关管、逻辑电路通过一个引线框架封装在同一个塑封体中，以此减小封装成本。
附图说明
图1显示为本实用新型的合封整流桥的封装结构的一种实现方式。
图2显示为本实用新型的电源模组的一种实现方式。
图3显示为本实用新型的合封整流桥的封装结构的另一种实现方式。
图4显示为本实用新型的电源模组的另一种实现方式。
图5显示为本实用新型的合封整流桥的封装结构的又一种实现方式。
图6显示为本实用新型的电源模组的又一种实现方式。
图7显示为本实用新型的电源模组的再一种实现方式。
元件标号说明
1 合封整流桥的封装结构
11 塑封体
12 控制芯片
121 功率开关管
122 逻辑电路
13 高压供电基岛
14 信号地基岛
15 漏极基岛
16 火线基岛
17 零线基岛
18 采样基岛
具体实施方式
以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。
请参阅图1～图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例提供一种合封整流桥的封装结构1，所述合封整流桥的封装结构1包括：
塑封体11，设置于所述塑封体11边缘的多个管脚，以及设置于所述塑封体11内的整流桥、功率开关管、逻辑电路、高压供电基岛13及信号地基岛14。
如图1所示，所述塑封体11呈长方形，用于将引线框架及器件整合在一起，并保护内部器件。
在本实施例中，所述塑封体11采用SOP8的外型尺寸，以此可与现有塑封体共用，进而减小成本。在实际使用中，可根据需要采用其他外型尺寸，不以本实施例为限。
如图1所示，各管脚设置于所述塑封体11的边缘。
具体地，在本实施例中，所述合封整流桥的封装结构1包括火线管脚L、零线管脚N、高压供电管脚HV、信号地管脚GND、漏极管脚Drain及采样管脚CS。
作为本实施例的一种实现方式，所述火线管脚L、所述零线管脚N、所述高压供电管脚HV及所述漏极管脚Drain与临近管脚之间的间距一般设置为大于2mm，不能低于1.5mm，包括但不限于1.5mm～2mm，2mm～3mm，进而满足高压的安全间距要求。
作为本实施例的一种实现方式，所述信号地管脚GND的宽度大于0.3mm，进一步设置为0.5mm～1mm，以加强散热，达到封装热阻的作用。
在本实施例中，如图1所示，所述火线管脚L、所述高压供电管脚HV及所述漏极管脚Drain位于所述塑封体11的一侧，所述零线管脚N、所述信号地管脚GND及所述采样管脚CS位于所述塑封体11的另一侧。
需要说明的是，各管脚的排布位置及间距可根据实际需要进行设定，不以本实施例为限。
如图1所示，所述整流桥的第一交流输入端通过基岛或引线连接所述火线管脚，第二交流输入端通过基岛或引线连接所述零线管脚，第一输出端通过基岛或引线连接所述高压供电管脚，第二输出端通过基岛或引线连接所述信号地管脚。
具体地，作为本实用新型的一种实现方式，所述整流桥包括四个整流二极管，各整流二极管的正极和负极分别通过基岛或引线连接至对应管脚。在本实施例中，所述整流桥采用两个N型二极管及两个P型二极管实现，其中，第一整流二极管Dz1及第二整流二极管Dz2为N型二极管，N型二极管的下层为N型掺杂区，上层为P型掺杂区，下层底面镀银，上层顶面镀铝；第三整流二极管Dz3及第四整流二极管Dz4为P型二极管，P型二极管的下层为P型掺杂区，上层为N型掺杂区，下层底面镀银，上层顶面镀铝。所述第一整流二极管Dz1的负极(金属银层)通过导电胶或锡膏粘接于高压供电基岛13上，正极(金属铝层)通过金属引线连接所述零线管脚N。所述第二整流二极管Dz2的负极(金属银层)通过导电胶或锡膏粘接于所述高压供电基岛13上，正极(金属铝层)通过金属引线连接所述火线管脚L。所述第三整流二极管Dz3的正极(金属银层)通过导电胶或锡膏粘接于信号地基岛14上，负极(金属铝层)通过金属引线连接所述零线管脚N。所述第四整流二极管Dz4的正极(金属银层)通过导电胶或锡膏粘接于所述信号地基岛14上，负极(金属铝层)通过金属引线连接所述火线管脚L。
需要说明的是，所述整流二极管可以是由单一PN结构成的二极管，也可以是通过其他形式等效得到的二极管结构，包括但不限于MOS管，在此不一一赘述。
需要说明的是，本实用新型中所述的“连接至管脚”包括但不限于通过金属引线直接连接管脚(金属引线的一端设置在管脚上)，还包括通过金属引线连接与管脚连接的导电部件(金属引线的一端设置在与管脚连接的导电部件上)，能实现电连接即可，不限于本实施例。
需要说明的是，所述整流桥可基于不同类型的器件选择不同的基岛实现，不限于本实施例，任意可实现整流桥连接关系的设置方式均可，在此不一一赘述。
如图1所示，在本实施例中，所述功率开关管及所述逻辑电路集成于控制芯片12内。
具体地，所述功率开关管的漏极作为所述控制芯片12的漏极端口d，源极连接所述逻辑电路的采样端口，栅极连接所述逻辑电路的控制信号输出端(输出逻辑控制信号)；所述逻辑电路的采样端口作为所述控制芯片12的采样端口cs，高压端口连接所述功率开关管的漏极，接地端口作为所述控制芯片12的接地端口gnd。所述控制芯片12的接地端口gnd连接所述信号地管脚GND，漏极端口d连接所述漏极管脚Drain，采样端口cs连接所述采样管脚CS。在本实施例中，所述控制芯片12的底面为衬底，通过导电胶或锡膏粘接于所述信号地基岛14上，所述控制芯片12的接地端口gnd采用就近原则，通过金属引线连接所述信号地基岛14，进而实现与所述信号地管脚GND的连接；漏极端口d通过金属引线连接所述漏极管脚Drain；采样端口cs通过金属引线连接所述采样管脚CS。所述功率开关管可通过所述信号地基岛14及所述信号地管脚GND实现散热。
需要说明的是，所述控制芯片12可根据设计需要设置在不同的基岛上。当设置于所述信号地基岛14上时所述控制芯片12的衬底与所述信号地基岛14电连接，散热效果好。当设置于其他基岛上时所述控制芯片12的衬底与该基岛绝缘设置，包括但不限于绝缘胶，以防止短路，散热效果略差。具体设置方式可根据需要进行设定，在此不一一赘述。
本实施例的合封整流桥的封装结构采用两基岛架构，将整流桥，功率开关管及逻辑电路集成在一个引线框架内，其中，一个引线框架是指形成于同一塑封体中的管脚、基岛、金属引线及其他金属连接结构；由此，本实施例可降低封装成本。
如图2所示，本实施例还提供一种电源模组，所述电源模组包括：
所述合封整流桥的封装结构1，第一电容C1，负载及第一采样电阻Rcs1。
如图2所示，所述合封整流桥的封装结构1的火线管脚L连接火线，零线管脚N连接零线，信号地管脚GND接地。
如图2所示，所述第一电容C1的一端连接所述合封整流桥的封装结构1的高压供电管脚HV，另一端接地。
如图2所示，所述负载连接于所述合封整流桥的封装结构1的高压供电管脚HV与漏极管脚Drain之间。
具体地，在本实施例中，所述负载为LED灯串，所述LED灯串的正极连接所述高压供电管脚HV，负极连接所述漏极管脚Drain。
如图2所示，所述第一采样电阻Rcs1的一端连接所述合封整流桥的封装结构1的采样管脚CS，另一端接地。
本实施例的电源模组为非隔离场合的小功率LED驱动电源应用，适用于高压线性(3W～12W)。
实施例二
如图3所示，本实施例提供一种合封整流桥的封装结构，与实施例一的不同之处在于，所述合封整流桥的封装结构还包括高压续流二极管Df，且功率开关管121及逻辑电路122分立设置。
如图3所示，在本实施例中，所述高压续流二极管Df采用N型二极管，所述高压续流二极管Df的负极通过导电胶或锡膏粘接于所述高压供电基岛13上，正极通过金属引线连接漏极基岛15，进而实现与所述漏极管脚Drain的连接。
需要说明的是，所述高压续流二极管Df也可采用P型二极管，粘接于漏极基岛15上，在此不一一赘述。
如图3所示，所述功率开关管121的漏极通过导电胶或锡膏粘接于所述漏极基岛15上，源极s通过金属引线连接所述采样管脚CS。所述逻辑电路122为芯片结构，其底面为绝缘材料，设置于所述信号地基岛14上，控制信号输出端out通过金属引线连接所述功率开关管121的栅极g，采样端口cs通过金属引线连接所述采样管脚CS，高压端口hv通过金属引线连接所述高压供电基岛13，进而实现与所述高压供电管脚HV的连接，接地端口gnd通过金属引线连接所述信号地基岛14，进而实现与所述信号地管脚GND的连接。
需要说明的是，所述逻辑电路122可根据设计需要设置在不同的基岛上，与所述控制芯片12的设置方式类似，在此不一一赘述
作为本实施例的一种实现方式，所述漏极管脚Drain的宽度大于0.3mm，进一步设置为0.5mm～1mm，以加强散热，达到封装热阻的作用。
本实施例的合封整流桥的封装结构采用三基岛架构，将整流桥、功率开关管、逻辑电路及高压续流二极管集成在一个引线框架内，由此降低封装成本。
如图4所示，本实施例还提供一种电源模组，所述电源模组包括：
本实施例的合封整流桥的封装结构1，第二电容C2，第三电容C3，第一电感L1，负载及第二采样电阻Rcs2。
如图4所示，所述合封整流桥的封装结构1的火线管脚L连接火线，零线管脚N连接零线，信号地管脚GND接地。
如图4所示，所述第二电容C2的一端连接所述合封整流桥的封装结构1的高压供电管脚HV，另一端接地。
如图4所示，所述第三电容C3的一端连接所述1高压供电管脚HV，另一端经由所述第一电感L1连接所述合封整流桥的封装结构1的漏极管脚Drain。
如图4所示，所述负载连接于所述第三电容C3的两端。
具体地，在本实施例中，所述负载为LED灯串，所述LED灯串的正极连接所述高压供电管脚HV，负极连接所述第三电容C3与所述第一电感L1的连接节点。
如图4所示，所述第二采样电阻Rcs2的一端连接所述合封整流桥的封装结构1的采样管脚CS，另一端接地。
本实施例的电源模组为非隔离场合的小功率LED驱动电源应用，适用于高压buck(5W～25W)。
实施例三
如图5所示，本实施例提供一种合封整流桥的封装结构，与实施例一及实施例二的不同之处在于，所述整流桥的设置方式不同，且还包括瞬态二极管Dtvs。
如图5所示，在本实施例中，所述瞬态二极管Dtvs与所述高压续流二极管Df叠置于所述高压供电基岛13上。
具体地，所述高压续流二极管Df采用P型二极管，所述瞬态二极管Dtvs采用N型二极管。所述高压续流二极管Df的正极通过导电胶或锡膏粘接于所述漏极基岛15上，负极朝上。所述瞬态二极管Dtvs的负极通过导电胶或锡膏粘接于所述高压续流二极管Df的负极上，正极(朝上)通过金属引线连接所述高压供电管脚HV。
需要说明的是，在实际使用中，所述高压续流二极管Df及所述瞬态二极管Dtvs可采用不同类型的二极管根据需要设置在同一基岛(包括但不限于高压供电基岛13或漏极基岛15)或不同基岛(包括但不限于高压供电基岛13及漏极基岛15)，在此不一一赘述。
作为本实施例的一种实现方式，如图5所示，所述整流桥设置于火线基岛16及零线基岛17上。
具体地，所述整流桥采用两个N型二极管及两个P型二极管实现，其中，第五整流二极管Dz5及第六整流二极管Dz6为N型二极管，所述第七整流二极管Dz7及第八整流二极管Dz8为P型二极管。所述第五整流二极管Dz5的负极通过导电胶或锡膏粘接于所述火线基岛16上，正极通过金属引线连接所述信号地管脚GND。所述第六整流二极管Dz6的负极通过导电胶或锡膏粘接于所述零线基岛17上，正极通过金属引线连接所述信号地管脚GND。所述第七整流二极管Dz7的正极通过导电胶或锡膏粘接于所述火线基岛16上，负极通过金属引线连接所述高压供电管脚HV。所述第八整流二极管Dz8的正极通过导电胶或锡膏粘接于所述零线基岛17上，负极通过金属引线连接所述高压供电管脚HV。
作为本实施例的一种实现方式，如图5所示，所述控制芯片12包括功率开关管及逻辑电路。所述功率开关管的漏极作为所述控制芯片12的漏极端口d，源极连接所述逻辑电路的采样端口，栅极连接所述逻辑电路的控制信号输出端(输出逻辑控制信号)；所述逻辑电路的采样端口作为所述控制芯片12的采样端口cs，高压端口作为所述控制芯片12的高压端口hv，接地端口作为所述控制芯片12的接地端口gnd。所述控制芯片12设置于所述采样基岛18上，接地端口gnd连接所述信号地管脚GND，漏极端口d经由所述漏极基岛15连接所述漏极管脚Drain，采样端口cs经由所述采样基岛18连接所述采样管脚CS，高压端口hv连接所述高压供电管脚HV。
本实施例的合封整流桥的封装结构采用四基岛架构，将整流桥、功率开关管、逻辑电路、高压续流二极管及瞬态二极管集成在一个引线框架内，由此降低封装成本。
如图6所示，本实施例还提供一种电源模组，所述电源模组包括：
本实施例的合封整流桥的封装结构1，第四电容C4，变压器，二极管D，第五电容C5，负载及第三采样电阻Rcs3。
如图6所示，所述合封整流桥的封装结构1的火线管脚L连接火线，零线管脚N连接零线，信号地管脚GND接地。
如图6所示，所述第四电容C4的一端连接所述合封整流桥的封装结构1的高压供电管脚HV，另一端接地。
如图6所示，所述变压器的第一线圈一端连接所述合封整流桥的封装结构1的高压供电管脚HV，另一端连接所述合封整流桥的封装结构1的漏极管脚Drain；所述变压器的第二线圈一端经由所述二极管D及所述第五电容C5连接所述第二线圈的另一端。
如图6所示，所述二极管D的正极连接所述变压器的第二线圈，负极连接所述第五电容C5。
如图6所示，所述负载连接于所述第五电容C5的两端。
具体地，在本实施例中，所述负载为LED灯串，所述LED灯串的正极连接所述二极管D的负极，负极连接所述第五电容C5与所述变压器的连接节点。
如图6所示，所述第三采样电阻Rcs3的一端连接所述合封整流桥的封装结构1的采样管脚CS，另一端接地。
本实施例的电源模组为隔离场合的小功率LED驱动电源应用，适用于两绕组flyback(3W～25W)。
实施例四
本实施例提供一种合封整流桥的封装结构，与实施例一～三的不同之处在于，所述合封整流桥的封装结构1还包括电源地管脚BGND，所述整流桥的第二输出端不连接所述信号地管脚GND，而连接所述电源地管脚BGND，相应地，所述整流桥的设置方式也做适应性修改，在此不一一赘述。
如图7所示，本实施例还提供一种电源模组，所述电源模组与实施例二的不同之处在于，所述电源模组中的合封整流桥的封装结构1采用本实施例的合封整流桥的封装结构1，还包括第六电容C6及第二电感L2。
具体地，所述第六电容C6的一端连接所述合封整流桥的封装结构1的高压供电管脚HV，另一端连接所述合封整流桥的封装结构1的电源地管脚BGND。
具体地，所述第二电感L2连接于所述合封整流桥的封装结构1的电源地管脚BGND与信号地管脚GND之间。
需要说明的是，本实施例增加所述电源地管脚BGND实现整流桥的接地端与所述逻辑电路122的接地端分开，通过外置电感实现EMI滤波，减小电磁干扰。同样适用于实施例一及实施例三的电源模组，不限于本实施例。
需要说明的是，所述整流桥的设置方式、所述功率开关管与所述逻辑电路的设置方式，以及各种器件的组合可根据需要进行设置，不以本实用新型列举的几种实施例为限。
另外，由于应用的多样性，本实用新型主要针对LED驱动领域的三种使用整流桥的拓扑进行了示例，类似的结构同样适用于充电器/适配器等AC-DC电源领域等，尤其是功率小于25W的中小功率段应用，本领域的技术人员很容易将其推广到其他使用了整流桥的应用领域。
本实用新型的拓扑涵盖LED驱动的高压线性、高压buck、flyback三个应用，并可以推广到AC-DC充电器/适配器领域；同时，涵盖了分立高压MOS与控制器合封、高压MOS与控制器一体单晶的两种常规应用。本实用新型将整流桥和系统其他功能芯片集成封装，节约系统多芯片封装成本，并有助于系统小型化。
综上所述，本实用新型提供一种合封整流桥的封装结构及电源模组，包括：塑封体，设置于所述塑封体边缘的火线管脚、零线管脚、高压供电管脚、信号地管脚、漏极管脚、采样管脚，以及设置于所述塑封体内的整流桥、功率开关管、逻辑电路、至少两个基岛；其中，所述整流桥包括四个整流二极管，各整流二极管的正极和负极分别通过基岛或引线连接至对应管脚；所述逻辑电路连接对应管脚，产生逻辑控制信号；所述功率开关管的栅极连接所述逻辑控制信号，漏极及源极分别连接对应管脚；所述功率开关管及所述逻辑电路分立设置或集成于控制芯片内。本实用新型的合封整流桥的封装结构及电源模组将整流桥、功率开关管、逻辑电路通过一个引线框架封装在同一个塑封体中，以此减小封装成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (12)

1.一种合封整流桥的封装结构，其特征在于，所述合封整流桥的封装结构包括：
塑封体，设置于所述塑封体边缘的火线管脚、零线管脚、高压供电管脚、信号地管脚、漏极管脚、采样管脚，以及设置于所述塑封体内的整流桥、功率开关管、逻辑电路、至少两个基岛；
其中，所述整流桥的第一交流输入端通过基岛或引线连接所述火线管脚，第二交流输入端通过基岛或引线连接所述零线管脚，第一输出端通过基岛或引线连接所述高压供电管脚，第二输出端通过基岛或引线连接所述信号地管脚；所述逻辑电路的控制信号输出端输出逻辑控制信号，高压端口连接所述功率开关管的漏极，采样端口连接所述采样管脚，接地端口连接所述信号地管脚；所述功率开关管的栅极连接所述逻辑控制信号，漏极连接所述漏极管脚，源极连接所述采样管脚；所述功率开关管及所述逻辑电路分立设置或集成于控制芯片内。
2.根据权利要求1所述的合封整流桥的封装结构，其特征在于：所述火线管脚、所述零线管脚、所述高压供电管脚及所述漏极管脚与临近管脚之间的间距设置为大于2.0mm。
3.根据权利要求1所述的合封整流桥的封装结构，其特征在于：所述至少两个基岛包括漏极基岛及信号地基岛；当所述功率开关管粘接于所述漏极基岛上时，所述漏极管脚的宽度设置为0.5mm～1mm；当所述功率开关管设置于所述信号地基岛上时，所述信号地管脚的宽度设置为0.5mm～1mm。
4.根据权利要求1所述的合封整流桥的封装结构，其特征在于：所述至少两个基岛包括高压供电基岛及信号地基岛；所述整流桥包括第一整流二极管、第二整流二极管、第三整流二极管及第四整流二极管；所述第一整流二极管及所述第二整流二极管的负极粘接于所述高压供电基岛上，正极分别连接所述火线管脚及所述零线管脚；所述第三整流二极管及第四整流二极管的正极粘接于所述信号地基岛上，负极连接分别连接所述火线管脚及所述零线管脚。
5.根据权利要求1所述的合封整流桥的封装结构，其特征在于：所述至少两个基岛包括火线基岛及零线基岛；所述整流桥包括第五整流二极管、第六整流二极管、第七整流二极管及第八整流二极管；所述第五整流二极管及所述第六整流二极管的负极分别粘接于所述火线基岛及所述零线基岛上，正极连接所述信号地管脚；所述第七整流二极管及所述第八整流二极管的正极分别粘接于所述火线基岛及所述零线基岛上，负极连接所述高压供电管脚。
6.根据权利要求1～5任意一项所述的合封整流桥的封装结构，其特征在于：所述合封整流桥的封装结构还包括电源地管脚，所述整流桥的第二输出端通过基岛或引线连接所述电源地管脚。
7.根据权利要求1～5任意一项所述的合封整流桥的封装结构，其特征在于：所述合封整流桥的封装结构还包括高压续流二极管，所述高压续流二极管的负极通过基岛或引线连接所述高压供电管脚，正极通过基岛或引线连接所述漏极管脚；所述逻辑电路的高压端口连接所述高压供电管脚。
8.根据权利要求1～5任意一项所述的合封整流桥的封装结构，其特征在于：所述合封整流桥的封装结构还包括瞬态二极管及高压续流二极管；所述瞬态二极管的正极通过基岛或引线连接所述高压供电管脚，负极连接所述高压续流二极管的负极；所述高压续流二极管的正极通过基岛或引线连接所述漏极管脚；所述逻辑电路的高压端口连接所述高压供电管脚。
9.一种电源模组，其特征在于，所述电源模组至少包括：
如权利要求1～5任意一项所述的合封整流桥的封装结构，第一电容，负载及第一采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第一电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述负载连接于所述合封整流桥的封装结构的高压供电管脚与漏极管脚之间；
所述第一采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
10.一种电源模组，其特征在于，所述电源模组至少包括：
如权利要求7所述的合封整流桥的封装结构，第二电容，第三电容，第一电感，负载及第二采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第二电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述第三电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端经由所述第一电感连接所述合封整流桥的封装结构的漏极管脚；
所述负载连接于所述第三电容的两端；
所述第二采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
11.一种电源模组，其特征在于，所述电源模组至少包括：
如权利要求8所述的合封整流桥的封装结构，第四电容，变压器，二极管，第五电容，负载及第三采样电阻；
所述合封整流桥的封装结构的火线管脚连接火线，零线管脚连接零线，信号地管脚接地；
所述第四电容的一端连接所述合封整流桥的封装结构的高压供电管脚，另一端接地；
所述变压器的第一线圈一端连接所述合封整流桥的封装结构的高压供电管脚，另一端连接所述合封整流桥的封装结构的漏极管脚；所述变压器的第二线圈一端经由所述二极管及所述第五电容连接所述第二线圈的另一端；
所述二极管的正极连接所述变压器的第二线圈，负极连接所述第五电容；
所述负载连接于所述第五电容的两端；
所述第三采样电阻的一端连接所述合封整流桥的封装结构的采样管脚，另一端接地。
12.根据权利要求9～11任意一项所述的电源模组，其特征在于：所述合封整流桥的封装结构还包括电源地管脚，所述整流桥的第二输出端通过基岛或引线连接所述电源地管脚；所述电源地管脚与所述信号地管脚通过第二电感连接，所述电源地管脚与所述高压供电管脚通过第六电容连接。
CN201921982535.8U 2019-11-15 2019-11-15 合封整流桥的封装结构及电源模组 Active CN210805764U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921982535.8U CN210805764U (zh) 2019-11-15 2019-11-15 合封整流桥的封装结构及电源模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921982535.8U CN210805764U (zh) 2019-11-15 2019-11-15 合封整流桥的封装结构及电源模组

Publications (1)

Publication Number Publication Date
CN210805764U true CN210805764U (zh) 2020-06-19

Family

ID=71248916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921982535.8U Active CN210805764U (zh) 2019-11-15 2019-11-15 合封整流桥的封装结构及电源模组

Country Status (1)

Country Link
CN (1) CN210805764U (zh)

Similar Documents

Publication Publication Date Title
TWI546917B (zh) 功率模組、電源變換器以及功率模組的製造方法
CN102339818B (zh) 功率模块及其制造方法
CN107369657B (zh) 一种多区域并列排布的双面散热功率模块
TW201424230A (zh) 電源系統及其中的功率模塊以及製作功率模塊的方法
CN204465969U (zh) 功率器件合封的led驱动电路封装结构
CN210327398U (zh) 电源模块
CN210805764U (zh) 合封整流桥的封装结构及电源模组
CN109300889B (zh) 一种ac-dc芯片与高压续流二极管集成芯片结构及电源模组
CN204271132U (zh) 前端保护封装光源模组
CN112825312A (zh) 合封整流桥的封装结构及电源模组
CN110391689A (zh) 电源模块
CN209860818U (zh) 一种交直流转换电路
CN211792144U (zh) 恒流控制器封装器件及恒流源负载驱动装置
CN208001393U (zh) 封装结构以及led照明模组
CN210379038U (zh) 用于布置芯片的引线框架、封装体以及电源模块
CN111710665A (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN203810156U (zh) 大芯片水平布置的led光机模组
CN203810157U (zh) 大芯片垂直布置的led光机模组
CN207099390U (zh) 全贴片非隔离led恒流电源
CN207250512U (zh) 两个不同元器件串联封装的半导体装置
CN201657457U (zh) 小功率单向全波桥式整流器
CN111710666A (zh) 一种后置tvs保护二极管的整流桥电路模块
CN214203682U (zh) 反激变换器集成控制芯片及反激变换器
CN212182321U (zh) 一种倍压整流模块及采用该模块的倍压整流电路
CN205859624U (zh) 光引擎led灯丝

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210112

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: 200040 2nd floor, No.11 and 12, Lane 299, Wenshui Road, Jing'an District, Shanghai

Patentee before: CHINA RESOURCES POWTECH (SHANGHAI) Co.,Ltd.

TR01 Transfer of patent right