CN109638002A - 一种功率电路模块及电子装置 - Google Patents

一种功率电路模块及电子装置 Download PDF

Info

Publication number
CN109638002A
CN109638002A CN201811319726.6A CN201811319726A CN109638002A CN 109638002 A CN109638002 A CN 109638002A CN 201811319726 A CN201811319726 A CN 201811319726A CN 109638002 A CN109638002 A CN 109638002A
Authority
CN
China
Prior art keywords
power circuitry
circuitry module
electrode contact
contact zone
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811319726.6A
Other languages
English (en)
Other versions
CN109638002B (zh
Inventor
徐非
何剑
庄围瀚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201811319726.6A priority Critical patent/CN109638002B/zh
Publication of CN109638002A publication Critical patent/CN109638002A/zh
Application granted granted Critical
Publication of CN109638002B publication Critical patent/CN109638002B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种功率电路模块及电子装置，包括晶体管芯片、封装体及引脚框架，晶体管芯片设置有电极接触区，晶体管芯片封装在所述封装体内，晶体管芯片设置在所述引脚框架上，所述引脚框架具有裸露在所述封装体外的多个裸露区，且每个所述裸露区分别形成一个外部电极。本发明的功率电路模块和电子装置不仅能够减少能耗、缩小封装尺寸，还能增强散热效果和载流能力。

Description

一种功率电路模块及电子装置
技术领域
本发明涉及半导体封装领域，尤其涉及一种功率电路模块及电子装置。
背景技术
在单相电与多相电转换时，通常需要配备多个晶体管以搭建功率电路，每个晶体管具多个电极，搭建单向转多相的功率电路时，需要实现这些电极中的部分电极相互连接，且需要实现这些电极的对外连接。目前，在单向转多相的功率电路时，电极之间的连接以及电极与外界的连接都是通过线路连接等方式实现，比如：导线、键合线等，这些线路不仅占用的空间大，且这些线路会在交流直流转换过程中损耗较多能量，当线路老化后，各线路之间还可能会相互干扰，也可能会引起其他故障。
发明内容
鉴于以上所述现有技术的缺点，本发明的主要目的在于一种功率电路模块及电子装置，以减少封装尺寸、降低能耗。
为实现上述目的及其他相关目的，本发明技术方案如下：
一种功率电路模块，包括：
若干晶体管芯片，所述晶体管芯片设置有电极接触区；
一封装体，所述晶体管芯片封装在所述封装体内；
引脚框架，所述晶体管芯片设置于所述引脚框架上；
其中，所述引脚框架具有裸露在所述封装体外的多个裸露区，且每个所述裸露区分别形成一个外部电极。
可选的，所述封装体上设置有外电极触点，所述电极接触区通过与所述外电极触点连接或与所述引脚框架接触形成外部电极。
可选的，所述外电极触点包括无外引脚触点及外引脚触点中的任意一种或两种。
可选的，所述晶体管芯片具有第一表面和第二表面，所述电极接触区分布在所述第一表面和所述第二表面上，设置于所述第一表面的所述电极接触区与所述引脚框架接触形成外部电极。
可选的，设置于所述第二表面上的一所述电极接触区与设置于所述第二表面的另一所述电极接触区通过一第一连接件连接；
设置于所述第二表面上的一所述电极接触区与设置于一所述外电极触点通过一第二连接件连接；
设置于所述第一表面上的一所述电极接触区与设置于所述第一表面的另一所述电极接触区通过与同一个所述引脚框架接触形成电连接。
所述第一连接件包括连接片。
可选的，所述第二连接件包括连接线或所述连接片中的一种或两种。
可选的，设置于所述第一表面上的一所述电极接触区与设置于所述第二表面的一所述电极接触区通过一所述第一连接件和一所述引脚框架连接。
可选的，所述电极接触区包括源极接触区、漏极接触区和栅极接触区，与所述源极接触区或所述漏极接触区连接的所述第二连接件为连接片，与所述栅极接触区连接的所述第二连接件为连接线。
可选的，所述栅极接触区分布在所述第二表面上，所述源极接触区和所述漏极接触区中的一个所述电极接触区布置在所述第一表面，另一个所述电极接触区布置在所述第二表面。
可选的，所述晶体管芯片为同一种芯片，且同一个所述晶体管芯片上的所述栅极接触区相较所述第二表面上的另一个电极接触区更临近外电极触点，所述第二连接件分布在所述第一连接件的外围。
可选的，所述电极接触区包括源极接触区、漏极接触区和栅极接触区，所述栅极接触区分布在所述第一表面上，所述源极接触区和所述漏极接触区分布在所述第二表面。
可选的，所述连接片的宽度为0.8mm～2mm，所述连接片的的厚度为0.1mm～0.2mm。
可选的，所述连接线的直径为0.02mm～0.3mm。
可选的，所述第一连接件的材料包含铜、铝、金、银中的任意一种或多种，所述第二连接件的材料包含铜、铝、金、银中的任意一种或多种。
可选的，所述引脚框架包括第一引脚框架和第二引脚框架中的一种或两种；所述第一引脚框架上设置有多个所述晶体管芯片，所述第二引脚框架上设置有单个所述晶体管芯片。
一种电子装置，包括电路板及上述任意一种功率电路模块。
本发明的功率电路模块及电子装置通过将引脚框架裸露在封装体外，并将晶体管芯片的电极接触区与晶体管引脚框架接触，能够减少晶体管芯片与外界连接的连线数量，从而减少能耗，并减少连线占用的空间，缩小功率电路模块的封装尺寸，且晶体管芯片的电极接触区与引脚框架之间接触面积大，不仅使整个功率电路模块的散热能力更强，还能增强载流能力，还能够将整个功率电路模块设置于电路板上，应用于批量二次封装和批量测试。
附图说明
图1显示为本发明的功率电路模块一示例性的外部结构图；
图2显示为本发明的功率电路模块的一示例性的内部截面示意图；
图3显示为本发明的功率电路模块一示例性的内部结构示意图；
图4显示为图2的仰视图；
图5显示为本发明的功率电路模块另一示例性的内部结构示意图；
图6显示为本发明的功率电路模块另一示例性的内部结构示意图；
图7显示为单向转换三相的功率电路示意图。
实施例中附图标记说明：晶体管芯片1、引脚框架2、封装体3、第一连接件4、第二连接件5、电极接触区11、第一表面12、第二表面13、源极接触区111、栅极接触区112、漏极接触区113、第一芯片101、第二芯片102、第一引脚框架21、第二引脚框架22、裸露区201、外电极触点31。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，自始至终相同附图标记表示相同的元件。
以下示例的参考的附图均是以单相转换三相的功率电路作为示例，图7显示了单向转换三相的功率电路图，该电路图中A、B、C、D、E分别表示主电路的各大电流功率电极，对应本发明，a、b、c、d、e、f分别代表控制电路中的各电极，Q1、Q2、Q3、Q4、Q5、Q6分别对应本发明的各晶体管芯片，在实际实施过程中，本发明的方案还可以应用于将单向转换为任意相数的功率电路模块和电子装置中。
参见图1、图2、图3、图4，本发明的一种功率电路模块，包括若干晶体管芯片1、封装体3和引脚框架2，该晶体管芯片1设置有电极接触区11，晶体管芯片1设置于所述引脚框架2上，且晶体管芯片1封装在所述封装体3内，该引脚框架2具有裸露在所述封装体3外的多个裸露区201，且每个所述裸露区201分别形成一个外部电极。参见图7，在单向转换三相的功率电路中，外部电极可以对应电极A、B、C、D、E、a、b、c、d、e、f中的任意一个电极，为便于理解，图3显示了一种实施方式中外部电极与图7中电极A、B、C、D、E、a、b、c、d、e、f的对应关系。
在一些实施例中，晶体管芯片1例如为金氧半场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)芯片，然不限于此，在其他实施例中，亦可以是其他类型的晶体管芯片。
本发明的功率电路模块通过将引脚框架2裸露在封装体3外，并将晶体管芯片1的电极接触区11与引脚框架2接触，能够减少晶体管芯片与外界连接的连线数量，从而减少线路的能量消耗，减少功耗，并减少连线占用的空间，缩小功率电路模块的封装尺寸，晶体管芯片的电极接触区11与引脚框架2之间接触面积大，不仅使整个功率电路模块的散热能力更强，还能增强载流能力，还能够将整个功率电路模块设置于电路板上，应用于批量二次封装和批量测试。
在一些实施例中，参见图1、图3、图4，该封装体3上设置有外电极触点31，该电极接触区11通过与该外电极触点31连接或该电极接触区11通过与该引脚框架2接触形成外部电极。
在一些实施例中，参见图1，该外电极触点31可以是无引脚触点，能够进一步缩小功率电路模块的封装尺寸。在具体实施过程中，该外电极触点31也可以是具有外引脚的外引脚触点，还可以同时设置有外引脚触点和无引脚触点。
在一些实施例中，参见图2，该晶体管芯片1具有第一表面12和第二表面13，该电极接触区11分布在第一表面12和第二表面13上，设置于第一表面12的电极接触区11与引脚框架2接触形成外部电极。
在一些实施例中，图3、图5、图6，设置于第二表面13上的一电极接触区与设置于第二表面13的另一电极接触区通过一第一连接件4连接；设置于第二表面13上的一电极接触区与设置于一外电极触点31通过一第二连接件5连接；设置于第一表面12上的一电极接触区与设置于所述第一表面12的另一所述电极接触区通过与同一个所述引脚框架2接触形成电连接，所述第一连接件4包括连接片。该第一连接件4采用连接片的形式极大的减小了各电极接触区之间的导通电阻，增加了能量传递效率。
在一些实施例中，参见图2、图3，设置于第一表面12上的一电极接触区11与设置于第二表面13的一电极接触区11通过一第一连接件4和一引脚框架2连接，此时，第一连接件4一端可以通过键合等方式连接于一晶体管芯片1的一电极接触区11连接，第一连接件4的另一端可以通过焊接等方式连接于一引脚框架2上，就能够使整个主电路的都是通过连接片、引脚框架或两者的组合进行连接，导通电阻大幅降低，并且引脚框架和连接片都能够提供较大的电接触面积，也就使整个主电路的有效电气接触面积较大，有效降低了老化对产品电气性能的影响。
在一些实施例中，参见图3、图5，电极接触区11包括源极接触区111、漏极接触区113和栅极接触区112，与所述源极接触区111或所述漏极接触区113连接的所述第二连接件5为连接片，与所述栅极接触区112连接的所述第二连接件5为连接线。由于在实际使用过程中，栅极接触区112无需承载大电流，采用这种方式，不仅能够使主电路获得较高的载流能力，且还能使控制电路的材料利用率更高，更有利于控制整个功率电路模块的成本。当然，在实际实施过程中，第二连接件5也可以全部采用连接片。
在一些实施例中，参见图3、图5，栅极接触区112分布在第二表面13上，源极接触区111和漏极接触区113中的一个电极接触区11布置在第一表面12，另一个电极接触区11布置在第二表面13。
在一些实施例中，参见图3，所有晶体管芯片1为同一种芯片，且同一个晶体管芯片1上述栅极接触区112相较第二表面13上的另一个电极接触区11更临近外电极触点31，第二连接件5分布在所述第一连接件4的外围。采用这种方式时，控制电路全部位于主电路的外围，能够降低线路之间的干扰。
在一些实施例中，参见图6，所述电极接触区11包括源极接触区111、漏极接触区113和栅极接触区，所述栅极接触区分布在第一表面12上，所述源极接触区111和所述漏极接触区113分布在第二表面13。
在一些实施例中，连接片的宽度可以为0.8mm～2mm，连接片的厚度可以为0.1mm～0.2mm。本领域技术人员可以在该连接片尺寸范围的基础上，根据功率电路模块对载流能力的需求，合理调整连接片的尺寸。
在一些实施例中，连接线的直径可以为0.02mm～0.3mm。本领域技术人员可以在该连接线尺寸范围的基础上，调整连接片的尺寸。
在一些实施例中，第一连接件的材料包含铜、铝、金、银中的任意一种或多种，第二连接件5的材料包含铜、铝、金、银中的任意一种或多种。
在一些实施例中，参见图3，该引脚框架2包括第一引脚框架21和第二引线框22架，第一引脚框架21上设置有多个晶体管芯片1，第二引脚框架222上设置有单个所述晶体管芯片1。可选的，参见图3、图4、图7，封装体3设置一个第一引脚框架21和多个第二引脚框架22，在第一引脚框架21上设置有与第二引脚框架22数量相等的晶体管芯片1，所有晶体管芯片1的漏极接触区113与引脚框架2接触，将第一引脚框架21上的每个晶体管芯片1的源极接触区111与一个第二引脚框架22对应连接，能够使得第一引脚框架上21的裸露区201形成整个功率电路模块的输入电极A，每个第二引脚框架22形成整个功率电路模块的单向输出电极，即单向输出电极B、C、D，能够简化使整个功率电路模块在二次封装时的连接线路。
在一些实施例中，参见图5，也可以将所有引脚框架2设置为第一引脚框架21。可选的，在封装体3设置有结构形式不同的晶体管芯片1，即第一芯片101和第二芯片102，第一芯片101和第二芯片102的电极接触区11的布置方式不同，第一芯片101的漏极接触区113和栅极接触区112在芯片正面，源极接触区111设置在反面；第二芯片102的源极接触区111和栅极接触区112在芯片的正面，漏极接触区113设置在反面。
在一些实施例中，参见图6，还可以将所有引脚框架2设置为第二引脚框架22。
在一些实施例中，同一个电极接触区11可以连接一个或多个外电极触点31，当与多个外电极接触点31连接时，可以根据实际应用情况选择外部接入位置，适用范围更广。
参见图3、图5，还可将引脚框架2的外边缘延伸至一外电极触点31，使得引脚框架2与外电极触点31电连接。采用这种方式，就可以根据实际需求设置对外连接的位置，即可通过引脚框架2底部的裸露区201对外连接，也可以通过外电极触点31对外连接，适用于多种形式的安装环境。
本发明还提供一种电子装置，包括电路板及上述实施例中的任意一种功率电路模块，将功率电路模块安装在电路板上，能够通过缩小功率电路模块的尺寸缩小电路板的尺寸，增强电子装置中功率电路模块的散热能力更强，增强载流能力。
在本发明的描述中，需要理解的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明描述中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
本发明的描述中，除非另有明确的规定和限定，第一特征在第二特征“连接”可以包括第一和第二特征直接连接，也可以包括第一和第二特征不是直接连接而是通过他们之间的另外的特征连接。
本发明的描述中，单数形式的“一”、“一个”和“该/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定该特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种功率电路模块，其特征在于，包括：
若干晶体管芯片，所述晶体管芯片设置有电极接触区；
一封装体，所述晶体管芯片封装在所述封装体内；
引脚框架，所述晶体管芯片设置于所述引脚框架上；
其中，所述引脚框架具有裸露在所述封装体外的多个裸露区，且每个所述裸露区分别形成一个外部电极。
2.根据权利要求1所述的功率电路模块，其特征在于：所述封装体上设置有外电极触点，所述电极接触区通过与所述外电极触点连接或与所述引脚框架接触形成外部电极。
3.根据权利要求2所述的功率电路模块，其特征在于：所述外电极触点包括无外引脚触点及外引脚触点中的任意一种或两种。
4.根据权利要求2所述的功率电路模块，其特征在于：所述晶体管芯片具有第一表面和第二表面，所述电极接触区分布在所述第一表面和所述第二表面上，设置于所述第一表面的所述电极接触区与所述引脚框架接触形成外部电极。
5.根据权利要求4所述的功率电路模块，其特征在于：
设置于所述第二表面上的一所述电极接触区与设置于所述第二表面的另一所述电极接触区通过一第一连接件连接；
设置于所述第二表面上的一所述电极接触区与设置于一所述外电极触点通过一第二连接件连接；
设置于所述第一表面上的一所述电极接触区与设置于所述第一表面的另一所述电极接触区通过与同一个所述引脚框架接触形成电连接；
其中，所述第一连接件包括连接片。
6.根据权利要求5所述的功率电路模块，其特征在于：所述第二连接件包括连接线或所述连接片中的一种或两种。
7.根据权利要求6所述的功率电路模块，其特征在于：设置于所述第一表面上的一所述电极接触区与设置于所述第二表面的一所述电极接触区通过一所述第一连接件和一所述引脚框架连接。
8.根据权利要求7所述的功率电路模块，其特征在于：所述电极接触区包括源极接触区、漏极接触区和栅极接触区，与所述源极接触区或所述漏极接触区连接的所述第二连接件为连接片，与所述栅极接触区连接的所述第二连接件为连接线。
9.根据权利要求8所述的功率电路模块，其特征在于：所述栅极接触区分布在所述第二表面上，所述源极接触区和所述漏极接触区中的一个所述电极接触区布置在所述第一表面，另一个所述电极接触区布置在所述第二表面。
10.根据权利要求9所述的功率电路模块，其特征在于：所述晶体管芯片为同一种芯片，且同一个所述晶体管芯片上的所述栅极接触区相较所述第二表面上的另一个电极接触区更临近外电极触点，所述第二连接件分布在所述第一连接件的外围。
11.根据权利要求6所述的功率电路模块，其特征在于：所述电极接触区包括源极接触区、漏极接触区和栅极接触区，所述栅极接触区分布在所述第一表面上，所述源极接触区和所述漏极接触区分布在所述第二表面。
12.根据权利要求6所述的功率电路模块，其特征在于：所述连接片的宽度为0.8mm～2mm，所述连接片的的厚度为0.1mm～0.2mm。
13.根据权利要求12所述的功率电路模块，其特征在于：所述连接线的直径为0.02mm～0.3mm。
14.根据权利要求6所述的功率电路模块，其特征在于：所述第一连接件的材料包含铜、铝、金、银中的任意一种或多种，所述第二连接件的材料包含铜、铝、金、银中的任意一种或多种。
15.根据权利要求1所述的功率电路模块，其特征在于：所述引脚框架包括第一引脚框架和第二引脚框架中的一种或两种；所述第一引脚框架上设置有多个所述晶体管芯片，所述第二引脚框架上设置有单个所述晶体管芯片。
16.一种电子装置，其特征在于：包括电路板及权利要求1～15任意一项所述的功率电路模块。
CN201811319726.6A 2018-11-07 2018-11-07 一种功率电路模块及电子装置 Active CN109638002B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811319726.6A CN109638002B (zh) 2018-11-07 2018-11-07 一种功率电路模块及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811319726.6A CN109638002B (zh) 2018-11-07 2018-11-07 一种功率电路模块及电子装置

Publications (2)

Publication Number Publication Date
CN109638002A true CN109638002A (zh) 2019-04-16
CN109638002B CN109638002B (zh) 2021-01-29

Family

ID=66067432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811319726.6A Active CN109638002B (zh) 2018-11-07 2018-11-07 一种功率电路模块及电子装置

Country Status (1)

Country Link
CN (1) CN109638002B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112363037A (zh) * 2019-07-25 2021-02-12 华润微电子（重庆）有限公司 场效应晶体管极限性能验证电路、系统及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681575A (zh) * 2012-09-07 2014-03-26 飞兆半导体公司 无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法
CN103824853A (zh) * 2014-02-24 2014-05-28 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
WO2017203186A1 (fr) * 2016-05-26 2017-11-30 Exagan Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681575A (zh) * 2012-09-07 2014-03-26 飞兆半导体公司 无线多芯片模块以及用于制备集成电路以供倒装芯片组装在多芯片模块中的方法
CN103824853A (zh) * 2014-02-24 2014-05-28 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
WO2017203186A1 (fr) * 2016-05-26 2017-11-30 Exagan Circuit intégré comprenant une puce formée d'un transistor à haute tension et comprenant une puce formée d'un transistor à basse tension

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112363037A (zh) * 2019-07-25 2021-02-12 华润微电子（重庆）有限公司 场效应晶体管极限性能验证电路、系统及方法
CN112363037B (zh) * 2019-07-25 2024-03-01 华润微电子（重庆）有限公司 场效应晶体管极限性能验证电路、系统及方法

Also Published As

Publication number Publication date
CN109638002B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
CN106711137B (zh) 半导体装置及采用该半导体装置的交流发电机
US10123443B2 (en) Semiconductor device
US9704831B2 (en) Power semiconductor module
CN106972762B (zh) 电源模块
CN104716128A (zh) 功率模块、电源变换器以及功率模块的制造方法
TWI512937B (zh) Flip - mounted package for integrated switching power supply and its flip - chip packaging method
JP3677519B2 (ja) 電力用半導体モジュール
JP2004311685A (ja) 電力用半導体装置
TWI455286B (zh) 功率模組及功率模組之製造方法
CN107492531A (zh) 半导体装置
TW201216382A (en) Power module
CN109638002A (zh) 一种功率电路模块及电子装置
JPH0397257A (ja) 大電力半導体装置
CN103779343A (zh) 功率半导体模块
CN104451798B (zh) 一种整流换向模块和具有输出换向功能的高频整流电源
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN204325518U (zh) 一种整流换向模块和具有输出换向功能的高频整流电源
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
US10855196B2 (en) Semiconductor device
CN209389026U (zh) 一种三相逆变igbt模块
CN203746841U (zh) 功率半导体模块
CN201904332U (zh) 一种应用于升压转换器的功率模块
CN110149057A (zh) 一种三相全桥电路及智能功率模块
CN208271878U (zh) 一种低寄生电感的双面焊接功率模块
CN218301238U (zh) 光伏功率模块及发电设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant