KR102339135B1 - 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체 - Google Patents

브리지 레그 회로 조립체 및 풀-브리지 회로 조립체 Download PDF

Info

Publication number
KR102339135B1
KR102339135B1 KR1020170052925A KR20170052925A KR102339135B1 KR 102339135 B1 KR102339135 B1 KR 102339135B1 KR 1020170052925 A KR1020170052925 A KR 1020170052925A KR 20170052925 A KR20170052925 A KR 20170052925A KR 102339135 B1 KR102339135 B1 KR 102339135B1
Authority
KR
South Korea
Prior art keywords
active switch
coupled
conductive layer
bare die
conductive region
Prior art date
Application number
KR1020170052925A
Other languages
English (en)
Other versions
KR20170125714A (ko
Inventor
타오 우
페이 리
Original Assignee
제네럴 일렉트릭 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제네럴 일렉트릭 컴퍼니 filed Critical 제네럴 일렉트릭 컴퍼니
Publication of KR20170125714A publication Critical patent/KR20170125714A/ko
Application granted granted Critical
Publication of KR102339135B1 publication Critical patent/KR102339135B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/602—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors in integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/4013—Connecting within a semiconductor or solid-state body, i.e. fly strap, bridge strap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

브리지 레그 회로 조립체는 회로 기판, 제1 능동 스위치 다이, 및 제2 능동 스위치 다이를 포함한다. 회로 기판은 제1 측면 및 제2 측면을 갖는 절연 플레이트뿐만 아니라, 절연 플레이트의 제1 및 제2 측면 상에 각각 위치한 제1 도전층 및 제2 도전층으로 이루어진다. 제2 도전층은 서로로부터 절연되어 있는 제1 도전성 영역 및 제2 도전성 영역으로 이루어진다. 제1 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제1 능동 스위치 다이의 제1 측면은 제1 도전성 영역에 대면하여 그와 결합되고, 제1 능동 스위치 다이의 제2 측면은 제2 도전성 영역과 결합된다. 제2 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제2 능동 스위치 다이의 제1 측면은 제2 도전성 영역에 대면하여 그와 결합되고, 제2 능동 스위치 다이의 제2 측면은 제1 도전층과 결합된다. 본 발명의 실시예는 또한 풀-브리지 레그 회로 조립체에 관한 것이다.

Description

브리지 레그 회로 조립체 및 풀-브리지 회로 조립체{BRIDGE LEG CIRCUIT ASSEMBLY AND FULL-BRIDGE CIRCUIT ASSEMBLY}
본 발명에 개시된 실시예는 브리지 레그 회로 조립체(bridge leg circuit assembly) 및 풀-브리지 회로 조립체(full-bridge circuit assembly)에 관한 것이다.
브리지 레그 회로는 일반적으로 스위칭 회로의 기본 유닛인 2개의 상호접속된 스위칭 디바이스로 이루어진다. 기존의 브리지 레그 회로 조립체는 일반적으로 와이어 또는 구리 버스바(busbar)를 통해 개별 디바이스(discrete device)에 의해 접속되고, 이러한 브리지 레그 회로 조립체를 사용하여 조립된 스위칭 회로는 부피가 크고 낮은 전력 밀도를 가질 뿐만 아니라, 또한 높은 기생 인덕턴스(parastic inductance)를 갖는다. 스위칭 회로는 일반적으로 높은 스위칭 주파수를 갖고, 높은 기생 인덕턴스는 상당한 스위칭 손실을 유발하여, 스위칭 회로의 열악한 효율을 유도할 것이다.
따라서, 전술된 바와 같은 문제점 중 적어도 하나를 해결하기 위해 신규한 유형의 브리지 레그 회로 조립체, 신규한 유형의 풀-브리지 회로 조립체 및 이들의 제조 방법을 제공할 필요가 있다.
브리지 레그 회로 조립체는 회로 기판, 제1 능동 스위치 다이, 및 제2 능동 스위치 다이를 포함한다. 회로 기판은 제1 측면 및 제2 측면을 갖는 절연 플레이트뿐만 아니라, 절연 플레이트의 제1 측면의 제1 도전층 상에 위치한 제1 도전층 및 절연 플레이트의 제2 측면 상에 위치한 제2 도전층으로 이루어진다. 제2 도전층은 서로로부터 절연되어 있는 제1 도전성 영역 및 제2 도전성 영역으로 이루어진다. 제1 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제1 능동 스위치 다이의 제1 측면은 제2 도전층의 제1 도전성 영역에 대면하여 제1 도전성 영역과 결합되고, 제1 능동 스위치 다이의 제2 측면은 제2 도전층의 제2 도전성 영역과 결합된다. 제2 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제2 능동 스위치 다이의 제1 측면은 제2 도전층의 제2 도전성 영역에 대면하여 제2 도전성 영역과 결합되고, 제2 능동 스위치 다이의 제2 측면은 제1 도전층과 결합된다.
풀-브리지 회로 조립체는 회로 기판, 제1 능동 스위치 다이, 제2 능동 스위치 다이, 제3 능동 스위치 다이 및 제4 능동 스위치 다이를 포함한다. 회로 기판은 제1 측면 및 제2 측면을 갖는 절연 플레이트, 절연 플레이트의 제1 측면 상에 위치한 제1 도전층 및 절연 플레이트의 제2 측면 상에 위치한 제2 도전층으로 이루어진다. 제2 도전층은 서로로부터 절연되어 있는 제1 도전성 영역, 제2 도전성 영역 및 제3 도전성 영역으로 이루어진다. 제1 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제1 능동 스위치 다이의 제1 측면은 제2 도전층의 제1 도전성 영역에 대면하여 제1 도전성 영역과 결합되고, 제1 능동 스위치 다이의 제2 측면은 제2 도전층의 제2 도전성 영역과 결합된다. 제2 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제2 능동 스위치 다이의 제1 측면은 제2 도전층의 제2 도전성 영역에 대면하여 제2 도전성 영역과 결합되고, 제2 능동 스위치 다이의 제2 측면은 제1 도전층과 결합된다. 제3 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제3 능동 스위치 다이의 제1 측면은 제2 도전층의 제1 도전성 영역에 대면하여 제1 도전성 영역과 결합되고, 제3 능동 스위치 다이의 제2 측면은 제2 도전층의 제3 도전성 영역과 결합된다. 제4 능동 스위치 다이는 회로 기판 내에 매립된 대향하는 제1 측면 및 대향하는 제2 측면으로 이루어지고, 제4 능동 스위치 다이의 제1 측면은 제2 도전층의 제3 도전성 영역에 대면하여 제3 도전성 영역과 결합되고, 제4 능동 스위치 다이의 제2 측면은 제1 도전층과 결합된다.
본 발명의 이들 및 다른 특징, 양태, 및 장점은 동일한 도면 부호가 도면 전체에 걸쳐 동일한 부분을 나타내는 데 사용되고 있는 첨부 도면을 참조하여 이하의 상세한 설명을 숙독할 때 더 용이하게 이해될 수 있을 것이다.
도 1은 본 발명의 특정 실시예에 기초하는 브리지 레그 회로 조립체의 평면도.
도 2는 도 1의 브리지 레그 회로 조립체의 라인 A-A를 따른 단면도.
도 3은 본 발명의 다른 실시예에 기초하는 브리지 레그 회로 조립체의 평면도.
도 4는 도 3의 브리지 레그 회로 조립체의 라인 B-B를 따른 단면도.
도 5는 본 발명의 특정 실시예에 기초하는 풀-브리지 회로 조립체의 평면도.
도 6은 도 5의 풀-브리지 회로 조립체의 제2 도전층의 개략도.
도 7은 본 발명의 특정 실시예에 기초하는 브리지 레그 회로 조립체의 제조 방법의 개략 흐름도.
해당 기술 분야의 숙련자가 본 발명에 의해 청구된 요지를 이해하는 것을 보조하기 위해 본 발명의 특정 실시예가 첨부 도면을 참조하여 이하에 상세히 설명될 것이다. 이들 특정 실시예의 이하의 상세한 설명에서, 본 명세서는 본 발명의 개시내용에 영향을 미치는 불필요한 상세를 회피하기 위해 임의의 공지된 기능 또는 구성은 상세히 설명하지 않는다.
달리 정의되지 않으면, 청구범위 및 명세서에 사용된 기술 및 과학 용어는 본 발명이 속하는 기술 분야의 숙련자들에 의해 일반적으로 이해되는 바와 같다. 명세서 및 청구범위에 사용되는 "제1", "제2" 및 유사한 단어는 임의의 순서, 양 또는 중요도를 나타내는 것은 아니고, 단지 상이한 구성요소를 구별하도록 의도된 것이다. "하나", "일" 및 유사한 단어는 한정이 되도록 의도된 것은 아니고, 오히려 적어도 하나의 존재를 나타낸다. "포함하는", "~으로 이루어지는" 및 유사한 단어는, "포함하는" 또는 "~으로 이루어지는" 앞에 기재된 요소 또는 물품이 "포함하는" 또는 "~으로 이루어지는" 뒤에 기재된 요소 또는 물품 및 이들의 등가물을 포함하고, 임의의 다른 요소 또는 물품을 배제하지는 않는 것을 의미한다. "연결된", "결합된" 및 유사한 단어는 물리적 또는 기계적 연결부에 한정되는 것은 아니고, 직접 또는 간접이건간에 전기적 접속부를 또한 포함할 수도 있다.
본 발명의 실시예는 브리지 레그 회로 조립체에 관한 것이다.
도 1은 본 발명의 특정 실시예에 기초하는 브리지 레그 회로 조립체(10)의 평면도이다. 도 1에서 보여지는 바와 같이, 브리지 레그 회로 조립체(10)는 회로 기판(20), 제1 능동 스위치 다이(Q1) 및 제2 능동 스위치 다이(Q2)를 포함하고, 제1 및 제2 능동 스위치 다이(Q1, Q2)는 회로 기판(20) 내에 매립된다. 여기에 언급된 능동 스위치 다이는 핀과 같은 외부 패키지 구조체를 포함하지 않고, 대향 측면들을 갖는 관형 구조체를 갖는 스위칭 칩을 칭한다. 능동 스위치 다이는 절연 게이트 쌍극 트랜지스터(insulated gate bipolar transistor: IGBT)용 다이, 또는 금속 산화물 반도체 전계 효과 트랜지스터(metal-oxide semiconductor field effect transistor: MOSFET)용 다이일 수 있다.
도 2에서 보여지는 바와 같이, 회로 기판(20)은 제1 측면 및 제2 측면으로 이루어지는 절연 플레이트(14), 제1 도전층(11) 및 제2 도전층(12)을 포함한다. 제1 도전층(11)은 절연 플레이트(14)의 제1 측면 상에 위치하고, 제2 도전층은 절연 플레이트(14)의 제2 측면 상에 위치한다. 제2 도전층(12)은 서로로부터 절연되어 있는 제1 도전성 영역(121) 및 제2 도전성 영역(122)으로 이루어진다. 도 2에 도시되어 있는 실시예에서, 제1 및 제2 도전성 영역을 격리하기 위한 간극이 제1 및 제2 도전성 영역(121, 122) 사이에 존재한다. 몇몇 실시예에서, 회로 기판은 인쇄 회로 기판이고, 제1 및 제2 도전층은 각각 절연 플레이트의 제1 및 제2 측면에 부착된다.
제1 능동 스위치 다이(Q1)는 회로 기판 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제1 능동 스위치 다이(Q1)의 제1 측면은 제2 도전층의 제1 도전성 영역(121)에 대면하여 제1 도전성 영역(121)과 결합된다. 여기서, 제1 능동 스위치 다이의 제1 측면은 직접 접촉을 통해 제1 도전성 영역(121)과 결합될 수 있고, 커넥터(도시 생략)를 통해 제1 도전성 영역(121)과 또한 결합될 수 있다.
제1 능동 스위치 다이의 제2 측면은 제2 도전성 영역(122)과 결합된다. 도 2에 도시되어 있는 바와 같이, 조립체(10)는 제1 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제2 도전성 영역(122)과 결합된 제2 단부로 이루어지는, 제2 도전성 영역(122)과 제1 능동 스위치 다이의 제2 면을 결합하기 위한 제1 커넥터(15)를 포함한다. 몇몇 실시예에서, 회로 기판(20)은 제2 도전성 영역으로 이어지는 채널(19)을 갖고, 제1 커넥터(15)의 제2 단부는 채널(19)을 통해 제2 도전성 영역(122)에 결합된다.
마찬가지로, 제2 능동 스위치 다이(Q2)는 회로 기판(20) 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제2 능동 스위치 다이의 제1 측면은 제2 도전층의 제2 도전성 영역(122)에 대면하여 제2 도전성 영역(122)과 결합된다. 여기서, 제2 능동 스위치 다이의 제1 측면은 직접 접촉을 통해 제2 도전성 영역(122)과 결합될 수 있고, 커넥터(도시 생략)를 통해 제2 도전성 영역(122)과 또한 결합될 수 있다.
제2 능동 스위치 다이의 제2 측면은 제1 도전층(11)과 결합된다. 도 2에 도시되어 있는 바와 같이, 조립체(10)는 제2 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제1 도전층과 결합된 제2 단부로 이루어지는, 제2 능동 스위치 다이의 제2 측면과 제1 도전층(11)을 결합하기 위해 사용된 제2 커넥터(16)로 또한 이루어진다.
몇몇 실시예에서, 제1 능동 스위치 다이(Q1)는 제1 드레인 단자(D1), 제1 소스 단자(S1) 및 제1 게이트 단자(G1)로 이루어진다. 여기서, 제1 드레인 단자(D1)는 제1 능동 스위치 다이(Q1)의 제1 측면 상에 위치하여, 제1 도전성 영역(121)과 결합된다. 제1 소스 단자(S1)는 제1 능동 스위치 다이(Q1)의 제2 측면 상에 위치하고, 제1 커넥터(15)를 통해 제2 도전성 영역(122)과 결합된다. 제1 게이트 단자(G1)는 제1 드레인 단자(D1)와 동일한 측면 상에, 또는 제1 소스 단자(S1)와 동일한 측면 상에 위치할 수 있고, 도 2의 실시예에서, 제1 게이트 단자(G1)는 제1 능동 스위치 다이(Q1)의 제2 측면 상에 위치하고, 제1 게이트 단자(G1)는 리드 와이어(lead wire)를 통해 드라이버 회로(도시 생략)에 접속될 수 있다.
제2 능동 스위치 다이(Q2)는 제2 드레인 단자(D2), 제2 소스 단자(S2) 및 제2 게이트 단자(G2)로 이루어진다. 여기서, 제2 드레인 단자(D2)는 제2 능동 스위치 다이의 제1 측면 상에 위치하여 제2 도전성 영역(122)과 결합되고, 제2 드레인 단자(D2)는 제1 도전성 영역(122) 및 제1 커넥터(15)를 통해 제1 소스 단자(S1)와 실질적으로 결합된다. 제2 소스 단자(S2)는 제2 능동 스위치 다이의 제2 측면 상에 위치하여, 제2 커넥터(16)를 통해 제1 도전층(11)과 결합된다. 제2 게이트 단자(G2)는 제2 드레인 단자(D2)와 동일한 측면 상에, 또는 제2 소스 단자(S2)와 동일한 측면 상에 위치할 수 있고, 도 2의 실시예에서, 제2 게이트 단자(G2)는 제2 능동 스위치 다이(Q2)의 제2 측면 상에 위치하고, 제2 게이트 단자(G2)는 리드 와이어를 통해 드라이버 회로(도시 생략)에 접속될 수 있다.
몇몇 실시예에서, 브리지 레그 회로 조립체(10)가 동작중일 때, 제1 도전층(11)은 전원의 네거티브 전극과 결합되고, 제2 도전층의 제1 도전성 영역(121)은 전원의 포지티브 전극과 결합된다. 전류는 제1 도전성 영역(121)을 통해 제1 능동 스위치 다이(Q1)의 제1 드레인 단자(D1) 내로 흐르고, 이어서 제1 소스 단자(S1)로부터 흘러나오고, 이어서 제1 커넥터(15) 및 제2 도전성 영역(122)을 통해 제2 드레인 단자(D2) 내로 흐르고, 이어서 제2 소스(S2)로부터 흘러나오고, 마지막으로 제2 커넥터(16) 및 제1 도전층(11)을 통해 전원의 네거티브 전극 내로 재차 흐른다. 다른 실시예에서, 제1 도전층(11)은 전원의 포지티브 전극과 결합될 수 있고, 제2 도전층의 제1 도전성 영역(121)은 전원의 네거티브 전극과 결합될 수 있다.
도 2를 계속 참조하면, 조립체(10)는 제1 및 제2 능동 스위치 다이를 위한 방열(heat dissipation)을 제공하기 위한 방열층(17)으로 또한 이루어진다. 방열층(17)은 회로 기판(20)의 어느 한 측면에 부착된다. 도 2에 도시되어 있는 바와 같이, 방열층(17)은 제1 금속층(171), 열전도층(172), 및 제2 금속층(173)으로 이루어지고, 제1 및 제2 금속층(171, 173)은 각각 열전도층(172)의 양 측면 상에 위치해 있다. 도 2에 도시되어 있는 실시예에서, 방열층(17)은 제2 도전층(12) 부근에서 회로 기판(20)의 일 측면 상에 위치한다. 조립체(10)는 회로 기판(20)과 함께 방열층(17)을 접합하기 위한 땜납층(18)을 또한 포함한다.
본 발명에 개시된 기술적 해결책에서, 제1 및 제2 능동 스위치 다이는 회로 기판 내에 직접 매립되고, 도전층 및 커넥터를 통해 서로 결합되어, 따라서 핀의 사용을 회피할 뿐만 아니라 반도체 칩 사이의 거리를 단축하고, 회로 내의 기생 인덕턴스를 감소시키고, 스위칭 손실을 감소시킨다. 본 발명의 개시된 실시예에서, 회로 내의 기생 인덕턴스는 3.7 nH로 감소될 수 있다. 한편으로, 제1 및 제2 능동 스위치 다이는 수평으로 배치되는 데, 이는 각각의 능동 스위치 다이의 열이 도전층을 거쳐 방열층에 직접 전도될 수 있기 때문에 방열을 위해 매우 유리하다.
도 3은 본 발명의 다른 실시예에 기초하는 브리지 레그 회로 조립체(30)의 평면도이다. 도 4는 도 3의 브리지 레그 회로 조립체(30)의 라인 B-B를 따른 단면도이다. 도 1 및 도 2의 브리지 레그 회로 조립체(10)와 유사하게, 브리지 회로 조립체(30)는 회로 기판(40), 제1 능동 스위치 다이(Q1), 제2 능동 스위치 다이(Q2), 제1 커넥터(35) 및 제2 커넥터(36)로 이루어지고, 회로 기판(40)은 절연 플레이트(34), 제1 도전층(31) 및 제2 도전층(32)으로 이루어지고, 제2 도전층(32)은 제1 도전성 영역(321) 및 제2 도전성 영역(322)으로 이루어진다. 전술된 구성요소의 구성 및 기능은 브리지 레그 회로 조립체(10)의 것들과 유사하므로, 여기서 설명하지 않을 것이다. 브리지 레그 회로 조립체(10)와는 달리, 브리지 회로 조립체(30)는 제1 및 제2 능동 스위치 다이(Q1, Q2)에 각각 병렬로 접속되어 있는 제1 다이오드 다이(D1) 및 제2 다이오드 다이(D2)로 이루어진다. 제1 및 제2 다이오드 다이의 기능은 역전류를 위한 플라이백 다이오드(flyback diode)로서 작용하는 것이다. 본 명세서에 언급된 다이오드 다이는 핀과 같은 외부 패키지 구조체를 포함하지 않고 대향 측면들을 갖는 관형 구조체를 갖는 다이오드 칩이고, 반면에 다이오드의 애노드 및 캐소드는 다이오드 다이의 양 측면에 위치한다. 본 명세서에서, 다이오드 애노드가 위치해 있는 측면은 "애노드 측면"으로서 정의되고, 반면에 다이오드 캐소드가 위치해 있는 측면은 "캐소드 측면"으로서 정의된다.
제1 다이오드 다이(K1)는 회로 기판(40) 내로 매립된 제1 캐소드 측면 및 제1 애노드 측면으로 이루어지고, 제1 캐소드 측면은 제1 도전성 영역(321)에 대면하여 제1 도전성 영역(321)과 결합되고, 제1 애노드 측면은 제2 도전성 영역(322)과 결합된다. 특히, 제1 캐소드 측면 상의 제1 캐소드(C1)는 제1 도전성 영역(321)과 결합되고, 제1 애노드 측면 상의 제1 애노드(A1)는 제2 도전성 영역(322)과 결합된다. 몇몇 실시예에서, 조립체(30)는 제1 애노드 측면과 결합된 제1 단부 및 제2 도전성 영역(322)과 결합된 제2 단부를 갖는, 제1 애노드 측면과 제2 도전성 영역(322)을 결합하기 위한 제3 커넥터(41)로 이루어진다.
몇몇 실시예에서, 회로 기판(40)은 제3 커넥터(41)의 제2 단부로 통과하게 하는 제2 도전성 영역(322)으로 이어지고, 이어서 제2 도전성 영역(322)과 결합하는 채널(49)로 이루어진다.
제2 다이오드 다이(K2)는 회로 기판(40) 내로 매립된 대향하는 제2 캐소드 측면 및 제2 애노드 측면으로 이루어지고, 제2 캐소드 측면은 제2 도전성 영역(322)에 대면하여 제2 도전성 영역과 결합되고, 제2 애노드 측면은 제1 도전층(31)과 결합된다. 특히, 제2 캐소드 측면 상의 제2 캐소드(C2)는 제2 도전성 영역(322)과 결합되고, 제2 애노드 측면 상의 제2 애노드(A2)는 제1 도전층(31)과 결합된다. 몇몇 실시예에서, 조립체(30)는 제2 애노드 측면과 결합된 제1 단부 및 제1 도전층(31)과 결합된 제2 단부를 갖는, 제2 애노드 측면과 제1 도전층(31)을 결합하기 위한 제4 커넥터(42)로 이루어진다.
본 발명의 다른 양태는 2개의 병렬 브리지를 포함하는 풀-브리지 회로 조립체에 관한 것이다.
도 5는 본 발명의 특정 실시예에 기초하는 풀-브리지 회로 조립체(50)의 평면도이다. 도 6은 도 5의 풀-브리지 회로 조립체(50)의 제2 도전층(52)의 개략도이다. 도 5 및 도 6을 참조하면, 풀-브리지 회로 조립체(50)는 회로 기판(60), 제1 능동 스위치 다이(Q1), 제2 능동 스위치 다이(Q2), 제3 능동 스위치 다이(Q3), 제4 능동 스위치 다이(Q4), 제1 커넥터(55), 제2 커넥터(56), 제3 커넥터(57) 및 제4 커넥터(58)로 이루어진다. 제1, 제2, 제3 및 제4 능동 스위치 다이는 회로 기판(60) 내에 매립된다. 회로 기판(60)은 절연 플레이트(54), 제1 도전층(51) 및 제2 도전층(52)으로 이루어진다. 제1 도전층(51)은 절연 플레이트(54)의 제1 측면 상에 위치하고, 제2 도전층(52)은 절연 플레이트(54)의 제2 측면 상에 위치한다. 제2 도전층(52)은 서로로부터 절연되어 있는 제1 도전성 영역(521), 제2 도전성 영역(522) 및 제3 도전성 영역(523)으로 이루어진다.
제1 능동 스위치 다이(Q1)는 회로 기판(60) 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제1 능동 스위치 다이의 제1 측면은 제2 도전층의 제1 도전성 영역(521)에 대면하여 제1 도전성 영역(521)과 결합되고, 제1 능동 스위치 다이의 제2 면은 제1 커넥터(55)를 통해 제2 도전성 영역(522)과 결합된다. 제1 커넥터(55)는 제1 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제2 도전성 영역(522)과 결합된 제2 단부로 이루어진다. 몇몇 실시예에서, 회로 기판(60)은 제1 커넥터(55)의 제2 단부로 통과하게 하는 제2 도전성 영역(522)으로 이어지는 채널(61)을 갖는다.
몇몇 실시예에서, 제1 능동 스위치 다이(Q1)는 제1 능동 스위치 다이의 제1 측면 상에 위치한 제1 드레인 단자(D1)뿐만 아니라 제1 능동 스위치 다이의 제2 측면 상에 위치한 제1 소스 단자(S1) 및 제1 게이트 단자(G1)로 이루어지고, 제1 드레인 단자(D1)는 제1 도전성 영역(521)과 결합되고, 제1 소스 단자(S1)는 제1 커넥터(55)를 통해 제2 도전성 영역(522)과 결합된다. 제1 게이트 단자(G1)는 드라이버 회로(도시 생략)와 결합될 수 있다.
제2 능동 스위치 다이(Q2)는 회로 기판(60) 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제2 능동 스위치 다이의 제1 면은 제2 도전층(52)의 제2 도전성 영역(522)에 대면하여 제2 도전성 영역(522)과 결합되고, 제2 능동 스위치 다이의 제2 측면은 제2 커넥터(56)를 통해 제1 도전층(51)과 결합된다. 제2 커넥터(56)는 제2 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제1 도전층(51)과 결합된 제2 단부로 이루어진다.
몇몇 실시예에서, 제2 능동 스위치 다이(Q2)는 제2 능동 스위치 다이의 제1 측면 상에 위치한 제2 드레인 단자(D2) 및 제2 능동 스위치 다이의 제2 측면 상에 위치한 제2 소스 단자(S2) 및 제2 게이트 단자(G2)로 이루어지고, 제2 드레인 단자(D2)는 제2 도전성 영역(522) 및 제1 커넥터(55)를 통해 제1 소스 단자(S1)와 결합되고, 제2 소스 단자(S2)는 제2 커넥터(56)를 통해 제1 도전층(51)과 결합된다. 제2 게이트 단자(G2)는 드라이버 회로(도시 생략)와 결합될 수 있다.
제3 능동 스위치 다이(Q3)는 회로 기판(60) 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제3 능동 스위치 다이의 제1 면은 제2 도전층(52)의 제1 도전성 영역(521)에 대면하여 제1 도전성 영역(521)과 결합되고, 제3 능동 스위치 다이의 제2 면은 제3 커넥터(57)를 통해 제3 도전성 영역(523)과 결합된다. 제3 커넥터(57)는 제3 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제3 도전성 영역(523)과 결합된 제2 단부로 이루어진다. 몇몇 실시예에서, 회로 기판(60)은 제3 커넥터(57)의 제2 단부로 통과하게 하는 제3 도전성 영역(523)으로 이어지는 채널(62)로 이루어진다.
몇몇 실시예에서, 제3 능동 스위치 다이(Q3)는 제3 능동 스위치 다이의 제1 측면 상에 위치한 제3 드레인 단자(D3)뿐만 아니라 제3 능동 스위치 다이의 제2 측면 상에 위치한 제3 소스 단자(S3) 및 제3 게이트 단자(G3)로 이루어지고, 제3 드레인 단자(D3)는 제1 도전성 영역(521)과 결합되고, 제3 소스 단자(S3)는 제3 커넥터(57)를 통해 제3 도전성 영역(523)과 결합된다. 제3 게이트 단자(G3)는 드라이버 회로(도시 생략)와 결합될 수 있다.
제4 능동 스위치 다이(Q4)는 회로 기판(60) 내에 매립된 대향하는 제1 및 제2 측면으로 이루어지고, 제4 능동 스위치 다이(Q4)의 제1 면은 제2 도전층(52)의 제3 도전성 영역(523)에 대면하여 제3 도전성 영역(523)과 결합되고, 제4 능동 스위치 다이의 제2 측면은 제4 커넥터(58)를 통해 제1 도전층(51)과 결합된다. 제4 커넥터(58)는 제4 능동 스위치 다이의 제2 측면과 결합된 제1 단부 및 제1 도전층(51)과 결합된 제2 단부로 이루어진다.
몇몇 실시예에서, 제4 능동 스위치 다이(Q4)는 제4 능동 스위치 다이의 제1 측면 상에 위치한 제4 드레인 단자(D4)뿐만 아니라 제4 능동 스위치 다이의 제2 측면 상에 위치한 제4 소스 단자(S4) 및 제4 게이트 단자(G4)로 이루어진다. 제4 드레인 단자(D4)는 제3 도전성 영역(523) 및 제3 커넥터(57)를 통해 제3 소스 단자(S3)와 결합된다. 제4 소스 단자(S4)는 제4 커넥터(58)를 통해 제1 도전층(51)과 결합된다. 제4 게이트 단자(G4)는 드라이버 회로(도시 생략)와 결합될 수 있다.
본 발명은 또한 전술된 풀-브리지 회로 조립체의 것과 유사한 방식으로 서로 병렬로 3개 이상의 브리지 레그로 이루어진 회로 조립체에 관한 것일 수 있다.
본 발명의 실시예는 또한 브리지 레그 회로 조립체의 제조 방법(70)에 관한 것이다. 도 7에 도시되어 있는 바와 같이, 방법(70)은 이하의 단계로 이루어진다.
단계 71에서, 회로 기판이 제공되고, 여기서 회로 기판은 제1 측면 및 제2 측면을 포함하는 절연 플레이트, 절연 플레이트의 제1 측면에 부착된 제1 도전층 및 절연 플레이트의 제2 측면에 부착된 제2 도전층으로 이루어진다. 제2 도전층은 서로로부터 절연되어 있는 제1 도전성 영역 및 제2 도전성 영역으로 이루어진다.
단계 72에서, 제1 측면 및 제2 측면으로 이루어지는 제1 능동 스위치 다이가 회로 기판 내에 매립되어, 제1 능동 스위치 다이의 제1 측면이 제2 도전층의 제1 도전성 영역에 대면하고 제1 도전성 영역과 결합되게 된다.
단계 73에서, 제1 측면 및 제2 측면으로 이루어지는 제2 능동 스위치 다이가 회로 기판 내에 매립되어, 제2 능동 스위치 다이의 제1 측면이 제2 도전층의 제2 도전성 영역에 대면하고 제2 도전성 영역과 결합되게 된다.
몇몇 실시예에서, 제1 및 제2 능동 스위치 다이는 제1 도전층 부근에서 회로 기판의 측면으로부터 회로 기판 내에 매립되고, 따라서 이들은 제2 도전층 상에만 위치한다. 몇몇 실시예에서, 제1 능동 스위치 다이는 제1 도전성 영역 상에 적층되고, 제1 능동 스위치 다이의 제1 측면은 제1 도전성 영역과 전기 접촉한다. 제2 능동 스위치 다이는 제2 도전성 영역 상에 적층되고, 제2 능동 스위치 다이의 제1 측면은 제2 도전성 영역과 전기 접촉한다. 다른 실시예에서, 제1 및 제2 능동 스위치 다이의 제1 측면은 또한 납땜에 의해 제1 및 제2 도전성 영역과 각각 결합될 수 있다.
단계 74에서, 제1 능동 스위치 다이의 제2 측면은 제1 커넥터에 의해 제2 도전성 영역과 결합된다.
단계 75에서, 제2 능동 스위치 다이의 제2 측면은 제2 커넥터에 의해 제1 도전층과 결합된다.
전술한 방법은 능동 스위치 다이를 회로 기판 내에 직접 매립해서, 칩 사이의 거리를 단축하고, 회로 내의 기생 인덕턴스를 3.7 nH로 감소시키고, 스위칭 손실을 상당히 감소시키는 방법을 이용한다.
전술한 방법에 유사한 방법은 도 3 및 도 4의 실시예에 도시되어 있는 바와 같은 브리지 레그 회로 조립체뿐만 아니라 도 5 및 도 6의 실시예에 도시되어 있는 바와 같은 풀-브리지 회로 조립체를 제조하는 데 사용될 수 있으며, 여기에 설명되지 않을 것이다.
본 발명이 그 특정 실시예를 참조하여 상세히 설명되었지만, 다수의 수정 및 변형이 본 발명에 이루어질 수 있다는 것이 당 기술 분야의 숙련자들에 의해 이해될 수 있을 것이다. 따라서, 첨부된 청구범위는 이들이 본 발명의 진정한 사상 및 범주 내에 있는 한, 모든 이러한 수정 및 변형을 커버하도록 의도된다.

Claims (10)

  1. 풀-브리지 회로(full-bridge circuit)의 패키징 조립체에 있어서,
    회로 기판으로서,
    제1 측면 및 제2 측면을 갖는 절연성 기판,
    상기 절연성 기판의 제1 측면 상에 있는 제1 도전층, 및
    상기 절연성 기판의 제2 측면 상에 있고, 서로로부터 절연되어 있는 제1 도전성 영역, 제2 도전성 영역 및 제3 도전성 영역을 포함하는 제2 도전층
    을 포함하는, 상기 회로 기판;
    서로 대향하는 제1 측면 및 제2 측면을 갖는 제1 능동 스위치 베어 다이로서, 상기 제1 능동 스위치 베어 다이는, 상기 제1 능동 스위치 베어 다이의 제1 측면이 상기 제2 도전층의 제1 도전성 영역에 대면하여 그와 결합되고 상기 제1 능동 스위치 베어 다이의 제2 측면은 상기 제2 도전층의 제2 도전성 영역과 결합되는 상태로, 상기 회로 기판 내에 매립되는 것인, 상기 제1 능동 스위치 베어 다이;
    서로 대향하는 제1 측면 및 제2 측면을 갖는 제2 능동 스위치 베어 다이로서, 상기 제2 능동 스위치 베어 다이는, 상기 제2 능동 스위치 베어 다이의 제1 측면이 상기 제2 도전층의 제2 도전성 영역에 대면하여 그와 결합되고 상기 제2 능동 스위치 베어 다이의 제2 측면은 상기 제1 도전층과 결합되는 상태로, 상기 회로 기판 내에 매립되는 것인, 상기 제2 능동 스위치 베어 다이;
    서로 대향하는 제1 측면 및 제2 측면을 갖는 제3 능동 스위치 베어 다이로서, 상기 제3 능동 스위치 베어 다이는, 상기 제3 능동 스위치 베어 다이의 제1 측면이 상기 제2 도전층의 제1 도전성 영역에 대면하여 그와 결합되고 상기 제3 능동 스위치 베어 다이의 제2 측면은 상기 제2 도전층의 제3 도전성 영역과 결합되는 상태로, 상기 회로 기판 내에 매립되는 것인, 상기 제3 능동 스위치 베어 다이; 및
    서로 대향하는 제1 측면 및 제2 측면을 갖는 제4 능동 스위치 베어 다이로서, 상기 제4 능동 스위치 베어 다이는, 상기 제4 능동 스위치 베어 다이의 제1 측면이 상기 제2 도전층의 제3 도전성 영역에 대면하여 그와 결합되고 상기 제4 능동 스위치 베어 다이의 제2 측면은 상기 제1 도전층과 결합되는 상태로, 상기 회로 기판 내에 매립되는 것인, 상기 제4 능동 스위치 베어 다이
    를 포함하는, 패키징 조립체.
  2. 제1항에 있어서,
    상기 제1 능동 스위치 베어 다이의 제2 측면과 결합된 제1 단부 및 상기 제2 도전성 영역과 결합된 제2 단부를 갖는 제1 커넥터;
    상기 제2 능동 스위치 베어 다이의 제2 측면과 결합된 제1 단부 및 상기 제1 도전층과 결합된 제2 단부를 갖는 제2 커넥터;
    상기 제3 능동 스위치 베어 다이의 제2 측면과 결합된 제1 단부 및 상기 제3 도전성 영역과 결합된 제2 단부를 갖는 제3 커넥터; 및
    상기 제4 능동 스위치 베어 다이의 제2 측면과 결합된 제1 단부 및 상기 제1 도전층과 결합된 제2 단부를 갖는 제4 커넥터
    를 더 포함하는, 패키징 조립체.
  3. 제2항에 있어서,
    상기 제1 능동 스위치 베어 다이는,
    상기 제1 능동 스위치 베어 다이의 제1 측면 상에 있고, 상기 제1 도전성 영역과 결합되는 제1 드레인, 및
    상기 제1 능동 스위치 베어 다이의 제2 측면 상에 있는 제1 소스
    를 포함하고,
    상기 제2 능동 스위치 베어 다이는,
    상기 제2 능동 스위치 베어 다이의 제1 측면 상에 있고, 상기 제2 도전성 영역 및 상기 제1 커넥터를 거쳐 상기 제1 소스에 결합되는 제2 드레인, 및
    상기 제2 능동 스위치 베어 다이의 제2 측면 상에 있고, 상기 제2 커넥터를 거쳐 상기 제1 도전층에 결합되는 제2 소스
    를 포함하고,
    상기 제3 능동 스위치 베어 다이는,
    상기 제3 능동 스위치 베어 다이의 제1 측면 상에 있고, 상기 제1 도전성 영역과 결합되는 제3 드레인, 및
    상기 제3 능동 스위치 베어 다이의 제2 측면 상에 있는 제3 소스
    를 포함하고,
    상기 제4 능동 스위치 베어 다이는,
    상기 제4 능동 스위치 베어 다이의 제1 측면 상에 있고, 상기 제3 도전성 영역 및 상기 제3 커넥터를 거쳐 상기 제3 소스에 결합되는 제4 드레인, 및
    상기 제4 능동 스위치 베어 다이의 제2 측면 상에 있고, 상기 제4 커넥터를 거쳐 상기 제1 도전층에 결합되는 제4 소스
    를 포함하는 것인, 패키징 조립체.
  4. 제1항에 있어서,
    상기 제1 도전층은 전원의 캐소드에 결합되고, 상기 제2 도전층의 제1 도전성 영역은 상기 전원의 애노드에 결합되는 것인, 패키징 조립체.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020170052925A 2016-05-04 2017-04-25 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체 KR102339135B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610290259.3A CN107346765B (zh) 2016-05-04 2016-05-04 桥臂电路封装组件及全桥电路封装组件
CN201610290259.3 2016-05-04

Publications (2)

Publication Number Publication Date
KR20170125714A KR20170125714A (ko) 2017-11-15
KR102339135B1 true KR102339135B1 (ko) 2021-12-16

Family

ID=58672381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170052925A KR102339135B1 (ko) 2016-05-04 2017-04-25 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체

Country Status (5)

Country Link
US (1) US10230365B2 (ko)
EP (1) EP3242323A1 (ko)
JP (1) JP7012453B2 (ko)
KR (1) KR102339135B1 (ko)
CN (1) CN107346765B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2948861B1 (fr) * 2009-08-07 2013-08-30 Chanel Parfums Beaute Dispositif de produit cosmetique presentant un orifice de distribution
CN107732875A (zh) 2016-08-12 2018-02-23 通用电气公司 固态断路器及电机驱动系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150342055A1 (en) * 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor module with low inductance load connections
US20160005684A1 (en) * 2014-07-07 2016-01-07 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844399A (en) 1996-07-26 1998-12-01 The University Of Toledo Battery charger control system
US7227337B2 (en) 2004-06-09 2007-06-05 International Components Corporation Battery charger with dual use microprocessor
JP2006140217A (ja) 2004-11-10 2006-06-01 Toyota Motor Corp 半導体モジュール
US20080251908A1 (en) * 2007-04-11 2008-10-16 Advanced Chip Engineering Technology Inc. Semiconductor device package having multi-chips with side-by-side configuration and method of the same
EP2479059A1 (en) 2011-01-19 2012-07-25 Power Research Electronics B.v. Battery charger for electric vehicles
US9444275B2 (en) 2011-08-31 2016-09-13 North Carolina State University Intelligent integrated battery module
KR101263463B1 (ko) 2011-09-02 2013-05-10 주식회사 만도 배터리 충전 장치
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
US9381826B2 (en) 2012-10-19 2016-07-05 Gogoro Inc. Battery configuration for an electric vehicle
AT514085B1 (de) * 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
US9642289B2 (en) * 2013-09-19 2017-05-02 Infineon Technologies Austria Ag Power supply and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150342055A1 (en) * 2014-05-23 2015-11-26 Infineon Technologies Ag Semiconductor module with low inductance load connections
US20160005684A1 (en) * 2014-07-07 2016-01-07 Infineon Technologies Austria Ag Electronic component and method for electrically coupling a semiconductor die to a contact pad

Also Published As

Publication number Publication date
EP3242323A1 (en) 2017-11-08
JP2018041949A (ja) 2018-03-15
US20170324406A1 (en) 2017-11-09
CN107346765B (zh) 2019-11-26
KR20170125714A (ko) 2017-11-15
JP7012453B2 (ja) 2022-01-28
CN107346765A (zh) 2017-11-14
US10230365B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
US10070528B2 (en) Semiconductor device wiring pattern and connections
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
EP3107120B1 (en) Power semiconductor module
CN105981274B (zh) 电力用半导体模块
TWI459536B (zh) 多晶片封裝
EP3104412B1 (en) Power semiconductor module
US20140063744A1 (en) Vertically Stacked Power FETS and Synchronous Buck Converter Having Low On-Resistance
US20120200281A1 (en) Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
US9973104B2 (en) Power module
US20150206864A1 (en) Semiconductor Device
US11158609B2 (en) Three-dimensional integrated package device for high-voltage silicon carbide power module
CN111554645B (zh) 集成叠层母排的双面水冷SiC半桥模块封装结构
TW202110289A (zh) 功率模組
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
US9590622B1 (en) Semiconductor module
KR102339135B1 (ko) 브리지 레그 회로 조립체 및 풀-브리지 회로 조립체
CN116913910A (zh) 叠层布线的功率模块封装结构
TWI446462B (zh) 功率模組
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN113035787B (zh) 一种逆导型功率半导体模块封装结构及其封装方法
CN107768340A (zh) 一种功率模块陶瓷衬板
WO2024109434A1 (zh) 一种GaN器件封装结构及其封装方法
JP2001085612A (ja) 相補型ｉｇｂｔの実装構造
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
CN114078831A (zh) Mos型功率器件

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right