JPH0397257A - 大電力半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、Ｉ　Ｇ　Ｂ　Ｔ　（　Ｉｎｓｕｌａｔｅｄ　
Ｇａｔｅ　Ｂｉｐｏ−ｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）
　、Ｍ　Ｏ　Ｓ　Ｆ　Ｅ　Ｔなどの大電力高速スイッチ
ング半導体装置の端子配列に関するものであり、特に大
電力容量のモジュール型半導体装置に使用されるもので
ある． 〈従来技術》 最近、第７図に示すような、ブリッジ形のチョッパ回路
やインバータ回路が多く採用されている。

そのうえ、上記回路のＱ，〜Ｑ４として使用される半導
体装置は、より高速なスイッチング性能を有するととも
に大電力のスイッチが可能になってきた．　第８図（ａ
），（ｂ）は、これら高速大電力スイッチング素子の代
表例であるＩＧＢＴのモジュール外形図であり、第８図
（Ｃ　）はその等価回路である．　第８図（ａ），（ｂ
）モジュールにおいて、主電流端子であるコレクタＣと
エミッタＥ、それに駆動信号の入力端子であるゲートＧ
とエミヅタＥ５が、第８図（Ｃ　）の従来バイボーラト
ランジスタでの主電流端子であるコレクタＣとエミッタ
Ｅ．信号入力端子であるベースＢとエミッタＥ５に対応
して用いられている．　当該モジュール外囲器内には複
数個、−ｉ的には４個のＩＧＢＴチップが並列動作する
ように組み込まれており、もって大電流の半導体スイッ
チングモジュールが実現されている． さらに大容量のインバータ等の回路では、第７図のＱ，
〜Ｑ４それぞれを、前記第８図に示したモジュール複数
個を並列に接続することによって、横或する場合が少な
くない．　この場合に複数モジュールを接続するのでな
く、第８図のモジュール数個分を１つのモジュール外囲
器内に封止した超大型の半導体装置を供給することも考
えられるが、下記理由で好ましくない。

第一に、モジュール半導体装置の汎用性が低下すること
である．　第二にモジュール半導体装置内でのＩＧＢＴ
チップの並列数が増え過ぎ半導体装置の生産性が低下す
ること、第三には単一のモジュールが扱うｔ流値の増大
に伴ない、モジュール半導体装置内部での配線に対する
制約が増加することである．　従って、第８図に示した
４個のＩＧＢＴチップを接続した程度のモジュール半導
体装置を並列使用して大容量用途に用いることか、経済
的な手法である． 第９図（ａ　）は、大容量化の目的で、第８図の従来型
の半導体装置を並列に接続したハーフブリッジ梢成（第
７図のＱ１とＱ２の端子接続を示した平面図）、第９図
（ｂ　）はその正面図である。

モジュール３１と３２が並列に接続されてＱ２を楕或し
、またそれらと同等の特性をもつモジュール３３と３４
が並列に接続されてＱ，をｔＩ４戒する．従って、バス
パー３５でモジュール３１と３２のエミッタ主電流端子
間を接続し、バスパー３７でモジュール３３と３４のコ
レクタ主電流端子間を接続する．　さらにバスパー３６
でモジュール３１と３２のコレクタ主電流端子間の接続
、モジュール３３と３４のエミッタ主電流端子間の接続
及び３１．３２と３３．３４の両者間の接続をする形態
となる。　しかし、バスパー３６には、モジュール３３
．３４の信号入力端子Ｅ５及びＧの上に開孔部３６ａ，
３６ｂを設けて、信号端子への配線接続を可能にする必
要がある． さて、第８図のような従来型のモジュール半導体装置を
用い、第９図のような従来型のバスバー配線を行った場
合に下記のような問題が生じてきた． すなわち、モジュール半導体装置が大電流容１をもち、
かつ高速スイッチング化されるにつれ、転流回路のイン
ダクタンス分が無視できなくなり、サージ電圧が高くな
り、素子耐圧のディレーテイングを大きくとる必要が生
じてきたのである．第７図を参照して、転流動作とサー
ジ発生のメカニズムについて説明する．　第７図の回路
は、直流電源■からのＰ母線とＮ母線との間に、ＩＧＢ
ＴＱ，．Ｑ２を直列に接続し、また同様にＩＧＢ　Ｔ　
Ｑ　ｘ　．　Ｑ−を直列に接続して、それぞれの中点の
間にリアクトル２．抵抗３の負荷に接続した、いわゆる
ブリッジ回路である． ＩＧＢＴＱ，とＩＧＢＴＱ．がオン状態にあり、ｔ流が
実線矢印の回路に流れているものとする。

次に、ｒａＢＴＱ＋　をオフさせると、負荷電流は破線
矢印の回路に転流する．　この時回路のインダクタンス
Ｌと電流の変化率ｄｉ／ｄｔによって、一Ｌ（ｄｉ／ｄ
ｔ）なる逆起電力分がサージ電圧として発生し、ターン
オフするＩＧＢＴＱ，に印加される． この場合のインダクタンスしは、ａ−＋ｂのＰｆ＆線イ
ンダクタンス分、ｈ→ｉのＮ母線インダクタンス分、ｌ
）　−＋　（　，　ｄ　−＋　６の配線インダクタンス
分、６　−＊　ｆ　，　ｇ−＋ｈの配線インダクタンス
分が関係する． 例えば、インダクタンスＬが０．２μＨであり、ＩＧＢ
Ｔが４０Ｏ　Ａの電流を０．３μｓの時間でターンオフ
すると Ｖ＝　Ｌ　＜ｄｉ／ｄｔ）　＝０．２　ｘ１ｏ−’　ｘ
４００÷（０．３ｘ　１０−’　）二２７０■ のサージ電圧が発生することになる．　第７図の回路で
５００■のＩＧＢＴの素子を使用するには、電源１の電
圧を２３０Ｖ以下で使用する必要がありＩＧＢＴの利用
率が悪化する。

第８図の従来型のモジュール半導体装置を用いた場合に
おいても、配線インダクタンス分を出来るだけ減少させ
るためＱ，を楕戒するモジュールのコレクタＣとＱ２を
構成ずるモジュールのエミッタＥ間を銅板で接続し、Ｇ
，ＥＳ端子の部分のみ打ち抜いて使用してはいたが、配
線が長くまた表面積が狭く、やはり転流インダクタンス
が増加してしまう．　従ってモジュール半導体装置が高
速化するに伴って、さらに転流インダクタンスの減少が
求められている． （発明が解決しようとする課題） 本発明の目的は、転流インダクタンスを極小とすべく、
転流回路の配線長を短く、表面積を広く、しから転流ｔ
流により発生する磁束が打消せるようなブリッジ接続構
戒を可能にするモジュール型半導体装置を提供すること
にある． ［発明の構成］ （課題を解決するための手殴） 第一の本発明は、請求項１記載のとおりであるが、要す
れば、コレクタ主電流端子、エミッタ主電流端子の配列
の一方の側に信号入力端子を備えるモジュール半導体装
置と、上記配列の他方の側に信号入力端子を備えるモジ
ュール半導体装置とにより構成されるモジュール半導体
装置対であって、２種類のコンブリメンタリモジュール
半導体装置はたがいに同等の電気的特性を有するもので
ある． 第二の本発明は、請求項２のとおり、コレクタ主電流端
子、エミッタ主電流端子の配列の両側に２組の全く等価
な信号入力端子を備えるモジュール半導体装置であって
、１種類のモジュール半導体装置によって第一発明と同
様な半導体装置対を構成できるものである． 以下、実施例によって本発明を具体的に説明する． （実施例） 第一発明の実施例として、第一実施例を挙げる．第一発
明は、等価な電気的特性を有するモジュール半導体装置
の１対によって構成されるが、第２図は個々のモジュー
ル半導体装置の内部梢成を示した斜視図である．　第２
図において、放熱用基板４１の上に絶縁基板４２が半田
付けされている．　本例では全く同一の２枚の絶縁基板
を用い、それぞれの絶縁基板４２上には金属板４３が接
着されるとともに、各金属板４３上にはそれぞれ２個の
半導体チップ４６が搭載されている．　半導体チップ４
６の電極、本例ではヱミッタ、ゲートが絶縁基板４２上
に接着された中継金属板４４．４５にそれぞれ金属細線
４７によって接続されるやしかる後に、それぞれ２つあ
る中継金属板４４と４３に対し一対の外部端子金属リー
ドを半田付け接続して、それぞれエミッタ、コレクタの
主電流外部端子を形成し、それぞれ２つある中継金属板
４４．４５に接続させて、それぞれエミヅタ、ゲートの
信号入力外部端子を形或する。

このエミッタ、コレクタの主電流外部端子を形成するに
あたり、外部端子金属リードを２種類用意し、半導体装
置外に導出されるコレクタ、エミッタの主電流端子の配
列がたがいに逆となる２種類とした点に特徴がある．　
なお、中継金属板に外部端子を接続せずに中継金属板そ
のものを外部端子リードとして導出してもよい． このように放熱用基板４１上に組み立てられた半導体チ
ップの組のＩＮ類は、第３図のような外部端子配置のモ
ジュール半導体装置６１に構成され、他の種類のものは
第４図のような外部端子配置のモジュール半導体装置６
２に構成される．すなわち、第３図（ａ）（平面図）、
第３図（ｂ）（正面図）のモジュール半導体装置６１に
おいては、従来の第８図に示した外部端子の配列と同一
であるが、第４図（ａ＞，（ｂ）のモジュール半導体装
置６２は、６１とコンブリメンタリーな端子配列、すな
わち主電流外部端子であるコレクタＣとエミッタＥの順
番が信号入力端子ＥＳ．Ｇに対して逆になっている．　
なお、第３図および第４図において、４８は金属放熱基
板４１に接着した樹脂ケーシングで、ケーシング４８内
部は樹脂封止されている， この第一実施例の半導体装置対６１．６２は、例えば、
第１図に示す第一実装例のようなハーフブリッジ回路を
楕戒することができる．　第１図の実装例では、モジュ
ール半導体装置対６１（６１ａ）と６２　＜６２８　）
を、６１のコレクタ端子Ｃと６２のエミッタ端子Ｅ間を
導体６４で接続して出力電極を引き出す．　直流電源の
正（Ｐ）電極は導体６５に接続され、負（Ｎ）電極は導
体６３に接続される．　それぞれの導体６５．６３は導
体６４と極力平行にかつ近接して配置され、それぞれモ
ジュール半導体装置６２のコレクタ端子Ｃ、６１のエミ
ッタ端子Ｅに接続される．以上第一実總例に示した第一
発明の半導体装置対は、半導体装置対を構成する一方の
半導体装置が、電流入力端子（上記実施例でコレクタ端
子Ｃに相当）に対し、電流出力端子（上記実施例でエミ
ッタ端子Ｅに相当）と反対の■に信号入力端子（上記実
施例でＥｓ，Ｇに相当）が配置され、他方の半導体装置
は、電流出力端子に対し電流入力端子と反対の開に信号
入力端子が配置されていることを特徴とするから、下記
の作用・効果を有する． ■　中継金属板に接続する外部端子金属リードを２種類
用意するだけで他の部材を全く共通に用いて容易に半導
体装置対を形成することができる．また一対の半導体装
置の電気的特性は両者間で変らない． ■　ブリッジ接続の場合の素子間接続距離を極小にでき
、かつ信号入力端子がバスバー《導体６３，６４．６５
）の外側に配置できるので、第９図のようにバスバーに
開孔部３６ａ，３６ｂを空ける必要がなく、広い面積と
することができる．■　ブリッジのＰ側！極とＮ側電極
に通じるバスパー６３と６５とを、第一実装例のように
、素子間接続電極となるバスパー６４と平行して立上げ
ることが可能になり、それによりそれぞれのバスバーか
ら通電時に発生する磁束を打消すことが可能となる．　
これによって転流インダクタンスは極小にすることがで
きる． ■につき第７図を参照して詳細に説明すると、ＩＧＢＴ
Ｑ，とＱ４がオンし電流が実線矢印に流れている状態か
らＩＧＢＴＱ，がオフし電流が破線矢印に転流ずる場合
、ａ，ｂ間とｈ．ｉ間の導体バスを密着して配線すれば
、この間の磁束は打消されているのでインダクタンスは
極小になる．一方、ＩＧＢＴＱ，のｂ−ｃ間とｄ−ｅ間
を密着し、第１図のように電流方向が逆になるように配
線することにより、この間のインダクタンスも極小にな
る．　またＩＧＢＴＱ２のｅ−ｆ間とｇ一ｈ間を密着し
て磁束を打消すようにすればこの間のインダクタンスも
極小になる． かくして本発明の半導体装置対を用いることによって第
７図のごときブリッジ回路は、たとえＱ，〜Ｑ４がそれ
ぞれ複数個のモジュール半導体装置によって並列に接続
される場合においても、その並列数にかかわらず第１図
のごときバスバー配線が可能になり、転流回路のインダ
クタンスを極小にすることができ、結果として、ＩＧＢ
Ｔをオン・オフした場合に生じる転流時におけるサージ
電圧は非常に小さくできるのである。

第５図に示す第二実施例は、第３図および第４図の２種
類のコンブリメンタリな半導体装置対を、１種類の半導
体装置で達成する新規な外囲器形状を有するものであっ
て、第二発明の実施例である．そして第６図に、第二実
施例の半導体装置を対にしたハーフブリッジ回路の第二
実装例を示す。

第５図（ａ），（ｂ）において、主電流端子であるコレ
クタＣ、エミッタＥの両開に、信号入力端子Ｅｓ，Ｇが
２組配置されており、各組のＥＳもしくはＧどうしはモ
ジュール内部で接続されている．　従って、いずれか一
方の組の信号入力端子だけを用いて信号入力を行うこと
ができる。

また信号入力端子Ｅ５　，Ｇが位置する平面は主電流端
子Ｅ，Ｃの位置する平面より低くなっている．すなわち
、第５図の半導体装置を２個７１，７２を対として、第
６図の実装例のようにバスバー配線７３，７４．７５を
する，　　７１．７２のそれぞれのＥ５，Ｇを信号入力
端子とし、ＥＳＧ′を使用しないから、第一実施例の第
１図の場合と全く同様に転流回路のインダクタンスを極
小にすることが可能である． 第６図第二実装例の場合、導体バス７４は第１図第一実
装例の場合の専体バス６４よりやや長くなるものの、導
体バス７３．７５と平行しかつ密着させて配置できるの
でインダクタンスの増加は無視できる程である． また第５図の半導体装置では、使用しない信号入力端子
Ｅ５”　，Ｇ’が主電流端子Ｅ，Ｃよりも低い平面に形
成されているので、第６図のように導体バス７４で半導
体装置７１のＣ端子と半導体装置７２のＥ端子間を直線
的に接続しても、使用しない信号入力端子Ｇ”　，　Ｅ
Ｓ　′の存在は何ら障害にならない． これまで実施例では、信号端子Ｅ５，Ｇはスクリュータ
ーミナルの例で述べたがファストン型等の端子形状でも
かまわない．　モジュール型半導体装置としてＩＧＢＴ
を例として述べたが、一般のＭＯＳＦＥＴ、バイボーラ
トランジスタ等にも適用できる．　ただし、大電流容量
でかつ高速スイッチング性能を有するＩＧＢＴ素子にお
いて本発明の効果が最も著しいのは言うまでもない。

【図面の簡単な説明】

第１図（ａ　）は第一実施例の半導体装置対とその第一
実装例を示す正面図、第１図（ｂ　）は第１図（ａ　）
実装装置の平面図、第２図は本発明の半導体装置の内部
構成を説明する斜視図、第３図（ａ　）および（ｂ　）
は第一実旅例の一方の半導体装置の外形を示すそれぞれ
平面図と正面図、第４図（ａ　）および（ｂ）は第一実
施例の他方の半導体装置の外形を示すそれぞれ平面図と
正面図、第５図（ａ　）および（ｂ　）は第二実施例の
外形を示すそれぞれ平面図と正面図、第６図は対にした
第二実施例半導体装置とその第二実装例を示す正面図、
第７図は本発明が関連する応用回路の回路図、第８図（
ａ　）および＜ｂ　＞は従来の半導体装置にかかる外形
を示すそれぞれ平面図と正面図、第８図（Ｃ　）は本発
明の半導体装置が関連する等価回路図、第９図（ａ）は
実装された従来の半導体装置を示す平面図、第９図（ｂ
　）は第９図（ａ　）実装装置の正面図である． １・・・直流電源、　２・・・リアクトル、　３・・・
抵抗、４１・・・放熱金属板、　４２・・・絶縁基板、
　４３，４４．４５・・・金属板、　４６・・・半導体
片、　４８・・・樹脂ケーシング、　６１　（６１ａ　
）．６２　（６２ａ）・・・半導体装置対〈第一発明〉
、　６３，６４，６５，７３，７４．７５・・・導体、
　７１．７２・・・半導体装置（第二発明）、　Ｃ・・
・コレクタ端子、　Ｅ・・・エミッタ端子、　Ｅ５，　
Ｃｒ・・・信号入力端子． 第１図（ａ） ６３ ６４ ６５ 第１図（ｂ） 第２図 第 ３ 図（ａ） 第 ４ 図（ａ） 第 ５ 図Ｃａ） 第 ５ 図（ｂ） 第 ８ 図（ａ） 第 ８ 図（ｂ） 第 ８ 図（Ｃ） 第 ６ 図 第 ７ 図 第 ９ 図（ｂ）

Claims (1)

1. 【特許請求の範囲】 １互いに実質的に等価な電気的特性を有する一対の半導
   体片の組を、それぞれ実質的に同型の樹脂ケーシング内
   に封止するとともに、それぞれケーシングの上面におい
   て封止樹脂外へ導出された、電流入力端子、電流出力端
   子及び信号入力端子を有する一対の半導体装置からなる
   半導体装置対において、該半導体装置対を構成する一方
   の半導体装置は、電流入力端子に対し、電流出力端子と
   反対の側に信号入力端子が配置され、他方の半導体装置
   は、電流出力端子に対し電流入力端子と反対の側に信号
   入力端子が配置されていることを特徴とする半導体装置
   対。 ２少なくとも１つの半導体片を樹脂ケーシング内に封止
   するとともに、ケーシングの上面において封止樹脂外へ
   導出された、電流入力端子、電流出力端子及び信号入力
   端子を有する半導体装置において、該電流入力端子と該
   電流出力端子とを挾んで対向する位置であって、該電流
   入力端子と該電流出力端子が位置する平面よりも低い平
   面に、互いにケーシング内部で接続された等価な２組の
   信号入力端子が配置されていることを特徴とする半導体
   装置。