JP2016072257A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016072257A JP2016072257A JP2014196370A JP2014196370A JP2016072257A JP 2016072257 A JP2016072257 A JP 2016072257A JP 2014196370 A JP2014196370 A JP 2014196370A JP 2014196370 A JP2014196370 A JP 2014196370A JP 2016072257 A JP2016072257 A JP 2016072257A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- heat sink
- circuit unit
- circuit
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 167
- 239000011347 resin Substances 0.000 claims abstract description 38
- 229920005989 resin Polymers 0.000 claims abstract description 38
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000012634 fragment Substances 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 19
- 230000015556 catabolic process Effects 0.000 description 7
- 238000007789 sealing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
実施の形態1における半導体装置について説明する。図1は、実施の形態1の半導体装置において樹脂を封止していない状態を示す平面図である。図2は、実施の形態1の半導体装置において樹脂を封止している状態を示す平面図である。なお、図1、2において、同一符号は同一又は相当部分を示す。以下の図面においても同様である。第1回路部51及び第2回路部52は、ヒートシンク80に接続されていることを特徴とする。半導体装置100は、第1回路部51、第2回路部52、及びヒートシンク80を樹脂81により封止されることで構成される。なお、ここでの封止とは、第1回路部51、第2回路部52、及びヒートシンク80の全てを樹脂81で覆うことに限らず、それぞれの一部を封止することも含む。ヒートシンク80は、半導体素子で発生した熱を放熱する。また、ヒートシンク80は、電流経路でもあり、導電性をもつCu、Alなどを材料とする。
実施の形態2の半導体装置について説明する。図6は、実施の形態2の半導体装置において樹脂を封止していない状態を示す平面図である。図7は、実施の形態2の半導体装置において樹脂を封止している状態を示す平面図である。この実施の形態2の半導体装置は実施の形態1の半導体装置が、第1回路部51と第2回路部52により構成されるのに対して、第1回路部から第3回路部まで設けられており、第1回路部51、第2回路部52、及び第3回路部53は、ヒートシンク80に接続されていることを特徴とする点で実施の形態1と異なる。第1回路部51、第2回路部52、及び第3回路部53は、実施の形態1と同様であるため、説明を省略する。
実施の形態3の半導体装置について説明する。図8は、実施の形態3の半導体装置において樹脂を封止していない状態を示す平面図である。図9は、実施の形態3の半導体装置において樹脂を封止している状態を示す平面図である。この実施の形態3の半導体装置は実施の形態2の半導体装置で、第2主端子2、第4主端子12、及び第6主端子22が別々に設けられているのに対して、第2主端子2、第4主端子12、及び第6主端子22が一体となった主端子40が設けられている点で、実施の形態2の半導体装置と異なる。第1回路部51、第2回路部52、及び第3回路部53は、実施の形態2と同様であるため、説明を省略する。
実施の形態4の半導体装置について説明する。図11は、実施の形態4の半導体装置において樹脂を封止していない状態を示す平面図である。図12は、実施の形態4の半導体装置において樹脂を封止している状態を示す平面図である。この実施の形態4の半導体装置は、実施の形態3の半導体装置において、第1回路部、第2回路部、及び第3回路部が並列に接続されるのに対して、第1回路部51と第2回路部52が直列に接続されてハーフブリッジ回路を形成し、第3回路部53と第4回路部54が直列に接続されてハーフブリッジ回路を形成し、ハーフブリッジ回路のハイサイド側である第2回路部52と第3回路部53が並列に接続されている点で、実施の形態3の半導体装置と異なる。
Claims (6)
- ヒートシンクと、
前記ヒートシンクと、前記ヒートシンクに設けられた半導体素子を含む第1回路部とを有する第1半導体装置と、
前記ヒートシンクと、前記ヒートシンクに設けられた半導体素子を含む第2回路部とを有する第2半導体装置と、
前記第1回路部、前記第2回路部、及び前記ヒートシンクを覆い、前記第1半導体装置と前記第2半導体装置と、に分割するための起点となる分割窪みを有する樹脂と、
を備えたことを特徴とする半導体装置。 - 前記ヒートシンクの前記分割窪みに対応する位置は、前記分割窪みにより前記ヒートシンクの表面が露出されることを特徴とする請求項1に記載の半導体装置。
- 前記ヒートシンクの前記分割窪みに対応する位置には、溝が設けられていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記ヒートシンクの前記分割窪みに対応する位置には、複数の穴が開いていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1回路部及び前記第2回路部は、前記第1回路部及び前記第2回路部で共用される端子を有し、前記第1回路部及び前記第2回路部が並列回路を構成することを特徴とする請求項1から4のいずれか1項に記載の半導体装置。
- 第1のヒートシンクと、
第2のヒートシンクと、
第3のヒートシンクと、
前記第1のヒートシンクと、前記第1のヒートシンクに設けられた半導体素子を含む第1回路部とを有する第1半導体装置と、
前記第1のヒートシンクと、前記第1のヒートシンクに設けられた半導体素子を含む第2回路部とを有する第2半導体装置と、
前記第2のヒートシンクと、前記第2のヒートシンクに設けられた半導体素子を含む第3回路部とを有する第3半導体装置と、
前記第3のヒートシンクと、前記第3のヒートシンクに設けられた半導体素子を含む第4回路部とを有する第4半導体装置と、
前記第1回路部、前記第2回路部、前記第3回路部、及び前記第4回路部で共用され、前記第1回路部と前記第2回路部とを並列に接続し、前記第1回路部と前記第3回路部とを直列に接続し、前記第2回路部と前記第4回路部とを直列に接続する端子と、
前記第1回路部、前記第2回路部、前記第3回路部、前記第4回路部、前記第1のヒートシンク、前記第2のヒートシンク、及び前記第3のヒートシンクを覆い、前記第1半導体装置と前記第2半導体装置に分割するための起点となる第1分割窪み、前記第1半導体装置と前記第3半導体装置に分割するための起点となる第2分割窪み、及び前記第2半導体装置と前記第4半導体装置に分割するための起点となる第3分割窪みを有する樹脂と、
を備えたことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196370A JP6269417B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014196370A JP6269417B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016072257A true JP2016072257A (ja) | 2016-05-09 |
JP6269417B2 JP6269417B2 (ja) | 2018-01-31 |
Family
ID=55867207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014196370A Active JP6269417B2 (ja) | 2014-09-26 | 2014-09-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6269417B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707632A (zh) * | 2021-08-30 | 2021-11-26 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种三端整流电路模块及其制造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
JP2001298144A (ja) * | 2000-04-13 | 2001-10-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2003133262A (ja) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2005333044A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006100298A (ja) * | 2004-09-28 | 2006-04-13 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ集合体 |
JP2009239249A (ja) * | 2008-03-07 | 2009-10-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2011258733A (ja) * | 2010-06-09 | 2011-12-22 | Casio Comput Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2013225595A (ja) * | 2012-04-20 | 2013-10-31 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体パッケージ並びにそれらの製造方法 |
JP2014033060A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
-
2014
- 2014-09-26 JP JP2014196370A patent/JP6269417B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
JP2001298144A (ja) * | 2000-04-13 | 2001-10-26 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2003133262A (ja) * | 2001-10-26 | 2003-05-09 | Matsushita Electric Ind Co Ltd | 半導体パッケージの製造方法 |
JP2005333044A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2006100298A (ja) * | 2004-09-28 | 2006-04-13 | Sumitomo Metal Electronics Devices Inc | 半導体素子収納用パッケージ集合体 |
JP2009239249A (ja) * | 2008-03-07 | 2009-10-15 | Denso Corp | 半導体装置およびその製造方法 |
JP2011258733A (ja) * | 2010-06-09 | 2011-12-22 | Casio Comput Co Ltd | 半導体装置及び半導体装置の製造方法 |
JP2013225595A (ja) * | 2012-04-20 | 2013-10-31 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体パッケージ並びにそれらの製造方法 |
JP2014033060A (ja) * | 2012-08-03 | 2014-02-20 | Mitsubishi Electric Corp | 電力用半導体装置モジュール |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113707632A (zh) * | 2021-08-30 | 2021-11-26 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种三端整流电路模块及其制造方法 |
CN113707632B (zh) * | 2021-08-30 | 2024-06-07 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种三端整流电路模块及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6269417B2 (ja) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6650061B2 (ja) | スイッチングデバイス | |
CN106252320B (zh) | 半导体装置 | |
US9899328B2 (en) | Power semiconductor module | |
US8633550B2 (en) | Semiconductor device | |
US9202765B2 (en) | Semiconductor device | |
JP6439389B2 (ja) | 半導体装置 | |
US10468387B2 (en) | Semiconductor device having plate-shaped metal terminals facing one another | |
US11605613B2 (en) | Semiconductor device | |
JP5605095B2 (ja) | 半導体装置 | |
US20140054751A1 (en) | Semiconductor device | |
CN104821302A (zh) | 半导体装置 | |
US10886202B2 (en) | Semiconductor device | |
JPWO2018159018A1 (ja) | 半導体装置 | |
KR101766082B1 (ko) | 파워모듈 | |
JP6269417B2 (ja) | 半導体装置 | |
US20160172335A1 (en) | Semiconductor device | |
WO2022075003A1 (ja) | 半導体装置 | |
JP6064682B2 (ja) | 半導体装置 | |
JP6316221B2 (ja) | 半導体装置 | |
JP6642719B2 (ja) | 半導体装置 | |
JP5741526B2 (ja) | 半導体装置及びその製造方法 | |
CN110299340B (zh) | 半导体装置 | |
JP7272113B2 (ja) | 半導体装置 | |
US20140306331A1 (en) | Chip and chip arrangement | |
KR20170014635A (ko) | 반도체 패키지 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171218 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6269417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |