KR101443987B1 - 반도체 모듈 패키지 - Google Patents

반도체 모듈 패키지 Download PDF

Info

Publication number
KR101443987B1
KR101443987B1 KR1020120158667A KR20120158667A KR101443987B1 KR 101443987 B1 KR101443987 B1 KR 101443987B1 KR 1020120158667 A KR1020120158667 A KR 1020120158667A KR 20120158667 A KR20120158667 A KR 20120158667A KR 101443987 B1 KR101443987 B1 KR 101443987B1
Authority
KR
South Korea
Prior art keywords
stage
module
phase
terminal
output terminal
Prior art date
Application number
KR1020120158667A
Other languages
English (en)
Other versions
KR20140087888A (ko
Inventor
김태현
서범석
조준형
양시중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120158667A priority Critical patent/KR101443987B1/ko
Priority to US14/043,549 priority patent/US9123688B2/en
Priority to CN201310545399.7A priority patent/CN103915424A/zh
Publication of KR20140087888A publication Critical patent/KR20140087888A/ko
Application granted granted Critical
Publication of KR101443987B1 publication Critical patent/KR101443987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4056—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to additional heatsink
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 실시 예에 따른 반도체 모듈 패키지는 제1 방열 기판 및 하나 이상의 제1 반도체 소자를 포함하며, 일단에 제1 N단 및 제1 P단이 형성된 제1 모듈 및 제2 방열 기판 및 하나 이상의 제2 반도체 소자를 포함하고, 일단에 제2 N단 및 제2 P단이 형성되며, 제1 모듈과 대향되도록 배치된 제2 모듈을 포함하되, 제1 모듈과 제2 모듈이 전기적으로 연결되어 형성된 제1 출력단을 포함할 수 있다.

Description

반도체 모듈 패키지{SEMICONDUCTOR MODULE PACKAGE}
본 발명은 반도체 모듈 패키지에 관한 것이다.
반도체 모듈 패키지는 여러 개의 반도체 소자를 하나의 패키지로 패키징(Packaging)한 것이다. 여기서, 반도체 소자는 실리콘 제어 정류기(SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터 등이 될 수 있다. 이와 같은 반도체 모듈 패키지는 한 패키지에 반도체 소자가 하나 이상 실장될 수 있다.(미국 공개특허 제20110233608호) 경우에 따라서 서로 다른 종류의 반도체 소자가 한 패키지에 실장될 수 있다. 이와 같은 반도체 패키지는 종래에는 1상의 출력단을 형성하기 위해서 1개의 입력단, 1개의 N단 및 1개의 출력단을 필요로 한다. 그러나 이와 같은 종래의 반도체 패키지는 1개의 DBC 기판에 여러 개의 반도체 소자를 동시에 실장 함으로써, 한 소자에서 불량이 발생하면, 반도체 패키지 자체를 바꿔야 한다. 또한, 종래의 반도체 패키지는 한상의 모듈 기판에 총 3개의 패턴을 필요로 하며, 이는 모듈 크기 증가의 원인이 된다.
본 발명의 일 측면에 따르면, 공정 시간 및 비용을 감소할 수 있는 반도체 모듈 패키지를 제공하는 데 있다.
본 발명의 다른 측면에 따르면, 크기를 감소할 수 있는 반도체 모듈 패키지를 제공하는 데 있다.
본 발명의 또 다른 측면에 따르면, 불량 발생에 따른 비용을 감소할 수 있는 반도체 모듈 패키지를 제공하는 데 있다.
본 발명의 실시 예에 따르면, 제1 방열 기판 및 하나 이상의 제1 반도체 소자를 포함하며, 일단에 제1 N단 및 제1 P단이 형성된 제1 모듈 및 제2 방열 기판 및 하나 이상의 제2 반도체 소자를 포함하고, 일단에 제2 N단 및 제2 P단이 형성되며, 상기 제1 모듈과 대향되도록 배치된 제2 모듈을 포함하되, 상기 제1 모듈과 상기 제2 모듈이 전기적으로 연결되어 형성된 제1 출력단을 포함하는 반도체 모듈 패키지가 제공된다.
상기 제1 출력단은 상기 제1 P단과 제2 N단이 전기적으로 연결되어 형성될 수 있다.
상기 제1 출력단은 W상, V상 및 U상 중 적어도 하나를 출력할 수 있다.
본 발명의 다른 실시 예에 따르면, 제1 방열 기판 및 하나 이상의 제1 반도체 소자를 포함하며, 일단에 제1 N단 및 제1 P단이 형성된 제1 모듈, 제2 방열 기판 및 하나 이상의 제2 반도체 소자를 포함하고, 일단에 제2 N단 및 제2 P단이 형성되며, 상기 제1 모듈과 대향되도록 배치된 제2 모듈, 제3 방열 기판 및 하나 이상의 제3 반도체 소자를 포함하며, 일단에 제3 N단 및 제3 P단이 형성된 제3 모듈, 제4 방열 기판 및 하나 이상의 제4 반도체 소자를 포함하고, 일단에 제4 N단 및 제4 P단이 형성되며, 상기 제3 모듈과 대향되도록 배치된 제4 모듈, 제5 방열 기판 및 하나 이상의 제5 반도체 소자를 포함하며, 일단에 제5 N단 및 제5 P단이 형성된 제5 모듈 및 제6 방열 기판 및 하나 이상의 제6 반도체 소자를 포함하고, 일단에 제6 N단 및 제6 P단이 형성되며, 상기 제5 모듈과 대향되도록 배치된 제6 모듈을 포함하되, 상기 제1 모듈과 상기 제2 모듈이 전기적으로 연결되어 형성된 제1 출력단, 상기 제3 모듈과 상기 제4 모듈이 전기적으로 연결되어 형성된 제2 출력단 및 상기 제5 모듈과 상기 제6 모듈이 전기적으로 연결되어 형성된 제3 출력단을 포함할 수 있다.
상기 제1 출력단은 상기 제1 P단과 제2 N단이 전기적으로 연결되고, 상기 제2 출력단은 상기 제3 P단과 제4 N단이 전기적으로 연결되며, 상기 제3 출력단은 상기 제5 P단과 제6 N단이 전기적으로 연결되어 형성될 수 있다.
상기 제1 출력단은 W상, V상 및 U상 중 W상을 출력하고, 상기 제2 출력단은 W상, V상 및 U상 중 V상을 출력하며, 상기 제3 출력단은 W상, V상 및 U상 중 U상을 출력할 수 있다.
상기 제1 모듈 내지 상기 제6 모듈 하부에 형성된 방열판을 더 포함할 수 있다.
상기 제1 모듈 내지 상기 제6 모듈을 둘러싸도록 형성된 하우징을 더 포함할 수 있다
상기 제1 N단, 상기 제2 P단, 상기 제3 N단, 상기 제4 P단, 상기 제5 N단, 상기 제6 P단, 제1 출력단, 제2 출력단 및 제3 출력단은 상기 하우징을 관통하여 외부로 돌출되도록 형성될 수 있다.
상기 제1 N단, 상기 제2 P단, 상기 제3 N단, 상기 제4 P단, 상기 제5 N단, 상기 제6 P단, 제1 출력단, 제2 출력단 및 제3 출력단은 상기 하우징을 관통하여 외부로 돌출되도록 형성된 하우징 터미널을 더 포함할 수 있다
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 반도체 모듈 패키지는 공정 시간 및 비용을 감소할 수 있다.
본 발명의 실시 예에 따른 반도체 모듈 패키지는 크기를 감소할 수 있다.
본 발명의 실시 예에 따른 반도체 모듈 패키지는 불량 발생에 따른 비용을 감소할 수 있다.
도 1은 본 발명의 실시 예에 따른 제1 모듈을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 반도체 모듈 패키지를 나타낸 예시도이다.
도 3은 본 발명의 실시 예에 따른 반도체 모듈 패키지의 측면도를 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 제1 모듈을 나타낸 예시도이다.
도 1을 참조하면, 제1 모듈(100)은 제1 방열 기판(110), 제1 반도체 소자(120), 제1 연결 부재(130), 제1 몰딩부(140) 및 제1 단자(150)를 포함할 수 있다.
제1 방열 기판(110)은 제1 반도체 소자(120)에서 발생하는 열을 외부로 방출할 수 있다. 제1 방열 기판(110)은 열 전도성 재질로 형성될 수 있다. 예를 들어, 제1 방열 기판(110)은 구리 또는 알루미늄을 포함하여 형성될 수 있다. 또는 제1 방열 기판(110)은 DBC(Direct Bonding Copper) 기판일 수 있다.
제1 반도체 소자(120)는 제1 방열 기판(110) 상부에 형성될 수 있다. 제1 반도체 소자(120)는 하나 이상 형성될 수 있다. 본 발명의 실시 예에 따르면, 제1 모듈(100)은 6개의 제1 반도체 소자(120)를 포함할 수 있다. 제1 반도체 소자(120)는 실리콘 제어 정류기(SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체 칩, 다이오드 등이 될 수 있다.
본 발명의 실시 예에서 미도시 되었으나, 제1 방열 기판(110)과 제1 반도체 소자(120) 사이에는 절연층(미도시)이 형성될 수 있다.
제1 연결 부재(130)는 제1 반도체 소자(120)들 간의 전기적 연결을 위해 형성될 수 있다. 또는 제1 연결 부재(130)는 제1 반도체 소자(120)들과 미도시 되었지만 제1 방열 기판(110) 상부에 형성된 회로 패턴(미도시)을 전기적으로 연결할 수 있다. 제1 연결 부재(130)는 구리와 같은 전기 전도성 재질로 형성될 수 있다. 예를 들어, 제1 연결 부재(130)는 와이어(Wire) 또는 리드 프레임(Lead Frame)이 될 수 있다.
제1 몰딩부(140)는 제1 반도체 소자(120) 및 제1 연결 부재(130)를 외부환경으로부터 보호하기 위해 형성될 수 있다. 제1 몰딩부(140)는 제1 반도체 소자(120) 및 제1 연결 부재(130)를 둘러싸도록 형성될 수 있다. 예를 들어, 제1 몰딩부(140)는 에폭시 몰딩 컴파운드(Epoxy Molding Compound; EMC)로 형성될 수 있다.
제1 단자(150)는 제1 모듈(100)의 내부와 외부를 연결할 수 있다. 제1 단자(150)는 제1 N단(151)과 제1 P단(152)으로 형성될 수 있다.
제1 N단(151)은 외부 전원을 제1 모듈(100)로 인가하는 단자일 수 있다. 제1 N단(151)은 외부 전원을 제1 반도체 소자(120)로 인가할 수 있다. 제1 P단(152)은 제1 모듈(100)의 출력 전압을 외부로 인가하는 단자일 수 있다.
이와 같이 형성된 제1 단자(150)는 일단이 제1 반도체 소자(120) 또는 제1 방열 기판(110)의 회로 패턴(미도시)과 전기적으로 연결되며, 타단이 제1 몰딩부(140) 외부로 돌출되도록 형성될 수 있다.
또한 본 발명의 실시 예에 따르면, 제1 모듈(100)은 방열판(도 3의 710)과의 체결을 위한 체결홀(160)이 형성될 수 있다. 그러나 체결홀(160)은 방열판(도 3의 710)과 나사 체결을 위한 것으로 방열판(도 3의 710)과 제1 모듈(100)이 접착 부재로 접착되는 경우 체결홀(160)은 삭제되어도 되는 구성부이다. 접착 부재로는 열 전도성 재질의 접착 물질이 이용될 수 있다. 또는 솔더(Solder), 은 페이스트(Ag Paste), 구리 페이스트(Cu Paste) 등과 같은 저온 소성 재료가 이용될 수 있다.
본 발명의 실시 예에서 설명하지는 않았지만, 일반적으로 반도체 소자를 포함하는 모듈에 적용되는 센서 단자 및 게이트 단자 등이 더 형성될 수 있음은 당업자에게 자명한 사항이므로 설명은 생략하도록 한다.
본 발명의 실시 예에서는 제1 모듈만을 예시로 설명하였으나, 이와 같은 구성은 제2 모듈(도 3의 200) 내지 제6 모듈(도 3의 600)에도 적용될 수 있다. 즉, 본 발명의 실시 예에 따른 반도체 모듈 패키지를 구성하는 제2 모듈(도3의 200) 내지 제6 모듈(도 3의 600)은 제1 모듈(100)과 동일한 구조로 형성될 수 있다.
도 2는 본 발명의 실시 예에 따른 반도체 모듈 패키지를 나타낸 예시도이다.
도 2를 참조하면, 반도체 모듈 패키지(800)를 구성하는 제1 모듈(100) 내지 제6 모듈(600)의 배치를 확인할 수 있다.
반도체 모듈 패키지(800)는 제1 모듈(100) 내지 제6 모듈(600)을 포함할 수 있다. 여기서, 제1 모듈(100) 및 제2 모듈(200)로부터 제1 출력단(도 3의 810)이 형성될 수 있다. 또한, 제3 모듈(300) 및 제4 모듈(400)로부터 제2 출력단(도 3의 820)이 형성될 수 있다. 또한, 제5 모듈(500) 및 제6 모듈(600)로부터 제3 출력단(도 3의 830)이 형성될 수 있다.
제1 모듈(100) 및 제2 모듈(200)은 서로 대향되도록 배치될 수 있다. 즉, 제2 모듈(200)은 제1 모듈(100)이 180도 회전한 형태로 배치될 수 있다. 이와 같은 배치에 의해서 제1 모듈(100)의 제1 P단(152)과 제2 모듈(200)의 제2 N단(251)이 근접하게 위치할 수 있다. 본 발명에서는 미도시 되었지만, 근접한 제1 P단(152)과 제2 N단(251)은 전기적으로 연결될 수 있다. 따라서, 제2 P단(252)에서 입력된 신호가 제2 N단(251)을 통해서 제1 P단(152)으로 입력될 수 있다. 즉, 신호가 제2 모듈(200)로 입력되면, 제2 모듈(200)을 통해서 제1 모듈(100)까지 전송될 수 있다. 이와 같은 제1 P단(152)과 제2 N단(251)에서 제1 출력단(도 3의 810)이 형성될 수 있다. 여기서, 제1 출력단(도 3의 810)은 3상(W, V, U) 중에서 W상이 출력되는 출력단이 될 수 있다. 본 발명의 실시 예에 따르면, 제2 모듈(200)을 제1 모듈(100)과 대향하게 배치하여 1개의 입력과 1개의 출력으로 W상을 출력할 수 있다.
제3 모듈(300) 및 제4 모듈(400)은 서로 대향되도록 배치될 수 있다. 즉, 제4 모듈(400)은 제3 모듈(300)이 180도 회전한 형태로 배치될 수 있다. 이와 같은 배치에 의해서 제3 모듈(300)의 제3 P단(352)과 제4 모듈(400)의 제4 N단(451)이 근접하게 위치할 수 있다. 본 발명에서는 미도시 되었지만, 근접한 제3 P단(352)과 제4 N단(451)은 전기적으로 연결될 수 있다. 따라서, 제4 P단(452)에서 입력된 신호가 제4 N단(451)을 통해서 제3 P단(352)으로 입력될 수 있다. 즉, 신호가 제4 모듈(400)로 입력되면, 제4 모듈(400)을 통해서 제3 모듈(300)까지 전송될 수 있다. 이와 같은 제3 P단(352)과 제4 N단(451)에서 제2 출력단(도 3의 820)이 형성될 수 있다. 여기서, 제2 출력단(도 3의 820)은 3상(W, V, U) 중에서 V상이 출력되는 출력단이 될 수 있다. 본 발명의 실시 예에 따르면, 제4 모듈(400)을 제3 모듈(300)과 대향하게 배치하여 1개의 입력과 1개의 출력으로 V상을 출력할 수 있다.
제5 모듈(500) 및 제6 모듈(600)은 서로 대향되도록 배치될 수 있다. 즉, 제6 모듈(600)은 제5 모듈(500)이 180도 회전한 형태로 배치될 수 있다. 이와 같은 배치에 의해서 제5 모듈(500)의 제5 P단(552)과 제6 모듈(600)의 제6 N단(651)이 근접하게 위치할 수 있다. 본 발명에서는 미도시 되었지만, 근접한 제5 P단(552)과 제6 N단(651)은 전기적으로 연결될 수 있다. 따라서, 제6 P단(652)에서 입력된 신호가 제6 N단(651)을 통해서 제5 P단(552)으로 입력될 수 있다. 즉, 신호가 제6 모듈(600)로 입력되면, 제6 모듈(600)을 통해서 제5 모듈(500)까지 전송될 수 있다. 이와 같은 제5 P단(552)과 제6 N단(651)에서 제3 출력단(도 3의 830)이 형성될 수 있다. 여기서, 제3 출력단(도 3의 830)은 3상(W, V, U) 중에서 U상이 출력되는 출력단이 될 수 있다. 본 발명의 실시 예에 따르면, 제6 모듈(600)을 제5 모듈(500)과 대향하게 배치하여 1개의 입력과 1개의 출력으로 U상을 출력할 수 있다.
도 3은 본 발명의 실시 예에 따른 반도체 모듈 패키지의 측면도를 나타낸 예시도이다.
도 3을 참조하면, 반도체 모듈 패키지(800)는 제1 모듈(100) 내지 제6 모듈(600), 방열판(710), 하우징(720) 및 하우징 터미널(730)을 포함할 수 있다.
본 발명의 실시 예에서 제1 모듈(100) 및 제6 모듈(600)은 모두 도 1에서 설명한 바와 같이 동일한 구성부로 구성됨에 따라 각 모듈에 대한 설명은 간략하게 하며, 자세한 설명은 도 1을 참고 하도록 한다.
제1 모듈(100)은 제1 방열 기판(110) 및 제1 반도체 소자(120), 제1 연결 부재(130), 제1 몰딩부(140) 및 제1 단자(도 2의 150)를 포함할 수 있다.
제1 방열 기판(110)은 제1 반도체 소자(120)에서 발생하는 열을 외부로 방출할 수 있다. 제1 방열 기판(110)은 열 전도성 재질로 형성될 수 있다. 제1 반도체 소자(120)는 제1 방열 기판(110)에 형성될 수 있다. 제1 반도체 소자(120)는 하나 이상 형성될 수 있다. 제1 연결 부재(130)는 제1 반도체 소자(120) 또는 회로 패턴(미도시) 간의 전기적 연결을 위해 형성될 수 있다. 제1 연결 부재(130)는 와이어 또는 리드 프레임으로 형성될 수 있다. 제1 몰딩부(140)는 제1 반도체 소자(120) 및 제1 연결 부재(130)를 보호하기 위해 형성될 수 있다. 제1 몰딩부(140)는 에폭시 몰딩 컴파운드로 형성될 수 있다. 제1 단자(도 2의 150)는 제1 모듈(100)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제1 단자(도 2의 150)는 제1 N단(도 2의 151) 및 제1 P단(152)을 포함할 수 있다.
제2 모듈(200)은 제2 방열 기판(210) 및 제2 반도체 소자(220), 제2 연결 부재(230), 제2 몰딩부(240) 및 제2 단자(도 2의 250)를 포함할 수 있다. 제2 단자(도 2의 250)는 제2 모듈(200)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제2 단자(도 2의 250)는 제2 N단(251) 및 제2 P단(도 2의 252)을 포함할 수 있다.
여기서, 제1 모듈(100)과 제2 모듈(200)은 서로 대향하도록 배치될 수 있다. 따라서, 제1 모듈(100)의 제1 P단(152)과 제2 모듈(200)의 제2 N단(251)이 대향하도록 위치할 수 있다. 또한, 제1 P단(152)과 제2 N단(251)은 부가적인 회로 패턴 없이 전기적으로 연결될 수 있다. 이때, 제1 P단(152)과 제2 N단(251)은 제1 모듈(100) 및 제2 모듈(200) 외부에서 직접적으로 접촉하거나, 전기 전도성 재질로 연결됨으로써, 전기적으로 연결될 수 있다. 이와 같이 제1 P단(152)과 제2 N단(251)이 전기적으로 연결되어 제1 출력단(810)을 형성할 수 있다. 여기서, 제1 출력단(810)은 W상을 출력할 수 있다.
제3 모듈(300)은 제3 방열 기판(310) 및 제3 반도체 소자(320), 제3 연결 부재(330), 제3 몰딩부(340) 및 제3 단자(도 2의 350)를 포함할 수 있다. 제3 단자(도 2의 350)는 제3 모듈(300)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제3 단자(도 2의 350)는 제3 N단(도 2의 351) 및 제3 P단(352)을 포함할 수 있다.
제4 모듈(400)은 제4 방열 기판(410) 및 제4 반도체 소자(420), 제4 연결 부재(430), 제4 몰딩부(440) 및 제4 단자(도 2의 450)를 포함할 수 있다. 제4 단자(도 2의 450)는 제4 모듈(400)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제4 단자(도 2의 450)는 제4 N단(451) 및 제1 P단(도 2의 452)을 포함할 수 있다.
여기서, 제3 모듈(300)과 제4 모듈(400)은 서로 대향하도록 배치될 수 있다. 따라서, 제3 모듈(300)의 제3 P단(352)과 제4 모듈(400)의 제4 N단(451)이 대향하도록 위치할 수 있다. 또한, 제3 P단(352)과 제4 N단(451)은 부가적인 회로 패턴 없이 전기적으로 연결될 수 있다. 이때, 제3 P단(352)과 제4 N단(451)은 제3 모듈(300) 및 제4 모듈(400) 외부에서 직접적으로 접촉하거나, 전기 전도성 재질로 연결됨으로써, 전기적으로 연결될 수 있다. 이와 같이 제3 P단(352)과 제4 N단(451)이 전기적으로 연결되어 제2 출력단(820)을 형성할 수 있다. 여기서, 제2 출력단(820)은 V상을 출력할 수 있다.
제5 모듈(500)은 제5 방열 기판(510) 및 제5 반도체 소자(520), 제5 연결 부재(530), 제5 몰딩부(540) 및 제5 단자(도 2의 550)를 포함할 수 있다. 제5 단자(도 2의 550)는 제5 모듈(500)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제5 단자(도 2의 550)는 제5 N단(도 2의 551) 및 제5 P단(552)을 포함할 수 있다.
제6 모듈(600)은 제6 방열 기판(610) 및 제6 반도체 소자(620), 제6 연결 부재(630), 제6 몰딩부(640) 및 제6 단자(도 2의 650)를 포함할 수 있다. 제6 단자(도 2의 650)는 제6 모듈(600)의 내부와 외부를 전기적으로 연결하는 단자가 될 수 있다. 제6 단자(도 2의 650)는 제6 N단(651) 및 제6 N단(도 2의 651)을 포함할 수 있다.
여기서, 제5 모듈(500)과 제6 모듈(600)은 서로 대향하도록 배치될 수 있다. 따라서, 제5 모듈(500)의 제5 P단(552)과 제6 모듈(600)의 제6 N단(651)이 대향하도록 위치할 수 있다. 또한, 제5 P단(552)과 제6 N단(651)은 부가적인 회로 패턴 없이 전기적으로 연결될 수 있다. 이때, 제5 P단(552)과 제6 N단(651)은 은 제5 모듈(500) 및 제6 모듈(600) 외부에서 직접적으로 접촉하거나, 전기 전도성 재질로 연결됨으로써, 전기적으로 연결될 수 있다. 이와 같이 제5 P단(552)과 제6 N단(651)이 전기적으로 연결되어 제3 출력단(830)을 형성할 수 있다. 여기서, 제3 출력단(830)은 U상을 출력할 수 있다.
이와 같이 형성된 제1 모듈(100) 내지 제6 모듈(600)은 각각 개별적으로 패키징 된 것일 수 있다.
방열판(710)은 제1 모듈(100) 내지 제2 모듈(200) 하부에 형성될 수 있다. 방열판(710)은 제1 모듈(100) 내지 제6 모듈(600)에서 발생한 열을 외부로 배출하기 위해서 형성될 수 있다. 방열판(710)은 열 전도성 재질로 형성될 수 있다. 예를 들어, 방열판(710)은 히트싱크(Heat sink)일 수 있다. 여기서, 방열판(710)과 제1 모듈(100) 내지 제6 모듈(600)은 각각 나사로 체결될 수 있다. 또는 방열판(710)과 제1 모듈(100) 내지 제6 모듈(600)은 열 전도성 재질의 접착 물질을 도포하여 상호 접착될 수 있다. 또는 방열판 (710)과 제1 모듈(100) 내지 제6 모듈(600)은 솔더(Solder), 은 페이스트(Ag Paste), 구리 페이스트(Cu Paste) 등과 같은 저온 소성 재료를 이용하여 상호 접착될 수 있다.
하우징(720)은 외부로부터 제1 모듈(100) 내지 제6 모듈(600)을 보호하기 위해 형성될 수 있다. 하우징(720)은 방열판(710) 상부에 형성되어, 제1 모듈(100) 내지 제6 모듈(600)을 둘러싸도록 형성될 수 있다. 이와 같이 형성된 하우징(720)은 방열판(710)과 공지된 방법으로 결합될 수 있다. 예를 들어 하우징(720)과 방열판(710)은 나사로 채결될 수 있다. 또는 하우징(720)과 방열판(710)은 열 전도성 재질의 접착 물질을 도포하여 상호 접착될 수 있다. 도 3에서는 하우징(720)이 방열판(710) 상부에 형성됨이 도시되었지만, 이에 한정되는 것은 아니다. 즉, 하우징(720)은 방열판(710)을 포함한 모든 구성부를 둘러싸도록 형성될 수 있다. 종래에는 하우징(720) 내부에 에폭시 몰딩 컴파운드 또는 실리콘 겔(Silicone gel) 등의 몰딩재로 내부를 충진하였지만, 본 발명에서는 이와 같은 구성부가 반드시 필요한 것은 아니다. 이는, 제1 모듈(100) 내지 제6 모듈(600)이 각각 몰딩되어 있기 때문이다. 따라서, 하우징(720) 내부의 몰딩재 충진 여부는 당업자의 선택에 의해서 수행될 수 있다.
하우징 터미널(730)은 타단이 하우징(720)을 관통하여 외부로 돌출되도록 형성될 수 있다. 또한 하우징 터미널(730)의 일단은 제1 모듈(100) 내지 제6 모듈(600)의 모든 입출력 단자들 중 어느 것과도 접속될 수 있다. 예를 들어, 하우징 터미널(730)은 제1 N단(151), 제2 P단(252), 제3 N단(351), 제4 P단(452), 제5 N단(551), 제6 P단(652), 제1 출력단(810), 제2 출력단(820) 및 제3 출력단(830)과 각각 접속될 수 있다. 또한, 제1 모듈(100) 내지 제6 모듈(600)의 기타 단자들과도 접속 될 수 있다. 이와 같이 형성된 하우징 터미널(730)은 제1 모듈(100) 내지 제6 모듈(600)을 하우징(720) 외부와 전기적으로 연결하기 위해 형성될 수 있다.
본 발명의 실시 예에서는 제1 모듈(100) 내지 제6 모듈(600)과 하우징(720) 외부를 전기적으로 연결하기 위해 하우징 터미널(730)을 형성하지만, 이에 한정되는 것은 아니다. 즉, 제1 모듈(100) 내지 제6 모듈(600)의 입출력 단자들이 하우징(720) 외부로 돌출될 만큼 충분한 길이를 갖도록 형성된다면, 하우징 터미널(730)은 생략될 수 있다.
본 발명의 실시 예에 따르면, 동일한 모듈을 180도 회전하여 배치함으로써, 종래에 4개의 입출력단을 필요했던 것에 비해, 3개의 입출력단만을 필요로 하는 반도체 모듈 패키지를 구현할 수 있다. 이에 따라 입출력단을 형성하기 위한 회로 패턴이 감소될 수 있다. 따라서, 반도체 모듈 패키지의 크기를 감소시킬 수 있으며, 공정이 단순화 및 공정 비용이 절감될 수 있다. 또한 본 발명의 실시 예에 따른 반도체 모듈 패키지는 각 모듈을 개별적으로 몰딩하여 불량 발생 시, 불량 발생한 모듈만을 교체함으로써, 비용을 절감할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 제1 모듈 110: 제1 방열 기판
120: 제1 반도체 소자 130: 제1 연결 부재
140: 제1 몰딩부 150: 제1 단자
151: 제1 N단 152: 제1 P단
160: 체결홀 200: 제2 모듈
210: 제2 방열 기판 220: 제2 반도체 소자
230: 제2 연결 부재 240: 제2 몰딩부
250: 제2 단자 251: 제2 N단
252: 제2 P단 300: 제3 모듈
310: 제3 방열 기판 320: 제3 반도체 소자
330: 제3 연결 부재 340: 제3 몰딩부
350: 제3 단자 351: 제3 N단
352: 제3 P단 400: 제4 모듈
410: 제4 방열 기판 420: 제4 반도체 소자
430: 제4 연결 부재 440: 제4 몰딩부
450: 제4 단자 451: 제4 N단
452: 제4 P단 500: 제5 모듈
510: 제5 방열 기판 520: 제5 반도체 소자
530: 제5 연결 부재 540: 제5 몰딩부
550: 제5 단자 551: 제5 N단
552: 제5 P단 600: 제6 모듈
610: 제6 방열 기판 620: 제6 반도체 소자
630: 제6 연결 부재 640: 제6 몰딩부
650: 제6 단자 651: 제6 N단
652: 제6 P단 710: 방열판
720: 하우징 730: 하우징 터미널
800: 반도체 모듈 패키지 810: 제1 출력단
820: 제2 출력단 830: 제3 출력단

Claims (10)

  1. 제1 방열 기판 및 하나 이상의 제1 반도체 소자를 포함하며, 일단에 제1 N단 및 제1 P단이 형성된 제1 모듈; 및
    제2 방열 기판 및 하나 이상의 제2 반도체 소자를 포함하고, 일단에 제2 N단 및 제2 P단이 형성되며, 상기 제1 모듈과 대향되도록 배치된 제2 모듈;을 포함하되,
    상기 제1 N단과 상기 제2 P단은 서로 직접 마주보도록 배치되고,
    상기 제1 P단과 상기 제2 N단은 서로 직접 마주보도록 배치되며,
    상기 제1 P단과 상기 제2 N단이 전기적으로 연결되어 형성된 제1 출력단을 더 포함하는 반도체 모듈 패키지.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 제1 출력단은 W상, V상 및 U상 중 적어도 하나를 출력하는 반도체 모듈 패키지.
  4. 제1 방열 기판 및 하나 이상의 제1 반도체 소자를 포함하며, 일단에 제1 N단 및 제1 P단이 형성된 제1 모듈;
    제2 방열 기판 및 하나 이상의 제2 반도체 소자를 포함하고, 일단에 제2 N단 및 제2 P단이 형성되며, 상기 제1 모듈과 대향되도록 배치된 제2 모듈;
    제3 방열 기판 및 하나 이상의 제3 반도체 소자를 포함하며, 일단에 제3 N단 및 제3 P단이 형성된 제3 모듈;
    제4 방열 기판 및 하나 이상의 제4 반도체 소자를 포함하고, 일단에 제4 N단 및 제4 P단이 형성되며, 상기 제3 모듈과 대향되도록 배치된 제4 모듈;
    제5 방열 기판 및 하나 이상의 제5 반도체 소자를 포함하며, 일단에 제5 N단 및 제5 P단이 형성된 제5 모듈; 및
    제6 방열 기판 및 하나 이상의 제6 반도체 소자를 포함하고, 일단에 제6 N단 및 제6 P단이 형성되며, 상기 제5 모듈과 대향되도록 배치된 제6 모듈;을 포함하되,
    상기 제1 N단과 상기 제2 P단은 서로 직접 마주보도록 배치되고,
    상기 제1 P단과 상기 제2 N단은 서로 직접 마주보도록 배치되며,
    상기 제3 N단과 상기 제4 P단은 서로 직접 마주보도록 배치되고,
    상기 제3 P단과 상기 제4 N단은 서로 직접 마주보도록 배치되며,
    상기 제5 N단과 상기 제6 P단은 서로 직접 마주보도록 배치되고,
    상기 제5 P단과 상기 제6 N단은 서로 직접 마주보도록 배치되며,
    상기 제1 P단과 상기 제2 N단이 전기적으로 연결되어 형성된 제1 출력단;
    상기 제3 P단과 상기 제4 N단이 전기적으로 연결되어 형성된 제2 출력단; 및
    상기 제5 P단과 상기 제6 N단이 전기적으로 연결되어 형성된 제3 출력단을 더 포함하는 반도체 모듈 패키지.
  5. 삭제
  6. 청구항 4에 있어서,
    상기 제1 출력단은 W상, V상 및 U상 중 W상을 출력하고, 상기 제2 출력단은 W상, V상 및 U상 중 V상을 출력하며, 상기 제3 출력단은 W상, V상 및 U상 중 U상을 출력하는 반도체 모듈 패키지.
  7. 청구항 4에 있어서,
    상기 제1 모듈 내지 상기 제6 모듈 하부에 형성된 방열판을 더 포함하는 반도체 모듈 패키지.
  8. 청구항 4에 있어서,
    상기 제1 모듈 내지 상기 제6 모듈을 둘러싸도록 형성된 하우징을 더 포함하는 반도체 모듈 패키지.
  9. 청구항 8에 있어서,
    상기 제1 N단, 상기 제2 P단, 상기 제3 N단, 상기 제4 P단, 상기 제5 N단, 상기 제6 P단, 제1 출력단, 제2 출력단 및 제3 출력단은 상기 하우징을 관통하여 외부로 돌출되도록 형성된 반도체 모듈 패키지.
  10. 청구항 9에 있어서,
    일단이 상기 제1 N단, 상기 제2 P단, 상기 제3 N단, 상기 제4 P단, 상기 제5 N단, 상기 제6 P단, 제1 출력단, 제2 출력단 및 제3 출력단 중 적어도 하나와 접촉하며, 타단이 상기 하우징을 관통하여 외부로 돌출되도록 형성된 하우징 터미널을 더 포함하는 반도체 모듈 패키지.
KR1020120158667A 2012-12-31 2012-12-31 반도체 모듈 패키지 KR101443987B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120158667A KR101443987B1 (ko) 2012-12-31 2012-12-31 반도체 모듈 패키지
US14/043,549 US9123688B2 (en) 2012-12-31 2013-10-01 Semiconductor module package
CN201310545399.7A CN103915424A (zh) 2012-12-31 2013-11-06 半导体模块封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120158667A KR101443987B1 (ko) 2012-12-31 2012-12-31 반도체 모듈 패키지

Publications (2)

Publication Number Publication Date
KR20140087888A KR20140087888A (ko) 2014-07-09
KR101443987B1 true KR101443987B1 (ko) 2014-09-23

Family

ID=51016234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120158667A KR101443987B1 (ko) 2012-12-31 2012-12-31 반도체 모듈 패키지

Country Status (3)

Country Link
US (1) US9123688B2 (ko)
KR (1) KR101443987B1 (ko)
CN (1) CN103915424A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008343B1 (ko) * 1989-09-11 1994-09-12 가부시키가이샤 도시바 대전력 반도체장치
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
KR101177415B1 (ko) * 2005-11-17 2012-08-27 가부시끼가이샤 히다치 세이사꾸쇼 콘덴서 모듈, 전력 변환장치 및 차량 탑재용 전기시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950001540B1 (ko) 1992-09-17 1995-02-25 주식회사금성사 음성신호의 끝점 검출장치
JP3755090B2 (ja) * 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
EP1742265B1 (en) * 2000-04-19 2013-08-07 Denso Corporation Coolant cooled type semiconductor device
JP4436843B2 (ja) * 2007-02-07 2010-03-24 株式会社日立製作所 電力変換装置
EP2182551A1 (en) 2008-10-29 2010-05-05 ABB Research Ltd. Connection arrangement for semiconductor power modules
CN102460693A (zh) * 2009-06-19 2012-05-16 株式会社安川电机 电力变换装置
KR101077378B1 (ko) * 2010-06-23 2011-10-26 삼성전기주식회사 방열기판 및 그 제조방법
US9576717B2 (en) * 2012-12-19 2017-02-21 Telefonaktiebolaget L M Ericsson (Publ) Planar transformer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940008343B1 (ko) * 1989-09-11 1994-09-12 가부시키가이샤 도시바 대전력 반도체장치
JPH08195471A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd モジュール型半導体装置
KR101177415B1 (ko) * 2005-11-17 2012-08-27 가부시끼가이샤 히다치 세이사꾸쇼 콘덴서 모듈, 전력 변환장치 및 차량 탑재용 전기시스템

Also Published As

Publication number Publication date
KR20140087888A (ko) 2014-07-09
CN103915424A (zh) 2014-07-09
US20140183717A1 (en) 2014-07-03
US9123688B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
US7848104B2 (en) Power module
KR101168973B1 (ko) 반도체장치
US7449726B2 (en) Power semiconductor apparatus
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
US20150130042A1 (en) Semiconductor module with radiation fins
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
JP5172290B2 (ja) 半導体装置
CN112236856A (zh) 导热电子封装
KR101443987B1 (ko) 반도체 모듈 패키지
US20210175149A1 (en) Thermally conductive electronic packaging
JP2017069351A (ja) 半導体装置
JP2007157801A (ja) 半導体モジュールとその製造方法
KR102378171B1 (ko) 커플드 반도체 패키지
KR101474067B1 (ko) 열전도 모듈
JPH04133451A (ja) 半導体集積回路パッケージ
KR20140077561A (ko) 전력 모듈 패키지 및 전력 모듈 패키지 제조 방법
KR20140050317A (ko) 반도체 패키지 및 그 제조 방법
KR20220001676A (ko) 와이어 본딩을 구비한 스페이서 리스 양면냉각 전력 패키지
WO2022178272A1 (en) Thermally conductive electronic packaging
JP2005191038A (ja) モジュール
KR20160093267A (ko) 전력 반도체 모듈
JP2016192442A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 6