KR20160093267A - 전력 반도체 모듈 - Google Patents

전력 반도체 모듈 Download PDF

Info

Publication number
KR20160093267A
KR20160093267A KR1020150014046A KR20150014046A KR20160093267A KR 20160093267 A KR20160093267 A KR 20160093267A KR 1020150014046 A KR1020150014046 A KR 1020150014046A KR 20150014046 A KR20150014046 A KR 20150014046A KR 20160093267 A KR20160093267 A KR 20160093267A
Authority
KR
South Korea
Prior art keywords
substrate
terminal
conductive layer
layer
power semiconductor
Prior art date
Application number
KR1020150014046A
Other languages
English (en)
Inventor
곽영훈
홍창섭
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150014046A priority Critical patent/KR20160093267A/ko
Publication of KR20160093267A publication Critical patent/KR20160093267A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 전력 반도체 모듈에 관한 것이다. 보다 구체적으로, 본 발명의 일 실시 예에 따른 전력 반도체 모듈은 상면에 도전층이 형성되며, 상기 도전층 상에 제1 단자가 접지된 제1 기판, 제1 기판상에 형성되며, 제2 단자가 접지된 제2 기판 및 제2 기판상에 실장된 제1 소자를 포함하며, 제1 소자는 와이어를 통해 제1 기판의 도전층과 전기적으로 연결된다.

Description

전력 반도체 모듈 {POWER SEMICONDUCTOR MODULE}
본 발명은 전력 반도체 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용으로 급격히 그 수요가 증가하고 있으며, 이를 만족하기 위해 이들 시스템에 실장되는 전자 부품들의 소형화 및 경량화가 요구되고 있다.
이에 따라, 전자 소자 자체의 크기를 줄이는 방법 외에도 최대한 많은 소자와 도선을 정해진 공간 내에 설치하는 방법이 반도체 패키지 설계에 있어 중요한 과제가 되고 있다.
한편, 특허문헌 1에 따르면, 파워 모듈은 DBC(Direct Bonded Copper)기판 상에 소자를 형성하고 리드선을 연결하여 외부와의 전기적인 연결을 할 수 있도록 구성되어 있다.
특허문헌 1: 한국 공개특허 제2007-0108701호
본 발명의 일 측면은 기판의 면적을 최소화하고, 회로 설계에 있어 자유도가 높은 전력 반도체 모듈을 제공한다.
본 발명의 일 실시 예에 따른 전력 반도체 모듈은, 상면에 도전층이 형성되며, 상기 도전층 상에 제1 단자가 접지된 제1 기판, 상기 제1 기판상에 형성되며, 제2 단자가 접지된 제2 기판 및 상기 제2 기판상에 실장된 제1 소자를 포함하며, 상기 제1 소자는 와이어를 통해 상기 제1 기판의 도전층과 전기적으로 연결된다.
도 1은 본 발명의 제1 실시 예에 따른 전력 반도체 모듈의 사시도;
도 2는 본 발명의 제1 실시 예에 따른 전력 반도체 모듈의 평면도;
도 3은 도 1에서 표시한 본 발명의 제1 실시 예에 따른 전력 반도체 모듈의 A-A'에 따른 단면도;
도 4는 본 발명의 제2 실시 예에 따른 전력 반도체 모듈의 사시도;
도 5는 도 4에서 표시한 본 발명의 제2 실시 예에 따른 전력 반도체 모듈의 B-B'에 따른 단면도; 및
도 6은 본 발명의 제3 실시 예에 따른 전력 반도체 모듈의 사시도다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참고번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "제1 면", "제2 면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참고하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
제1 실시 예
도 1은 본 발명의 제1 실시 예에 따른 전력 반도체 모듈의 사시도, 도 2는 본 발명의 제1 실시 예에 따른 전력 반도체 모듈의 평면도이며, 도 3은 도 1에서 표시한 A-A'에 따른 단면도다.
도 1 내지 3을 참조하면, 상기 전력 반도체 모듈(1000)은 상면에 도전층(70)이 형성되며, 상기 도전층(70) 상에 제1 단자(501)가 접지된 제1 기판(110), 상기 제1 기판(110)상에 형성되며, 제2 단자(502)가 접지된 제2 기판(210) 및 상기 제2 기판(210)상에 실장된 제1 소자(301)를 포함하며, 상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)상의 도전층(70)과 전기적으로 연결된다.
상기 제1 기판(110)은 순차적으로 제1 금속층(10), 제1 절연층(40) 및 도전층(70)이 적층된 구조이다.
상기 제1 금속층(10)은 열 전도도가 우수한 금속 물질을 적용할 수 있으며, 대표적으로는 알루미늄(Al)이 적합하다.
상기 도전층(70)은 전기적인 연결이 우수한 금속 물질을 적용할 수 있으며, 대표적으로는 구리(Cu)가 적합하다.
그리고, 상기 제1 절연층(40)은 상기 제1 금속층(10) 및 도전층(70)의 이종 금속 간의 접착력을 향상시키기 위해 에폭시 수지를 포함하는 것이 적합하며, 상술한 내용에 의해 본 발명이 한정되는 것은 아니다.
상기 제2 기판(210)은 제2 금속층(20) 및 제3 금속층(30) 사이에 개재된 제2 절연층(50)을 포함하는 구조로 형성될 수 있다.
상기 제2 기판(210)은 디비씨(Directed Bonded Copper, DBC) 기판, 세라믹 기판 또는 절연된 금속 기판 (Insulated Metal Substrate, IMS)을 적용할 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 제2 기판(210)은 예를 들어, 상기 제2 금속층(20) 및 제3 금속층(30)이 구리(Cu)로 형성되고, 상기 제2 절연층(50)이 세라믹층인 디비씨 기판으로 형성될 수 있다.
상기 세라믹층은 알루미늄옥사이드(Al2O3), 알루미늄나이트라이드(AlN), 베릴륨옥사이드(BeO) 및 실리콘나이트라이드(SiN) 중 적어도 하나의 물질을 포함하여 형성될 수 있다.
상기 제2 기판(210)상에는 제2 단자(502)가 접지되어 형성된다.
상기 제2 단자(502)는 외부로부터 전력 반도체 모듈(1000)로 전압을 연결해 주는 전력 단자이며, 예를 들어 포지티브(Positive) 단자일 수 있다.
상기 제2 단자(502)는 리드 프레임의 역할을 할 수 있으며, 특별히 이에 한정되는 것은 아니다.
상기 제2 기판(210)상에 실장된 제1 소자(301)는 하나 이상의 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다.
특히, 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT), 금속 산화막 반도체 전계 효과 트랜지스터(Metal Oxide Silicon Field Effect Transister, MOSFET), 쌍극자 트랜지스터(Bipolar Junction Transister, BJT), 사이리스터 및 트라이악(Triac)을 포함하는 스위칭 소자, 또는 다이오드(Diode)로부터 하나 이상 선택될 수 있다.
또한, 상기 제1 소자(301)는 각각 다수의 전극이 형성될 수 있는데, IGBT를 일 예로 설명하면, 일면에 게이트(Gate) 전극과 에미터(Emitter) 전극이 형성되고, 타면에 컬렉터(Collector) 전극이 형성될 수 있다.
상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)과 전기적으로 연결된다.
상기 와이어(9)는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au), 또는 이들의 합금이 이용될 수 있다. 또한 상기 와이어(9)를 제1 소자(301)와 제1 기판(110)의 도전층(70)에 접합하기 위해, 제1 소자(301)와 제1 기판(110)의 도전층(70)은 통상의 접속 패드와 같은 접속부를 각각 구비할 수도 있다.
따라서, 외부로부터 상기 제2 단자(502)를 통해 들어온 전압은 상기 제1 소자(301)를 거쳐 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)으로 연결되며, 이를 통해 본 발명의 제1 실시 예에 따른 전력 반도체 모듈(1000)은 제1 기판(110)과 제2 기판(210)이 서로 전기적으로 연결된다.
또한, 상기 제1 기판(110) 및 제2 기판(210)은 상기 기판들 사이에 개재된 땜납층(80)을 더 포함할 수 있다.
상기 제1 기판(110)의 도전층(70) 상에는 제1 단자(501)가 접지되어 형성된다.
상기 제1 단자(501)는 위상 출력 단자이고, 상기 제1 기판(110)의 도전층(70) 전체를 위상 출력 단자로 적용할 수가 있다.
상기 제1 기판(110)상에는 제2 소자(302)를 더 포함할 수 있다.
상기 제2 소자(302)는 상기 제1 기판(110)의 도전층(70) 상에 형성되며, 앞서 상술한 상기 제1 소자(301)와 마찬가지로 하나 이상의 스위칭 소자 또는 다이오드로 구성될 수 있다.
또한, 상기 제2 소자(302)는 와이어(9)를 통해 외부에 형성된 단자와 전기적인 연결을 할 수 있다.
본 발명의 제1 실시 예에 따른 전력 반도체 모듈(1000)은, 상기 제1 기판(110)의 도전층(70), 즉 패턴화되지 않은 상기 도전층(70) 상에 형성된 제2 기판(210), 제2 소자(302), 단자 등을 통해 회로 설계 측면에 있어서, 자유롭게 배치할 수 있는 효과가 있다. 즉, 전력 반도체 모듈(1000)의 설계에 있어서 자유도를 높일 수 있고, 기판의 면적을 최소화할 수 있는 것이다.
제2 실시 예
도 4는 본 발명의 제2 실시 예에 따른 전력 반도체 모듈의 사시도고, 도 5는 도 4에서 표시한 B-B'에 따른 단면도다.
도 4 및 5를 참조하면, 상기 전력 반도체 모듈(2000)은 상면에 도전층(70)이 형성되며, 상기 도전층(70) 상에 제1 단자(501)가 접지된 제1 기판(110), 상기 제1 기판(110)상에 형성되며, 제2 단자(502)가 접지된 제2 기판(210) 및 상기 제2 기판(210)상에 실장된 제1 소자(301)를 포함하며, 상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)과 전기적으로 연결된다.
상기 제1 기판(110)은 순차적으로 제1 금속층(10), 제1 절연층(40) 및 도전층(70)이 적층된 구조이다.
상기 제1 금속층(10)은 열 전도도가 우수한 금속 물질을 적용할 수 있으며, 대표적으로는 알루미늄(Al)이 적합하다.
상기 도전층(70)은 전기적인 연결이 우수한 금속 물질을 적용할 수 있으며, 대표적으로는 구리(Cu)가 적합하다.
그리고, 상기 제1 절연층(40)은 상기 제1 금속층(10) 및 도전층(70)의 이종 금속 간의 접착력을 향상시키기 위해 에폭시 수지를 포함하는 것이 적합하며,
상술한 내용에 의해 본 발명이 한정되는 것은 아니다.
상기 제2 기판(210)은 제2 절연층(50) 및 제3 금속층(30)을 포함하며, 상기 제1 기판(110)의 도전층(70) 상에 상기 제2 절연층(50)이 접합된 구조로 형성될 수 있다.
상기 층의 수를 최소화한 제2 기판을 통해, 상기 전력 반도체 모듈(2000)은 박판화된 효과를 가질 수 있다.
상기 제2 기판(210)은 예를 들어, 상기 제3 금속층(30)이 구리(Cu)로 형성되고, 상기 제2 절연층(50)이 세라믹층으로 형성될 수 있다.
상기 세라믹층은 알루미늄옥사이드(Al2O3), 알루미늄나이트라이드(AlN), 베릴륨옥사이드(BeO) 및 실리콘나이트라이드(SiN) 중 적어도 하나의 물질을 포함하여 형성될 수 있다.
상기 제2 기판(210)상에는 제2 단자(502)가 접지되어 형성된다.
상기 제2 단자(502)는 외부로부터 전력 반도체 모듈(2000)로 전압을 연결해 주는 전력 단자이며, 예를 들어 포지티브(Positive) 단자일 수 있다.
상기 제2 단자(502)는 리드 프레임의 역할을 할 수 있으며, 특별히 이에 한정되는 것은 아니다.
상기 제2 기판(210)상에 실장된 제1 소자(301)는 하나 이상의 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다.
특히, 절연 게이트 양극성 트랜지스터(Insulated Gate Bipolar Transistor, IGBT), 금속 산화막 반도체 전계 효과 트랜지스터(Metal Oxide Silicon Field Effect Transister, MOSFET), 쌍극자 트랜지스터(Bipolar Junction Transister, BJT), 사이리스터 및 트라이악(Triac)을 포함하는 스위칭 소자, 또는 다이오드(Diode)로부터 하나 이상 선택될 수 있다.
또한, 상기 제1 소자(301)는 각각 다수의 전극이 형성될 수 있는데, IGBT를 일 예로 설명하면, 일면에 게이트(Gate) 전극과 에미터(Emitter) 전극이 형성되고, 타면에 컬렉터(Collector) 전극이 형성될 수 있다.
상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)상의 도전층(70)과 전기적으로 연결된다.
상기 와이어(9)는 금속 재질일 수 있고, 예를 들어 알루미늄(Al), 금(Au), 또는 이들의 합금이 이용될 수 있다.
또한 상기 와이어(9)를 제1 소자(301)와 제1 기판(110)의 도전층(70)에 접합하기 위해, 제1 소자(301)와 제1 기판(110)의 도전층(70)은 통상의 접속 패드와 같은 접속부를 각각 구비할 수도 있다.
따라서, 외부로부터 상기 제2 단자(502)를 통해 들어온 전압은 상기 제1 소자(301)를 거쳐 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)으로 연결되며, 이를 통해 본 발명의 제2 실시 예에 따른 전력 반도체 모듈(2000)은 제1 기판(110)과 제2 기판(210)이 서로 전기적으로 연결된다.
상기 전력 반도체 모듈(2000)은 상기 제1 기판(110)의 도전층(70) 상에 제3 단자(503)를 더 포함한다.
상기 제3 단자(503)는 상기 제1 기판(110)의 도전층(70) 상의 접지 영역에 형성된 제3 절연층(60)과 같이 접지되어 형성된다.
상기 제3 단자(503)는 전력 단자이며, 예를 들어 네거티브(Negative) 단자일 수 있다.
또한, 상기 제3 단자(503)는 리드 프레임의 역할을 할 수 있으며, 특별히 이에 한정되는 것은 아니다.
상기 제1 기판(110)의 도전층(70) 상에는 제1 단자(501)가 접지되어 형성된다.
상기 제1 단자(501)는 위상 출력 단자이고, 상기 제1 기판(110)의 도전층(70) 전체를 위상 출력 단자로 적용할 수가 있다.
상기 제1 기판(110)상에는 제2 소자(302)를 더 포함할 수 있다.
상기 제2 소자(302)는 상기 제1 기판(110)의 도전층(70) 상에 형성되며, 앞서 상술한 상기 제1 소자(301)와 마찬가지로 하나 이상의 스위칭 소자 또는 다이오드로 구성될 수 있다.
또한, 상기 제2 소자(302)는 와이어(9)를 통해 상기 제3 단자(503)와 전기적인 연결을 할 수 있다.
제3 실시 예
도 6은 본 발명의 제3 실시 예에 따른 전력 반도체 모듈의 사시도다.
도 6을 참조하면, 상기 전력 반도체 모듈(3000)은 상면에 도전층(70)이 형성되며, 상기 도전층(70) 상에 제1 단자(501)가 접지된 제1 기판(110), 상기 제1 기판(110)상에 형성되며, 제2 단자(502)가 접지된 제2 기판(210) 및 상기 제2 기판(210)상에 실장된 제1 소자(301)를 포함하며, 상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)과 전기적으로 연결된다.
상기 제1 기판(110)은 제1 및 제2 실시 예에서 상술한 내용과 동일하므로 이를 생략하기로 한다.
상기 제2 기판(210)은 제2 절연층(50) 및 제3 금속층(30)을 포함하며, 상기 제1 기판(110)의 도전층(70) 상에 상기 제2 절연층(50)이 접합된 구조로 형성될 수 있다.
이를 통해, 층의 수를 최소화한 상기 제2 기판을 통해, 상기 전력 반도체 모듈(3000)은 박판화된 효과를 가질 수 있다.
상기 제2 기판(210)은 제2 실시 예에서 상술한 내용과 동일하므로 이를 생략하기로 한다.
상기 제2 기판(210)에는 제2 단자(502)가 접지되어 형성된다.
상기 제2 단자(502)는 외부로부터 전력 반도체 모듈(3000)로 전압을 연결해 주는 전력 단자이다.
상기 제2 기판(210)상에 실장된 제1 소자(301)는 하나 이상의 수동 소자와 능동 소자 등과 같은 다양한 소자들을 포함할 수 있다.
상기 제1 소자(301)는 와이어(9)를 통해 상기 제1 기판(110)상의 도전층(70)과 전기적으로 연결된다.
마찬가지로, 상기 제2 단자(502), 제1 소자(301), 와이어(9)에 관한 설명도 제1 및 제2 실시 예에서 상술한 내용과 동일하므로 이를 생략하기로 한다.
외부로부터 상기 제2 단자(502)를 통해 들어온 전압은 상기 제1 소자(301)를 거쳐 와이어(9)를 통해 상기 제1 기판(110)의 도전층(70)으로 연결되며, 이를 통해 본 발명의 제3 실시 예에 따른 전력 반도체 모듈(3000)은, 제1 기판(110)과 제2 기판(210)이 서로 전기적으로 연결된다.
상기 전력 반도체 모듈(3000)은 상기 제1 기판(110)의 도전층(70)에 접지 영역을 패터닝 하고, 외부로 노출된 제1 절연층(40) 상에 제3 단자(503)를 접지시켜 형성한다.
상기 제3 단자(503)는 전력 단자이며, 예를 들어 네거티브(Negative) 단자일 수 있다.
또한, 상기 제3 단자(503)는 리드 프레임의 역할을 할 수 있으며, 특별히 이에 한정되는 것은 아니다.
상기 제1 기판(110)의 도전층(70) 상에는 제1 단자(501)가 접지된다.
상기 제1 단자(501)는 위상 출력 단자이고, 상기 제1 기판(110)의 도전층(70) 전체를 위상 출력 단자로 적용할 수가 있다.
상기 제1 기판(110)상에는 제2 소자(302)를 더 포함할 수 있다.
상기 제2 소자(302)는 상기 제1 기판(110)의 도전층(70) 상에 형성되며, 제1 및 제2 실시 예에서 상술한 제2 소자(302)의 내용과 동일하므로 이를 생략하기로 한다.
또한, 상기 제2 소자(302)는 와이어(9)를 통해 상기 제3 단자(503)와 전기적인 연결을 할 수 있다.
본 발명의 제3 실시 예에 따른 전력 반도체 모듈(3000)은 제1 및 제2 실시 예를 통해 설명한 전력 반도체 모듈(1000, 2000)보다 전체적인 면적이 축소되고, 층의 수 또한 감소한 박판화된 구조로 형성된다.
결국, 본 발명의 실시 예들에 따른 전력 반도체 모듈은, 패턴화되지 않은 제1 기판(110)의 도전층(70) 상에 형성된 제2 기판(210), 소자, 단자들을 통해 회로 설계 측면에 있어서, 자유롭게 배치할 수 있는 효과가 있다. 즉, 전력 반도체 모듈의 설계에 있어서 자유도를 높일 수 있고, 기판의 면적을 최소화할 수 있는 것이다.
또한, 기존에는 하부 기판을 디비씨(DBC) 기판으로 적용하여 상부 금속층을 패터닝하고 그 위에 소자를 적층 하여 전력 반도체 모듈을 제작하였으나, 상기 디비씨 기판을 대면적으로 제작할 경우 취성이 약해서 쉽게 깨질 수 있는 문제점이 있었다.
이러한 문제점을 해결하기 위해 본 발명의 전력 반도체 모듈은 하부 기판을 제1 기판으로 적용하여, 대면적으로 적용함에 있어서 종래에 기판이 쉽게 깨지는 문제점을 해결할 수 있고, 방열특성까지 향상시킬 수가 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
와이어: 9
제1 금속층: 10
제2 금속층: 20
제3 금속층: 30
제1 절연층: 40
제2 절연층: 50
제3 절연층: 60
도전층: 70
땜납층: 80
제1 기판: 110
제2 기판: 210
제1 소자: 301
제2 소자: 302
제1 단자: 501
제2 단자: 502
제3 단자: 503
전력 반도체 모듈: 1000, 2000, 3000

Claims (13)

  1. 상면에 도전층이 형성되며, 상기 도전층 상에 제1 단자가 접지된 제1 기판;
    상기 제1 기판상에 형성되며, 제2 단자가 접지된 제2 기판; 및
    상기 제2 기판상에 실장된 제1 소자;
    를 포함하며, 상기 제1 소자는 와이어를 통해 상기 제1 기판의 도전층과 전기적으로 연결된 전력 반도체 모듈.
  2. 청구항 1에 있어서,
    상기 제1 기판상에는 제2 소자를 더 포함하는 전력 반도체 모듈.
  3. 청구항 1에 있어서,
    상기 제2 기판상에 실장된 제1 소자는 스위칭 소자인 전력 반도체 모듈.
  4. 청구항 1에 있어서,
    상기 제1 기판은 순차적으로 제1 금속층, 제1 절연층 및 도전층이 적층되어 형성된 전력 반도체 모듈.
  5. 청구항 1에 있어서,
    상기 제1 기판 및 제2 기판은 상기 기판들 사이에 개재된 땜납층을 더 포함하는 전력 반도체 모듈.
  6. 청구항 1에 있어서,
    상기 제2 기판은 제2 금속층 및 제3 금속층 사이에 개재된 제2 절연층을 포함하는 전력 반도체 모듈.
  7. 청구항 1에 있어서,
    상기 제2 기판은 제2 절연층 및 제3 금속층을 포함하며, 상기 제1 기판의 도전층 상에 상기 제2 절연층이 접합된 전력 반도체 모듈.
  8. 청구항 1에 있어서,
    상기 모듈은 제3 단자를 더 포함하는 전력 반도체 모듈.
  9. 청구항 8에 있어서,
    상기 제3 단자는 상기 제1 기판의 도전층 상에 형성된 제3 절연층과 같이 접지된 전력 반도체 모듈.
  10. 청구항 8에 있어서,
    상기 제3 단자는 상기 제1 기판의 도전층에 접지 영역을 패터닝 하고, 외부로 노출된 상기 제1 기판의 제1 절연층과 접지된 전력 반도체 모듈.
  11. 청구항 8에 있어서,
    상기 제3 단자는 전력 단자인 전력 반도체 모듈.
  12. 청구항 1에 있어서,
    상기 제1 단자는 위상 출력 단자이고, 상기 제2 단자는 전력 단자인 전력 반도체 모듈.
  13. 청구항 1에 있어서,
    상기 제1 및 제2 단자는 리드 프레임인 전력 반도체 모듈.
KR1020150014046A 2015-01-29 2015-01-29 전력 반도체 모듈 KR20160093267A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150014046A KR20160093267A (ko) 2015-01-29 2015-01-29 전력 반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150014046A KR20160093267A (ko) 2015-01-29 2015-01-29 전력 반도체 모듈

Publications (1)

Publication Number Publication Date
KR20160093267A true KR20160093267A (ko) 2016-08-08

Family

ID=56711756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150014046A KR20160093267A (ko) 2015-01-29 2015-01-29 전력 반도체 모듈

Country Status (1)

Country Link
KR (1) KR20160093267A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070108701A (ko) 2006-05-08 2007-11-13 페어차일드코리아반도체 주식회사 저 열저항 파워 모듈 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070108701A (ko) 2006-05-08 2007-11-13 페어차일드코리아반도체 주식회사 저 열저항 파워 모듈 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8455987B1 (en) Electrically isolated power semiconductor package with optimized layout
US9214415B2 (en) Integrating multi-output power converters having vertically stacked semiconductor chips
US11011445B2 (en) Semiconductor package device
US9966344B2 (en) Semiconductor device with separated main terminals
US10861833B2 (en) Semiconductor device
KR20140026496A (ko) 반도체 유닛 및 그것을 이용한 반도체 장치
JP2002026251A (ja) 半導体装置
US10600727B2 (en) Molded intelligent power module for motors
US9385107B2 (en) Multichip device including a substrate
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP2019071412A (ja) チップパッケージ
JP2003017658A (ja) 電力用半導体装置
JP2015162609A (ja) 半導体装置
US20130112993A1 (en) Semiconductor device and wiring substrate
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP6248803B2 (ja) パワー半導体モジュール
WO2014192348A1 (ja) 半導体装置
JP5880664B1 (ja) 半導体装置
US10529644B2 (en) Semiconductor device
WO2013105456A1 (ja) 回路基板および電子デバイス
WO2021181468A1 (ja) 半導体モジュール
JP7392308B2 (ja) 半導体装置
KR20160093267A (ko) 전력 반도체 모듈
CN111244061A (zh) 氮化镓设备的封装结构
TWM593659U (zh) 直接導出電子元件熱能的封裝結構

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid