JPH01194344A - パワートランジスタの並列接続方法 - Google Patents
パワートランジスタの並列接続方法Info
- Publication number
- JPH01194344A JPH01194344A JP63018360A JP1836088A JPH01194344A JP H01194344 A JPH01194344 A JP H01194344A JP 63018360 A JP63018360 A JP 63018360A JP 1836088 A JP1836088 A JP 1836088A JP H01194344 A JPH01194344 A JP H01194344A
- Authority
- JP
- Japan
- Prior art keywords
- power transistors
- conductive
- arm
- parallel
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000615 nonconductor Substances 0.000 claims description 6
- 239000004020 conductor Substances 0.000 abstract description 25
- 238000005452 bending Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 15
- 230000004907 flux Effects 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 241001417534 Lutjanidae Species 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はモジュール構造をなす電力用半導体素子、特
にパワートランジスタ等を多数並列接続して構成する高
周波大電流大容量インバータにおける電力用半導体素子
の並列接続方法に関する。
にパワートランジスタ等を多数並列接続して構成する高
周波大電流大容量インバータにおける電力用半導体素子
の並列接続方法に関する。
従来のこの種の並列接続方法によるモジュール構造パワ
ートランジスタ複数個の接続構成図の例としては第７図
に示すものが知られている。第７図の（イ）は平面図、
（ロ）は側面図であり、第３図の外形図に示すパワート
ランジスタモジュール１を４個並列に接続してｌアーム
を構成した場合を示すものである。第７図において４個
の前記モジュールの各コレクタ端子Ｃはコレクタ引出導
帯１２のＬ字形接続導帯１２ａに共通に接続された後に
前記引出導帯１２により一括して外部引出しされる。同
様に前記モジュールの各エミッタ端子Ｅはエミッタ引出
導帯１３のＬ字形接続導帯１３ａに共通に接続された後
に前記引出導帯１３により一括して外部引出しされる。
ートランジスタ複数個の接続構成図の例としては第７図
に示すものが知られている。第７図の（イ）は平面図、
（ロ）は側面図であり、第３図の外形図に示すパワート
ランジスタモジュール１を４個並列に接続してｌアーム
を構成した場合を示すものである。第７図において４個
の前記モジュールの各コレクタ端子Ｃはコレクタ引出導
帯１２のＬ字形接続導帯１２ａに共通に接続された後に
前記引出導帯１２により一括して外部引出しされる。同
様に前記モジュールの各エミッタ端子Ｅはエミッタ引出
導帯１３のＬ字形接続導帯１３ａに共通に接続された後
に前記引出導帯１３により一括して外部引出しされる。
従来方法においては上記の如きモジュール間接続により
各パワートランジスタのスイッチング動作時の過渡的な
電流平衡を計っている。
各パワートランジスタのスイッチング動作時の過渡的な
電流平衡を計っている。
しかしながら前記従来方法による複数パワートランジス
タの並列接続においては、前記コレクタ引出導帯１２と
エミッタ引出導帯１３とがら外部接続対象回路又は素子
への配線経路如何によっては配線インダクタンスの増大
とその不平衡を来たし、前記各トランジスタによる高周
波スイッチング時には、該各トランジスタの過電圧抑制
用スナツパの所要容量の増大とそれに伴なうスナツパ損
失の増大によるインバータ効率の低下を招（と共に前記
両引出導帯１２と１３とがそれぞれ接続される外部母線
群との相互誘導による前記各トランジスタ間の電流不平
衡の発生成いは前記各外部母線周囲の金属物に対する誘
導加熱の招来等の可能性を有していた。これに鑑み本発
明は電路各部における合成磁束の極小化を計ることによ
り前記諸問題点を回避する方法を提供することを目的と
するものである。
タの並列接続においては、前記コレクタ引出導帯１２と
エミッタ引出導帯１３とがら外部接続対象回路又は素子
への配線経路如何によっては配線インダクタンスの増大
とその不平衡を来たし、前記各トランジスタによる高周
波スイッチング時には、該各トランジスタの過電圧抑制
用スナツパの所要容量の増大とそれに伴なうスナツパ損
失の増大によるインバータ効率の低下を招（と共に前記
両引出導帯１２と１３とがそれぞれ接続される外部母線
群との相互誘導による前記各トランジスタ間の電流不平
衡の発生成いは前記各外部母線周囲の金属物に対する誘
導加熱の招来等の可能性を有していた。これに鑑み本発
明は電路各部における合成磁束の極小化を計ることによ
り前記諸問題点を回避する方法を提供することを目的と
するものである。
並列接続される複数のパワートランジスタのコレクタ電
流とエミッタ電流とを近接配置された一対の導帯に通電
し、該両導帯上の前記両型流ができるだけ大きさが等し
く方向が反対の対をなす電流となるように前記両溝帯の
組合せによる電路構成を行なうものである。すなわち其
の１は複数のパワートランジスタの並列接続において、
各トランジスタそれぞれのコレクタとエミッタとを、大
きさが等しく方向が反対の対をなす電流に対し電路リア
クタンス極小の往復電路を形成するように相互に近接配
置された一対の導帯のそれぞれに同種端子どうし共通に
接続することを特徴とするものであり、其の２は並列接
続される複数のパワートランジスタから成る上下アーム
を有するシングルエンドプッシュプルインバータ又はハ
ーフブリッジインバータにおいて、上アームを構成する
複数のパワートランジスタそれぞれのコレクタを共通に
接続する第１の導帯と、下アームを構成する複数のパワ
ートランジスタそれぞれのエミッタを共通に接続する第
２の導帯と、前記上アームの各トランジスタのエミッタ
と前記下アームの各トランジスタのコレクタとを共通に
接続する第３の導帯とを設け、前記各導帯の相互配列を
第１と第３と第２の導帯の順に薄い電気的絶縁物を介し
て近接配置すると共に該３種の導帯を前記複数のパワー
トランジスタの配列方向に平行に一括して外部引出しす
ることを特徴とするものであり、其の３は並列接続され
る複数のパワートランジスタから成る上下アームを有す
るフルブリッジインバータにおいて、２組の上アームを
構成する複数のパヮ−トランジスタそれぞれのコレクタ
を共通に接続する第１の導帯と、２組の下アームを構成
する複数のパワートランジスタそれぞれのエミッタを共
通に接続する第２の導帯と、前記上アーム２組中の１組
の各トランジスタのエミッタと前記下アーム２組中の１
組の各トランジスタのコレクタとを共通に接続する第３
の導帯と、前記各２組の上下アーム中それぞれの残り１
組のアームについて上アームの各トランジスタのエミッ
タと下アームの各トランジスタのコレクタとを共通に接
続する第４の導帯とを設け、前記各導帯の相互配列を第
１と第３と第４と第２の導帯の順或いは第１と第４と第
３と第２の導帯の順に薄い電気的絶縁物を介して近接配
置すると共に該４種の導帯を前記複数のパワートランジ
スタの配列方向に平行に一括して外部引出しすることを
特徴とするものであり、以上３種の方法を以って問題点
解決の手段とするものである。
流とエミッタ電流とを近接配置された一対の導帯に通電
し、該両導帯上の前記両型流ができるだけ大きさが等し
く方向が反対の対をなす電流となるように前記両溝帯の
組合せによる電路構成を行なうものである。すなわち其
の１は複数のパワートランジスタの並列接続において、
各トランジスタそれぞれのコレクタとエミッタとを、大
きさが等しく方向が反対の対をなす電流に対し電路リア
クタンス極小の往復電路を形成するように相互に近接配
置された一対の導帯のそれぞれに同種端子どうし共通に
接続することを特徴とするものであり、其の２は並列接
続される複数のパワートランジスタから成る上下アーム
を有するシングルエンドプッシュプルインバータ又はハ
ーフブリッジインバータにおいて、上アームを構成する
複数のパワートランジスタそれぞれのコレクタを共通に
接続する第１の導帯と、下アームを構成する複数のパワ
ートランジスタそれぞれのエミッタを共通に接続する第
２の導帯と、前記上アームの各トランジスタのエミッタ
と前記下アームの各トランジスタのコレクタとを共通に
接続する第３の導帯とを設け、前記各導帯の相互配列を
第１と第３と第２の導帯の順に薄い電気的絶縁物を介し
て近接配置すると共に該３種の導帯を前記複数のパワー
トランジスタの配列方向に平行に一括して外部引出しす
ることを特徴とするものであり、其の３は並列接続され
る複数のパワートランジスタから成る上下アームを有す
るフルブリッジインバータにおいて、２組の上アームを
構成する複数のパヮ−トランジスタそれぞれのコレクタ
を共通に接続する第１の導帯と、２組の下アームを構成
する複数のパワートランジスタそれぞれのエミッタを共
通に接続する第２の導帯と、前記上アーム２組中の１組
の各トランジスタのエミッタと前記下アーム２組中の１
組の各トランジスタのコレクタとを共通に接続する第３
の導帯と、前記各２組の上下アーム中それぞれの残り１
組のアームについて上アームの各トランジスタのエミッ
タと下アームの各トランジスタのコレクタとを共通に接
続する第４の導帯とを設け、前記各導帯の相互配列を第
１と第３と第４と第２の導帯の順或いは第１と第４と第
３と第２の導帯の順に薄い電気的絶縁物を介して近接配
置すると共に該４種の導帯を前記複数のパワートランジ
スタの配列方向に平行に一括して外部引出しすることを
特徴とするものであり、以上３種の方法を以って問題点
解決の手段とするものである。
一般に電路におけるインダクタンスは該電路の通電電流
により発生する磁束の前記通電電流に対する変化率で与
えられる。従って前記磁束を前記電路電流の変動にかか
わらず常に零又は零に近い値に抑制できるなら前記電路
のインダクタンスもまた零又は零に近い値となし得る。
により発生する磁束の前記通電電流に対する変化率で与
えられる。従って前記磁束を前記電路電流の変動にかか
わらず常に零又は零に近い値に抑制できるなら前記電路
のインダクタンスもまた零又は零に近い値となし得る。
パワートランジスタの電路に関し、対をなす電流である
コレクタとエミッタとの両電流の電路を近接配置した一
対の導体で構成すれば、該一対の導体を通過する前記ト
ランジスタの両電流は互に大きさが等しく方向が反対で
ある往復電流となり、該往復電流による２組の磁束もま
た互に大きさが等しく方向は反対となる。従って前記電
路の一対の導体を構成する２組の導体を該両導体の周囲
に発生する磁束が完全に文楽するような構造と配置とに
すれば、前記往復電流による前記電路周囲の合成磁束は
零となり、従って前記電路インダクタンスもまた零とな
る。本発明においては、トランジスタの単体電流又は複
数個並列接続時の合成電流に対する電路の基本をなす前
記一対の導体として、近接配置時に相互の磁束文楽度の
高い平板状の導帯の組合せを用い該一対の導体をなす２
組の導帯を薄い電気的な絶縁物を介して近接配置し且つ
該両導帯への前記各トランジスタ電流の流出入位置をで
きるだけ対称となすように前記両導帯と前記各トランジ
スタ端子との接続位置を決定することにより、前記各ト
ランジスタ電流による前記電路周囲の２組の磁束の発生
状態をできるだけ対称となすと共に該両磁束の文楽を密
にし、前記電路上の各点における合成磁束の極小化を計
り、その結果として前記電路上の各点におけるインダク
タンスの平衡化と極小化を計っている。なお上記の一対
の導帯における合成磁束極小化の関係は、該一対の導帯
を基本として相互に近接配置された複数対の導帯群にお
いても該各対導帯への電流通電時期が異なる場合にはほ
ぼ同様に成立する。
コレクタとエミッタとの両電流の電路を近接配置した一
対の導体で構成すれば、該一対の導体を通過する前記ト
ランジスタの両電流は互に大きさが等しく方向が反対で
ある往復電流となり、該往復電流による２組の磁束もま
た互に大きさが等しく方向は反対となる。従って前記電
路の一対の導体を構成する２組の導体を該両導体の周囲
に発生する磁束が完全に文楽するような構造と配置とに
すれば、前記往復電流による前記電路周囲の合成磁束は
零となり、従って前記電路インダクタンスもまた零とな
る。本発明においては、トランジスタの単体電流又は複
数個並列接続時の合成電流に対する電路の基本をなす前
記一対の導体として、近接配置時に相互の磁束文楽度の
高い平板状の導帯の組合せを用い該一対の導体をなす２
組の導帯を薄い電気的な絶縁物を介して近接配置し且つ
該両導帯への前記各トランジスタ電流の流出入位置をで
きるだけ対称となすように前記両導帯と前記各トランジ
スタ端子との接続位置を決定することにより、前記各ト
ランジスタ電流による前記電路周囲の２組の磁束の発生
状態をできるだけ対称となすと共に該両磁束の文楽を密
にし、前記電路上の各点における合成磁束の極小化を計
り、その結果として前記電路上の各点におけるインダク
タンスの平衡化と極小化を計っている。なお上記の一対
の導帯における合成磁束極小化の関係は、該一対の導帯
を基本として相互に近接配置された複数対の導帯群にお
いても該各対導帯への電流通電時期が異なる場合にはほ
ぼ同様に成立する。
以下この発明の実施例を図面により説明する。
第１図と第２図とはこの発明の実施例を示し、第３図の
外形図に示すモジュール構造のパワートランジスタ複数
個の並列接続構成図であり、第１図は第４図に示すシン
グルエンドプッシュプルインバータと第５図に示すハー
フブリッジインバータとのそれぞれの基本回路構成図に
対応し、第２図は第６図に示すフルブリッジインバータ
の基本回路構成図に対応する。まづ第４図の基本回路構
成図につき説明する。第４図において、交流電源ＡＣか
ら供給された交流電圧は整流器２によって直流に変換さ
れた後に平滑コンデンサ３によって平滑される。該コン
デンサ３の充電電圧はＰ側配線８とＮ側配線１０とを経
由して逆変換回路６に加えられ規定周波数の交流に変換
された後に誘導性抵抗とコンデンサとから成る負荷回路
７に前記両配線８とｌＯと更にｖ０出力配線９とを経由
して加えられる。なお前記ｖ０出力配線９の通過電流は
前記規定周波数に応じてその通電方向を反転する。
外形図に示すモジュール構造のパワートランジスタ複数
個の並列接続構成図であり、第１図は第４図に示すシン
グルエンドプッシュプルインバータと第５図に示すハー
フブリッジインバータとのそれぞれの基本回路構成図に
対応し、第２図は第６図に示すフルブリッジインバータ
の基本回路構成図に対応する。まづ第４図の基本回路構
成図につき説明する。第４図において、交流電源ＡＣか
ら供給された交流電圧は整流器２によって直流に変換さ
れた後に平滑コンデンサ３によって平滑される。該コン
デンサ３の充電電圧はＰ側配線８とＮ側配線１０とを経
由して逆変換回路６に加えられ規定周波数の交流に変換
された後に誘導性抵抗とコンデンサとから成る負荷回路
７に前記両配線８とｌＯと更にｖ０出力配線９とを経由
して加えられる。なお前記ｖ０出力配線９の通過電流は
前記規定周波数に応じてその通電方向を反転する。
また前記逆変換回、路６は、パワートランジスタと転流
ダイオードとの並列接続から成り第３図の外形図に示す
パワートランジスタモジュール１を基本構成素子とし、
それぞれ該素子３個の並列接続から成る上アーム４と下
アーム５との直列接続により構成され、該両アームの直
列接続点が前記Ｖ。
ダイオードとの並列接続から成り第３図の外形図に示す
パワートランジスタモジュール１を基本構成素子とし、
それぞれ該素子３個の並列接続から成る上アーム４と下
アーム５との直列接続により構成され、該両アームの直
列接続点が前記Ｖ。
出力配線９の引出点となる。次に第４図に対応する第１
図について説明する。なお第１図においては前記上下ア
ーム４と５との前記モジュール１の並列個数はそれぞれ
４であり、従って前記逆変換回路６は８個の前記モジュ
ール１により構成されている。第１図において（イ）は
平面図、（ロ）と（ハ）とは側面図であり、図中ＣとＥ
とＢとは第３図に示す如くそれぞれパワートランジスタ
のコレクタとエミッタとベースの引出端子であり、制御
信号に関する前記端子Ｂの配線については以後特に言及
しない。また１１は薄い電気的な絶縁フィルムであり、
前記配線８と９と１０とは図示の如く板状の導帯となし
ており該善導帯の外部向は共通引出部は前記絶縁フィル
ム１１を介して平行に密着配置されている。該各導帯共
通引出部から前記各モジュールへの接続については次の
如く行なわれる。まづ上アーム４の各エミッタ端子Ｅと
下アーム５の各コレクタ端子Ｃとの全端子は一枚の導帯
（板）に共通に接続され更に該導帯（板）と前記導帯９
の共通引出部の下部をＬ字状に曲げて設けた腕部とをそ
れぞれ接続することにより行なう。次に前記上アーム４
の各コレクタ端子Ｃと前記導帯８の共通引出部との接続
は、前記各コレクタ端子Ｃの共通接続部が一枚の平板状
をなす導帯と前記導帯８の共通引出部の下部とを第１図
（ハ）に示す如き２重り字形多脚状の腕により結んだ形
状の導帯に対して前記各コレクタ端子を共通に接続する
ことにより行なう。また前記下アーム５の各エミッタ端
子Ｅの接続に関しても前記上アーム４の各コレクタ端子
接続の場合と全く同様に行なわれる。上記配線状態にお
いて、前記導帯８と９及び９とｌＯとは通電電流に関し
てそれぞれ一対の往復電路を形成し、該両電路通電電流
の導通時期が交互に異なることから前記導帯８と９と１
０との周囲における通電電流による合成磁束の極小化従
って電路インダクタンスの極小化が可能となる。次に第
５図の基本回路構成図は第４図の場合と平滑コンデンサ
部３ａと負荷部７ａが異なるのみで逆変換回路６からの
配線引出状態は第４図の場合と全く同様であり、従って
並列接続構成図については第１図に示す通りとなる。次
に第６図に示すフルブリッジインバータの基本回路図は
第４図の場合と逆変換回路６ａが異なり、これに従って
前記■。出力配線（導帯）９がＵ０出力配線（導帯）９
ａとＷ０出力配′４！Ａ＜導帯）９ｂとに分割されてい
るが、これは前記上アーム４が上アーム４ａと４ｂとに
分割され更に下アーム５が下アーム５ａと５ｂとに分割
されたことによるものである。なお第６図に対応する並
列接続構成図の第２図においては各アームそれぞれ３個
のトランジスタモジュールを有し合計１２個のモジュー
ル構成の並列接続構成図となっている。第２図において
（イ）は平面図、（ロ）と（ハ）とは側面図であり、前
記導帯８と９ａ及び９ｂと１０とをそれぞれ一対の往復
電路として第２図（イ）と（ハ）とに示す如く近接配置
することにより第１図の場合と同様の電路インダクタン
スの極小化が可能となる。
図について説明する。なお第１図においては前記上下ア
ーム４と５との前記モジュール１の並列個数はそれぞれ
４であり、従って前記逆変換回路６は８個の前記モジュ
ール１により構成されている。第１図において（イ）は
平面図、（ロ）と（ハ）とは側面図であり、図中ＣとＥ
とＢとは第３図に示す如くそれぞれパワートランジスタ
のコレクタとエミッタとベースの引出端子であり、制御
信号に関する前記端子Ｂの配線については以後特に言及
しない。また１１は薄い電気的な絶縁フィルムであり、
前記配線８と９と１０とは図示の如く板状の導帯となし
ており該善導帯の外部向は共通引出部は前記絶縁フィル
ム１１を介して平行に密着配置されている。該各導帯共
通引出部から前記各モジュールへの接続については次の
如く行なわれる。まづ上アーム４の各エミッタ端子Ｅと
下アーム５の各コレクタ端子Ｃとの全端子は一枚の導帯
（板）に共通に接続され更に該導帯（板）と前記導帯９
の共通引出部の下部をＬ字状に曲げて設けた腕部とをそ
れぞれ接続することにより行なう。次に前記上アーム４
の各コレクタ端子Ｃと前記導帯８の共通引出部との接続
は、前記各コレクタ端子Ｃの共通接続部が一枚の平板状
をなす導帯と前記導帯８の共通引出部の下部とを第１図
（ハ）に示す如き２重り字形多脚状の腕により結んだ形
状の導帯に対して前記各コレクタ端子を共通に接続する
ことにより行なう。また前記下アーム５の各エミッタ端
子Ｅの接続に関しても前記上アーム４の各コレクタ端子
接続の場合と全く同様に行なわれる。上記配線状態にお
いて、前記導帯８と９及び９とｌＯとは通電電流に関し
てそれぞれ一対の往復電路を形成し、該両電路通電電流
の導通時期が交互に異なることから前記導帯８と９と１
０との周囲における通電電流による合成磁束の極小化従
って電路インダクタンスの極小化が可能となる。次に第
５図の基本回路構成図は第４図の場合と平滑コンデンサ
部３ａと負荷部７ａが異なるのみで逆変換回路６からの
配線引出状態は第４図の場合と全く同様であり、従って
並列接続構成図については第１図に示す通りとなる。次
に第６図に示すフルブリッジインバータの基本回路図は
第４図の場合と逆変換回路６ａが異なり、これに従って
前記■。出力配線（導帯）９がＵ０出力配線（導帯）９
ａとＷ０出力配′４！Ａ＜導帯）９ｂとに分割されてい
るが、これは前記上アーム４が上アーム４ａと４ｂとに
分割され更に下アーム５が下アーム５ａと５ｂとに分割
されたことによるものである。なお第６図に対応する並
列接続構成図の第２図においては各アームそれぞれ３個
のトランジスタモジュールを有し合計１２個のモジュー
ル構成の並列接続構成図となっている。第２図において
（イ）は平面図、（ロ）と（ハ）とは側面図であり、前
記導帯８と９ａ及び９ｂと１０とをそれぞれ一対の往復
電路として第２図（イ）と（ハ）とに示す如く近接配置
することにより第１図の場合と同様の電路インダクタン
スの極小化が可能となる。
この発明によれば、並列接続される複数のパワートラン
ジスタの電路を、電気的絶縁物を介して近接配置した一
対の導帯を基本として構成することにより該電路上洛位
置におけるインダクタンスの平衡化と極小化とが可能と
なり、前記各トランジスタの電流平衡化によるトランジ
スタ電流容量の有効利用が可能となり、更に各トランジ
スタスナツパ回路の損失低減による高効率大容量高周波
インバータの構成が可能となった。
ジスタの電路を、電気的絶縁物を介して近接配置した一
対の導帯を基本として構成することにより該電路上洛位
置におけるインダクタンスの平衡化と極小化とが可能と
なり、前記各トランジスタの電流平衡化によるトランジ
スタ電流容量の有効利用が可能となり、更に各トランジ
スタスナツパ回路の損失低減による高効率大容量高周波
インバータの構成が可能となった。
第１図と第２図とはこの発明の実施例を示す複数パワー
トランジスタの並列接続構成図であり、該両図の（イ）
は共に平面図であり（ロ）と（ハ）とは共に側面図であ
る。第３図はモジュール構造のパワートランジスタ素子
の外形図例であり、（イ）は平面図、（ロ）は側面図で
ある。第４図と第５図と第６図とはそれぞれシングルエ
ンドプッシュプルインバータとハーフブリッジインバー
タとフルブリッジインバータとの基本回路構成図であり
、前記接続構成図との対応は第１図が第４図と第５図と
に対応し、第２図と第６図とが対応する。第７図は従来
技術による複数パワートランジスタの並列接続構成図で
あり（イ）は平面図、（ロ）は側面図である。 １・・・トランジスタモジュール、２・・・整流器、３
゜３ａ・・・平滑コンデンサ、４．４ａ、４ｂ・・・上
アーム、５，５ａ、５ｂ＝下アーム、６．６２・・・逆
変換回路、７，７ａ・・・負荷回路、８・・・Ｐ側配線
（導帯）、９・・・ｖ０出力配線（導帯）、９ａ・・・
Ｕ０出力配線（導帯）、９ｂ・・・Ｗ０出力配線（導帯
）、１０・・・Ｎ側出力配！（導帯）、１１・・・絶縁
フィルム、１２．１２ａ・・・コレクタ引出導帯、１３
゜１３ａ・・・エミッタ引出導帯、ＡＣ・・・交流電源
。
トランジスタの並列接続構成図であり、該両図の（イ）
は共に平面図であり（ロ）と（ハ）とは共に側面図であ
る。第３図はモジュール構造のパワートランジスタ素子
の外形図例であり、（イ）は平面図、（ロ）は側面図で
ある。第４図と第５図と第６図とはそれぞれシングルエ
ンドプッシュプルインバータとハーフブリッジインバー
タとフルブリッジインバータとの基本回路構成図であり
、前記接続構成図との対応は第１図が第４図と第５図と
に対応し、第２図と第６図とが対応する。第７図は従来
技術による複数パワートランジスタの並列接続構成図で
あり（イ）は平面図、（ロ）は側面図である。 １・・・トランジスタモジュール、２・・・整流器、３
゜３ａ・・・平滑コンデンサ、４．４ａ、４ｂ・・・上
アーム、５，５ａ、５ｂ＝下アーム、６．６２・・・逆
変換回路、７，７ａ・・・負荷回路、８・・・Ｐ側配線
（導帯）、９・・・ｖ０出力配線（導帯）、９ａ・・・
Ｕ０出力配線（導帯）、９ｂ・・・Ｗ０出力配線（導帯
）、１０・・・Ｎ側出力配！（導帯）、１１・・・絶縁
フィルム、１２．１２ａ・・・コレクタ引出導帯、１３
゜１３ａ・・・エミッタ引出導帯、ＡＣ・・・交流電源
。
Claims (3)
- （１）複数のパワートランジスタの並列接続において、
各トランジスタそれぞれのコレクタとエミッタとを、大
きさが等しく方向が反対の対をなす電流に対し電路リア
クタンス極小の往復電路を形成するように相互に近接配
置された一対の導帯のそれぞれに同種端子どうし共通に
接続することを特徴とするパワートランジスタの並列接
続方法。 - （２）並列接続される複数のパワートランジスタから成
る上下アームを有するシングルエンドプッシュプルイン
バータ又はハーフブリッジインバータにおいて、上アー
ムを構成する複数のパワートランジスタそれぞれのコレ
クタを共通に接続する第１の導帯と、下アームを構成す
る複数のパワートランジスタそれぞれのエミッタを共通
に接続する第２の導帯と、前記上アームの各トランジス
タのエミッタと前記下アームの各トランジスタのコレク
タとを共通に接続する第３の導帯とを設け、前記各導帯
の相互配列を第１と第３と第２の導帯の順に薄い電気的
絶縁物を介して近接配置すると共に該３種の導帯を前記
複数のパワートランジスタの配列方向に平行に一括して
外部引出しすることを特徴とするパワートランジスタの
並列接続方法。 - （３）並列接続される複数のパワートランジスタから成
る上下アームを有するフルブリッジインバータにおいて
、２組の上アームを構成する複数のパワートランジスタ
それぞれのコレクタを共通に接続する第１の導帯と、２
組の下アームを構成する複数のパワートランジスタそれ
ぞれのエミッタを共通に接続する第２の導帯と、前記上
アーム２組中の１組の各トランジスタのエミッタと前記
下アーム２組中の１組の各トランジスタのコレクタとを
共通に接続する第３の導帯と、前記各２組の上下アーム
中それぞれの残り１組のアームについて上アームの各ト
ランジスタのエミッタと下アームの各トランジスタのコ
レクタとを共通に接続する第４の導帯とを設け、前記各
導帯の相互配列を第１と第３と第４と第２の導帯の順或
いは第１と第４と第３と第２の導帯の順に薄い電気的絶
縁物を介して近接配置すると共に該４種の導帯を前記複
数のパワートランジスタの配列方向に平行に一括して外
部引出しすることを特徴とするパワートランジスタの並
列接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018360A JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63018360A JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01194344A true JPH01194344A (ja) | 1989-08-04 |
| JPH073851B2 JPH073851B2 (ja) | 1995-01-18 |
Family
ID=11969527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63018360A Expired - Fee Related JPH073851B2 (ja) | 1988-01-28 | 1988-01-28 | パワートランジスタの並列接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073851B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
| JPH03292764A (ja) * | 1990-04-11 | 1991-12-24 | Okuma Mach Works Ltd | インバータモジュール |
| JPH059191U (ja) * | 1991-07-12 | 1993-02-05 | 株式会社東芝 | スイツチング回路 |
| EP0578108A1 (en) * | 1992-06-30 | 1994-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| JPH1070889A (ja) * | 1996-08-27 | 1998-03-10 | Origin Electric Co Ltd | インバータ回路 |
| JP2006050698A (ja) * | 2004-08-02 | 2006-02-16 | Origin Electric Co Ltd | ブリッジ装置及びそれを用いた電源装置 |
| JP2008259398A (ja) * | 2007-03-15 | 2008-10-23 | Mitsubishi Electric Corp | 電力変換装置 |
| CN103546015A (zh) * | 2012-07-12 | 2014-01-29 | 株式会社丰田自动织机 | 逆变器装置 |
| JP2014054103A (ja) * | 2012-09-07 | 2014-03-20 | Toyota Motor Corp | パワーモジュール構造 |
| JP2014093421A (ja) * | 2012-11-02 | 2014-05-19 | Toyota Motor Corp | パワーモジュール |
| JP2015185630A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP2017118693A (ja) * | 2015-12-24 | 2017-06-29 | 高周波熱錬株式会社 | 誘導加熱用電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131759A (ja) * | 1982-01-30 | 1983-08-05 | Matsushita Electric Works Ltd | 電力用トランジスタの並列接続構造 |
-
1988
- 1988-01-28 JP JP63018360A patent/JPH073851B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131759A (ja) * | 1982-01-30 | 1983-08-05 | Matsushita Electric Works Ltd | 電力用トランジスタの並列接続構造 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0397257A (ja) * | 1989-09-11 | 1991-04-23 | Toshiba Corp | 大電力半導体装置 |
| JPH0671063B2 (ja) * | 1989-09-11 | 1994-09-07 | 株式会社東芝 | 大電力半導体装置 |
| JPH03292764A (ja) * | 1990-04-11 | 1991-12-24 | Okuma Mach Works Ltd | インバータモジュール |
| JPH059191U (ja) * | 1991-07-12 | 1993-02-05 | 株式会社東芝 | スイツチング回路 |
| EP0578108A1 (en) * | 1992-06-30 | 1994-01-12 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| US5471089A (en) * | 1992-06-30 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor power module |
| JPH1070889A (ja) * | 1996-08-27 | 1998-03-10 | Origin Electric Co Ltd | インバータ回路 |
| JP2006050698A (ja) * | 2004-08-02 | 2006-02-16 | Origin Electric Co Ltd | ブリッジ装置及びそれを用いた電源装置 |
| JP2008259398A (ja) * | 2007-03-15 | 2008-10-23 | Mitsubishi Electric Corp | 電力変換装置 |
| CN103546015A (zh) * | 2012-07-12 | 2014-01-29 | 株式会社丰田自动织机 | 逆变器装置 |
| JP2014023181A (ja) * | 2012-07-12 | 2014-02-03 | Toyota Industries Corp | インバータ装置 |
| US9385629B2 (en) | 2012-07-12 | 2016-07-05 | Kabushiki Kaisha Toyota Jidoshokki | Inverter device with upper and lower arm elements |
| JP2014054103A (ja) * | 2012-09-07 | 2014-03-20 | Toyota Motor Corp | パワーモジュール構造 |
| JP2014093421A (ja) * | 2012-11-02 | 2014-05-19 | Toyota Motor Corp | パワーモジュール |
| JP2015185630A (ja) * | 2014-03-24 | 2015-10-22 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP2017118693A (ja) * | 2015-12-24 | 2017-06-29 | 高周波熱錬株式会社 | 誘導加熱用電源装置 |
| KR20180097566A (ko) * | 2015-12-24 | 2018-08-31 | 고오슈우하네쓰렌 가부시기가이샤 | 유도 가열 전원 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073851B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN202009337U (zh) | 功率电路 | |
| US4670833A (en) | Semiconductor module for a high-speed switching arrangement | |
| JP4502510B2 (ja) | Ｖｓｃ変換装置 | |
| CN100533729C (zh) | 带有小寄生电感的功率半导体模块 | |
| US20130242623A1 (en) | Power converter and integrated dc choke therefor | |
| CN101588142A (zh) | 功率转换器 | |
| JPH01194344A (ja) | パワートランジスタの並列接続方法 | |
| JP2004311685A (ja) | 電力用半導体装置 | |
| US20230085737A1 (en) | Power conversion circuit | |
| JP3046276B2 (ja) | 電力変換装置 | |
| JPH06261556A (ja) | 半導体スイッチ装置 | |
| US6795324B2 (en) | Power converter | |
| JP3532386B2 (ja) | コンデンサの接続方法及び電力変換装置 | |
| CN112701111A (zh) | 一种三电平电路碳化硅功率模块 | |
| EP3796528B1 (en) | Current balancing in power semiconductors of a dc/dc converter | |
| JPH05292756A (ja) | 電力変換装置 | |
| JPH0746857A (ja) | インバータ装置の主回路 | |
| JPH10323015A (ja) | 半導体電力変換装置 | |
| JP2751543B2 (ja) | インバータ | |
| JPH1094256A (ja) | 電力変換素子モジュール | |
| JP7062979B2 (ja) | 電源装置 | |
| WO2001031771A1 (fr) | Convertisseur d'energie electrique | |
| US20220278624A1 (en) | Dual active bridge converter cell with split energy transfer inductor for optimized current balancing in the medium frequency transformer (mft) | |
| JP2568218B2 (ja) | コンデンサの並列接続方法 | |
| JP7354629B2 (ja) | フライングキャパシタ回路、回路モジュールおよび電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |