JP7354629B2 - フライングキャパシタ回路、回路モジュールおよび電力変換装置 - Google Patents

Description

本発明は、フライングキャパシタ回路、回路モジュールおよび電力変換装置に関する。

従来、フライングキャパシタ回路では、フライングキャパシタが設けられた電流経路に流れる電流がスイッチングによって切り替えられる（例えば、特許文献１参照）。
特許文献１ 国際公開第２０１５／０３７５３７号公報

しかしながら、電流経路をスイッチングによって切り替えると、素子耐圧を超えるサージ電圧が発生する場合がある。

上記課題を解決するために、本発明の第１の態様においては、フライングキャパシタ回路が提供される。フライングキャパシタ回路は、基板の第１面において縦続接続された複数のスイッチング素子を備えてよい。フライングキャパシタ回路は、基板の第２面において縦続接続された複数の整流素子を備えてよい。フライングキャパシタ回路は、複数のスイッチング素子および複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタを備えてよい。配線は、少なくとも一部において基板を挟んで並走してよい。

複数のスイッチング素子、および、複数の整流素子は、それぞれ互いに平行な直線上に縦続接続されてよい。

複数のスイッチング素子、および、複数の整流素子は、平面視において同一の直線上に縦続接続されてよい。

フライングキャパシタ回路は、複数のスイッチング素子および複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する複数の配線のうち、縦続接続された複数のスイッチング素子の最も一端側の主端子と、縦続接続された複数の整流素子の最も一端側の主端子とを結んだ配線を除いた他の配線それぞれに、少なくとも１つのキャパシタを備えてよい。

複数のスイッチング素子および複数の整流素子のうち、対応する一の組のスイッチング素子および整流素子の主端子間と、他の組のスイッチング素子および整流素子の主端子間とでは、当該主端子間に設けられたキャパシタの個数が異なってよい。

複数のスイッチング素子および複数の整流素子のうち、フライングキャパシタ回路の入力端子側のスイッチング素子および整流素子の主端子間と、出力端子側のスイッチング素子および整流素子の主端子間とでは、当該主端子間に設けられたキャパシタの個数が異なってよい。

各配線は、第１面および第２面のそれぞれにおいて直線状に設けられてよい。

各配線は、第１面および第２面のそれぞれに、当該面で縦続接続された複数のスイッチング素子または複数の整流素子の電流経路に沿って延伸する接続方向延伸部を有してよい。少なくとも１つのキャパシタは、接続方向延伸部に設けられてよい。

少なくとも１つのキャパシタは、配線に直列に設けられて第１面と、第２面とに配置された複数のキャパシタを有してよい。

複数のキャパシタのうち、第１面に配置されるキャパシタと、第２面に配置されるキャパシタとは、平面視において互いにオフセットして配置されてよい。

各スイッチング素子と、各整流素子とは、平面視において互いにオフセットして配置されてよい。

フライングキャパシタ回路は、基板を挟んで各キャパシタと対向する位置、各スイッチング素子と対向する位置、および、各整流素子と対向する位置のうち、少なくとも１つの位置に設けられたヒートシンクをさらに備えてよい。

各整流素子はスイッチング素子であってよい。

当該フライングキャパシタ回路は、インバータであってよい。縦続接続された複数のスイッチング素子の最も一端側の主端子と、縦続接続された複数の整流素子の最も一端側の主端子とを結んだ配線の中点に出力端子が設けられてよい。縦続接続された複数のスイッチング素子の最も他端側の主端子と、縦続接続された複数の整流素子の最も他端側の主端子とが直流電力の入力端子であってよい。

フライングキャパシタ回路は、第１面に配置されて複数のスイッチング素子を個別に駆動する複数の第１の駆動回路を備えてよい。フライングキャパシタ回路は、第２面に配置されて、それぞれスイッチング素子としての複数の整流素子を個別に駆動する複数の第２の駆動回路を備えてよい。各第１の駆動回路と、各第２の駆動回路とは、平面視において互いにオフセットして配置されてよい。

各整流素子はダイオードであってよい。

本発明の第２の態様においては、回路モジュールが提供される。回路モジュールは、基板の第１面に搭載されたスイッチング素子を備えてよい。回路モジュールは、基板の第２面に搭載された整流素子を備えてよい。回路モジュールは、スイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタを備えてよい。配線は、少なくとも一部において基板を挟んで並走してよい。

回路モジュールは、スイッチング素子の第１の主端子と接続された第１接続端子と、整流素子の第１の主端子と接続された第２接続端子とを一方の端部に備えてよい。回路モジュールは、スイッチング素子の第２の主端子と接続された第３接続端子と、整流素子の第２の主端子と接続された第４接続端子とを他方の端部に備えてよい。

本発明の第３の態様においては、フライングキャパシタ回路が提供される。フライングキャパシタ回路は、第２の態様の回路モジュールを複数縦続接続してよい。

本発明の第４の態様においては、電力変換装置が提供される。電力変換装置は、第１の態様または第３の態様のフライングキャパシタ回路を備えてよい。電力変換装置は、フライングキャパシタ回路に直流電力を供給する直流電源を備えてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本実施形態に係る電力変換装置１を示す。 各スイッチング素子２１，２２のオンオフの状態と、フライングキャパシタ回路２の出力電圧との関係を示す。 第３配線２８を通る電流の経路を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係る回路モジュール５を示す。 図６の回路モジュール５の外観を示す。 図６の回路モジュール５を縦続接続したフライングキャパシタ回路２において第３配線２８を通る電流の経路を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係るフライングキャパシタ回路２を示す。 スイッチング素子２１，２２の配置位置の変形例を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係るフライングキャパシタ回路２を示す。 変形例に係る電力変換装置１を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

［１．電力変換装置１の構成］
図１は、本実施形態に係る電力変換装置１を示す。電力変換装置１は、直流電源１０と、フライングキャパシタ回路２と、ＬＣフィルタ１１とを備える。

［１－１．直流電源１０］
直流電源１０は、フライングキャパシタ回路２に直流電力Ｖｉｎを供給する。直流電源は、電力系統から供給される交流電流を整流する整流回路であってよい。なお、直流電源１０とフライングキャパシタ回路２との間には、直流電源１０から供給される直流電力Ｖｉｎを平滑化する１または複数の平滑キャパシタ（図示せず）が設けられてよい。電力変換装置１から交流電流が出力される場合には、平滑キャパシタが２つ設けられてよく、その中点が交流電流の帰路とされてよい。

［１－２．フライングキャパシタ回路２］
フライングキャパシタ回路２は、フライングキャパシタ方式で電力変換を行うマルチレベルのフライングキャパシタ回路であってよく、本実施形態では一例として、直流電源１０からの直流電圧をマルチレベルの電圧に変換するインバータである。フライングキャパシタ回路２は、基板２０に設けられた複数のスイッチング素子２１と、複数の整流素子（本実施形態においてはスイッチング素子）２２と、少なくとも１つのキャパシタ２５とを備える。

なお、図１では、フライングキャパシタ回路２を基板２０の第１面２０１側の部分と、第２面２０２側の部分と、第１面２０１および第２面２０２の間の部分とに分けて図示している。また、本実施形態においては一例として、フライングキャパシタ回路２はＮ＋１レベル（但しＮは１以上の整数）のフライングキャパシタ回路であり、Ｎ個のスイッチング素子２１（スイッチング素子２１_１～２１_Ｎとも称する）、Ｎ個のスイッチング素子２２（スイッチング素子２２_１～２２_Ｎとも称する）、２Ｎ個のキャパシタ２５（キャパシタ２５^ａ _１～２５^ａ _Ｎ，２５^ｂ _１～２５^ｂ _Ｎとも称する）を備える。ここで、Ｎは一例として、３や７、１３などであってよいが、他の整数でもよい。下付きの添え字「１」，…「Ｎ」は素子番号を示し、上付きの添え字「ａ」，「ｂ」等は同じ番号の素子間での識別子を示す。本実施形態においては一例として、同じ素子番号のスイッチング素子２１_ｎ，２２_ｎおよびキャパシタ２５_ｎ（但しｎは１≦ｎ≦Ｎの整数）は互いに対応してよい。

［１－２－１．スイッチング素子２１］
スイッチング素子２１_１～２１_Ｎは、基板２０の第１面２０１において縦続接続される。本実施形態においては一例として、基板２０の一端側（図中右側）から他端側に向かってスイッチング素子２１_１，スイッチング素子２１_２，…スイッチング素子２１_Ｎが順に縦続接続されてよい。各スイッチング素子２１は面実装部品であってよく、接続方向の一端側（図中右側）に主端子２１１（主端子２１１_１～２１１_Ｎとも称する）を、他端側（図中左側）に主端子２１２（主端子２１２_１～２１２_Ｎとも称する）を有してよい。各主端子２１１，２１２は第１面２０１上に配置されてよい。なお、主端子とは、主電流が流れる外部端子であってよい。各スイッチング素子２１は、図示しない制御端子をさらに有してよく、当該制御端子に対する制御信号によって駆動されてよい。

スイッチング素子２１_１～２１_Ｎは、断続的に設けられた第１配線２６の間の導通および非導通を切り替えるよう当該第１配線２６に接続されてよい。第１配線２６は、基板２０の第１面２０１に設けられてもよいし、基板２０内に設けられてもよい。

［１－２－２．スイッチング素子２２］
スイッチング素子２２_１～２２_Ｎは、基板２０の第２面２０２において縦続接続される。本実施形態においては一例として、基板２０の一端側（図中右側）から他端側に向かってスイッチング素子２２_１，スイッチング素子２２_２，…スイッチング素子２２_Ｎが順に縦続接続されてよい。各スイッチング素子２２は面実装部品であってよく、接続方向の一端側（図中右側）に主端子２２１（主端子２２１_１～２２１_Ｎとも称する）を、他端側（図中左側）に主端子２２２（主端子２２２_２～２２２_Ｎとも称する）を有してよい。各主端子２２１，２２２は第２面２０２内に配置されてよい。各スイッチング素子２２は、図示しない制御端子をさらに有してよく、当該制御端子に対する制御信号によって駆動されてよい。

スイッチング素子２２_１～２２_Ｎは、断続的に設けられた第２配線２７の間の導通および非導通を切り替えるよう当該第２配線２７に接続されてよい。第２配線２７は、基板２０の第２面２０２に設けられてもよいし、基板２０内に設けられてもよい。

［１－２－３．スイッチング素子２１，２２の接続］
スイッチング素子２１_１～２１_Ｎ、および、スイッチング素子２２_１～２２_Ｎは、それぞれ互いに平行な直線上に縦続接続されてよい。２つの直線は平面視において同一の直線であってよい。本実施形態では一例として、当該直線は、基板２０の一端側（図中の右側）と、他端側（図中の左側）との間に延在してよい。

複数のスイッチング素子２１，２２のうち、互いに対応するスイッチング素子２１_ｎおよびスイッチング素子２２_ｎの主端子２１２_ｎ，２２２_ｎ（または主端子２１１_ｎ，２２１_ｎ）間は、それぞれ１本の第３配線２８によって接続されてよい。また、縦続接続されたスイッチング素子２１_１～２１_Ｎ，２２_１～２２_Ｎのうち、最も一端側（図中右側）のスイッチング素子２１_Ｎ，２２_Ｎの主端子２１１_１，２２１_１間も、第３配線２８によって接続されてよい。これにより、本実施形態では一例として、フライングキャパシタ回路２には計Ｎ＋１本の第３配線２８が設けられてよい。

各第３配線２８は、配線の一例であり、少なくとも一部において基板２０を挟んで並走する。例えば、第３配線２８は、第１面２０１に設けられた第１区間２８１と、第２面２０２に設けられた第２区間２８２とを有し、第１区間２８１と第２区間２８２とは全区間において基板２０を挟んで並走してよい。

配線が基板を挟んで並走するとは、平面視において配線の幅方向の少なくとも一部が重なることであってもよいし、平面視において基板２０の厚み分だけ配線がオフセットして配置されることであってもよい。オフセットして配置されるとは、位置をずらして配置されることであってよい。

このように第３配線２８の少なくとも一部が基板２０を挟んで並走する場合には、並走する区間同士が互いに磁束を打ち消し合うよう差動的に働くため、第３配線２８の配線インダクタンスが小さくなる。一例として第３配線２８の配線インダクタンスは、第３配線２８が基板２０を挟んで並走しない場合と比較して、１／１０～１／２に低減されてよい。

各第３配線２８は、第１面２０１および第２面２０２のそれぞれにおいて直線状に設けられてよい。例えば、各第３配線２８の第１区間２８１および第２区間２８２は、それぞれ直線状に設けられてよい。第１区間２８１は第１配線２６の交差方向（一例として直交方向）に延在してよく、第２区間２８２は第２配線２７の交差方向（一例として直交方向）に延在してよい。

各第３配線２８は、第１区間２８１と、第２区間２８２との間に、基板２０の厚さ方向に延在して第１区間２８１および第２区間２８２を接続する接続部２８３を有してよい。接続部２８３は、一例として基板２０を貫通して設けられた導電性の貫通ビアでもよいし、基板２０の側部に設けられた銅線や銅インレイ、銅製のクリップなどでもよい。

複数の第３配線２８のうち、縦続接続されたスイッチング素子２１_１～２１_Ｎ，２２_１～２２_Ｎの最も一端側（図中右側）の主端子２１１_１，２２１_１を結んだ第３配線２８の中点には、出力端子２０３が設けられてよい。また、縦続接続されたスイッチング素子２１_１～２１_Ｎ，２２_１～２２_Ｎの最も他端側（図中左側）の主端子２１２_Ｎ，２２２_Ｎは、直流電力Ｖｉｎの入力端子２０４であってよい。本実施形態では一例として、主端子２１２_Ｎ，２１２_Ｎには、直流電源１０の正側端子，負側端子が接続されてよい。

［１－２－３．キャパシタ２５］
キャパシタ２５は、何れかの第３配線２８に少なくとも１つ設けられる。本実施形態では一例として、計Ｎ＋１本の第３配線２８のうち、出力端子２０３が設けられた第３配線２８、つまりスイッチング素子２１_１～２１_Ｎ，２２_１～２２_Ｎの最も一端側（図中右側）の主端子２１１_１，２２１_１を結んだ第３配線２８を除いた他のＮ本の第３配線２８それぞれに、少なくとも１つのキャパシタ２５が設けられてよい。これにより各スイッチング素子２１，２２の導通・非導通によってキャパシタ２５間で確実にエネルギーの授受を行わせて電力変換を行うことができる。主端子２１１_１，２２１_１を結んだ第３配線２８を除いたＮ本の第３配線２８には、第１面２０１に配置されたキャパシタ２５^ａ _ｎと、第２面２０２に配置されたキャパシタ２５^ｂ _ｎとの２つのキャパシタ２５がそれぞれに直列に設けられてよい。

各キャパシタ２５は面実装部品であってよく、両端部に端子を有してよい。各キャパシタ２５は、当該キャパシタ２５が設けられた第３配線２８に沿って配置されてよい。

ここで、第１面２０１においてスイッチング素子２１の接続方向に隣接する２本の第３配線２８に設けられるキャパシタ２５^ａ（一例としてキャパシタ２５^ａ _Ｎ，２５^ａ _{（Ｎ－１）}）同士は、間にスイッチング素子２１（一例としてスイッチング素子２１_Ｎ）を挟むように物理的に配置されてよい。同様に、第２面２０２においてスイッチング素子２２の接続方向に隣接する２本の第３配線２８に設けられるキャパシタ２５^ｂ（一例としてキャパシタ２５^ｂ _Ｎ，２５^ｂ _{（Ｎ－１）}）同士は、間にスイッチング素子２２（一例としてスイッチング素子２２_Ｎ）を挟むように物理的に配置されてよい。

キャパシタ２５^ａ _１～２５^ａ _Ｎ，２５^ｂ _１～２５^ｂ _Ｎは、それぞれフライングキャパシタとして機能してよく、出力端子２０３からのスイッチング素子２１，２２の縦続接続数、つまり段数（本実施形態では一例として素子番号）ごとに異なる電圧を保持してよい。例えば、キャパシタ２５^ａ _１，２５^ｂ _１は全体として１×Ｖｉｎ／Ｎの電圧を保持し、キャパシタ２５^ａ _２，２５^ｂ _２は全体として２×Ｖｉｎ／Ｎの電圧を保持し、キャパシタ２５^ａ _ｎ，２５^ｂ _ｎは全体としてｎ×Ｖｉｎ／Ｎの電圧を保持してよい。

［１－２－４．基板２０］
基板２０は、複数の基板２００（本実施形態では一例としてＮ個の基板２００_１～２００_Ｎ）を接続することで形成されてよい。この場合、フライングキャパシタ回路２は、それぞれ基板２００を含む複数の回路モジュール５（本実施形態では一例としてＮ個の回路モジュール５_１～５_Ｎ）を縦続接続することで形成されてよい。

［１－２－５．回路モジュール５］
各回路モジュール５_ｎ（但しｎは１≦ｎ≦Ｎの各整数）は、基板２００_ｎの第１面２０１に搭載されたスイッチング素子２１_ｎと、第２面２０２に搭載されたスイッチング素子２２_ｎと、スイッチング素子２１_ｎおよびスイッチング素子２２_ｎの主端子２１２_ｎ，２２２_ｎ間を接続する第３配線２８に設けられた少なくとも１つのキャパシタ２５_ｎ（本実施形態では一例として２つのキャパシタ２５^ａ _ｎ，２５^ｂ _ｎ）とを有してよい。第３配線２８は、少なくとも一部において基板２００_ｎを挟んで並走してよい。これにより、第３配線２８は、少なくとも一部において基板２０を挟んで並走することとなる。

また、各回路モジュール５_ｎは、スイッチング素子２１_ｎの主端子２１１_ｎと接続された第１接続端子５０１と、スイッチング素子２２_ｎの主端子２２１_ｎと接続された第２接続端子５０２とを一方の端部（図中、右側の端部）に備えてよい。各回路モジュール５_ｎは、スイッチング素子２１_ｎの主端子２１２_ｎと接続された第３接続端子５０３と、スイッチング素子２２_ｎの主端子２２２_ｎと接続された第４接続端子５０４とを他方の端部（図中、左側の端部）に備えてよい。

第１接続端子５０１は他の回路モジュール５の第３接続端子５０３と接続されてよく、第２接続端子５０２は他の回路モジュール５の第４接続端子５０４と接続されてよい。これにより、接続された複数の回路モジュール５によってフライングキャパシタ回路２が形成される。第１接続端子５０１～第４接続端子５０４の接続は、銅線や銅製のクリップなどで行われてよい。

なお、回路モジュール５毎に平面視において基板２００を挟んで並走する第３配線２８の重なり度合が異なる場合には、フライングキャパシタ回路２を形成するにあたり、主端子２１１，２２１の間および／または主端子２１２，２２２間に生じ得る電位差が大きい位置ほど、正面視における第３配線２８の重なり度合が高い回路モジュール５を用いることが好ましい。これにより、スイッチングによって生じるサージ電圧を確実に低減することができる。

［１－３．ＬＣフィルタ１１］
ＬＣフィルタ１１は、フライングキャパシタ回路２の出力端子２０３に接続される。ＬＣフィルタ１１は、電力変換装置１が交流電力を出力する場合には、フライングキャパシタ回路２から出力されるマルチレベルの出力電圧を正弦波化してよい。フライングキャパシタ回路２が直流電力を出力する場合には、ＬＣフィルタは高周波ノイズを除去するローパスフィルタとして機能してよい。

以上のフライングキャパシタ回路２によれば、各キャパシタ２５を通ってスイッチング素子２１とスイッチング素子２２とを結ぶ第３配線２８は、それぞれ少なくとも一部において基板２０を挟んで並走するので、当該並走区間が互いの磁束を打ち消し合う。従って、第３配線２８の配線インダクタンスを低減し、スイッチング素子２１，２２のスイッチングによって生じるサージ電圧を低減することができる。

また、各第３配線２８は第１面２０１および第２面２０２のそれぞれにおいて直線状に設けられるので、第３配線２８が非直線状に設けられる場合と比較して、第３配線２８を短くし、その配線インダクタンスを低減することができる。従って、スイッチングにより第３配線２８に生じるサージ電圧を確実に低減することができる。

また、キャパシタ２５が第３配線２８に直列に設けられるので、第３配線２８上の１つのキャパシタ２５が破壊した場合であっても、フライングキャパシタ回路２の短絡を防止することができる。

また、第３配線２８に直列に設けられた２つのキャパシタ２５は第１面２０１と第２面２０２とに設けられるので、一方の面のみに設けられる場合と比較して、第１面２０１および第２面２０２での第３配線２８の位置を揃えることができる。従って、第３配線２８のうち基板２０を挟んで並走する区間を長くすることができるため、第３配線２８の配線インダクタンスを確実に低減し、サージ電圧を確実に低減することができる。

また、スイッチング素子２１_１～２１_Ｎおよびスイッチング素子２２_１～２２_Ｎはそれぞれ直線上に縦続接続されるので、直線上に縦続接続されない場合と比較して、主電流の経路を短くし、当該経路の配線インダクタンスを低減することができる。従って、スイッチングにより主電流の経路に生じるサージ電圧を低減することができる。
また、スイッチング素子２１_１～２１_Ｎおよびスイッチング素子２２_１～２２_Ｎはそれぞれ互いに平行な直線上に縦続接続されるので、複数の第３配線２８の長さを一定にすることができる。従って、各第３配線２８に生じるサージ電圧を同様に低減することができる。

また、スイッチング素子２１_１～２１_Ｎおよびスイッチング素子２２_１～２２_Ｎは平面視において同一の直線上に縦続接続されるので、第３配線２８のうち第１面２０１に設けられた第１区間２８１の端部と、第２面２０２に設けられた第２区間２８２の端部とを基板２０の両面で揃えることができる。従って、第３配線２８のうち基板２０を挟んで並走する区間を長くすることができるため、第３配線２８の配線インダクタンスを確実に低減し、サージ電圧を確実に低減することができる。

また、以上の回路モジュール５によれば、各キャパシタ２５を通ってスイッチング素子２１とスイッチング素子２２とを結ぶ第３配線２８は、それぞれ少なくとも一部において基板２０を挟んで並走するので、当該並走区間が互いの磁束を打ち消し合う。従って、第３配線２８の配線インダクタンスを低減し、スイッチングによって生じるサージ電圧を低減することができる。

また、主端子２１１_ｎに接続された第１接続端子５０１と、主端子２２１_ｎに接続された第２接続端子５０２とを一方の端部に有し、主端子２１２_ｎに接続された第３接続端子５０３と、主端子２２２_ｎに接続された第４接続端子５０４とを他方の端部に有するので、任意の個数の回路モジュール５を接続することで、任意のレベル数のフライングキャパシタ回路２を形成することができる。

［２．フライングキャパシタ回路２の動作］
図２は、各スイッチング素子２１，２２のオンオフの状態と、フライングキャパシタ回路２の出力電圧との関係を示す。フライングキャパシタ回路２は、この図に示すようにスイッチング素子２１，２２のオンオフを制御することで直流電圧ＶｉｎからＮ＋１レベルの電圧を生成して出力してよい。出力される電圧は、一例としてＶｉｎ／２（＝Ｎ・Ｖｉｎ／２Ｎ），（Ｎ－２）・Ｖｉｎ／２Ｎ，（Ｎ－４）・Ｖｉｎ／２Ｎ，（Ｎ－６）・Ｖｉｎ／２Ｎ，…，－Ｖｉｎ／２（＝（Ｎ－２Ｎ）・Ｖｉｎ／２Ｎ）であってよい。

［２－１．フライングキャパシタ回路２内の電流経路］
図３は、第３配線２８を通る電流の経路を示す。なお、図中の破線矢印は電流の流れを示す。また、図中の左部分は電流経路を基板２０の第１面２０１側の部分と、第２面２０２側の部分と、第１面２０１および第２面２０２の間の部分とに分けて示しており、図中の右部分はフライングキャパシタ回路２を側方から見た電流経路を示している。

本実施形態に係るフライングキャパシタ回路２では、キャパシタ２５が設けられた第３配線２８は、少なくとも一部において基板２０を挟んで並走する。従って、図中の左側部分に示すように第３配線２８に電流が流れる場合には、図中の右側部分に示すように、並走区間同士が磁束を打ち消し合うように差動的に働く。これにより、第３配線２８の配線インダクタンスが小さくなる。

なお、上記の実施形態においては、各第３配線２８が少なくとも一部において基板２０を挟んで並走することとして説明したが、出力端子２０３が設けられる第３配線２８は基板２０を挟んで並走しなくてもよい。

［３．変形例］
図４は、変形例に係るフライングキャパシタ回路２を示す。

フライングキャパシタ回路２は、第３配線２８Ａを備えてよい。各第３配線２８Ａは、第１面２０１および第２面２０２のそれぞれに、当該面で縦続接続されたスイッチング素子２１_１～２１_Ｎまたはスイッチング素子２２_１～２２_Ｎの電流経路に沿って延伸する接続方向延伸部２８５を有してよい。各第３配線２８Ａの第１区間２８１および第２区間２８２はそれぞれ第１面２０１，第２面２０２内で屈曲して設けられてよく、スイッチング素子２１_１～２１_Ｎまたはスイッチング素子２２_１～２２_Ｎの電流経路から離れる方向に延伸した先に接続方向延伸部２８５を有してよい。接続方向延伸部２８５は、第３配線２８Ａの接続対象の主端子２１１_ｎ（または２２１_ｎ）の側から、他方の主端子２１２_ｎ（または２２２_ｎ）の側に向かって延伸してよい。接続方向延伸部２８５は、スイッチング素子２１_１～２１_Ｎまたはスイッチング素子２２_１～２２_Ｎの電流経路と必ずしも平行でなくてよい。

各キャパシタ２５は接続方向延伸部２８５に設けられてよい。本実施形態では一例として、各キャパシタ２５_ｎは、スイッチング素子２１_ｎまたはスイッチング素子２２_ｎに沿って配置されてよい。第３配線２８Ａに３以上のキャパシタ２５が設けられる場合には、第３配線２８Ａの第１区間２８１および第２区間２８２にそれぞれ設けられた単一の接続方向延伸部２８５に１または複数のキャパシタ２５が設けられてよい。これに代えて、第１区間２８１および／または第２区間２８２には、複数の接続方向延伸部２８５が設けられてよく、各接続方向延伸部２８５にそれぞれキャパシタ２５が設けられてよい。例えば第１区間２８１に複数の接続方向延伸部２８５が設けられる場合には、当該第１区間２８１は第１面２０１内で蛇腹状に設けられてよい。なお、出力端子２０３が設けられる第３配線２８（一例として主端子２１１_１，２２１_１を結んだ第３配線２８）は、接続方向延伸部２８５を有さなくてもよい。

各第３配線２８Ａは、接続部２８３として貫通ビアを有してよい。貫通ビアは第１面２０１および第２面２０２における接続方向延伸部２８５の端部に設けられて、接続方向延伸部２８５同士を接続してよい。

フライングキャパシタ回路２は、スイッチング素子２１，２２としてＭＯＳＦＥＴを備えてよい。スイッチング素子２１，２２は互いに逆向きに縦続接続されてよい。本実施形態では一例として、各スイッチング素子２１は出力端子２０３の側にソース端子、入力端子２０４の側にドレイン端子を有し、各スイッチング素子２２は出力端子２０３の側にドレイン端子、入力端子２０４の側にソース端子を有する。各スイッチング素子２１，２２には、環流ダイオードが逆並列に接続されてよい。環流ダイオードは、ＭＯＳＦＥＴであるスイッチング素子２１，２２の寄生ダイオードであってもよい。なお、スイッチング素子２１，２２はＭＯＳＦＥＴに限らず、ＩＧＢＴなど他のスイッチング素子であってもよい。

以上のフライングキャパシタ回路２によれば、各第３配線２８が素子の接続方向に沿って延伸する接続方向延伸部２８５を有し、キャパシタ２５は接続方向延伸部２８５に設けられる。従って、縦続接続されるスイッチング素子２１同士の間、および、スイッチング素子２２同士の間からキャパシタ２５を外して物理的に配置することができるため、スイッチング素子２１同士の間隔、および、スイッチング素子２２同士の間隔を狭めてフライングキャパシタ回路２を小型化することができる。

図５は、変形例に係るフライングキャパシタ回路２を示す。
フライングキャパシタ回路２は、互いに対応するスイッチング素子２１_ｎおよびスイッチング素子２２_ｎの主端子２１２_ｎおよび主端子２２２_ｎの間と、主端子２１１_ｎおよび主端子２２１_ｎの間とに、それぞれ第３配線２８を有してよく、各第３配線２８にキャパシタ２５が設けられてよい。これにより、一の組のスイッチング素子２１_ｎ，２２_ｎと、隣接する他の組のスイッチング素子２１_ｎ＋１，２２_ｎ＋１との間でキャパシタ２５が並列化されるため、スイッチング素子２１と、スイッチング素子２２との間の電気容量を増やすことができる。

図６は、変形例に係る回路モジュール５を示す。各回路モジュール５_ｎは、互いに対応するスイッチング素子２１_ｎおよびスイッチング素子２２_ｎの主端子２１２_ｎおよび主端子２２２_ｎの間と、主端子２１１_ｎおよび主端子２２１_ｎの間とに、それぞれ第３配線２８Ａを有してよい。

主端子２１２_ｎおよび主端子２２２_ｎの間を結ぶ第３配線２８Ａと、主端子２１１_ｎおよび主端子２２１_ｎの間を結ぶ第３配線２８Ａとは、第１面２０１および第２面２０２のそれぞれにおいて、スイッチング素子２１_ｎまたはスイッチング素子２２_ｎを挟んで反対の側に設けられてよい。主端子２１２_ｎおよび主端子２２２_ｎの間を結ぶ第３配線２８Ａに設けられたキャパシタ２５_ｎと、主端子２１１_ｎおよび主端子２２１_ｎの間を結ぶ第３配線２８Ａに設けられたキャパシタ２５_ｎとは、第１面２０１および第２面２０２においてスイッチング素子２１_１～２１_Ｎ，スイッチング素子２２_１～２２_Ｎの電流経路の交差方向（本変形例では一例として直交方向）にスイッチング素子２１_ｎまたはスイッチング素子２２_ｎを間に挟むように接続方向延伸部２８５に配置されてよい。

図７は、図６に示した回路モジュール５の外観を示す。なお、図中の上側の部分は第１面２０１の外観を示し、下側の部分は第２面２０２の外観を示す。各キャパシタ２５は、両端部に端子を有してよく、接続方向延伸部２８５に沿って配置されてよい。接続方向延伸部２８５の端部には、接続部２８３として貫通ビアが設けられて第１面２０１および第２面２０２の接続方向延伸部２８５同士を接続してよい。

図８は、図６の回路モジュール５Ａを縦続接続したフライングキャパシタ回路２において第３配線２８を通る電流の経路を示す。なお、本図では、スイッチング素子２１，２２の図示を簡略化している。また、スイッチング素子２１_ｎ，２２_ｎ－１，２１_ｎ－２がオン状態、スイッチング素子２２_ｎ，２１_ｎ－１，２２_－２がオフ状態のときに流れる電流の経路を示す。

本変形例では、図中に網掛けで示すように、主端子２１１_ｎおよび主端子２２１_ｎの間を結ぶ第３配線２８Ａと、主端子２１１_ｎ－１および主端子２２１_ｎ－１の間を結ぶ第３配線２８Ａとにおける並走区間それぞれで磁束が打ち消される結果、各第３配線２８Ａの配線インダクタンスが小さくなる。

図９は、変形例に係るフライングキャパシタ回路２を示す。本変形例に係るフライングキャパシタ回路２では、対応する一の組のスイッチング素子２１_ｎ、２２_ｎの主端子２１１_ｎ，２２１_ｎ間および／または主端子２１２_ｎ，２２２_ｎ間と、他の組のスイッチング素子２１_ｍ、２２_ｍ（但しｍはｍ≠ｎ，１≦ｍ≦Ｎの整数）の主端子２１１_ｍ，２２１_ｍ間および／または主端子２１２_ｍ，２２２_ｍ間とで、当該主端子同士の間に設けられたキャパシタ２５の個数が異なってよい。例えば、入力端子２０４側の主端子２１１，２２１間および／または主端子２１２，２２２間と、出力端子２０３側の主端子２１１，２２１間および／または主端子２１２，２２２間とでは、当該主端子間に設けられたキャパシタ２５の個数が異なってよい。より具体的には、大きい電位差が生じ得る主端子２１１，２２１および／または主端子２１２，２２２間では、小さい電位差が生じ得る主端子２１１，２２１および／または主端子２１２，２２２間よりも、多くのキャパシタ２５が直列および／または並列に設けられてよい。本実施形態では一例として、入力端子２０４側の主端子２１１，２２１間に直列および並列に設けられたキャパシタ２５の個数は、出力端子２０３側の主端子２１１，２２１間に直列および並列に設けられたキャパシタ２５の個数よりも多い。例えば、主端子２１１_ｎ，２２１_ｎの間には４つのキャパシタ２５が設けられるのに対し、主端子２１１_ｎ－２，２２１_ｎ－２の間には１つのキャパシタ２５のみが設けられる。ただし、主端子２１１_ｎ，２２１_ｎ（または主端子２１２_ｎ，２２２_ｎ）同士の間に並列接続されるキャパシタ２５の個数を多くする代わりに、当該主端子間に設けられるキャパシタ２５の容量を大きくしてもよい。

なお、対応する主端子２１１_ｎ，２２１_ｎ（または主端子２１２_ｎ，２２２_ｎ）の間にキャパシタ２５が並列に設けられる場合には、当該主端子間に複数の第３配線２８Ａまたは接続方向延伸部２８５が並列に設けられてよい。

本変形例に係るフライングキャパシタ回路２によれば、主端子２１１_ｎ，２２１_ｎ間および／または主端子２１２_ｎ，２２２_ｎ間と、主端子２１１_ｍ，２２１_ｍ間および／または主端子２１２_ｍ，２２２_ｍ間とで、当該主端子間に設けられたキャパシタ２５の個数が異なる。従って、直列接続されるキャパシタ２５の個数が異なる場合には、キャパシタ２５の個数が多い主端子間では個々のキャパシタ２５に加わる電圧を低減することができるため、電圧の印加によるキャパシタ２５の破壊を防止することができる。また、並列接続されるキャパシタ２５の個数が異なる場合には、キャパシタ２５の個数が多い主端子間では容量を大きくし、他のキャパシタ２５との間で授受されるエネルギー量を増やすことができる。

また、入力端子２０４側と出力端子２０３側とでキャパシタ２５の個数が異なるので、いずれか一方の側で直列接続されるキャパシタ２５の個数を増やすことで、電圧の印加によるキャパシタ２５の破壊を確実に防止することができ、並列接続されるキャパシタ２５の個数を増やすことで容量を大きくし、他のキャパシタ２５との間で授受されるエネルギー量を効率よく増やすことができる。

なお、本変形例においては、接続方向延伸部２８５を有する第３配線２８Ａがスイッチング素子２１，２２の主端子間に設けられることとして説明したが、接続方向延伸部２８５を有しない第３配線２８が設けられることとしてもよい。

図１０は、変形例に係るフライングキャパシタ回路２を示す。本変形例に係るフライングキャパシタ回路２は、図８に示したフライングキャパシタ回路２と同様に、図６の回路モジュール５を縦続接続して形成されている。但し、本変形例のフライングキャパシタ回路２では、図中の中央部の回路モジュール５が逆向きに接続されている。この場合であっても、フライングキャパシタ回路２によって確実に電力変換を行うことができる。

図１１は、スイッチング素子２１，２２の配置位置の変形例を示す。本変形例においては、各スイッチング素子２１と、各スイッチング素子２２とは、平面視において互いにオフセットして配置される。例えば、対応する各組のスイッチング素子２１_ｎと、各スイッチング素子２２_ｎとは、それぞれ平面視において互いにオフセットして配置されてよい。本変形例では一例として、スイッチング素子２１，２２は、縦続接続の方向にオフセットされてよい。これにより、各スイッチング素子２１，２２から発生する熱を、基板２０を挟んで当該スイッチング素子２１，２２それぞれの反対面側から放散させることができる。

同様に、図示は省略するが、複数のキャパシタ２５のうち、第１面２０１に配置されるキャパシタ２５^ａと、第２面２０２に配置されるキャパシタ２５^ｂとは、平面視において互いにオフセットして配置されてよい。例えば、１本の第３配線２８に２つのキャパシタ２５^ａ，２５^ｂが直列に設けられて第１面２０１，第２面２０２に配置される場合には、これらのキャパシタ２５^ａ，２５^ｂは平面視において互いにオフセットして配置されてよい。本変形例では一例として、キャパシタ２５^ａ，２５^ｂは、第３配線２８に沿ってオフセットされてよい。これにより、各キャパシタ２５から発生する熱を、基板２０を挟んで当該キャパシタ２５の反対面側から放散させることができる。

図１２は、変形例に係るフライングキャパシタ回路２を示す。なお、図中の左部分はフライングキャパシタ回路２を、第１面２０１側および第２面２０２側から見た図であり、図中の右部分はフライングキャパシタ回路２を側方から見た図である。図中の白抜き矢印は熱の流れを示す。

スイッチング素子２１，２２が平面視において互いにオフセットして配置される場合には、基板２０を挟んで各スイッチング素子２１と対向する位置、および、各スイッチング素子２２と対向する位置のうち、少なくとも１つの位置にヒートシンク２０５が設けられてよい。これにより、図の右側部分に示すように、スイッチング素子２１またはスイッチング素子２２で発生する熱を効率よく放散することができる。なお、本変形例では一例としてヒートシンク２０５は面実装タイプの放熱フィンである。ヒートシンク２０５は、通電されてよく、第１配線２６または第２配線２７に半田付けされてよい。但し、ヒートシンク２０５は、アルミニウムや鉄、銅などの金属プレートなど、他の形態のヒートシンクであってもよい。

同様に、第１面２０１に配置されるキャパシタ２５^ａと、第２面２０２に配置されるキャパシタ２５^ｂとが平面視において互いにオフセットして配置される場合には、基板２０を挟んで各キャパシタ２５と対向する位置のうち少なくとも１つの位置には、ヒートシンク２０５が設けられてよい。これにより、キャパシタ２５で発生する熱を効率よく放散することができる。

図１３は、変形例に係るフライングキャパシタ回路２を示す。フライングキャパシタ回路２は、スイッチング素子２１_１～２１_Ｎを個別に駆動する複数の駆動回路２３（駆動回路２３_１～２３_Ｎとも称する）と、スイッチング素子２２_１～２２_Ｎを個別に駆動する複数の駆動回路２４（駆動回路２４_１～２４_Ｎとも称する）とを備えてよい。各駆動回路２３_１～２３_Ｎ，２４_１～２４_Ｎは、スイッチング素子２１_１～２１_Ｎ，２２_１～２２_Ｎのそれぞれと１対１で対応してよく、対応するスイッチング素子２１またはスイッチング素子２２に制御信号を供給してよい。

このうち、駆動回路２３_１～２３_Ｎは、第１の駆動回路の一例であり、第１面２０１に配置されてよい。駆動回路２３_１～２３_Ｎは、駆動対象のスイッチング素子２１_１～２１_Ｎに隣接して配置されてよい。同様に、駆動回路２４_１～２４_Ｎは、第２の駆動回路の一例であり、第２面２０２に配置されてよい。駆動回路２４_１～２４_Ｎは、駆動対象のスイッチング素子２２_１～２２_Ｎに隣接して配置されてよい。なお、駆動回路２３と、駆動回路２４とは、互いに異なる電位でスイッチング素子２１，２２を駆動してよく、両者のグランド電位は異なって良い。

図１４は、変形例に係るフライングキャパシタ回路２を示す。駆動回路２３_１～２３_Ｎと、駆動回路２４_１～２４_Ｎとは、平面視において互いにオフセットして配置されてよい。これにより、各駆動回路２３，２４から発生する熱を、基板２０を挟んで当該駆動回路２３，２４の反対面側から放散させることができる。また、スイッチングにより生じるノイズが基板２０を挟んで反対面側の駆動回路２３，２４に影響を及ぼすのを防止することができるため、駆動回路２３，２４の誤動作を防止することができる。

なお、駆動回路２３，２４のオフセットの方向は、スイッチング素子２１やスイッチング素子２２の接続方向であってもよいし、その交差方向（一例として直交方向）であってもよい。また、本図では各スイッチング素子２１および各スイッチング素子２２も平面視において互いにオフセットして配置されているが、スイッチング素子２１，２２がオフセットされずに駆動回路２３，２４がオフセットされてもよい。また、基板２０を挟んで駆動回路２３，２４と対向する位置のうち、少なくとも１つの位置には、ヒートシンク２０５が設けられてもよい。

図１５は、変形例に係る電力変換装置１を示す。この電力変換装置１のフライングキャパシタ回路２は、各整流素子として、スイッチング素子２１に代えてダイオード２９を備えてよい。一例として、フライングキャパシタ回路２は、Ｎ個のダイオード２９（ダイオード２９_１～２９_Ｎとも称する）を備えてよい。各ダイオード２９は、面実装部品であってよく、一端側（図中の右側）に主端子としてのカソード端子２９１（カソード端子２９１_１～２９１_Ｎとも称する）が、他端側（図中の左側）に主端子としてのアノード端子２９２（アノード端子２９２_１～２９２_Ｎとも称する）が配置されて縦続接続されてよい。

なお、本変形例においては一例として、フライングキャパシタ回路２は、昇圧チョッパ回路であってよい。例えば、縦続接続されたスイッチング素子２２_１～２２_Ｎの最も他端側（図中左側）の主端子２２２_Ｎと、縦続接続されたダイオード２９_１～２９_Ｎの最も他端側のアノード端子２９２_Ｎとを結んだ第３配線２８の中点と、縦続接続されたスイッチング素子２２_１～２２_Ｎの最も一端側（図中右側）の主端子２１１_１とは、直流電力Ｖｉｎの入力端子２０４であってよい。また、縦続接続されたスイッチング素子２２_１～２２_Ｎの最も一端側（図中右側）の主端子２１１_１と、縦続接続されたダイオード２９_１～２９_Ｎの最も一端側のカソード端子２９１_１とは、直流電力の出力端子２０３であってよい。入力端子２０４が設けられる第３配線２８は基板２０を挟んで並走しなくてもよい。

電力変換装置１は、直流電源１０と、フライングキャパシタ回路２との間にインダクタ２９０を備えてよい。本実施形態では一例として、インダクタ２９０は直流電源１０の正側端子と、フライングキャパシタ回路２の正側の入力端子２０４との間に設けられるが、直流電源１０の負側端子とフライングキャパシタ回路２の負側の入力端子２０４との間に設けられてもよい。インダクタ２９０は、スイッチング素子２２_１～２２_Ｎの何れかがオンされる場合に電流を流してエネルギーを蓄積し、当該スイッチング素子がオフされる場合にエネルギーを電流として放出してよい。

以上のフライングキャパシタ回路２によれば、整流素子としてダイオード２９を備えるので、フライングキャパシタ回路２をチョッパとして用いることができる。なお、本変形例においては、フライングキャパシタ回路２を昇圧チョッパとして説明したが、降圧チョッパとしてもよい。

［４．その他の変形例］
なお、上記の実施形態および変形例においては、フライングキャパシタ回路２が複数の回路モジュール５を縦続接続して形成されることとして説明したが、回路モジュール５を用いずに一体的な基板２０に形成されてもよい。

また、電力変換装置１はフライングキャパシタ回路２を１つのみ有することとして説明したが、複数のフライングキャパシタ回路２を並列に有してもよい。複数のフライングキャパシタ回路２は、同一の基板２０に設けられてもよいし、個別の基板２０に設けられてもよい。複数のフライングキャパシタ回路２がそれぞれインバータとして機能する場合には、電力変換装置１は全体として単相インバータとして機能してもよいし、３相などの複数相のインバータとして機能してもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１ 電力変換装置、 ２ フライングキャパシタ回路、 ５ 回路モジュール、 １０ 直流電源、 １１ ＬＣフィルタ、 ２０ 基板、 ２１ スイッチング素子、 ２２ スイッチング素子、 ２３ 駆動回路、 ２４ 駆動回路、 ２５ キャパシタ、 ２６ 第１配線、 ２７ 第２配線、 ２８ 第３配線、 ２９ ダイオード、 ２００ 基板、 ２０１ 第１面、 ２０２ 第２面、 ２０３ 出力端子、 ２０４ 入力端子、 ２０５ ヒートシンク、 ２１１ 主端子、 ２１２ 主端子、 ２２１ 主端子、 ２２２ 主端子、 ２８１ 第１区間、 ２８２ 第２区間、 ２８３ 接続部、 ２８５ 接続方向延伸部、 ２９０ インダクタ、 ２９１ カソード端子、 ２９２ アノード端子、 ５０１ 第１接続端子、 ５０２ 第２接続端子、 ５０３ 第３接続端子、 ５０４ 第４接続端子

Claims (20)

1. 基板の第１面において縦続接続された複数のスイッチング素子と、
   前記基板の第２面において縦続接続された複数の整流素子と、
   前記複数のスイッチング素子および前記複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
   を備え、
   前記配線は、少なくとも一部において前記基板を挟んで並走し、
   各配線は、前記第１面および前記第２面のそれぞれに、当該面で縦続接続された前記複数のスイッチング素子または前記複数の整流素子の電流経路に沿って延伸する接続方向延伸部を有し、
   前記少なくとも１つのキャパシタは、前記接続方向延伸部に設けられる、フライングキャパシタ回路。
2. 基板の第１面において縦続接続された複数のスイッチング素子と、
   前記基板の第２面において縦続接続された複数の整流素子と、
   前記複数のスイッチング素子および前記複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
   を備え、
   前記配線は、少なくとも一部において前記基板を挟んで並走し、
   前記少なくとも１つのキャパシタは、前記配線に直列に設けられて前記第１面と、前記第２面とに配置された複数のキャパシタを有する、フライングキャパシタ回路。
3. 前記複数のキャパシタのうち、前記第１面に配置されるキャパシタと、前記第２面に配置されるキャパシタとは、平面視において互いにオフセットして配置される、請求項２に記載のフライングキャパシタ回路。
4. フライングキャパシタ回路であって、
   基板の第１面において縦続接続された複数のスイッチング素子と、
   前記基板の第２面において縦続接続された複数の整流素子と、
   前記複数のスイッチング素子および前記複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
   を備え、
   前記配線は、少なくとも一部において前記基板を挟んで並走し、
   前記少なくとも１つのキャパシタは、前記配線に直列に設けられて前記第１面と、前記第２面とに配置された複数のキャパシタを有し、当該複数のキャパシタのうち、前記第１面に配置されるキャパシタと、前記第２面に配置されるキャパシタとは、平面視において互いにオフセットして配置されるか、または、
   各スイッチング素子と、各整流素子とは、平面視において互いにオフセットして配置され、
   前記基板を挟んで各キャパシタと対向する位置、各スイッチング素子と対向する位置、および、各整流素子と対向する位置のうち、少なくとも１つの位置に設けられたヒートシンクをさらに備える、フライングキャパシタ回路。
5. 各整流素子はスイッチング素子である、
   請求項１から４のいずれか一項に記載のフライングキャパシタ回路。
6. フライングキャパシタ回路であって、
   基板の第１面において縦続接続された複数のスイッチング素子と、
   前記基板の第２面において縦続接続された複数の整流素子と、
   前記複数のスイッチング素子および前記複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
   を備え、
   前記配線は、少なくとも一部において前記基板を挟んで並走し、
   各整流素子はスイッチング素子であり、
   当該フライングキャパシタ回路は、
   前記第１面に配置されて前記複数のスイッチング素子を個別に駆動する複数の第１の駆動回路と、
   前記第２面に配置されて、それぞれスイッチング素子としての前記複数の整流素子を個別に駆動する複数の第２の駆動回路と、
   をさらに備え、
   各第１の駆動回路と、各第２の駆動回路とは、平面視において互いにオフセットして配置される、フライングキャパシタ回路。
7. 当該フライングキャパシタ回路は、インバータであり、
   縦続接続された前記複数のスイッチング素子の最も一端側の主端子と、縦続接続された前記複数の整流素子の最も前記一端側の主端子とを結んだ配線の中点に出力端子が設けられ、
   縦続接続された前記複数のスイッチング素子の最も他端側の主端子と、縦続接続された前記複数の整流素子の最も前記他端側の主端子とが直流電力の入力端子である、請求項６に記載のフライングキャパシタ回路。
8. 前記複数のスイッチング素子、および、前記複数の整流素子は、それぞれ互いに平行な直線上に縦続接続される、請求項１から７の何れか一項に記載のフライングキャパシタ回路。
9. 前記複数のスイッチング素子、および、前記複数の整流素子は、平面視において同一の直線上に縦続接続される、請求項１から８の何れか一項に記載のフライングキャパシタ回路。
10. 前記複数のスイッチング素子および前記複数の整流素子のうち、対応するスイッチング素子および整流素子の主端子間を接続する複数の配線のうち、縦続接続された前記複数のスイッチング素子の最も一端側の主端子と、縦続接続された前記複数の整流素子の最も前記一端側の主端子とを結んだ配線を除いた他の配線それぞれに、前記少なくとも１つのキャパシタを備える、請求項１から９のいずれか一項に記載のフライングキャパシタ回路。
11. 前記複数のスイッチング素子および前記複数の整流素子のうち、対応する一の組のスイッチング素子および整流素子の主端子間と、他の組のスイッチング素子および整流素子の主端子間とでは、当該主端子間に設けられたキャパシタの個数が異なる、請求項１から１０のいずれか一項に記載のフライングキャパシタ回路。
12. 前記複数のスイッチング素子および前記複数の整流素子のうち、前記フライングキャパシタ回路の入力端子側のスイッチング素子および整流素子の主端子間と、出力端子側のスイッチング素子および整流素子の主端子間とでは、当該主端子間に設けられたキャパシタの個数が異なる、請求項１０または１１に記載のフライングキャパシタ回路。
13. 各配線は、前記第１面および前記第２面のそれぞれにおいて直線状に設けられる、請求項１から１２のいずれか一項に記載のフライングキャパシタ回路。
14. 各整流素子はダイオードである、請求項１から１３のいずれか一項に記載のフライングキャパシタ回路。
15. 回路モジュールであって、
    基板の第１面に搭載されたスイッチング素子と、
    前記基板の第２面に搭載された整流素子と、
    前記スイッチング素子および前記整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
    を備え、
    前記配線は、少なくとも一部において前記基板を挟んで並走し、
    前記配線は、前記第１面および前記第２面のそれぞれに、前記スイッチング素子の２つの主端子および前記整流素子の２つの主端子のうち、当該配線が接続される一方の主端子の側から、他方の主端子の側に向かって延伸する接続方向延伸部を有し、
    前記少なくとも１つのキャパシタは、前記接続方向延伸部に設けられる、回路モジュール。
16. 基板の第１面に搭載されたスイッチング素子と、
    前記基板の第２面に搭載された整流素子と、
    前記スイッチング素子および前記整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
    を備え、
    前記配線は、少なくとも一部において前記基板を挟んで並走し、
    前記少なくとも１つのキャパシタは、前記配線に直列に設けられて前記第１面と、前記第２面とに配置された複数のキャパシタを有する、回路モジュール。
17. 回路モジュールであって、
    基板の第１面に搭載されたスイッチング素子と、
    前記基板の第２面に搭載された整流素子と、
    前記スイッチング素子および前記整流素子の主端子間を接続する配線に設けられた少なくとも１つのキャパシタと、
    を備え、
    前記配線は、少なくとも一部において前記基板を挟んで並走し、
    前記少なくとも１つのキャパシタは、前記配線に直列に設けられて前記第１面と、前記第２面とに配置された複数のキャパシタを有し、当該複数のキャパシタのうち、前記第１面に配置されるキャパシタと、前記第２面に配置されるキャパシタとは、平面視において互いにオフセットして配置されるか、または、
    各スイッチング素子と、各整流素子とは、平面視において互いにオフセットして配置され、
    当該回路モジュールは、
    前記基板を挟んで各キャパシタと対向する位置、各スイッチング素子と対向する位置、および、各整流素子と対向する位置のうち、少なくとも１つの位置に設けられたヒートシンクをさらに備える、回路モジュール。
18. 前記スイッチング素子の第１の前記主端子と接続された第１接続端子と、前記整流素子の第１の前記主端子と接続された第２接続端子とを一方の端部に備え、
    前記スイッチング素子の第２の前記主端子と接続された第３接続端子と、前記整流素子の第２の前記主端子と接続された第４接続端子とを他方の端部に備える、請求項１５から１７の何れか一項に記載の回路モジュール。
19. 請求項１８に記載の回路モジュールを複数縦続接続したフライングキャパシタ回路。
20. 請求項１から１４および１９の何れか一項に記載のフライングキャパシタ回路と、
    前記フライングキャパシタ回路に直流電力を供給する直流電源と、
    を備える電力変換装置。

Images