JP7318509B2 - スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム - Google Patents

Description

本開示は、スイッチング回路並びにそれを用いた電力変換装置及び蓄電システムに関する。

スイッチング電源等のスイッチング回路においては、スイッチング素子のオフ時にサージ電圧が発生する。一例として、同期整流式昇圧コンバータに関して説明する。図１を参照して、昇圧コンバータ９００は、Ｈｉ側ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）９０２、Ｌｏ側ＦＥＴ９０４、コンデンサ９１０、レグコンデンサ９１２、リアクトル９２０、及び、インダクタ９２２～９２８から構成されている。Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４は、例えばＮ型のＦＥＴである。インダクタ９２２～９２８は配線のインダクタンスを表す。昇圧コンバータ９００は、Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４をオンオフ制御することにより、入力端子Ｖｉｎ＿Ｐ及び入力端子Ｖｉｎ＿Ｎから入力される電圧を昇圧して、出力端子Ｖｏｕｔ＿Ｐ及びＶｏｕｔ＿Ｎから出力する。ブリッジ回路において、直流出力側の正負の間（図１では、出力端子Ｖｏｕｔ＿Ｐ及びＶｏｕｔ＿Ｎの間）に直列接続されている各素子（Ｈｉ側ＦＥＴ９０２、Ｌｏ側ＦＥＴ９０４）をアームという。レグコンデンサ９１２は、直流出力側の正負の間に直列接続されている１組のアームであるレグの両端を接続するコンデンサである。

Ｌｏ側ＦＥＴ９０４がオンする際、Ｈｉ側ＦＥＴ９０２の内部に形成されている寄生ダイオード（以下、ボディダイオードという）には逆回復電流が流れ、図１において点線の矢印で示すように、１組のアーム（Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４）を貫通する電流（以下、貫通電流という）が流れる。この急峻な電流変化は、回路の寄生容量と配線インダクタンスとが共振することにより、Ｈｉ側ＦＥＴ９０２のソース及びドレイン間にターンオフサージ（以下、スイッチングサージという）を発生させる。配線インダクタンスをＬとして、スイッチングサージの電圧Ｖは、Ｖ＝－Ｌ×（ｄｉ／ｄｔ）で求められる。ｄｉ／ｄｔは電流の時間微分を表す。

スイッチングサージは、Ｌｏ側ＦＥＴ９０４のターンオフの速度を緩やかにすること、及び、スナバ回路を追加することにより抑制可能である。しかし、それによってスイッチング損失が増大する。したがって、基板設計段階において、配線インダクタンスを低減することが重要である。

下記特許文献１及び特許文献２には、配線インダクタンスを低減する方法が開示されている。具体的には、電流の往路となる導体と復路となる導体（ブスバー）とを平行に配置した消磁配線とすることにより配線インダクタンスを低減する。

特開２００７－２２８６３９号公報 特開２０１１－２１１７８４号公報

特許文献１及び特許文献２に開示されている技術では、ブスバーが必要であるためにコストが高く、製造（組立）が煩雑である問題がある。また、スイッチングデバイスを横一列に並べる構成のため、小型にできない問題がある。

図１の回路を基板上に構成する場合、図２のように、Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４を横（左右）に一列に配置することが考えられる。Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４は、ディスクリート部品であり、例えばＴＯ（Ｔｒａｎｓｉｓｔｏｒ Ｏｕｔｌｉｎｅ）型パッケージのＦＥＴデバイスである。図２は、Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４の各リードピン９３０が、対応するランド９３２に装着され、デバイスの本体が基板（図示せず）に平行になるように、Ｌ字状に折り曲げられた状態を示す。Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４において、各リードピン９３０が、ソース、ドレイン及びゲートのいずれに対応するかを示すためにＳ、Ｄ及びＧを付記している。

図２において、図１に示した貫通電流は、網掛けした領域を取り囲む経路（以下、共振ループともいう）に流れる。図２の配置では、Ｈｉ側ＦＥＴ９０２のドレインとＬｏ側ＦＥＴ９０４のソースとが必然的に離れてしまい、レグコンデンサ９１２を介する配線パターン９４０が長くなる。また、Ｈｉ側ＦＥＴ９０２のソースとＬｏ側ＦＥＴ９０４のドレインとの間にあるＬｏ側ＦＥＴ９０４のゲートを接続するゲート用ランド９３４を回避して、Ｈｉ側ＦＥＴ９０２のソースとＬｏ側ＦＥＴ９０４のドレインとを接続しなければならず、配線パターン９４２が長くなる。さらに、Ｌｏ側ＦＥＴ９０４のドレインとゲートとの間には電位差があり、安全規格を満たすためにはゲート用ランド９３４から絶縁距離をとらなければならないので、配線パターン９４２がより長くなる。図２に示した配置では共振ループを小さくできず、配線インダクタンスを低減できない。即ち、スイッチングサージを低減できない。

したがって、本開示は、ブスバーを備えることなく半導体スイッチングデバイスのスイッチングサージを低減できるスイッチング回路並びにそれを用いた電力変換装置及び蓄電システムを提供することを目的とする。

本開示のある局面に係るスイッチング回路は、直列接続される第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスと、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスが実装される実装基板とを含み、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスは、第１の半導体スイッチングデバイスの電流の出力端子である第１の端子と、第２の半導体スイッチングデバイスの電流の入力端子である第２の端子とが近接するように配置されている。

本開示の別の局面に係る電力変換装置は、上記のスイッチング回路を含む。

本開示のさらに別の局面に係る蓄電システムは、上記の電力変換装置と、蓄電池とを含み、電力変換装置により、蓄電池への入力電力、又は、蓄電池からの出力電力を変換する。

本開示によれば、ブスバーを備えることなく半導体スイッチングデバイスのスイッチングサージを低減できるスイッチング回路並びにそれを用いた電力変換装置及び蓄電システムを実現できる。

図１は、従来の昇圧コンバータを示す回路図である。 図２は、図１に示した回路の半導体スイッチングデバイスの配置及び配線パターンを示すブロック図である。 図３は、本開示の実施形態に係る昇圧コンバータを示す回路図である。 図４は、図３に示した回路の配線パターン及び半導体スイッチングデバイスの配置を示すブロック図である。 図５は、図３に示した回路の、図４と異なる配線パターン及び素子の配置を示すブロック図である。 図６は、基板上にデバイスを配置した状態を示す２面図である。 図７は、図４の配置に対して一方の半導体スイッチングデバイスを回転させた配置を示すブロック図である。 図８は、図４の配置に対して一方の半導体スイッチングデバイスを、図７と逆方向に回転させた配置を示すブロック図である。 図９は、図６とは別の、基板上への素子の配置を示す断面図である。 図１０は、図９に示した構成を、放熱器を除いて示す平面図である。 図１１は、図１０とは別の配置を示す平面図である。

［本開示の実施形態の説明］
最初に、本開示の実施の形態の内容を列記して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

（１）本開示の第１の局面に係るスイッチング回路は、直列接続される第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスと、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスが実装される実装基板とを含み、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスは、第１の半導体スイッチングデバイスの電流の出力端子である第１の端子と、第２の半導体スイッチングデバイスの電流の入力端子である第２の端子とが近接するように配置されている。これにより、ブスバーを備えることなく半導体スイッチングデバイスのスイッチングサージを低減できる。

（２）好ましくは、第１の端子と第２の端子との距離は、第１の半導体スイッチングデバイスの電流の入力端子である第３の端子と、第２の半導体スイッチングデバイスの電流の出力端子である第４の端子との距離よりも短い。これにより、ブスバーを備えることなく半導体スイッチングデバイスのスイッチングサージを低減できる。

（３）より好ましくは、第１の半導体スイッチングデバイスは、第１の半導体スイッチングデバイスの制御端子である第５の端子を含み、第１の端子、第３の端子及び第５の端子は、実装基板上において第１の直線に沿って配置され、第２の半導体スイッチングデバイスは、第２の半導体スイッチングデバイスの制御端子である第６の端子を含み、第２の端子、第４の端子及び第６の端子は、実装基板上において第２の直線に沿って配置され、第１の直線及び第２の直線の交点から第５端子に向かう第１の半直線と、交点から第１端子の逆方向に向かう第２の半直線とが成す２つの角度のうち、第１端子を含まない領域にある一方の角度は、０度より大きく１８０度より小さい。これにより、半導体スイッチングデバイスのスイッチングサージをより一層低減できる。

（４）さらに好ましくは、一方の角度は９０度である。これにより、第１半導体スイッチングデバイスの第１端子（ソース）と第２半導体スイッチングデバイスの第２端子（ドレイン）とを直線的に配線でき、配線インダクタンスを低減できる。したがって、半導体スイッチングデバイスのスイッチングサージをより一層低減できる。

（５）好ましくは、スイッチング回路は、一方の角度の範囲内に配置されるドライブ回路をさらに含み、ドライブ回路は、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスのうち、制御端子がドライブ回路により近い一方を駆動する。これにより、半導体スイッチングデバイスに接続されるスイッチング回路の入出力線（主電力線）を、ドライブ回路と逆方向に引出して配置でき、主電力線により発生する磁界により、ゲートに電圧が誘起することを抑制できる。

（６）より好ましくは、スイッチング回路は、第３の端子に接続される配線と、第４の端子に接続される配線とを接続するコンデンサをさらに含み、コンデンサは、表面実装用コンデンサを含む。これにより、表面実装用コンデンサは配線リードを含まないので、配線インダクタンスを低減でき、半導体スイッチングデバイスのスイッチングサージを低減できる。

（７）さらに好ましくは、実装基板の一方の面は部品面であり、実装基板の他方の面は半田面であり、第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスは、部品面に配置される。これにより、ディップ槽等を使用するフロー処理により部品実装を行うことができ、製造工程を削減できる。

（８）本開示の第２の局面に係る電力変換装置は、上記のスイッチング回路を含む。これにより、電力変換装置において、ブスバーを備えることなく半導体スイッチングデバイスのスイッチングサージを低減できる。

（９）本開示の第３の局面に係る蓄電システムは、上記の電力変換装置と、蓄電池とを含み、電力変換装置により、蓄電池への入力電力、又は、蓄電池からの出力電力を変換する。これにより、蓄電システムにおいて、半導体スイッチングデバイスのスイッチングサージを低減できる。

［本開示の実施形態の詳細］
以下の実施の形態では、同一の部品には同一の参照番号を付してある。それらの名称及び機能も同一である。したがって、それらについての詳細な説明は繰返さない。

［全体構成］
本開示の実施形態に係るスイッチング回路１００は、図１と同様の昇圧コンバータである。即ち、図３を参照して、スイッチング回路１００は、Ｈｉ側スイッチングデバイス１０２、Ｌｏ側スイッチングデバイス１０４、コンデンサ１１０、レグコンデンサ１１２、リアクトル１２０、及び、インダクタ１２２～１２８から構成されている。Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は、半導体スイッチングデバイスであり、ここではＮ型のＦＥＴである。インダクタ１２２～１２６は、配線によるインダクタンスを表す。スイッチング回路１００は、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４をオンオフ制御することにより、入力端子Ｖｉｎ＿Ｐ及びＶｉｎ＿Ｎから入力される電圧を昇圧して、出力端子Ｖｏｕｔ＿Ｐ及びＶｏｕｔ＿Ｎから出力する。レグコンデンサ１１２は、直流出力側の正負の間に直列接続されている１組のアーム（Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４）であるレグの両端を接続する。

Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の各々には、内部に形成されているボディダイオードを示している。Ｌｏ側スイッチングデバイス１０４がオンする際、Ｈｉ側スイッチングデバイス１０２の内部に形成されているボディダイオードには逆回復電流が流れ、図３において点線の矢印で示すように、１組のアーム（Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４）に貫通電流が流れる。

［デバイスの配置］
図４は、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の各リードピン１３０が、対応するランド１３２に装着されている状態を示す。Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４はディスクリート部品であり、ＴＯ型のパッケージ（例えば、ＴＯ－２２０、ＴＯ－２４７、ＴＯ－９２等）のＦＥＴデバイスである。Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は、デバイスの本体が基板に平行になるように、略９０度に（Ｌ字状に）折り曲げられている。Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４（Ｎ型ＦＥＴ）において、各リードピン１３０が、ソース（電流の出力端子）、ドレイン（電流の入力端子）及びゲート（制御端子）のいずれに対応するかを示すためにＳ、Ｄ及びＧを付記している。

Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は直角に配置されている。即ち、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は、Ｈｉ側スイッチングデバイス１０２の一列に配列された複数のピンを通る直線と、Ｌｏ側スイッチングデバイス１０４の一列に配列された複数のピンを通る直線とが成す角度θが略９０度になるように配置されている。

Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとは相互に接続されている。Ｈｉ側スイッチングデバイス１０２のソースは、配線パターン１４４及びリアクトル１２０を介して入力端子Ｖｉｎ＿Ｐに接続される。Ｈｉ側スイッチングデバイス１０２のドレインは、配線パターン１４０を介して出力端子Ｖｏｕｔ＿Ｐに接続される。

Ｌｏ側スイッチングデバイス１０４のソースは、配線パターン１４２を介して入力端子Ｖｉｎ＿Ｎ及び出力端子Ｖｏｕｔ＿Ｎに接続される。Ｈｉ側スイッチングデバイス１０２のドレインに接続された配線パターン１４０と、Ｌｏ側スイッチングデバイス１０４のソースに接続された配線パターン１４２とを接続するレグコンデンサ１１２は、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の直近に配置されている。

図４のようにＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を直角に配置することにより、Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとを近接させて配置できる。即ち、Ｌｏ側スイッチングデバイス１０４のゲート用ランド１３４を考慮することなく、Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとを直線状に最短距離で接続できる。したがって、図２に示した配置よりも、図４において破線で示す貫通電流の共振ループの経路長を短くできる。また、レグコンデンサ１１２をＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の直近に配置することにより、貫通電流の共振ループの経路長をより短くでき、その経路により囲まれる部分の面積を小さくできる。したがって、配線インダクタンスを低減でき、ブスバーを備えなくても、スイッチングサージを低減できる。

スイッチングサージを低減することにより、スイッチング回路１００におけるノイズを抑制できる。したがって、スイッチング回路１００の周辺回路であるノイズ対策部品を小型化し、軽量化できる。また、スイッチングサージの低減により、スイッチング回路１００の低損失化を実現できる。即ち、放熱器等の冷却用部品を小型化し、軽量化できる。また、スイッチングサージの低減により、耐圧がより低く、オン抵抗値がより小さい半導体スイッチングデバイスを使用できる。したがって、スイッチング回路１００の効率化及び低損失化が可能になる。さらに、スイッチングサージの低減により、半導体スイッチングデバイスの電気的ストレスを低減でき、スイッチング回路１００の寿命を長くできる。これらにより、スイッチング回路１００及びそれを組込んだ製品の低価格化を実現でき、長期信頼性を向上できる。

配線パターン１４０、１４２及び１４４は、消磁配線となるように、平行に配置されることが好ましい。即ち、配線パターン１４０、１４２及び１４４は、基板の同一平面（基板表面又は多層基板内の面）において、平行に配置されることが好ましい。また、多層基板であれば、配線パターン１４０、１４２及び１４４は、基板内の面を含む複数の面において、平行に配置されることが好ましい。これにより、主電力線により発生する磁界を打ち消すことができる。したがって、配線インダクタンスを低減でき、スイッチングサージを低減できる。また、主電力線により発生する磁界により、ゲートに電圧が誘起することを抑制できる。

図４において、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４をオンオフ制御するためのゲートドライブ回路を領域２００及び２０２に配置できる。図４のようにＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を配置することにより、図２に示したＨｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４の配置とは異なり、Ｌｏ側スイッチングデバイス１０４を駆動するためのゲートドライブ回路を、Ｌｏ側スイッチングデバイス１０４のゲートの直近に位置する領域２０２に配置できる。したがって、主電力線からＬｏ側スイッチングデバイス１０４のゲートを遠ざけることができ、主電力線をドライブ回路とは逆方向に引出すことができる。よって、主電力線により発生する磁界により、ゲートに電圧が誘起することを抑制できる。

２つの半導体スイッチングデバイスの一方のソースと他方のドレインとを直線状に接続する配置としては、図５に示す配置も考えられる。図５において、Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４は、Ｈｉ側ＦＥＴ９０２のソースとＬｏ側ＦＥＴ９０４のドレインとが対向し、Ｈｉ側ＦＥＴ９０２のドレインとＬｏ側ＦＥＴ９０４のソースとが対向するように配置されている。Ｈｉ側ＦＥＴ９０２のソースとＬｏ側ＦＥＴ９０４のドレインとの接続に関して、ゲート用ランド９３４を考慮する必要がなく、Ｈｉ側ＦＥＴ９０２のソースとＬｏ側ＦＥＴ９０４のドレインとは、配線パターン９５２により直線状に接続されている。

しかし、このような配置では、貫通電流の共振ループを小さくできない。即ち、Ｈｉ側ＦＥＴ９０２のドレイン及びゲート間には電位差があり、安全規格を満たすためには絶縁距離をとらなければならない。したがって、Ｈｉ側ＦＥＴ９０２のゲート用ランド９３６を避けるように配線する必要があり、配線パターン９５０が長くなる。また、Ｈｉ側ＦＥＴ９０２のドレイン及びソースとＬｏ側ＦＥＴ９０４のソースとに関して、相互の端子間で絶縁距離を確保する必要があり、各配線経路の導体幅を考えると、Ｈｉ側ＦＥＴ９０２及びＬｏ側ＦＥＴ９０４を近づけることができない。したがって、図４の配置と比較して貫通電流の共振ループを小さくできないので、配線インダクタンスを低減できず、スイッチングサージを低減できない。これに対して、図４においては、Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとの距離を、Ｈｉ側スイッチングデバイス１０２のドレインとＬｏ側スイッチングデバイス１０４のソースとの距離よりも短くできる。したがって、配線インダクタンスを低減でき、ブスバーを備えなくても、スイッチングサージを低減できる。

図４の構成にしたがって、基板上にデバイスを実装した状態を図６に示す。図６を参照して、電子部品の実装基板である基板１０６の表面には、配線パターン１４０、１４２及び１４６と、配線パターン１４０及び１４２を接続するレグコンデンサ１１２が配置されている。レグコンデンサ１１２は、チップコンデンサ（積層セラミックチップコンデンサ等）等の表面実装用コンデンサであり、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の直近に配置されている。チップコンデンサを使用することは、配線リードを備えたコンデンサよりも配線インダクタンスを低減できるので好ましい。配線パターン１４６は、Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとを接続している。配線パターン１４０はＨｉ側スイッチングデバイス１０２のドレインに接続されている。配線パターン１４０は出力端子Ｖｏｕｔ＿Ｐに接続される。配線パターン１４２は、Ｌｏ側スイッチングデバイス１０４のソースに接続されている。配線パターン１４２は入力端子Ｖｉｎ＿Ｎ及び出力端子Ｖｏｕｔ＿Ｎに接続される。

基板１０６の裏面には、配線パターン１４４と、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４と、放熱器１０８とが配置されている。Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は、リードピンがＬ字状に折り曲げられて本体部が基板１０６の裏面に平行になった状態で、放熱器１０８に固定されている。配線パターン１４４はＨｉ側スイッチングデバイス１０２のソースに接続されている。配線パターン１４４は、リアクトル（図示せず）を介して入力端子Ｖｉｎ＿Ｐに接続される。

図６に示したように配置することにより、図４に関して説明したように、貫通電流の共振ループの経路長をより短くでき、その経路により囲まれる部分の面積を小さくできる。また、配線パターン１４０、１４２及び１４４は、消磁配線となっている。したがって、配線インダクタンスを低減でき、スイッチングサージを低減できる。また、配線が基板上において完結するので、ブスバーは不要である。

（第１変形例）
上記では、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を略直角に配置する場合を説明したが、これに限定されない。図７及び図８に示すように、Ｌｏ側スイッチングデバイス１０４に対してＨｉ側スイッチングデバイス１０２を回転させて配置してもよい。その場合にも、Ｈｉ側スイッチングデバイス１０２のソースとＬｏ側スイッチングデバイス１０４のドレインとを、Ｌｏ側スイッチングデバイス１０４のゲートを考慮せずに直線状に接続でき、レグコンデンサ１１２をＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の直近に配置できる。したがって、貫通電流の共振ループの経路長をより短くでき、配線インダクタンスを低減でき、スイッチングサージを低減できる。

図７及び図８を参照して、基板上において、Ｈｉ側スイッチングデバイス１０２の一列に配列された複数のピンを通る直線と、Ｌｏ側スイッチングデバイス１０４の一列に配列された複数のピンを通る直線との交点を頂点Ｏとする。頂点ＯからＬｏ側スイッチングデバイス１０４のゲートピンに向かう半直線Ｌ１と、頂点ＯからＨｉ側スイッチングデバイス１０２のソースピンの逆方向に向かう半直線Ｌ２とが成す共役角（θ及び（３６０°－θ））のうち、Ｈｉ側スイッチングデバイス１０２のピン（例えば、ソースピン）を含まない領域の角度θは、０度より大きく１８０度より小さければよい。この場合にも、ゲートドライブ回路を配置する領域２０２を、角度θの範囲内に設け得る。好ましくは、角度θは４５度以上１３５度以下である。より好ましくは、角度θは６０度以上１２０度以下である。最も好ましくは、角度θは９０度である。

（第２変形例）
上記では、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を、レグコンデンサ１１２を配置する面（部品面）とは別の面（半田面）に配置する場合（図６参照）を説明したが、これに限定されない。本変形例では、Ｈｉ側スイッチングデバイス１０２、Ｌｏ側スイッチングデバイス１０４及びレグコンデンサ１１２を同じ面（部品面）に配置する。

図９及び図１０を参照して、基板１０６において、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４はレグコンデンサ１１２と同じ面に配置されている。図１０は、図９において、矢印で示す方向から見た平面図である。便宜上、図１０において放熱器１０８を図示していない。ＦＥＴ等の半導体スイッチングデバイスには、放熱器を取付ける面が決まっているものがある。図９及び図１０では、放熱器を取付ける方向が、図６に示したＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４と同じものを使用している。

図９において、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４は、ピンがＬ字状に折り曲げられて本体部が基板１０６の表面に平行になった状態で、放熱器１０８に固定されている。図１０の配置及び配線パターンは、図６の配置及び配線パターンを左右に反転させたものになっている。したがって、図９に示した配置及び配線パターンの場合にも、図４に関して説明したように、貫通電流の共振ループの経路長をより短くでき、その経路により囲まれる部分の面積を小さくできる。また、配線パターン１４０、１４２及び１４４は、消磁配線となっている。したがって、配線インダクタンスを低減でき、スイッチングサージを低減できる。また、配線が基板上において完結するので、ブスバーは不要である。

また、図９及び図１０のように、実装部品であるＨｉ側スイッチングデバイス１０２、Ｌｏ側スイッチングデバイス１０４及びレグコンデンサ１１２を、基板１０６の同じ面（部品面）に配置することにより、図６に示した配置よりも、製造工程を少なくできる。即ち、図９及び図１０の場合には、（ｉ）リフロー処理によるレグコンデンサ１１２等の表面実装部品の実装と、（ｉｉ）フロー処理によるＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４（放熱器１０８の取付けは任意）、並びにリード部品の実装という２工程で製造できる。一方、図６の場合には、フロー処理によりＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を実装できないので、（ｉ）及び（ｉｉ）の工程の後に、さらに（ｉｉｉ）Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４の実装という工程が必要であり、３工程になる。

放熱器を取付ける方向が、図６に示したＨｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４と逆のものを使用する場合には、図１１に示すように配置することができる。図１１を参照して、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４はレグコンデンサ１１２と同じ面に配置されている。なお、放熱器は図示していない。

図１１は、図６において、Ｈｉ側スイッチングデバイス１０２及びＬｏ側スイッチングデバイス１０４を、それらのリードピンを逆に折り曲げて、レグコンデンサ１１２が配置された基板１０６の面に配置したものと言える。なお、放熱器を取付ける方向が任意である半導体スイッチングデバイスを使用する場合には、図６、図１０及び図１１のいずれの配置でもよい。

スイッチング回路１００と同様の回路を複数基板上に形成する場合、同じ配置及び配線パターンを並列に配置しても、配置及び配線パターンを反転させて配置してもよい。例えば、図４の配置及び配線パターンを、複数並列に配置できる。図４の配置及び配線パターンと、図１０に示した配置及び配線パターンとを、並列に配置してもよい。

半導体スイッチングデバイスは、ＴＯ型のパッケージのデバイスに限定されない。半導体スイッチングデバイスの入力端子、出力端子及び制御端子が一列に配列されているパッケージであればよい。

半導体スイッチングデバイスは、ＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）に限らない。ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、又は、より高速なスイッチングが可能なＳＪ－ＭＯＳを用いたもの（スーパージャンクションＭＯＳＦＥＴ）、ＳｉＣ及びＧａＮ等を用いたものであってもよい。

上記では、Ｎ型のＦＥＴをアームとして用いてスイッチング回路を構成する場合を説明したが、これに限定されない。Ｐ型のＦＥＴをアームとして用いてスイッチング回路を構成する場合にも、２つのＰ型のＦＥＴを上記したように配置することにより、スイッチングサージを低減できる。なお、Ｐ型のＦＥＴを使用する場合には、Ｎ型のＦＥＴのソース（電流の出力端子）及びドレイン（電流の入力端子）を、それぞれＰ型のＦＥＴのドレイン（電流の出力端子）及びソース（電流の入力端子）に置き換えればよい。

上記では、本開示のスイッチング回路の例として昇圧コンバータを説明したが、これに限定されない。１組のアームが相補的に動作する回路であれば、そのスイッチングサージを低減できる。本開示のスイッチング回路は降圧コンバータであってもよい。また、インバータ等を含む電力変換装置であってもよい。

また、本開示のスイッチング回路を用いた電力変換装置を用いて、蓄電システム及び太陽光発電システム等を実現できる。

以上、実施の形態を説明することにより本開示を説明したが、上記した実施の形態は例示であって、本開示は上記した実施の形態のみに制限されるわけではない。本開示の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。

１００ スイッチング回路
１０２ Ｈｉ側スイッチングデバイス
１０４ Ｌｏ側スイッチングデバイス
１０６ 基板
１０８ 放熱器
１１０、９１０ コンデンサ
１１２、９１２ レグコンデンサ
１２０、９２０ リアクトル
１２２、１２４、１２６、１２８、９２２、９２４、９２６、９２８ インダクタ
１３０、９３０ リードピン
１３２、９３２ ランド
１３４、９３４、９３６ ゲート用ランド
１４０、１４２、１４４、１４６、９４０、９４２、９５０、９５２ 配線パターン
２００、２０２ 領域
９００ 昇圧コンバータ
９０２ Ｈｉ側ＦＥＴ
９０４ Ｌｏ側ＦＥＴ
Ｖｉｎ＿Ｐ、Ｖｉｎ＿Ｎ 入力端子
Ｖｏｕｔ＿Ｐ、Ｖｏｕｔ＿Ｎ 出力端子
Ｏ 頂点
Ｌ１、Ｌ２ 半直線

Claims (7)

1. 直列接続される第１の半導体スイッチングデバイス及び第２の半導体スイッチングデバイスと、
   前記第１の半導体スイッチングデバイス及び前記第２の半導体スイッチングデバイスが実装される実装基板とを含み、
   前記第１の半導体スイッチングデバイス及び前記第２の半導体スイッチングデバイスは、前記第１の半導体スイッチングデバイスの電流の出力端子である第１の端子と、前記第２の半導体スイッチングデバイスの電流の入力端子である第２の端子とが近接するように配置されており、
   前記第１の端子と前記第２の端子との距離は、前記第１の半導体スイッチングデバイスの電流の入力端子である第３の端子と、前記第２の半導体スイッチングデバイスの電流の出力端子である第４の端子との距離よりも短く、
   前記第１の半導体スイッチングデバイスは、前記第１の半導体スイッチングデバイスの制御端子である第５の端子を含み、
   前記第１の端子、前記第３の端子及び前記第５の端子は、前記実装基板上において第１の直線に沿って配置され、
   前記第２の半導体スイッチングデバイスは、前記第２の半導体スイッチングデバイスの制御端子である第６の端子を含み、
   前記第２の端子、前記第４の端子及び前記第６の端子は、前記実装基板上において第２の直線に沿って配置され、
   前記第１の直線及び前記第２の直線の交点から前記第６の端子に向かう第１の半直線と、前記交点から前記第１の端子の逆方向に向かう第２の半直線とが成す２つの角度のうち、前記第１の端子を含まない領域にある一方の角度は、０度より大きく１８０度より小さい、スイッチング回路。
2. 前記一方の角度は９０度である、請求項１に記載のスイッチング回路。
3. 前記一方の角度の範囲内に配置されるドライブ回路をさらに含み、
   前記ドライブ回路は、前記第１の半導体スイッチングデバイス及び前記第２の半導体スイッチングデバイスのうち、制御端子が前記ドライブ回路により近い一方を駆動する、請求項１又は請求項２に記載のスイッチング回路。
4. 前記第３の端子に接続される配線と、前記第４の端子に接続される配線とを接続するコンデンサをさらに含み、
   前記コンデンサは、表面実装用コンデンサを含む、請求項１から請求項３のいずれか１項に記載のスイッチング回路。
5. 前記実装基板の一方の面は部品面であり、
   前記実装基板の他方の面は半田面であり、
   前記第１の半導体スイッチングデバイス及び前記第２の半導体スイッチングデバイスは、前記部品面側に配置される、請求項１から請求項４のいずれか１項に記載のスイッチング回路。
6. 請求項１から請求項５のいずれか１項に記載のスイッチング回路を含む電力変換装置。
7. 請求項６に記載の電力変換装置と、
   蓄電池とを含み、
   前記電力変換装置により、前記蓄電池への入力電力、又は、前記蓄電池からの出力電力を変換する、蓄電システム。

Images