WO2010029917A1 - 電圧変換装置及び電気負荷駆動装置 - Google Patents

電圧変換装置及び電気負荷駆動装置 Download PDF

Info

Publication number
WO2010029917A1
WO2010029917A1 PCT/JP2009/065661 JP2009065661W WO2010029917A1 WO 2010029917 A1 WO2010029917 A1 WO 2010029917A1 JP 2009065661 W JP2009065661 W JP 2009065661W WO 2010029917 A1 WO2010029917 A1 WO 2010029917A1
Authority
WO
WIPO (PCT)
Prior art keywords
loop circuit
circuit
switching element
loop
capacitors
Prior art date
Application number
PCT/JP2009/065661
Other languages
English (en)
French (fr)
Inventor
浩市 水谷
伸治 関戸
準三 大江
隆之 内藤
孝志 今井
耕一 山野上
茂樹 山本
Original Assignee
トヨタ自動車株式会社
ビステオン グローバル テクノロジーズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, ビステオン グローバル テクノロジーズ インコーポレイテッド filed Critical トヨタ自動車株式会社
Priority to EP09813063.6A priority Critical patent/EP2323245B1/en
Priority to JP2010512864A priority patent/JP4963518B2/ja
Priority to US12/679,617 priority patent/US9088202B2/en
Priority to CN2009801005866A priority patent/CN101809851B/zh
Publication of WO2010029917A1 publication Critical patent/WO2010029917A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Definitions

  • the present invention relates to a voltage conversion device including a first loop circuit and a second loop circuit sharing an inductance component, and an electric load driving device using the voltage conversion device.
  • a non-insulated DC-DC converter that does not use a transformer includes a first loop circuit and a second loop circuit that share an inductance L and have capacitors C1 and C2, respectively, as shown in FIG.
  • Voltage conversion is realized by turning ON / OFF the switching element Q1 or Q2 provided in the first or second loop circuit.
  • the first and second capacitors have functions of smoothing the output voltage of the DC-DC converter and reducing noise generated by the DC-DC converter circuit.
  • Such a circuit configuration shown in FIG. 1 is generally realized by arranging the first loop circuit and the second loop circuit side by side on the same surface or different surfaces on the printed board as shown in FIG.
  • the present invention provides a voltage converter that can effectively reduce noise caused by magnetic field fluctuations formed in the first loop circuit and the second loop circuit by devising the component arrangement of the voltage converter, and
  • An object of the present invention is to provide an electric load driving apparatus using the same.
  • a first loop circuit and a second loop circuit sharing an inductance component are provided, and ON / OFF of a first switching element provided in the first loop circuit is provided.
  • a voltage conversion device in which current flows alternately in the first loop circuit and the second loop circuit in operation, The direction of the magnetic field passing through the first loop circuit formed when the switching element of the first loop circuit is turned on, and the first time formed when the first switching element of the first loop circuit is turned off after the first switching element is turned on.
  • a voltage converter characterized in that the directions of magnetic fields passing through a two-loop circuit are the same.
  • FIG. 8A and B It is a figure which shows each circuit part of the voltage converter 1 corresponding to each hatching area
  • FIG. 8A and B It is a figure which shows the other specific example for implement
  • FIG. 3 is a diagram showing a circuit configuration of an embodiment of the voltage converter 1 according to the present invention.
  • the circuit configuration itself of the voltage conversion apparatus 1 of the present embodiment is the same as the circuit configuration of the conventional DC-DC converter shown in FIG.
  • the voltage conversion device 1 is a synchronous rectification type non-insulated DC / DC converter, and includes a first loop circuit 10 and a second loop circuit 12.
  • An electric load 40 to be driven is connected to the output terminal 20 of the voltage conversion device 1.
  • the first loop circuit 10 and the second loop circuit 12 share the inductance L.
  • the first loop circuit 10 includes a switching element Q1 and a capacitor C1 in addition to the inductance L.
  • the switching element Q1 is a MOSFET (metal oxide semiconductor field-effect transistor), but may be another transistor such as an IGBT (Insulated Gate Bipolar Transistor).
  • the switching element Q ⁇ b> 1 is connected in series with the inductance L between the + terminal and the output terminal 20. At this time, the switching element Q1 has the drain side connected to the + terminal and the source side connected to the inductance L.
  • the capacitor C1 is connected in parallel with the switching element Q1 and the inductance L between the + terminal and the output terminal 20.
  • the second loop circuit 12 includes a switching element Q2 and a capacitor C2.
  • the switching element Q1 is a MOSFET in this example, but may be another transistor such as an IGBT.
  • the switching element Q2 is connected in series with the inductance L between the negative terminal and the output terminal 20. At this time, the switching element Q2 has a drain side connected to the inductance L and a source side connected to the negative terminal.
  • the capacitor C2 is connected between the ⁇ terminal and the output terminal 20 in parallel with the switching element Q2 and the inductance L.
  • a first DC power supply (see DC power supply 203 in FIG. 18) is connected to the + terminal, and a second DC power supply (not shown) whose voltage is lower than that of the first DC power supply is connected to the ⁇ terminal. Is done.
  • the rated voltages of the first DC power source and the second DC power source may be arbitrary as long as the second DC power source is lower than the first DC power source.
  • the negative terminal is connected to the ground (that is, OV). In the following, in order to prevent complication of explanation, it is assumed that the ⁇ terminal is connected to the ground unless otherwise specified.
  • the capacitor C1 and the capacitor C2 mainly have a function of smoothing the output voltage of the voltage conversion device 1 and reducing noise generated in the voltage conversion device 1.
  • the capacities of the capacitor C1 and the capacitor C2 are preferably set to be the same.
  • a ceramic type capacitor that does not easily deteriorate in durability is preferably used in order to reduce the influence of deterioration.
  • the switching elements Q1 and Q2 are controlled so that when one is ON, the other is OFF.
  • the details of the control mode of the switching elements Q1 and Q2 (for example, the setting / adjustment method of the dead time) are arbitrary.
  • the ON / OFF operation of the switching element Q2 substantially determines the duty
  • the switching element Q1 functions as a synchronous rectification switching element.
  • the switching element Q1 may be omitted (only a diode is provided).
  • a negative terminal may be connected to the other end of the electrical load 40 (a terminal not on the output terminal 20 side).
  • the ON / OFF operation of the switching element Q1 substantially determines the duty
  • the switching element Q2 functions as a synchronous rectification switching element.
  • the switching element Q2 may be omitted (only a diode is provided).
  • noise due to magnetic field fluctuations formed in the first loop circuit 10 and the second loop circuit 12 can be reduced by appropriately arranging the circuit configuration of the voltage conversion device 1. It is possible to reduce effectively. This will be described in detail below.
  • FIG. 5 is a diagram conceptually showing the circuit arrangement of the voltage conversion device 1 according to this embodiment.
  • the illustration of the diodes arranged in parallel to the switching elements Q1 and Q2 is omitted.
  • the direction of the magnetic flux ⁇ 1 passing through the first loop circuit 10 and the direction of the magnetic flux ⁇ 2 passing through the second loop circuit 12 are configured to be the same direction.
  • the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits. That is, the first loop circuit 10 and the second loop circuit 12 are arranged to face each other so as to be bent along the line XX in FIG.
  • FIGS. 6A to 6E are waveform diagrams for explaining the effect of reducing magnetic flux fluctuations in the voltage converter 1 employing the circuit arrangement shown in FIG.
  • FIG. 7 is a diagram illustrating a specific example for realizing the circuit arrangement of the voltage conversion device 1 according to the present embodiment.
  • the first loop circuit 10 is disposed on one surface (front surface in this example) of the printed circuit board, and the second loop circuit 12 is disposed on the other surface (back surface in this example) of the printed circuit board. Is done.
  • the shared inductance L may be arranged on one side of the printed circuit board and shared by the first loop circuit 10 and the second loop circuit 12 through a through hole.
  • the inductance L is disposed on the surface of the printed circuit board together with the main configuration of the first loop circuit 10, and is connected to the second loop circuit 12 through a through hole.
  • FIGS. 8A and 8B are diagrams showing the specific example shown in FIG. 7 in more detail, FIG. 8A shows the configuration of the front surface of the printed circuit board, and FIG. 8B shows the configuration of the back surface of the printed circuit board.
  • FIG. 8A and 8B each part indicated by hatching 70 is corresponding to the circuit part indicated by 70 shown in FIG. 9, and each part indicated by hatching 71 is shown.
  • each part indicated by hatching denoted by reference numeral 72 corresponds to the circuit portion denoted by 72 shown in FIG.
  • FIG. 10 is a diagram illustrating another specific example for realizing the circuit arrangement of the voltage conversion device 1 according to the present embodiment.
  • the flexible substrate 80 on which the first loop circuit 10 and the second loop circuit 12 are formed is bent, and the first loop circuit 10 and the second loop circuit 12 are arranged to face each other.
  • the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits.
  • An insulating layer 82 is formed on the flexible substrate 80 so as to cover the first loop circuit 10 and the second loop circuit 12, and between the first loop circuit 10 and the second loop circuit 12 (particularly between the + terminal and the ⁇ terminal). Insulation is ensured.
  • the shared inductance L is mounted on one side of the first loop circuit 10 and the second loop circuit 12, and the circuit on the other side. May be shared via a through hole (for example, a through hole penetrating the insulating layer 82).
  • FIG. 11 is a diagram illustrating another specific example for realizing the circuit arrangement of the voltage conversion device 1 according to the present embodiment.
  • the first loop circuit 10 and the second loop circuit 10 are stacked by stacking two substrates 84 a and 84 b on which the first loop circuit 10 and the second loop circuit 12 (excluding the shared portion) are formed.
  • the loop circuit 12 is disposed opposite to the loop circuit 12.
  • the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits.
  • An insulating layer 82 is formed on the substrates 84 a and 84 b so as to cover the first loop circuit 10 and the second loop circuit 12, respectively, and insulation of the first loop circuit 10 and the second loop circuit 12 is ensured.
  • FIG. 11 as in the example shown in FIG.
  • the shared inductance L is mounted on one side of the first loop circuit 10 and the second loop circuit 12, and the circuit on the other side. May be shared via a through hole (for example, a through hole penetrating the substrate 84a and the insulating layer 82).
  • the boards 84a and 84b may be ordinary printed boards or flexible boards.
  • two substrates 84a and 84b on which the first loop circuit 10 and the second loop circuit 12 are respectively formed are directly adjacent to each other, but are stacked with another layer interposed therebetween. May be. Further, layers other than the substrates 84a and 84b may be provided. For example, a substrate having a copper solid pattern on the upper surface or the lower surface is disposed on an upper layer of the substrate 84a or a lower layer of the substrate 84b, thereby improving noise resistance. It is good as well.
  • FIG. 12 is a diagram showing a configuration of the voltage conversion device 2 according to another embodiment.
  • the capacitor C5 between the + terminal and the ⁇ terminal is not provided, and the capacitor C4 of the output filter unit is also provided. Not provided alone. Instead, both capacitors C3 and C4 having the same capacity are provided symmetrically. That is, the capacitors C3 and C4 are provided in parallel to the capacitors C1 and C2, corresponding to the first loop circuit 10 and the second loop circuit 12, respectively.
  • An inductance L3 is provided in series with the inductance L between the inductance L and the output terminal 20 and between the midpoint of the capacitors C1 and C2 and the midpoint of the capacitors C3 and C4.
  • the first loop circuit 10 and the second loop circuit 12 are each composed of two loops 10a, 10b and 12a, 12b.
  • one set of capacitors C3 and C4 and inductance L3 is added, but a larger number of sets may be added.
  • the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits. That is, the loops 10a and 10b constituting the first loop circuit 10 and the loops 12a and 12b constituting the second loop circuit 12 are arranged to face each other so as to be bent along the line XX in FIG. .
  • the loops 10a and 10b constituting the first loop circuit 10 and the loops 12a and 12b constituting the second loop circuit 12 are arranged to face each other so as to be bent along the line XX in FIG.
  • FIG. 13 is a diagram showing a configuration of the voltage conversion device 3 according to another embodiment. Also in the example illustrated in FIG. 13, the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits. That is, the first loop circuit 10 and the second loop circuit 12 are arranged to face each other so as to be bent along the line XX in FIG. Thereby, as described above, a magnetic flux change with little temporal variation is realized, and noise can be effectively reduced.
  • correction capacitors Cx1 and Cx2 are used as the first loop circuit 10 in order to compensate for the unbalance of the capacitances of the capacitors C1 and C2 of the first loop circuit 10 and the second loop circuit 12.
  • the second loop circuit 12 is provided corresponding to each of the second loop circuits 12.
  • Correction capacitors Cx1 and Cx2 are provided in parallel to capacitors C1 and C2, respectively.
  • the capacitances of the correction capacitors Cx1 and Cx2 are set to be the same, and may be several tens of percent (20% in this example) of the capacitors C1 and C2.
  • switching elements Q3 and Q4 for turning on / off the functions of the correction capacitors Cx1 and Cx2 are connected in series to the correction capacitors Cx1 and Cx2 corresponding to the first loop circuit 10 and the second loop circuit 12, respectively. Is provided.
  • the on / off operation of switching elements Q3 and Q4 is controlled by unbalance detection circuit 110.
  • the unbalance detection circuit 110 receives the voltage VB from the + terminal and the voltage Va at the midpoint a of the capacitors C1 and C2.
  • FIG. 14 is an example of a control flowchart for realizing capacitance correction by the correction capacitors Cx1 and Cx2.
  • the processing routine shown in FIG. 14 may be started when the ignition switch is turned on, for example.
  • step 140 the switching elements Q1, Q2 of the first loop circuit 10 and the second loop circuit 12 are both turned off.
  • step 141 the unbalance detection circuit 110 measures the voltage Va at the middle point a and the voltage VB.
  • step 142 the unbalance detection circuit 110 determines whether Va> VB / 2 ⁇ (1 + 0.2) based on the measurement result in step 140. That is, it is determined whether or not the voltage Va at the midpoint a exceeds the VB / 2 when the capacitances of the capacitors C1 and C2 are equal with an error larger than 20%.
  • 20% is an example, and the% of allowable error may be appropriately determined in consideration of noise resistance and the like. If Va> VB / 2 ⁇ (1 + 0.2), the process proceeds to step 145; otherwise, the process proceeds to step 143.
  • step 143 the unbalance detection circuit 110 determines whether Va ⁇ VB / 2 ⁇ (1 + 0.2) based on the measurement result in step 140. That is, it is determined whether or not the voltage Va at the midpoint a is below an error larger than 20% with respect to VB / 2 when the capacitors C1 and C2 have the same capacitance.
  • 20% is an example, and the% of allowable error may be appropriately determined in consideration of noise resistance and the like. If Va ⁇ VB / 2 ⁇ (1 + 0.2), the process proceeds to step 146. Otherwise, the process proceeds to step 144.
  • Step 144 the warning diagnosis Di is turned off (or kept off) in the unbalance detection circuit 110. This is because the voltage Va at the midpoint a is within an allowable error of 20% with respect to VB / 2 when the capacitances of the capacitors C1 and C2 are equal.
  • step 145 the switching element Q4 is turned on by the unbalance detection circuit 110.
  • step 145 the process proceeds to step 147.
  • step 146 the switching element Q3 is turned on by the unbalance detection circuit 110.
  • step 147 the process proceeds to step 147.
  • step 147 the unbalance detection circuit 110 outputs a warning diagnosis Di. This is because although the imbalance is corrected by the function of the correction capacitor Cx1 or Cx2, the capacitances of the capacitors C1 and C2 are unbalanced.
  • the capacitance imbalance of the capacitors C1 and C2 can be accurately detected, and the capacitors C1 and C2 exceeding the allowable range can be detected.
  • the correction Di can be output using the correction capacitor Cx1 or Cx2, and the replacement of the capacitors C1 and C2, for example, can be prompted.
  • FIG. 15 is another example of a control flowchart for realizing the capacitance correction by the correction capacitors Cx1 and Cx2.
  • the processing routine shown in FIG. 15 may be started, for example, when the ignition switch is turned on.
  • steps 150 to 154 is substantially the same as the processing in steps 140 to 144 in FIG. If a negative determination is made in step 152, the process proceeds to step 156, and if a negative determination is made in step 153, the process proceeds to step 158.
  • step 156 the unbalance detection circuit 110 determines whether or not the switching element Q4 is turned on. If the switching element Q4 is already turned on, that is, if the correction capacitor Cx2 is already functioning, the process proceeds to step 160, and if the switching element Q4 is in the OFF state, the process proceeds to step 157.
  • step 157 the unbalance detection circuit 110 turns on the switching element Q4. As a result, the correction capacitor Cx2 functions, and the unbalance of the capacitances of the capacitors C1 and C2 is reduced.
  • the process of step 157 returns to step 151.
  • step 158 the unbalance detection circuit 110 determines whether or not the switching element Q3 is turned on. If the switching element Q3 is already turned on, that is, if the correction capacitor Cx1 is already functioning, the process proceeds to step 160, and if the switching element Q3 is in the OFF state, the process proceeds to step 159.
  • step 159 the unbalance detection circuit 110 turns on the switching element Q3. As a result, the correction capacitor Cx1 functions, and the unbalance of the capacitances of the capacitors C1 and C2 is reduced.
  • the process of step 159 returns to step 151.
  • step 160 the unbalance detection circuit 110 outputs a warning diagnosis Di. This is because, although the correction capacitor Cx1 or Cx2 is functioning, the capacitance imbalance of the capacitors C1 and C2 exceeding the allowable range is still detected.
  • the capacitance imbalance of the capacitors C1 and C2 can be accurately detected, and the capacitors C1 and C2 exceeding the allowable range can be detected.
  • the correction capacitor Cx1 or Cx2 is used to correct the imbalance. If an unbalance exceeding the allowable range is detected despite the correction, the diagnosis Di is detected. Can be urged to exchange the capacitors C1 and C2, for example.
  • FIG. 16 is a diagram illustrating the relationship between the capacitance of the capacitor and the increase in the resistance component of the capacitor.
  • a preferable method for setting the capacitance of the capacitors C1 and C2 will be described.
  • the capacitance C1 (capacitance change amount) of the capacitors C1 and C2 after the necessary endurance period has elapsed may be derived using, for example, a characteristic diagram as shown in FIG. In FIG. 17, the characteristics of two types of capacitors are shown by curves A1 and A2.
  • FIG. 18 is a block diagram showing an embodiment of the electric load driving device 200 according to the present invention.
  • the electric load driving device 200 of the present embodiment includes an electric load driving circuit device 201, a control target signal generator (PCM) 202, and a DC power source 203.
  • the electrical load drive circuit device 201 includes the voltage conversion device 1 described above, and also includes an internal power supply circuit 101, an input signal interface circuit 102, a switching duty generation circuit 103, and a switching element drive circuit 104.
  • the terminals T1 and T4 correspond to the above-described + terminal, the terminal T3 corresponds to the ⁇ terminal, and T5 corresponds to the output terminal 20 of the voltage converter 1.
  • the voltage converters 2 and 3 may be used.
  • the electric load 40 is an inductive load and is a fuel pump used for a vehicle engine.
  • the electric load 40 may be an arbitrary electric load such as a fan or a steering assist motor.
  • the switch indicated by reference sign S1 corresponds to an ignition switch.
  • the control target signal generator 202 is constituted by a microcomputer, and may be, for example, an EFI / ECU that controls a vehicle engine.
  • the control target signal generator 202 determines a control target value (for example, target rotational speed) of the fuel pump, and inputs a control target signal representing the control target value to the electric load drive circuit device 201.
  • the control target signal generator 202 operates based on the power supply voltage from the DC power supply 203, but may include a step-down circuit or the like inside.
  • the control target signal from the control target signal generator 202 is processed by the input signal interface circuit 102 of the control target signal generator 202, and the duty for realizing the control target value is determined by the switching duty generation circuit 103.
  • the switching elements Q1 and Q2 are ON / OFF controlled by the switching element drive circuit 104 in accordance with the determined duty.
  • FIG. 19 is a diagram illustrating another specific example for realizing the circuit arrangement of the voltage conversion device 1 according to the above-described embodiment.
  • the first loop circuit 10 and the second loop circuit 12 have a normal direction (z direction in the figure) to each loop circuit substantially perpendicular to the cross section of the substrate, as will be described in detail below. It is formed on the substrate so as to be (direction x in the figure).
  • a conductor pattern 52 is formed from the point a to the point b on the first surface of the substrate, and the inductance L and the drain terminal of the switching element Q2 are connected to the conductor pattern 52.
  • a conductor pattern 54 is formed from the source terminal of the switching element Q2 to the point f, and a capacitor C2 is connected to the conductor pattern 54.
  • the point a is connected to the output terminal 20 (FIG. 3) as schematically indicated by an arrow in the drawing.
  • a negative terminal (FIG. 3) is connected between the capacitor C2 and the source terminal of the switching element Q2 in the conductor pattern.
  • a conductor pattern 58 is formed from the point e to the drain terminal of the switching element Q1, and a capacitor C1 is connected to the conductor pattern 58.
  • a point d is provided between the point e and the capacitor C1.
  • Point d is a position facing point f on the first surface side, and is connected to point f through a through hole.
  • the source terminal of the switching element Q1 is disposed at a position facing the point b on the first surface side, and is connected to the conductor pattern 52 through the through hole at the point b.
  • the point e on the second surface is a position facing the point a on the first surface side, and is connected to the point a by a through hole.
  • a + terminal (FIG. 3) is connected between the capacitor C1 and the drain terminal of the switching element Q1 in the conductor pattern 58.
  • the circuit arrangement of the voltage conversion apparatus 1 according to the above-described embodiment shown in FIG. 3 is configured on the substrate.
  • This circuit structure is formed in a direction perpendicular to the substrate, and can be configured in a semiconductor process. Further, as described above, a circuit structure can be realized simply by forming a conductor pattern on each of the first and second surfaces of the substrate and disposing various elements L, Q1, Q2, C1, and C2. It becomes. Further, the structure shown in FIG. 19 can be realized with a small occupied area on the substrate, as is clear from the specific example shown in FIG.
  • the first loop circuit 10 includes a conductor pattern 58 that connects the drain terminal of the switching element Q1, the capacitor C1, and the point e, a through hole from the point e to the point a, and a point a.
  • the normal line direction (z direction in the figure) to the first loop circuit 10 is substantially perpendicular to the cross section of the substrate (in the figure). x direction).
  • the second loop circuit 12 includes a conductor pattern 54 from the source terminal of the switching element Q2 to the point f via the capacitor C2, a through hole from the point f to the point d, and a conductor from the point d to the point e. It consists of a part of the pattern 58, a through hole from the point e to the point a, and a part of the conductor pattern 52 from the point a to the drain terminal of the switching element Q2 via the inductance L. Since such a second loop circuit 12 is substantially formed on the cross section of the substrate, similarly to the first loop circuit 10, the normal direction to the second loop circuit 12 (the z direction in the figure) is It is substantially perpendicular to the cross section (x direction in the figure).
  • the direction of the magnetic flux ⁇ 1 penetrating the first loop circuit 10 and the direction of the magnetic flux ⁇ 2 penetrating the second loop circuit 12 are configured in the same direction.
  • the first loop circuit 10 and the second loop circuit 12 are arranged so as to face each other in the normal direction to the respective loop circuits.
  • the first loop circuit 10 and the second loop circuit 12 are substantially formed on the cross section of the substrate, each loop area can be reduced, and the first loop circuit The magnitudes of the magnetic fields generated by the circuit 10 and the second loop circuit 12 can also be reduced.
  • the first loop circuit 10 is compared with the structure in which the first loop circuit 10 and the second loop circuit 12 face each other in the vertical direction with respect to the surface of the substrate shown in FIG. And it becomes easy to ensure a large ratio (opposing ratio) of the facing area in each loop area of the second loop circuit 12. This is because in the structure shown in FIG. 19, there is a low possibility that the facing area (or facing ratio) will be small due to restrictions on component placement. Thereby, according to the example shown in FIG. 19, compared with the example shown in FIG. 7, generated noise can be reduced easily.
  • the inductance L may be provided on the second surface of the substrate instead of the first surface of the substrate. In this case, the inductance L may be disposed between the point e and the point d in the conductor pattern 58.
  • the first loop circuit 10 and the second loop circuit 12 have the same loop area (the area through which the magnetic flux passes), and the first loop circuit 10 and the second loop circuit 12 have the same loop area.
  • positioned so that the whole area may oppose is shown notionally.
  • the loop areas of the first loop circuit 10 and the second loop circuit 12 are the same, but it is not always necessary to be the same depending on the actual mounting restrictions.
  • the facing area (or facing ratio) of each loop of the first loop circuit 10 and the second loop circuit 12 is preferably as large as possible, but may be only partially opposed.
  • first loop circuit 10 and the second loop circuit 12 may be configured using not only a printed circuit board but also a shielded core wire. In this case, it is possible to prevent the magnetic lines of force from radiating to other circuit portions by using the mesh lines of the shield lines for the path of the magnetic lines of force.
  • the portion where the + terminal and-terminal (ground in this example) face each other becomes the edge of the printed circuit board, the possibility of a short circuit increases, so even if an insulating material coating is added to prevent this, Good (for example, it may be applied twice or rubbed).
  • a portion where the + terminal and the ⁇ terminal face each other may be arranged in the center of the printed circuit board to increase the creepage distance. Further, the through hole may be kept away from a portion where the + terminal and the ⁇ terminal face each other.
  • the correction capacitors Cx1 and Cx2 are configured by variable capacitors, and the capacitances of the correction capacitors Cx1 and Cx2 are adjusted so that the voltage Va at the midpoint a becomes VB / 2. May be.
  • the step-down voltage converter is used, but the present invention may be applied to a step-up or bidirectional voltage converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　本発明は、インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い第１ループ回路と第２ループ回路に交互に電流が流れる電圧変換装置であって、前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であることを特徴とする。

Description

電圧変換装置及び電気負荷駆動装置
　本発明は、インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備える電圧変換装置及びこれを用いる電気負荷駆動装置に関する。
　従来から、トランスの一次コイルに接続された一次側回路と、トランスの二次コイルに接続された二次側回路とを有するスイッチング電源回路において、一次側回路側の電極パターンと、二次側回路側の電極パターンとを対向して配置することで、当該電極パターン間の絶縁層をコンデンサ用の誘電体として機能させて等価的コンデンサを構成し、当該等価的コンデンサによりノイズ対策用のコンデンサを構成する技術が知られている（例えば、特許文献１参照）。
特開２００５－１１０４５２号公報
　ところで、トランスを用いない非絶縁型のＤＣ－ＤＣコンバータにおいては、例えば図１に示すように、インダクタンスＬを共有すると共にそれぞれコンデンサＣ１，Ｃ２を有する第１ループ回路及び第２ループ回路を備え、第１又は第２ループ回路に設けられるスイッチング素子Ｑ１又はＱ２をＯＮ／ＯＦＦ動作させることで電圧変換が実現される。このとき、第１及び第２コンデンサは、ＤＣ－ＤＣコンバータの出力電圧を平滑化すると共に、ＤＣ－ＤＣコンバータ回路の発生ノイズを低減する機能を有する。このような図１に示す回路構成は、一般的に、図２に示すように、プリント基板上に第１ループ回路及び第２ループ回路を同一面又は別面上に並べて配置することで実現される。
　しかしながら、図１及び図２に示すような従来の回路構成では、例えばスイッチング素子Ｑ１をＯＮ／ＯＦＦ動作させるときに、第１ループ回路と第２ループ回路に交互に電流が流れるので、第１ループ回路を貫く磁界と、第２ループ回路を貫く磁界とが交互に発生する。このとき、第１ループ回路と第２ループ回路に流れる電流のそれぞれの向きは、図１の矢印に示すように逆方向であるので、第１ループ回路を貫く磁界と第２ループ回路を貫く磁界の方向は逆向きとなる。かかる構成では、スイッチング素子Ｑ１の高速（短時間）のＯＮ／ＯＦＦ動作に伴って向きが逆の磁界が高速（短時間）で交互に発生し、当該磁界の変動に起因したノイズが発生するという問題がある。
　そこで、本発明は、電圧変換装置の部品配置を工夫することで、第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置及びこれを用いる電気負荷駆動装置の提供を目的とする。
　上記目的を達成するため、本発明の一局面によれば、インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
　前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であることを特徴とする、電圧変換装置が提供される。
　本発明によれば、第１ループ回路と第２ループ回路に形成される磁界変動に起因したノイズを効果的に低減することができる電圧変換装置等が得られる。
従来のＤＣ－ＤＣコンバータの回路構成を示す図である。 従来のＤＣ－ＤＣコンバータの部品配置を示す図である。 本発明による一実施例に係る電圧変換装置１の回路構成を示す図である。 電気負荷４０の接続方法のその他の例を示す図である。 本発明による一実施例に係る電圧変換装置１の回路配置を概念的に示す図である。 図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。 図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。 図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。 図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。 図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。 本実施例に係る電圧変換装置１の回路配置を実現するための具体例を示す図である。 図７に示す具体例をより詳細に示す図である。 図７に示す具体例をより詳細に示す図である。 図８Ａ，Ｂに示す図の各ハッチング領域と対応する電圧変換装置１の各回路部分を示す図である。 本実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。 本実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。 その他の実施例による電圧変換装置２の構成を示す図である。 その他の実施例による電圧変換装置３の構成を示す図である。 補正用コンデンサＣｘ１及びＣｘ２による容量補正を実現するための制御フローチャートである。 補正用コンデンサＣｘ１及びＣｘ２による容量補正を実現するための制御フローチャートのその他の一例である。 コンデンサの容量とコンデンサの抵抗成分の増加の関係を示す図である。 経年劣化に関連したコンデンサの特性を示す図である。 本発明による電気負荷駆動装置２００の一実施例を示す構成図である。 本実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。
　Ｌ　　インダクタンス
　Ｃ１　　コンデンサ
　Ｃ２　　コンデンサ
　Ｑ１　　スイッチング素子
　Ｑ２　　スイッチング素子
　１，２，３　　電圧変換装置
　１０　　第１ループ回路
　１２　　第２ループ回路
　２０　　出力端子
　４０　　電気負荷
　２０３　　直流電源
　以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
　図３は、本発明による電圧変換装置１の一実施例の回路構成を示す図である。本実施例の電圧変換装置１の回路構成自体は、図１に示した従来のＤＣ－ＤＣコンバータの回路構成と同様である。
　具体的には、電圧変換装置１は、同期整流型の非絶縁型ＤＣ／ＤＣコンバータであり、第１ループ回路１０と第２ループ回路１２とを備える。電圧変換装置１の出力端子２０には、駆動対象の電気負荷４０が接続される。第１ループ回路１０と第２ループ回路１２は、インダクタンスＬを共有する。
　第１ループ回路１０は、インダクタンスＬに加えて、スイッチング素子Ｑ１とコンデンサＣ１とを有する。スイッチング素子Ｑ１は、本例では、ＭＯＳＦＥＴ（metal　oxide　semiconductor　field－effect　transistor）であるが、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）等のような他のトランジスタであってもよい。スイッチング素子Ｑ１は、＋端子と出力端子２０の間に、インダクタンスＬと直列に接続される。このとき、スイッチング素子Ｑ１は、ドレイン側が＋端子に接続されると共に、ソース側がインダクタンスＬに接続される。コンデンサＣ１は、＋端子と出力端子２０の間に、スイッチング素子Ｑ１とインダクタンスＬに対して並列に接続される。
　同様に、第２ループ回路１２は、インダクタンスＬに加えて、スイッチング素子Ｑ２とコンデンサＣ２とを有する。スイッチング素子Ｑ１は、本例では、ＭＯＳＦＥＴであるが、ＩＧＢＴ等のような他のトランジスタであってもよい。スイッチング素子Ｑ２は、－端子と出力端子２０の間に、インダクタンスＬと直列に接続される。このとき、スイッチング素子Ｑ２は、ドレイン側がインダクタンスＬに接続されると共に、ソース側が－端子に接続される。コンデンサＣ２は、－端子と出力端子２０の間に、スイッチング素子Ｑ２とインダクタンスＬに対して並列に接続される。
　＋端子には、第１の直流電源（図１８の直流電源２０３参照）が接続され、－端子には、第１の直流電源よりも電圧が低い第２の直流電源（図示せず）が接続される。第１の直流電源及び第２の直流電源の定格電圧は、第２の直流電源の方が第１の直流電源よりも低い限り、任意であってよい。典型的には、－端子には、グランド（即ちＯＶ）が接続される。以下では、説明の複雑化を防止するために、特に言及しない限り、－端子はグランドに接続されているものとする。
　コンデンサＣ１及びコンデンサＣ２は、主に、電圧変換装置１の出力電圧を平滑化すると共に、電圧変換装置１における発生ノイズを低減する機能を有する。コンデンサＣ１及びコンデンサＣ２の容量は、好ましくは、同一に設定される。また、コンデンサＣ１及びコンデンサＣ２としては、好ましくは、劣化の影響を低減するために、耐久劣化し難いセラミックタイプのコンデンサが用いられる。
　スイッチング素子Ｑ１及びＱ２は、一方がＯＮ時に他方がＯＦＦとなるように制御される。スイッチング素子Ｑ１及びＱ２の制御態様の詳細（例えばデットタイムの設定・調整方法等）は、任意である。
　図３に示す例において、動作時、スイッチング素子Ｑ２がオンすると、それに同期してスイッチング素子Ｑ１がオフとなり、第２ループ回路１２に図中の矢印で示す向きのループで電流Ｉ２が流れる。スイッチング素子Ｑ２がオンからオフに反転すると、それに同期してスイッチング素子Ｑ１がオフからオンに反転し、第１ループ回路１０に図中の矢印で示す向きのループで電流Ｉ１が流れる。このようにして、スイッチング素子Ｑ２がオンしている間の時間（オンデューティ）を適切に制御することで、第１の直流電源の電圧を所望の電圧に変換（降圧変換）して出力端子２０に出力することができる。
　尚、図３に示す例では、電気負荷４０の他端（出力端子２０側でない端子）に＋端子が接続されているので、スイッチング素子Ｑ２のＯＮ／ＯＦＦ動作が実質的にデューティを決定し、スイッチング素子Ｑ１は同期整流用スイッチング素子として機能する。尚、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Ｑ１が省略されてもよい（ダイオードのみとなる）。また、例えば、図４に示すように、電気負荷４０の他端（出力端子２０側でない端子）に－端子が接続されてもよい。この場合、図３の示す例とは逆に、スイッチング素子Ｑ１のＯＮ／ＯＦＦ動作が実質的にデューティを決定し、スイッチング素子Ｑ２は同期整流用スイッチング素子として機能する。尚、図４に示す例においても、例えばエネルギ効率よりもコストを優先する場合は、スイッチング素子Ｑ２が省略されてもよい（ダイオードのみとなる）。
　ところで、図２を参照して上述したように、図３に示すような電圧変換装置１の回路構成をそのまま平面的に配置すると、スイッチング素子Ｑ２を高速にＯＮ／ＯＦＦ動作させるときに、第１ループ回路１０を貫く磁界と、第２ループ回路１２を貫く逆方向の磁界とが交互に高速に発生し、当該磁界の高周波変動に起因した高周波ノイズが発生するという問題が生ずる。
　そこで、本実施例では、以下で詳説する如く、電圧変換装置１の回路構成を適切に配置することで、第１ループ回路１０と第２ループ回路１２に形成される磁界変動に起因したノイズを効果的に低減することを可能としている。以下、これについて詳説する。
　図５は、本実施例に係る電圧変換装置１の回路配置を概念的に示す図である。尚、図５以降の幾つかの図においては、スイッチング素子Ｑ１、Ｑ２に対して並列に配置されるダイオードの図示は省略されている。
　本実施例では、図５に示すように、スイッチング素子Ｑ２をＯＮ／ＯＦＦ動作させること（及びそれに同期してスイッチング素子Ｑ１をＯＦＦ／ＯＮ動作させること）に伴って交互に発生する磁束（及びそれに伴い磁界）について、第１ループ回路１０を貫く磁束φ１の向きと、第２ループ回路１２を貫く磁束φ２の向きとが、同方向になるように構成される。換言すると、第１ループ回路１０と第２ループ回路１２とが、図５に示すように、それぞれのループ回路に対する法線方向で互いに対向するように配置される。即ち、第１ループ回路１０と第２ループ回路１２とが、図３のラインＸ－Ｘに沿って折り曲げるようにして対向配置される。
　図６Ａ－Ｅは、図５に示す回路配置を採用した電圧変換装置１における磁束変動低減効果を説明する波形図である。
　上述の如く、スイッチング素子Ｑ２及びＱ１が互いに反転した所定のデューティで駆動されると、図６Ａ及び図６Ｂに示すような波形で、第２ループ回路１２及び第１ループ回路１０に電流が流れる。このとき、第２ループ回路１２及び第１ループ回路１０に流れる電流に起因して、図６Ｃ及び図６Ｂに示すような波形（時系列）で、第２ループ回路１２を貫く磁束φ２及び第１ループ回路１０を貫く磁束φ１が発生する。このような磁束φ２及びφ１は、スイッチング素子Ｑ２及びＱ１が高速に駆動されることから、それぞれは短時間に大きく変動する。本実施例では、図６Ｃ及び図６Ｂに示す磁束φ２と磁束φ１とが同一方向であるので、これらの波形（時系列）を足し合わせると、図６Ｅに示すような急峻な変動が無くなった波形となる。即ち、時間的変動の少ない磁束変化が実現される。このように、図５に示す回路配置を採用した電圧変換装置１によれば、磁束φ１＋φ２の高周波変動による発生ノイズを効果的に低減することができる。
　図７は、本実施例に係る電圧変換装置１の回路配置を実現するための具体例を示す図である。
　図７に示す例では、プリント基板の一方の面（本例では表面）に第１ループ回路１０が配置され、同プリント基板の他方の面（本例では裏面）に第２ループ回路１２が配置される。尚、共有のインダクタンスＬは、プリント基板のいずれか一方の面に配置され、第１ループ回路１０及び第２ループ回路１２にスルーホールを介して共有されてよい。本例では、インダクタンスＬは、第１ループ回路１０の主要構成と共にプリント基板の表面に配置され、スルーホールにより第２ループ回路１２に接続されている。
　図８Ａ，Ｂは、図７に示す具体例をより詳細に示す図であり、図８Ａは、プリント基板の表面の構成を示し、図８Ｂは、プリント基板の裏面の構成を示す。図８Ａ及び図８Ｂにおいて、符号７０が付されたハッチングで示された各部位は、図９に示す７０が付された回路部分に対応し、符号７１が付されたハッチングで示された各部位は、図９に示す７１が付された回路部分に対応し、符号７２が付されたハッチングで示された各部位は、図９に示す７２が付された回路部分に対応している。尚、図８Ａ，Ｂからも分かるように、実際の実装上、第１ループ回路１０の構成要素の一部（特に配線パターン）及び／又は第２ループ回路１２の構成要素の一部（特に配線パターン）がプリント基板の他の面に配置されてもよい。例えば、図８Ａ，Ｂに示すように、第１ループ回路１０の一部の配線パターンがプリント基板の表面に配置されると共に、第２ループ回路１２の一部の配線パターンがプリント基板の裏面に配置されてもよい。
　図１０は、本実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。
　図１０に示す例では、第１ループ回路１０及び第２ループ回路１２が形成されたフレキシブル基板８０を折り曲げて、第１ループ回路１０及び第２ループ回路１２が対向配置される。これにより、第１ループ回路１０と第２ループ回路１２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。フレキシブル基板８０には、第１ループ回路１０及び第２ループ回路１２を覆うように絶縁層８２が形成され、第１ループ回路１０及び第２ループ回路１２間（特に＋端子と－端子間）の絶縁が確保される。尚、この図１０に示す例の場合も、図７に示す例と同様、共有のインダクタンスＬは、第１ループ回路１０及び第２ループ回路１２のいずれか一方側に実装され、他方側の回路にスルーホール（例えば絶縁層８２を貫通するスルーホール）を介して共有されてよい。
　図１１は、本実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。
　図１１に示す例では、第１ループ回路１０及び第２ループ回路１２（共有部分を除く）がそれぞれ形成された２枚の基板８４ａ，８４ｂを積層することで、第１ループ回路１０及び第２ループ回路１２が対向配置される。これにより、第１ループ回路１０と第２ループ回路１２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。基板８４ａ，８４ｂには、第１ループ回路１０及び第２ループ回路１２を覆うように絶縁層８２がそれぞれ形成され、第１ループ回路１０及び第２ループ回路１２の絶縁が確保される。尚、この図１１に示す例の場合も、図７に示す例と同様、共有のインダクタンスＬは、第１ループ回路１０及び第２ループ回路１２のいずれか一方側に実装され、他方側の回路にスルーホール（例えば基板８４ａ及び絶縁層８２を貫通するスルーホール）を介して共有されてよい。基板８４ａ，８４ｂは、通常のプリント基板であってもよいし、フレキシブル基板であってもよい。
　図１１に示す例では、第１ループ回路１０及び第２ループ回路１２がそれぞれ形成された２枚の基板８４ａ，８４ｂが直接隣接して積層されているが、間に他の層を介して積層されてもよい。また、基板８４ａ，８４ｂ以外の他の層を備えてもよく、例えば上面又は下面に銅のベタパターンを備えた基板を、基板８４ａの上層又は基板８４ｂの下層に配置し、対ノイズ性を高めることとしてもよい。
　図１２は、その他の実施例による電圧変換装置２の構成を示す図である。
　図１２に示す電圧変換装置２では、第１ループ回路１０及び第２ループ回路１２の電流を等しく維持するために、＋端子と－端子間のコンデンサＣ５を設けず、出力フィルタ部のコンデンサＣ４も単独では設けない。その代わりとして、容量が同一のコンデンサＣ３及びＣ４の双方を対称に設ける。即ち、コンデンサＣ３及びＣ４が、第１ループ回路１０及び第２ループ回路１２のそれぞれに対応して、コンデンサＣ１及びＣ２のそれぞれに対して並列に設けられる。また、インダクタンスＬと出力端子２０の間で、且つ、コンデンサＣ１及びＣ２の中点とコンデンサＣ３及びＣ４の中点の間に、インダクタンスＬに直列にインダクタンスＬ３が設けられる。これにより、第１ループ回路１０及び第２ループ回路１２は、それぞれ、２つのループ１０ａ，１０ｂ及び１２ａ，１２ｂから構成されることになる。尚、図１２に示す例では、コンデンサＣ３及びＣ４とインダクタンスＬ３の一組が追加されているが、より多数の組が追加されてもよい。
　図１２に示す例においても、第１ループ回路１０と第２ループ回路１２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。即ち、第１ループ回路１０を構成する各ループ１０ａ，１０ｂと第２ループ回路１２を構成する各ループ１２ａ，１２ｂとが、図１２のラインＸ－Ｘに沿って折り曲げるようにして対向配置される。これにより、上述の如く、時間的変動の少ない磁束変化が実現され、ノイズを効果的に低減することができる。
　図１３は、その他の実施例による電圧変換装置３の構成を示す図である。図１３に示す例においても、第１ループ回路１０と第２ループ回路１２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。即ち、第１ループ回路１０と第２ループ回路１２とが、図１３のラインＸ－Ｘに沿って折り曲げるようにして対向配置される。これにより、上述の如く、時間的変動の少ない磁束変化が実現され、ノイズを効果的に低減することができる。
　図１３に示す電圧変換装置３では、第１ループ回路１０及び第２ループ回路１２のコンデンサＣ１及びＣ２の容量のアンバランスを補償等するために、補正用コンデンサＣｘ１及びＣｘ２が第１ループ回路１０及び第２ループ回路１２のそれぞれに対応して設けられる。補正用コンデンサＣｘ１及びＣｘ２は、コンデンサＣ１及びＣ２のそれぞれに対して並列に設けられる。補正用コンデンサＣｘ１及びＣｘ２の容量は同一に設定され、コンデンサＣ１及びＣ２の容量の数１０％程度（本例では２０％）の容量であってよい。また、補正用コンデンサＣｘ１及びＣｘ２の機能をオン／オフするためのスイッチング素子Ｑ３，Ｑ４が、第１ループ回路１０及び第２ループ回路１２のそれぞれに対応して、補正用コンデンサＣｘ１及びＣｘ２に直列に設けられる。スイッチング素子Ｑ３，Ｑ４のオン／オフ動作は、アンバランス検出回路１１０により制御される。アンバランス検出回路１１０には、＋端子からの電圧ＶＢが入力されると共に、コンデンサＣ１及びＣ２の中点ａの電圧Ｖａが入力される。
　図１４は、補正用コンデンサＣｘ１及びＣｘ２による容量補正を実現するための制御フローチャートの一例である。図１４に示す処理ルーチンは、例えばイグニッションスイッチがオンになったときに起動されてよい。
　ステップ１４０では、第１ループ回路１０及び第２ループ回路１２のスイッチング素子Ｑ１，Ｑ２が共にオフにされる。
　ステップ１４１では、アンバランス検出回路１１０において、中点ａの電圧Ｖａが測定されると共に、電圧ＶＢが測定される。
　ステップ１４２では、アンバランス検出回路１１０において、上記ステップ１４０の測定結果に基づいて、Ｖａ＞ＶＢ／２×（１＋０．２）であるか否かが判定される。即ち、中点ａの電圧Ｖａが、コンデンサＣ１及びＣ２の容量が等しい場合のＶＢ／２に対して、２０％より大きい誤差で上回っているか否かが判定される。尚、ここで、２０％は一例であり、許容誤差の％は、耐ノイズ性等を考慮して適宜決定されてもよい。Ｖａ＞ＶＢ／２×（１＋０．２）である場合は、ステップ１４５に進み、それ以外の場合は、ステップ１４３に進む。
　ステップ１４３では、アンバランス検出回路１１０において、上記ステップ１４０の測定結果に基づいて、Ｖａ＜ＶＢ／２×（１＋０．２）であるか否かが判定される。即ち、中点ａの電圧Ｖａが、コンデンサＣ１及びＣ２の容量が等しい場合のＶＢ／２に対して、２０％より大きい誤差で下回っているか否かが判定される。尚、ここで、２０％は一例であり、許容誤差の％は、耐ノイズ性等を考慮して適宜決定されてもよい。Ｖａ＜ＶＢ／２×（１＋０．２）である場合は、ステップ１４６に進み、それ以外の場合は、ステップ１４４に進む。
　ステップ１４４では、アンバランス検出回路１１０において、警告用のダイアグＤｉをオフにする（又はオフに維持する）。これは、中点ａの電圧Ｖａが、コンデンサＣ１及びＣ２の容量が等しい場合のＶＢ／２に対して、２０％の許容誤差内に収まっているためである。
　ステップ１４５では、アンバランス検出回路１１０によりスイッチング素子Ｑ４がオンにされる。これにより、補正用コンデンサＣｘ２が機能し、コンデンサＣ１及びＣ２の容量のアンバランスが低減される。即ち、スイッチング素子Ｑ４がオフの場合は、Ｖａ＝ＶＢ×Ｃ１／（Ｃ１＋Ｃ２）であるのに対して、スイッチング素子Ｑ４がオンすると、Ｖａ＝ＶＢ×Ｃ１／（Ｃ１＋Ｃ２＋Ｃｘ２）となり、ＶａがＶＢ／２に近づく方向に補正される。ステップ１４５の処理が終了すると、ステップ１４７に進む。
　ステップ１４６では、アンバランス検出回路１１０によりスイッチング素子Ｑ３がオンにされる。これにより、補正用コンデンサＣｘ１が機能し、コンデンサＣ１及びＣ２の容量のアンバランスが低減される。即ち、スイッチング素子Ｑ３がオフの場合は、Ｖａ＝ＶＢ×Ｃ１／（Ｃ１＋Ｃ２）であるのに対して、スイッチング素子Ｑ３がオンすると、Ｖａ＝ＶＢ×（Ｃ１＋Ｃｘ１）／（Ｃ１＋Ｃ２＋Ｃｘ１）となり、ＶａがＶＢ／２に近づく方向に補正される。ステップ１４６の処理が終了すると、ステップ１４７に進む。
　ステップ１４７では、アンバランス検出回路１１０において、警告用のダイアグＤｉが出力される。これは、補正用コンデンサＣｘ１又はＣｘ２が機能するによりアンバランスが補正されているものの、コンデンサＣ１及びＣ２の容量のアンバランスが発生しているためである。
　図１４に示す処理によれば、コンデンサＣ１及びＣ２の中点ａの電圧Ｖａをモニタすることで、コンデンサＣ１及びＣ２の容量のアンバランスを精度良く検出し、許容範囲を超えるコンデンサＣ１及びＣ２の容量のアンバランスが検出された場合には、補正用コンデンサＣｘ１又はＣｘ２を用いて補正しつつ、ダイアグＤｉを出力して例えばコンデンサＣ１、Ｃ２の交換等を促すことができる。
　図１５は、補正用コンデンサＣｘ１及びＣｘ２による容量補正を実現するための制御フローチャートのその他の一例である。図１５に示す処理ルーチンは、例えばイグニッションスイッチがオンになったときに起動されてよい。
　ステップ１５０乃至１５４の処理は、上述の図１４のステップ１４０乃至１４４の処理と実質的に同一であるので説明を省略する。ステップ１５２で否定判定された場合は、ステップ１５６に進み、ステップ１５３で否定判定された場合は、ステップ１５８に進む。
　ステップ１５６では、アンバランス検出回路１１０において、スイッチング素子Ｑ４がオンされているか否かが判定される。スイッチング素子Ｑ４が既にオンされている場合は、即ち補正用コンデンサＣｘ２が既に機能している場合は、ステップ１６０に進み、スイッチング素子Ｑ４がオフ状態である場合はステップ１５７に進む。
　ステップ１５７では、アンバランス検出回路１１０によりスイッチング素子Ｑ４がオンにされる。これにより、補正用コンデンサＣｘ２が機能し、コンデンサＣ１及びＣ２の容量のアンバランスが低減される。ステップ１５７の処理が終了すると、ステップ１５１に戻る。
　ステップ１５８では、アンバランス検出回路１１０において、スイッチング素子Ｑ３がオンされているか否かが判定される。スイッチング素子Ｑ３が既にオンされている場合は、即ち補正用コンデンサＣｘ１が既に機能している場合は、ステップ１６０に進み、スイッチング素子Ｑ３がオフ状態である場合はステップ１５９に進む。
　ステップ１５９では、アンバランス検出回路１１０によりスイッチング素子Ｑ３がオンにされる。これにより、補正用コンデンサＣｘ１が機能し、コンデンサＣ１及びＣ２の容量のアンバランスが低減される。ステップ１５９の処理が終了すると、ステップ１５１に戻る。
　ステップ１６０では、アンバランス検出回路１１０において、警告用のダイアグＤｉが出力される。これは、補正用コンデンサＣｘ１又はＣｘ２が機能しているにも拘らず、許容範囲を超えるコンデンサＣ１及びＣ２の容量のアンバランスが依然として検出されているためである。
　図１５に示す処理によれば、コンデンサＣ１及びＣ２の中点ａの電圧Ｖａをモニタすることで、コンデンサＣ１及びＣ２の容量のアンバランスを精度良く検出し、許容範囲を超えるコンデンサＣ１及びＣ２の容量のアンバランスが検出された場合には、補正用コンデンサＣｘ１又はＣｘ２を用いてアンバランスを補正しつつ、当該補正にも拘らず依然として許容範囲を超えるアンバランスが検出される場合にはダイアグＤｉを出力して例えばコンデンサＣ１、Ｃ２の交換等を促すことができる。
　図１６は、コンデンサの容量とコンデンサの抵抗成分の増加の関係を示す図である。ここでは、図１６を参照して、好ましいコンデンサＣ１、Ｃ２の容量設定方法を説明する。図１６に示すように、コンデンサの容量Ｃの抵抗成分は、コンデンサの容量Ｃが大きいほど小さくなる。そこで、コンデンサＣ１、Ｃ２の容量は、経年劣化により低下するが、かかる低下が生じても、その抵抗成分（＝１／２πｆＣ）が大きく変動しないような容量が選択される。例えばコンデンサＣ１、Ｃ２の容量の初期値がＣ０であり、必要な耐久期間経過後にＣ’まで低下する場合、抵抗成分の変化量（＝１／２πｆＣ’－１／２πｆＣ０）が所定許容値より小さくなるように選択される。尚、必要な耐久期間経過後のコンデンサＣ１、Ｃ２の容量Ｃ’（容量変化量）は、例えば図１７に示すような特性図を用いて導出されてもよい。尚、図１７には、２つの種類のコンデンサの特性が曲線Ａ１，Ａ２により示されている。
　図１８は、本発明による電気負荷駆動装置２００の一実施例を示す構成図である。
　本実施例の電気負荷駆動装置２００は、電気負荷駆動回路装置２０１と、制御目標信号発生装置（ＰＣＭ）２０２と、直流電源２０３とを備える。電気負荷駆動回路装置２０１は、上述の電圧変換装置１を備えると共に、内部電源回路１０１、入力信号インターフェース回路１０２、スイッチングデューティ生成回路１０３及びスイッチング素子駆動回路１０４を備える。尚、端子Ｔ１及びＴ４は、上述の＋端子に対応し、端子Ｔ３は－端子に対応し、Ｔ５は電圧変換装置１の出力端子２０に対応する。尚、電圧変換装置１に代えて、上述の他の例による電圧変換装置２，３が用いられてもよい。
　図１８に示す例では、電気負荷４０は、誘導性負荷であり、車両のエンジンに用いられるフューエルポンプである。但し、電気負荷４０は、ファンや、ステアリングのアシストモータ等のような、任意の電気負荷であってよい。また、符号Ｓ１で示されるスイッチは、イグニッションスイッチに相当する。
　制御目標信号発生装置２０２は、マイクロコンピューターにより構成され、例えば車両のエンジンを制御するＥＦＩ・ＥＣＵであってよい。制御目標信号発生装置２０２は、フューエルポンプの制御目標値（例えば目標回転数）を決定し、当該制御目標値を表す制御目標信号を電気負荷駆動回路装置２０１に入力する。尚、制御目標信号発生装置２０２は、直流電源２０３からの電源電圧に基づき動作するが、内部に降圧回路等を備えてもよい。
　制御目標信号発生装置２０２からの制御目標信号は、制御目標信号発生装置２０２の入力信号インターフェース回路１０２で処理され、スイッチングデューティ生成回路１０３により当該制御目標値を実現するためのデューティが決定される。そして、決定されたデューティに従ってスイッチング素子駆動回路１０４によりスイッチング素子Ｑ１，Ｑ２がＯＮ／ＯＦＦ制御される。
　図１９は、上述の実施例に係る電圧変換装置１の回路配置を実現するためのその他の具体例を示す図である。
　図１９に示す例では、第１ループ回路１０と第２ループ回路１２は、以下で詳説するように、それぞれのループ回路に対する法線方向（図のｚ方向）が基板の断面に対して略垂直（図のｘ方向）となるように、基板に形成されている。
　具体的には、基板の第１表面には、ポイントａからポイントｂまで導体パターン５２が形成され、当該導体パターン５２には、インダクタンスＬ及びスイッチング素子Ｑ２のドレイン端子が接続されている。また、スイッチング素子Ｑ２のソース端子からはポイントｆまで導体パターン５４が形成され、導体パターン５４にはコンデンサＣ２が接続されている。ポイントａは、図中に矢印にて模式的に示すように、出力端子２０(図３)に接続される。導体パターン５４におけるコンデンサＣ２とスイッチング素子Ｑ２のソース端子の間には－端子(図３)が接続される。
　基板の第２表面には、ポイントｅからスイッチング素子Ｑ１のドレイン端子まで導体パターン５８が形成され、当該導体パターン５８には、コンデンサＣ１が接続されている。また、導体パターン５８上には、ポイントｅとコンデンサＣ１の間にポイントｄが設けられる。ポイントｄは、第１表面側のポイントｆに対向する位置であり、ポイントｆとスルーホールにて接続される。また、スイッチング素子Ｑ１のソース端子は、第１表面側のポイントｂに対向する位置に配置され、ポイントｂにて導体パターン５２にスルーホールを介して接続される。また、第２表面のポイントｅは、第１表面側のポイントａに対向する位置であり、ポイントａとスルーホールにて接続される。導体パターン５８におけるコンデンサＣ１とスイッチング素子Ｑ１のドレイン端子の間には＋端子(図３)が接続される。
　このようにして図３に示した上述の実施例に係る電圧変換装置１の回路配置が基板に構成される。なお、この回路構造は、基板と垂直方向に形成されており、半導体のプロセス内で構成することも可能である。また、上述の如く基板の第１及び第２表面のそれぞれに導体パターンを形成して各種素子Ｌ，Ｑ１，Ｑ２，Ｃ１，Ｃ２を配置するだけで回路構造が実現できるため、製造が非常に容易となる。また、図１９に示す構造は、図７に示した具体例と対比しても明らかなように、基板上における小さい占有面積で実現することができる。
　ここで、図１９に示す例において、第１ループ回路１０は、スイッチング素子Ｑ１のドレイン端子、コンデンサＣ１及びポイントｅを接続する導体パターン５８と、ポイントｅからポイントａまでのスルーホールと、ポイントａからインダクタンスＬを介したポイントｂまでの導体パターン５２と、ポイントｂからスイッチング素子Ｑ１のソース端子までのスルーホールとからなる。このような第１ループ回路１０は、基板の断面上に実質的に形成されるので、第１ループ回路１０に対する法線方向（図のｚ方向）が基板の断面に対して略垂直（図のｘ方向）となる。
　同様に、第２ループ回路１２は、スイッチング素子Ｑ２のソース端子からコンデンサＣ２を介したポイントｆまでの導体パターン５４と、ポイントｆからポイントｄまでのスルーホールと、ポイントｄからポイントｅまでの導体パターン５８の部位と、ポイントｅからポイントａまでのスルーホールと、ポイントａからインダクタンスＬを介したスイッチング素子Ｑ２のドレイン端子までの導体パターン５２の部位とからなる。このような第２ループ回路１２は、第１ループ回路１０と同様に、基板の断面上に実質的に形成されるので、第２ループ回路１２に対する法線方向（図のｚ方向）が基板の断面に対して略垂直（図のｘ方向）となる。
　従って、図１９に示す例においても、スイッチング素子Ｑ２をＯＮ／ＯＦＦ動作させること（及びそれに同期してスイッチング素子Ｑ１をＯＦＦ／ＯＮ動作させること）に伴って交互に発生する磁束（及びそれに伴い磁界）について、第１ループ回路１０を貫く磁束φ１の向きと、第２ループ回路１２を貫く磁束φ２の向きとが、同方向になるように構成される。換言すると、第１ループ回路１０と第２ループ回路１２とが、それぞれのループ回路に対する法線方向で互いに対向するように配置される。これにより、上述の如く磁束φ１＋φ２の高周波変動による発生ノイズを効果的に低減することができる。更に、図１９に示す例によれば、第１ループ回路１０及び第２ループ回路１２が基板の断面上に実質的に形成されているので、各ループ面積を小さくすることができ、第１ループ回路１０及び第２ループ回路１２でそれぞれ発生する磁界の大きさも低減することができる。また、図１９に示す例によれば、図７に示した基板の表面に対して鉛直方向に第１ループ回路１０と第２ループ回路１２とが対向する構造と比べて、第１ループ回路１０と第２ループ回路１２の各ループ面積における対向面積の割合（対向割合）を大きく確保することが容易となる。これは、図１９に示す構造では、部品配置の制約等により対向面積（又は対向割合）が小さくなる可能性が低いためである。これにより、図１９に示す例によれば、図７に示した例に比べて、容易に発生ノイズを低減することができる。
　なお、図１９に示す例において各種素子Ｌ，Ｑ１，Ｑ２，Ｃ１，Ｃ２の位置や各種導体パターン５２，５４，５８の位置等に対して電気的に等価な変更が可能である。例えば、インダクタンスＬは、基板の第１表面に代えて、基板の第２表面に設けられてもよい。この場合、インダクタンスＬは、導体パターン５８におけるポイントｅとポイントｄの間に配置されればよい。
　以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形、改良及び置換を加えることができる。
　例えば、図５には、第１ループ回路１０及び第２ループ回路１２の各ループ面積（磁束が貫通する面積）が同一であり、第１ループ回路１０及び第２ループ回路１２の各ループが互いに全面積が対向するように配置されている例が概念的に示されている。しかしながら、第１ループ回路１０及び第２ループ回路１２の各ループ面積は、同一である方が望ましいが、実際の実装上の制約等に応じて、必ずしも同一である必要はない。また、同様に、第１ループ回路１０及び第２ループ回路１２の各ループの対向面積（又は対向割合）は、大きいほど望ましいが、部分的に対向するだけでもよい。
　また、第１ループ回路１０及び第２ループ回路１２のパターンの端部にＲ（角アール）を付けて、ピン角を除いてノイズの発散を防止することとしてもよい。
　また、第１ループ回路１０及び第２ループ回路１２をプリント基板だけでなく、シールド線の芯線を用いて構成してもよい。この場合、シールド線の網線を磁力線の経路に用いることで、磁力線が他の回路部に輻射するのを防止することができる。
　また、＋端子と－端子（本例ではグランド）とが対向する部位がプリント基板の端部になると短絡の可能性が高くなるため、これを防止すべく、絶縁材料のコーティングが追加されてもよい（例えば二度塗りやドブ付けされてもよい）。また、同様の観点から、＋端子と－端子とが対向する部位をプリント基板の中央に配置し、沿面距離を大きくするようにしてもよい。また、＋端子と－端子とが対向する部位からスルーホールを遠ざけるようにしてもよい。
　また、図１３に示した例において、補正用コンデンサＣｘ１及びＣｘ２を可変容量コンデンサにより構成し、中点ａの電圧ＶａがＶＢ／２になるように、補正用コンデンサＣｘ１及びＣｘ２の容量を調整してもよい。
　また、上述した実施例では、降圧型の電圧変換装置が用いられているが、昇圧型や双方向の電圧変換装置に適用されてもよい。
　尚、本国際出願は、2008年9月9日に出願した日本国特許出願第2008-231527号に基づく優先権を主張するものであり、その全内容は本国際出願にここでの参照により援用されるものとする。

Claims (12)

  1. 　インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
    　前記第１ループ回路のスイッチング素子のＯＮ動作時に形成される前記第１ループ回路を貫く磁界の向きと、前記第１ループ回路の第１スイッチング素子のＯＮ動作後のＯＦＦ動作時に形成される前記第２ループ回路を貫く磁界の向きが同方向であることを特徴とする、電圧変換装置。
  2. 　インダクタンス成分を共有する第１ループ回路と第２ループ回路とを備え、前記第１ループ回路に設けられる第１スイッチング素子のＯＮ／ＯＦＦ動作に伴い前記第１ループ回路と前記第２ループ回路に交互に電流が流れる電圧変換装置であって、
    　前記第１ループ回路と前記第２ループ回路とが、それぞれのループ回路に対する法線方向で互いに対向するように配置されることを特徴とする、電圧変換装置。
  3. 　前記第２ループ回路に第２スイッチング素子が設けられ、
    　前記第１及び第２スイッチング素子は、一方がＯＮするのに同期して他方がＯＦＦするように制御される、請求項１又は２に記載の電圧変換装置。
  4. 　前記第１ループ回路と前記第２ループ回路は、同一の回路基板の表面と裏面に、又は、同一の回路基板の裏面と表面に、それぞれ設けられる、請求項１～３のうちのいずれか１項に記載の電圧変換装置。
  5. 　前記第１ループ回路と前記第２ループ回路は、同一のフレキシブル基板の同一の表面に設けられ、該フレキシブル基板は、前記第１ループ回路と前記第２ループ回路とが、それぞれのループ回路に対する法線方向において互いに対向するように、折り曲げられる、請求項１～３のうちのいずれか１項に記載の電圧変換装置。
  6. 　前記第１ループ回路と前記第２ループ回路は共に、互いに対向する側が絶縁層により覆われる、請求項５に記載の電圧変換装置。
  7. 　前記第１ループ回路と前記第２ループ回路は、それぞれのループ回路に対する法線方向が基板の断面に対して略垂直となるように、基板に形成される、請求項１～３のうちのいずれか１項に記載の電圧変換装置。
  8. 　前記第１及び第２ループ回路には、第１及び第２コンデンサがそれぞれ設けられる、請求項１～７のうちのいずれか１項に記載の電圧変換装置。
  9. 　前記第１ループ回路のスイッチング素子のＯＮ動作時に前記第１ループ回路を流れる電流量と、前記第１ループ回路のスイッチング素子のＯＦＦ動作時に前記第２ループ回路を流れる電流量とが等しくなるように、第１及び第２調整用コンデンサが前記第１ループ回路と前記第２ループ回路のそれぞれに対応して設けられる、請求項８に記載の電圧変換装置。
  10. 　前記第１及び第２コンデンサの間の中点電位を検知するセンサと、
    　前記センサの出力に応じて前記第１及び第２コンデンサの少なくともいずれか一方の容量を補正する容量補正手段とを備える、請求項８に記載の電圧変換装置。
  11. 　前記第１及び第２コンデンサの容量は、前記第１及び第２コンデンサの抵抗成分の変動が所定値未満であるように設定される、請求項１～１０のうちのいずれか１項に記載の電圧変換装置。
  12. 　電気負荷を駆動する電気負荷駆動装置であって、
    　直流電源と、
    　前記直流電源から受けた直流電源の電圧レベルを変換して前記電気負荷に出力する請求項１～１１のうちのいずれか１項に記載の電圧変換装置と、
    　前記電圧変換装置を制御する制御装置とを含むことを特徴とする、電気負荷駆動装置。
PCT/JP2009/065661 2008-09-09 2009-09-08 電圧変換装置及び電気負荷駆動装置 WO2010029917A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09813063.6A EP2323245B1 (en) 2008-09-09 2009-09-08 Voltage conversion apparatus and electrical load drive apparatus
JP2010512864A JP4963518B2 (ja) 2008-09-09 2009-09-08 電圧変換装置及び電気負荷駆動装置
US12/679,617 US9088202B2 (en) 2008-09-09 2009-09-08 Voltage conversion apparatus and electrical load driving apparatus to reduce noise through magnetic field
CN2009801005866A CN101809851B (zh) 2008-09-09 2009-09-08 电压变换装置及电负载驱动装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008231527 2008-09-09
JP2008-231527 2008-09-09

Publications (1)

Publication Number Publication Date
WO2010029917A1 true WO2010029917A1 (ja) 2010-03-18

Family

ID=42005170

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/065661 WO2010029917A1 (ja) 2008-09-09 2009-09-08 電圧変換装置及び電気負荷駆動装置

Country Status (5)

Country Link
US (1) US9088202B2 (ja)
EP (1) EP2323245B1 (ja)
JP (1) JP4963518B2 (ja)
CN (1) CN101809851B (ja)
WO (1) WO2010029917A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011259622A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体装置
WO2015182192A1 (ja) * 2014-05-29 2015-12-03 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器
US9281757B2 (en) 2008-12-18 2016-03-08 Toyota Jidosha Kabushiki Kaisha Voltage conversion device and electrical load driving device
JP2021087326A (ja) * 2019-11-29 2021-06-03 住友電気工業株式会社 スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ576387A (en) * 2009-04-20 2011-06-30 Eaton Ind Co PFC booster circuit
JP5081202B2 (ja) * 2009-07-17 2012-11-28 トヨタ自動車株式会社 スイッチング装置
JP4963505B2 (ja) 2009-08-03 2012-06-27 トヨタ自動車株式会社 電圧変換装置及び電気負荷駆動装置
US10193442B2 (en) 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
US9729059B1 (en) * 2016-02-09 2017-08-08 Faraday Semi, LLC Chip embedded DC-DC converter
EP3361836B1 (de) * 2017-02-08 2020-06-17 Siemens Aktiengesellschaft Niederinduktive halbbrückenanordnung
US10504848B1 (en) 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
JP6966498B2 (ja) * 2019-03-05 2021-11-17 ファナック株式会社 電源装置
US11069624B2 (en) 2019-04-17 2021-07-20 Faraday Semi, Inc. Electrical devices and methods of manufacture
US11063516B1 (en) 2020-07-29 2021-07-13 Faraday Semi, Inc. Power converters with bootstrap
JP2022062571A (ja) * 2020-10-08 2022-04-20 株式会社東芝 電気機器及び電力変換装置
US20230145565A1 (en) * 2021-11-11 2023-05-11 Shinko Electric Industries Co., Ltd. Semiconductor device
US11990839B2 (en) 2022-06-21 2024-05-21 Faraday Semi, Inc. Power converters with large duty cycles

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275513A (ja) * 1995-01-13 1996-10-18 Sextant Avionique 電圧コンバータを制御するための方法および電圧コンバータ
JP2005110452A (ja) 2003-10-01 2005-04-21 Murata Mfg Co Ltd スイッチング電源モジュール
WO2008087781A1 (ja) * 2007-01-19 2008-07-24 Murata Manufacturing Co., Ltd. Ｄｃ－ｄｃコンバータモジュール
JP2008231527A (ja) 2007-03-22 2008-10-02 Shinshu Univ コールドスプレー用粉末及び皮膜形成方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2384344A1 (fr) * 1977-03-14 1978-10-13 Telemecanique Electrique Embase pour le relais d'automatisme a sequence
JPS57193094A (en) * 1981-05-18 1982-11-27 Matsushita Electric Ind Co Ltd Electronic circuit part and method of mounting same
JPS625695A (ja) 1985-07-02 1987-01-12 松下電器産業株式会社 パワ−モジユ−ル
JPH0748946B2 (ja) 1990-06-29 1995-05-24 三洋電機株式会社 スイッチング電源装置
JPH04125065A (ja) * 1990-09-14 1992-04-24 Canon Inc スイッチング回路装置
JP3396984B2 (ja) * 1995-02-15 2003-04-14 松下電工株式会社 電源装置
JP3067601B2 (ja) 1995-08-02 2000-07-17 株式会社デンソー 電動モータの制御装置
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP3684907B2 (ja) 1999-03-26 2005-08-17 松下電工株式会社 電源装置
CA2270816C (en) * 1999-05-03 2003-12-23 Argus Technologies Ltd. Zero voltage switching buck derived converter
NL1014313C2 (nl) * 2000-02-08 2001-08-13 Fci S Hertogenbosch B V Elektro-optische connector module.
JP2001339037A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 半導体素子の実装構造体
GB2398891B (en) * 2003-02-25 2005-10-19 Zarlink Semiconductor Ltd A system for setting an electrical circuit parameter at a predetermined value
FR2858709A1 (fr) * 2003-08-07 2005-02-11 Thomson Plasma Circuit de commande d'un panneau de visualisation au plasma
US8120173B2 (en) * 2005-05-03 2012-02-21 Lockheed Martin Corporation Thin embedded active IC circuit integration techniques for flexible and rigid circuits
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
JP4757683B2 (ja) 2006-03-30 2011-08-24 オリジン電気株式会社 電源
CN101094564A (zh) * 2006-06-23 2007-12-26 冠品化学股份有限公司 一种制备无导通孔的多层软性印刷电路板的方法
GB2441358B (en) * 2006-08-31 2011-07-06 Wolfson Microelectronics Plc DC-DC converter circuits,and methods and apparatus including such circuits
US7804280B2 (en) * 2006-11-02 2010-09-28 Current Technologies, Llc Method and system for providing power factor correction in a power distribution system
JP4963505B2 (ja) * 2009-08-03 2012-06-27 トヨタ自動車株式会社 電圧変換装置及び電気負荷駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08275513A (ja) * 1995-01-13 1996-10-18 Sextant Avionique 電圧コンバータを制御するための方法および電圧コンバータ
JP2005110452A (ja) 2003-10-01 2005-04-21 Murata Mfg Co Ltd スイッチング電源モジュール
WO2008087781A1 (ja) * 2007-01-19 2008-07-24 Murata Manufacturing Co., Ltd. Ｄｃ－ｄｃコンバータモジュール
JP2008231527A (ja) 2007-03-22 2008-10-02 Shinshu Univ コールドスプレー用粉末及び皮膜形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281757B2 (en) 2008-12-18 2016-03-08 Toyota Jidosha Kabushiki Kaisha Voltage conversion device and electrical load driving device
JP2011259622A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体装置
WO2015182192A1 (ja) * 2014-05-29 2015-12-03 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器
JP2015226438A (ja) * 2014-05-29 2015-12-14 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器
US10027228B2 (en) 2014-05-29 2018-07-17 Sony Interactive Entertainment Inc. Switching converter having noise cancellation feature and electronic device using the same
JP2021087326A (ja) * 2019-11-29 2021-06-03 住友電気工業株式会社 スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム
JP7318509B2 (ja) 2019-11-29 2023-08-01 住友電気工業株式会社 スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム

Also Published As

Publication number Publication date
EP2323245B1 (en) 2019-07-31
CN101809851A (zh) 2010-08-18
US20110148370A1 (en) 2011-06-23
EP2323245A1 (en) 2011-05-18
JPWO2010029917A1 (ja) 2012-02-02
EP2323245A4 (en) 2017-03-22
CN101809851B (zh) 2013-06-12
US9088202B2 (en) 2015-07-21
JP4963518B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4963518B2 (ja) 電圧変換装置及び電気負荷駆動装置
US7548411B2 (en) Electronic circuit structure, power supply apparatus, power supply system, and electronic apparatus
US10033275B2 (en) DC-DC converter with a switching transistor arranged in an area where an inductor overlaps a substrate
US8410640B2 (en) Electric power converter
US20100328833A1 (en) Power module with additional transient current path and power module system
JP2015056912A (ja) Ｄｃ−ｄｃコンバータ装置
JP4963505B2 (ja) 電圧変換装置及び電気負荷駆動装置
JPWO2018235484A1 (ja) 電子回路装置
JP4621767B2 (ja) 電圧変換装置及び電気負荷駆動装置
JP5081202B2 (ja) スイッチング装置
JP5546892B2 (ja) 昇圧回路
US9281757B2 (en) Voltage conversion device and electrical load driving device
JP4621768B2 (ja) 電圧変換装置及び電気負荷駆動装置
US11128226B2 (en) Power conversion device
JP2000295840A (ja) Ｄｃ−ｄｃコンバータ
JP2018182880A (ja) 電力変換装置
JP2024011059A (ja) 直列キャパシタ降圧コンバータおよびそのコントローラ回路および制御方法
JP2022066980A (ja) 絶縁型ｄｃｄｃコンバータ、及び絶縁型ｄｃｄｃコンバータの製造方法
JP2002153049A (ja) 昇圧チョッパ回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100586.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 12679617

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2009813063

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010512864

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09813063

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE