WO2015182192A1 - スイッチングコンバータおよびそれを用いた電子機器 - Google Patents

スイッチングコンバータおよびそれを用いた電子機器 Download PDF

Info

Publication number
WO2015182192A1
WO2015182192A1 PCT/JP2015/055415 JP2015055415W WO2015182192A1 WO 2015182192 A1 WO2015182192 A1 WO 2015182192A1 JP 2015055415 W JP2015055415 W JP 2015055415W WO 2015182192 A1 WO2015182192 A1 WO 2015182192A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
switching converter
switching
side transistor
smoothing circuit
Prior art date
Application number
PCT/JP2015/055415
Other languages
English (en)
French (fr)
Inventor
和樹 笹尾
Original Assignee
株式会社ソニー・コンピュータエンタテインメント
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ソニー・コンピュータエンタテインメント filed Critical 株式会社ソニー・コンピュータエンタテインメント
Priority to CN201580026723.1A priority Critical patent/CN106464137B/zh
Priority to US15/311,316 priority patent/US10027228B2/en
Priority to EP15798727.2A priority patent/EP3151406B1/en
Publication of WO2015182192A1 publication Critical patent/WO2015182192A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances

Definitions

  • the present invention relates to a switching converter having a switching element.
  • switching converters are used in electronic devices such as personal computers and game machines.
  • switching converters there are a wide range of DC / DC converters (switching regulators) that step down DC voltage supplied from batteries or inverters to the optimum voltage level for the load, and AC / DC converters that convert AC voltage to DC voltage. Used.
  • FIG. 1 is a circuit diagram showing a configuration example of a switching converter 2r examined by the present inventors.
  • a switching converter 2 r in FIG. 1 is a step-down DC / DC converter, and mainly includes an output circuit 10 and a control circuit (controller) 20.
  • the switching converter 2r steps down the input voltage VIN of the input line 4 to a predetermined level and supplies the output voltage VOUT to a load (not shown) connected to the output line 8.
  • the output circuit 10 includes an input capacitor C1, an output capacitor C2, a high side transistor (switching transistor) M1, a low side transistor (synchronous rectification transistor) M2, and an inductor L1.
  • the input capacitor C1 is provided between the input line 4 and the ground line 6 and stabilizes the input voltage VIN .
  • An output capacitor C2 for smoothing the output voltage VOUT is connected between the output line 8 and the ground line 6.
  • the high-side transistor M1 and the low-side transistor M2 are connected in series between the input line 4 and the ground line 6, that is, in parallel with the input capacitor C1.
  • the inductor L1 is provided between a switching node (or a switching line) 9 that is a connection point between the high-side transistor M1 and the low-side transistor M2 and the output line 8.
  • the controller 20 receives a feedback voltage V FB corresponding to the output voltage VOUT .
  • the controller 20 generates a pulse signal whose duty ratio is adjusted so that the feedback voltage V FB approaches a predetermined reference voltage V REF , and in response to this pulse signal, the gate voltage HG for the high side transistor M1 and the low side transistor M2 Is generated, and the high-side transistor M1 and the low-side transistor M2 are complementarily switched with a dead time interposed therebetween.
  • the controller 20 controls switching of the high-side transistor M1 and the low-side transistor M2, and the output voltage VOUT is stabilized at the target value.
  • FIG. 2 is an operation waveform diagram of the switching converter 2r of FIG. FIG. 2 shows the input voltage VIN and the voltage (referred to as switching voltage) VSW of the switching node 9.
  • the gate voltage HG is at a low level
  • LG is at a high level
  • the high-side transistor M1 is off
  • the low-side transistor M2 is on
  • the gate voltage HG of the high side transistor M1 changes to high level
  • the gate voltage LG of the low side transistor M2 changes to low level.
  • the high-side transistor M1 is fully on and the low-side transistor M2 is off, and the switching voltage V SW is substantially equal to the input voltage VIN .
  • switching of the high-side transistor M1 and the low-side transistor M2 is controlled with a dead time therebetween, but is ignored here.
  • the switching converter 2r in FIG. 1 has a current loop including an input capacitor C1, a high side transistor M1, and a low side transistor M2.
  • a current including a high frequency component generated by switching of the high side transistor M1 and the low side transistor M2 flows in a current loop including the input capacitor C1, the high side transistor M1, and the low side transistor M2.
  • the ringing frequency depends on the resonance frequency of the resonance circuit including the inductor L1, but is often several tens to several hundreds of MHz, for example.
  • EMI ElectroMagnetic Interference
  • the present invention has been made in view of the above problems, and one of the exemplary purposes of an aspect thereof is to provide a switching converter capable of reducing EMI.
  • An aspect of the present invention relates to a switching converter.
  • the switching converter includes a smoothing circuit including at least one capacitor, and a first transistor and a second transistor connected in series between both ends of the smoothing circuit.
  • the first transistor and the second transistor are arranged side by side in the first direction on the circuit board, and the two current loops passing through the smoothing circuit and the first transistor and the second transistor are substantially arranged with respect to the symmetry axis in the first direction. Are formed symmetrically.
  • This electronic device includes any one of the switching converters described above.
  • the EMI of the switching converter can be reduced.
  • FIG. 1 is a circuit diagram of a switching converter according to a first embodiment.
  • FIG. 4 is a basic layout diagram of the switching converter of FIG. 3. It is a figure which shows the operating principle of the switching converter which concerns on 1st Embodiment.
  • FIG. 6A shows the pin arrangement of the power module, and
  • FIG. 6B shows its internal layout.
  • FIG. 4 is a specific layout diagram of the switching converter of FIG. 3. It is a layout figure of the switching converter concerning a comparison technique.
  • 9A and 9B are diagrams showing the measurement results of the near magnetic fields of the switching converter of FIG. 7 and the switching converter of FIG. FIGS.
  • FIGS. 10A and 10B are diagrams showing calculation results of the near magnetic fields of the switching converter of FIG. 8 and the switching converter of FIG. Z-direction distance and the magnetic field strength
  • is a diagram showing a relationship ⁇ (Bx 2 + By 2 + Bz 2). It is a circuit diagram of the switching converter which concerns on 2nd Embodiment.
  • FIG. 13 is a layout diagram of the switching converter of FIG. 12.
  • FIGS. 14A and 14B are a circuit diagram and a layout diagram of the switching converter according to the first modification.
  • FIGS. 15A and 15B are layout diagrams of a switching converter according to a second modification. It is a layout figure of the switching converter concerning the 3rd modification.
  • FIGS. 17A to 17C are circuit diagrams of modified examples of the switching converter. It is a block diagram which shows the structure of the electronic device carrying a switching converter.
  • the state in which the member A is connected to the member B means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected. The case where it is indirectly connected through another member that does not affect the state is also included.
  • the state in which the member C is provided between the member A and the member B refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical condition. It includes the case of being indirectly connected through another member that does not affect the connection state.
  • FIG. 3 is a circuit diagram of the switching converter 2 according to the first embodiment.
  • the basic configuration of the switching converter 2 is the same as that of FIG.
  • an even number for example, two input capacitors C1a and C1b are connected in parallel between the input line 4 and the ground line 6.
  • the input capacitors C1a and C1b are referred to as the input smoothing circuit 12.
  • the high side transistor (first transistor) M1 and the low side transistor (second transistor) M2 may be packaged in a single power module 14, as shown in FIG.
  • the power module 14 includes a drain terminal P1, a source terminal P2, a switching terminal P3, a first gate terminal P4, and a second gate terminal P5.
  • the drain terminal P1 is connected to one end (drain) of the high-side transistor M1
  • the source terminal P2 is connected to one end (source) of the low-side transistor M2
  • the switching terminal P3 is a connection node between the high-side transistor M1 and the low-side transistor M2. Is connected to the switching terminal.
  • the drain terminal P1 is connected to the input line 4, the source terminal P2 is connected to the ground line 6, and the switching terminal P3 is connected to the inductor L1 via the switching line 9.
  • Gate drive voltages HG and LG from the controller 20 are input to the first gate terminal P4 and the second gate terminal P5.
  • the high-side transistor M1 and the low-side transistor M2 are both N-channel MOSFETs, but the high-side transistor M1 may be a P-channel MOSFET.
  • an IGBT Insulated Gate Bipolar Transistor
  • a bipolar transistor may be used instead of the MOSFET.
  • FIG. 4 is a basic layout diagram of the switching converter 2 of FIG. Here, only a part of the output circuit 10 of the switching converter 2 is shown for the purpose of simplifying the explanation and facilitating the understanding.
  • the high side transistor M1 and the low side transistor M2 are arranged side by side in the first direction (X direction) on the circuit board 30.
  • the current loop 50 passing through the smoothing circuit 12 and the high-side transistor M1 and the low-side transistor M2 is branched into two current loops 50a and 50b, which are symmetrical with respect to the symmetry axis 32 in the first direction (X direction). It is formed substantially line-symmetric.
  • the input line 4 and the ground line 6 are formed as printed wiring on the circuit board 30.
  • the input smoothing circuit 12 includes two capacitors C1a and C1b.
  • the two capacitors C1a and C1b are arranged symmetrically across the mounting region of the high-side transistor M1 and the low-side transistor M2, in other words, the mounting region of the power module 14.
  • the first current loop 50a passing through one capacitor C1a, the high-side transistor M1, and the low-side transistor M2, and the second current loop 50b passing through the other capacitor C1b, the high-side transistor M1, and the low-side transistor M2 are symmetrical axes 32.
  • the wiring pattern (layout) of the input line 4 and the ground line 6 is designed so as to be line symmetric with respect to the line.
  • FIG. 5 is a diagram illustrating an operation principle of the switching converter 2 according to the first embodiment. Due to the symmetry of the layout, reverse current flows through the first current loop 50a and the second current loop 50b. Thereby, the magnetic flux densities Ba and Bb induced by the currents flowing in the current loops 50a and 50b are in opposite directions.
  • electromagnetic noise that is, EMI can be reduced as compared with the case where two magnetic flux densities Ba and Bb cancel each other at an arbitrary point near the power module 14 and a single current loop is formed.
  • FIG. 6A shows the pin arrangement of the power module 14, and FIG. 6B shows the internal layout thereof.
  • the high-side transistor M1 and the low-side transistor M2 are arranged side by side in the first direction (X direction) inside the power module 14.
  • the high side transistor M1 and the low side transistor M2 may be integrated on a single die (chip), or may be integrated separately on two dies.
  • the drain terminal P1, the source terminal P2, and the switching terminal P3 are arranged in the first direction (X direction).
  • the drain terminal P1 and the source terminal P2 are preferably disposed adjacent to each other in the first direction.
  • the drain terminal P1 and the source terminal P2 may be interchanged.
  • an asymmetrical dual N-channel MOSFET (FDPC8016S) commercially available from Fairchild can be used.
  • FIG. 7 is a specific layout diagram of the switching converter 2 of FIG.
  • the power module 14 having the pin arrangement shown in FIG.
  • Each of the input line 4 and the ground line 6 has a portion extending in a second direction (Y direction) perpendicular to the first direction (X direction) in the vicinity of the mounting region of the input smoothing circuit 12 and the power module 14. More specifically, the input line 4 and the ground line 6 are formed so as to overlap the drain terminal P1 and the source terminal P2, respectively.
  • the switching line 9 may be formed in parallel with the input line 4 and the ground line 6 so as to overlap the switching terminal P3.
  • the input capacitor C1a and the input capacitor C1b are arranged side by side in the Y direction so as to sandwich the power module 14. One end of each of the input capacitors C1a and C1b is connected to the input line 4, and the other end is connected to the ground line 6.
  • FIG. 8 is a layout diagram of the switching converter 2r according to the comparative technique.
  • the input smoothing circuit 12 includes two input capacitors C1b and C1c, which are arranged adjacent to each other.
  • the current loop 50b passing through the input capacitor C1b and the transistors M1 and M2 and the current loop 50c passing through the input capacitor C1c and the transistors M1 and M2 are substantially overlapped and linked to a common magnetic flux. .
  • the magnetic fluxes generated by the current loops 50b and 50c strengthen each other, so that the EMI becomes strong.
  • FIGS. 9A and 9B are diagrams showing the measurement results of the near magnetic fields of the switching converter 2 in FIG. 7 and the switching converter 2r in FIG.
  • the magnetic field was measured using a near magnetic field measuring device (EMI tester: ELV-200, Peritec) at a position 10 mm away from the surface of the power module 14.
  • EMI tester ELV-200, Peritec
  • the layout of FIG. 7 shows an improvement of about 1.3 dB compared to the layout of FIG.
  • FIGS. 10A and 10B are diagrams showing calculation results of the near magnetic fields of the switching converter 2r of FIG. 8 and the switching converter 2 of FIG. The measurement point is a position 10 mm away from the surface of the power module 14. As can be seen from the simulation result, when the magnetic flux Bz in the Z direction is taken into consideration, it can be seen that an improvement of 7.4 dB at the maximum can be seen by arranging the two current loops symmetrically.
  • (I) corresponds to the layout of FIG. 7, and
  • the closed loop (current loop) formed by the smoothing circuit including the capacitor and the two transistors connected in series between the both ends of the smoothing circuit is branched into two lines.
  • the switching terminal P3 is disposed at the center.
  • the switching line 9 connected to the switching terminal P3 must straddle the input line 4 or the ground line 6.
  • the via hole brings about a parasitic inductance that is difficult to predict, which is not preferable.
  • the power module 14 of FIG. 6A the switching line 9 does not have to straddle the ground line 6 and the input line 4, and therefore the layout can be simplified.
  • the area of the current loop can be reduced, in other words, the impedance existing in the loop can be reduced, so that the power noise caused by the high frequency ringing can be reduced, and the EMI can be reduced.
  • the absolute value can be reduced.
  • FIG. 12 is a circuit diagram of the switching converter 2a according to the second embodiment.
  • the basic configuration of the switching converter 2a is the same as that of FIG.
  • a plurality of N, specifically even number, more specifically, two power modules 14a, 14b are connected in parallel. Yes.
  • the high-side transistor M1 includes two transistors M1a and M1b connected in parallel
  • the low-side transistor M2 includes two transistors M2a and M2b connected in parallel.
  • FIG. 13 is a layout diagram of the switching converter 2a of FIG.
  • the input smoothing circuit 12 including the input capacitor C1 is arranged on the symmetry axis 32, and the two power modules 14a and 14b are arranged with respect to the symmetry axis 32 so as to sandwich the input smoothing circuit 12.
  • Two transistors (not shown) inside the power module 14a are arranged side by side in the X direction, and two transistors (not shown) inside the power module 14b are also arranged side by side in the X direction.
  • the input smoothing circuit 12 may include a plurality of input capacitors C1 as in FIG. 3. In this case, the plurality of input capacitors C1 may be arranged adjacent to each other in the first direction (Y direction).
  • the high-side transistor (first transistor) M1 and the low-side transistor (second transistor) M2 are packaged in a single module has been described, but the present invention is not limited to this. That is, the high-side transistor M1 and the low-side transistor M2 may be discrete elements that are individually packaged.
  • (First modification) 14A and 14B are a circuit diagram and a layout diagram of the switching converter 2e according to the first modification.
  • the equivalent circuit is the same as that of FIG. 12 except that the transistors M1a and M2a of the power module 14a and the transistors M1b and M2b of the power module 14b are separate elements.
  • FIGS. 15A and 15B are layout diagrams of the switching converters 2f and 2g according to the second modification.
  • a switching converter 2f in FIG. 15A uses two power modules 14a and 14b whose pin arrangement is symmetrical in the switching converter 2a in FIG.
  • the input smoothing circuit 12 includes an input capacitor C1.
  • the input smoothing circuit 12 may include a plurality of input capacitors arranged in the first direction.
  • the switching converter 2g shown in FIG. 15B uses discrete elements M1a, M1b, M2a, and M2b whose pin arrangement is symmetrical in the switching converter 2e shown in FIG. 14B.
  • the symmetry of the two current loops can be further increased by using an element having a symmetrical pin arrangement, and the EMI can be further reduced.
  • the area of the current loop can be further reduced, in other words, the impedance existing in the loop can be reduced. Therefore, the power noise caused by high-frequency ringing is reduced, and the absolute EMI The value can be reduced.
  • FIG. 16 is a layout diagram of a switching converter 2h according to a third modification.
  • the first transistor M1 and the second transistor M2 are arranged side by side on the first surface of the circuit board.
  • the input capacitor C1 of the smoothing circuit 12 is disposed on the symmetry axis 32 on the second surface which is the back surface of the first surface of the circuit board.
  • the wirings on the first surface and the second surface are electrically connected through a via hole (through hole) VH.
  • FIGS. 17A to 17C are circuit diagrams of modified examples of the switching converter 2.
  • the switching converter 2b shown in FIG. 17A is a step-up DC / DC converter.
  • a switching transistor (first transistor) M1 and a synchronous rectification transistor (second transistor) M2 are provided in series between both ends of the output smoothing circuit 16 including the output capacitor C2. Therefore, the current loop formed by the output smoothing circuit 16 and the transistors M1 and M2 may be laid out so as to be symmetric with respect to a certain axis of symmetry.
  • the switching converter 2c shown in FIG. 17B is a step-up / step-down DC / DC converter.
  • the switching converter 2c can be grasped as a combination of a step-down DC / DC converter and a step-up DC / DC converter. Therefore, the current loop passing through the input smoothing circuit 12 and the transistors M11 and M12 is formed in line symmetry, and the current loop passing through the output smoothing circuit 16 and transistors M21 and M22 is formed in line symmetry, thereby reducing EMI. it can.
  • the switching converter 2d in FIG. 17 (c) is an insulating switching power supply using a transformer.
  • the transistors M31 and M32 form a half bridge circuit 18.
  • the transistors M31 and M32 of the half bridge circuit 18 are connected in series between both ends of the input smoothing circuit 12. Therefore, the current loop formed by the input smoothing circuit 12 and the transistors M31 and M32 may be laid out so as to be symmetric with respect to a certain axis of symmetry.
  • the present invention can be applied to a switching converter such as a three-phase inverter.
  • FIG. 18 is a block diagram illustrating a configuration of the electronic device 1 on which the switching converter 2 is mounted.
  • the electronic device 1 is, for example, a game machine or a computer.
  • Rectifier circuit 100 rectifies the commercial AC voltage V AC, smoothed, to generate a DC voltage V DC.
  • the insulation type DC / DC converter 102 steps down the direct-current voltage V DC to generate the input voltage VIN .
  • the switching converter 2 which is a DC / DC converter steps down the input voltage VIN and supplies the output voltage VOUT to a load, for example, a power supply terminal of the processor 104.
  • the present invention can be used for a switching converter.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)

Abstract

　入力平滑回路（１２）は、入力ライン（４）と接地ライン（６）の間に設けられる。ハイサイドトランジスタ（Ｍ１）およびローサイドトランジスタ（Ｍ２）は、入力平滑回路（１２）の両端間に直列に設けられる。ハイサイドトランジスタ（Ｍ１）およびローサイドトランジスタ（Ｍ２）は、回路基板上に第１方向（Ｘ方向）に並べて配置される。入力平滑回路（１２）とハイサイドトランジスタ（Ｍ１）、ローサイドトランジスタ（Ｍ２）を経由する２つの電流ループが、第１方向の対称軸（３２）に対して実質的に線対称に形成される。これにより、２つの電流ループにより誘起される磁束を互いにキャンセルでき、ＥＭＩを低減できる。

Description

スイッチングコンバータおよびそれを用いた電子機器
　本発明は、スイッチング素子を有するスイッチングコンバータに関する。
　パーソナルコンピュータやゲーム専用機などの電子機器において、さまざまなスイッチングコンバータが利用される。スイッチングコンバータとしては、電池あるいはインバータから供給される直流電圧を、負荷に最適な電圧レベルに降圧するＤＣ／ＤＣコンバータ（スイッチングレギュレータ）や、交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータなどが広く用いられる。
　図１は、本発明者らが検討したスイッチングコンバータ２ｒの構成例を示す回路図である。図１のスイッチングコンバータ２ｒは、降圧ＤＣ／ＤＣコンバータであり、主として、出力回路１０および制御回路（コントローラ）２０を備える。
　スイッチングコンバータ２ｒは、入力ライン４の入力電圧ＶＩＮを所定レベルに降圧し、出力ライン８に接続される負荷（不図示）に出力電圧ＶＯＵＴを供給する。
　出力回路１０は、入力キャパシタＣ１、出力キャパシタＣ２、ハイサイドトランジスタ（スイッチングトランジスタ）Ｍ１、ローサイドトランジスタ（同期整流トランジスタ）Ｍ２、インダクタＬ１を備える。
　入力キャパシタＣ１は、入力ライン４と接地ライン６の間に設けられ、入力電圧ＶＩＮを安定化する。出力ライン８と接地ライン６の間には、出力電圧ＶＯＵＴを平滑化するための出力キャパシタＣ２が接続される。
　ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、入力ライン４と接地ライン６の間に直列に、すなわち入力キャパシタＣ１と並列に接続される。インダクタＬ１は、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２の接続点であるスイッチングノード（あるいはスイッチングラインという）９と、出力ライン８の間に設けられる。
　コントローラ２０には、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが入力される。コントローラ２０は、フィードバック電圧ＶＦＢが所定の基準電圧ＶＲＥＦに近づくようにデューティ比が調節されるパルス信号を生成し、このパルス信号に応じて、ハイサイドトランジスタＭ１に対するゲート電圧ＨＧ、ローサイドトランジスタＭ２に対するゲート電圧ＬＧを生成し、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を、デッドタイムを挟みながら相補的にスイッチングする。コントローラ２０により、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２のスイッチングが制御され、出力電圧ＶＯＵＴが目標値に安定化される。
特開２００９－１７７９９８号公報
　本発明者は図１のスイッチングコンバータ２ｒについて検討した結果、以下の課題を認識するに至った。
　図２は、図１のスイッチングコンバータ２ｒの動作波形図である。図２には、入力電圧ＶＩＮおよびスイッチングノード９の電圧（スイッチング電圧という）ＶＳＷが示される。時刻ｔ０より前に、ゲート電圧ＨＧがローレベル、ＬＧはハイレベルであり、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンしており、スイッチング電圧ＶＳＷは接地電圧（ＶＧＮＤ＝０Ｖ）となっている。
　時刻ｔ０に、ハイサイドトランジスタＭ１のゲート電圧ＨＧがハイレベル、ローサイドトランジスタＭ２のゲート電圧ＬＧがローレベルに遷移する。ある遷移時間を経た時刻ｔ１以降、ハイサイドトランジスタＭ１がフルオン、ローサイドトランジスタＭ２がオフとなり、スイッチング電圧ＶＳＷは入力電圧ＶＩＮと実質的に等しくなる。なお、実際のＤＣ／ＤＣコンバータでは、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２のスイッチングは、デッドタイムを挟んで制御されるが、ここでは無視する。
　図１のスイッチングコンバータ２ｒには、入力キャパシタＣ１、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を含む電流ループが存在する。時刻ｔ０～ｔ１の遷移時間においては、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２のスイッチングにともない発生する高周波成分を含む電流が、入力キャパシタＣ１、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を含む電流ループに流れ、これにより入力電圧ＶＩＮおよびスイッチング電圧ＶＳＷにリンギングを引き起こす。リンギングの周波数は、インダクタＬ１を含む共振回路の共振周波数に依存するが、たとえば数十～数百ＭＨｚ程度となる場合が多い。
　この高周波リンギングにともなう電源ノイズは、ＥＭＩ（ElectroMagnetic Interference）として他の電子機器に悪影響を及ぼす。したがって電子機器の設計者は、ＥＭＩ対策に膨大な時間を費やすこととなる。たとえば従来では、ＤＣ／ＤＣコンバータのノイズ源の周囲を金属板で覆う手法などが採用されるが、電子機器の小型化の妨げとなり、またコストが高くなる要因となる。
　本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ＥＭＩを低減可能なスイッチングコンバータの提供にある。
　本発明のある態様は、スイッチングコンバータに関する。スイッチングコンバータは、少なくともひとつのキャパシタを含む平滑回路と、平滑回路の両端間に直列に接続される第１トランジスタおよび第２トランジスタと、を備える。第１トランジスタおよび第２トランジスタは、回路基板上に第１方向に並べて配置され、平滑回路と第１トランジスタおよび第２トランジスタを経由する２つの電流ループが、第１方向の対称軸に対して実質的に線対称に形成される。
　平滑回路および第１、第２トランジスタに流れる電流を、２つの電流ループに分岐して流れるようにし、２つの電流ループが実質的に線対称となるように、素子のレイアウトおよび配線のパターンを設計することにより、２つの電流ループにより誘起される磁束を互いにキャンセルでき、ＥＭＩを低減できる。
　本発明の別の態様は、電子機器に関する。この電子機器は、上述のいずれかのスイッチングコンバータを備える。
　なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
　本発明によれば、スイッチングコンバータのＥＭＩを低減できる。
本発明者らが検討したスイッチングコンバータの構成例を示す回路図である。 図１のスイッチングコンバータの動作波形図である。 第１の実施の形態に係るスイッチングコンバータの回路図である。 図３のスイッチングコンバータの基本となるレイアウト図である。 第１の実施の形態に係るスイッチングコンバータの動作原理を示す図である。 図６（ａ）は、パワーモジュールのピン配置を、図６（ｂ）はその内部レイアウトを示す図である。 図３のスイッチングコンバータの具体的なレイアウト図である。 比較技術に係るスイッチングコンバータのレイアウト図である。 図９（ａ）、（ｂ）は、図７のスイッチングコンバータと、図８のスイッチングコンバータそれぞれの近傍磁界の測定結果を示す図である。 図１０（ａ）、（ｂ）は、図８のスイッチングコンバータと、図７のスイッチングコンバータそれぞれの近傍磁界の計算結果を示す図である。 Ｚ方向の距離と磁界強度｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）の関係を示す図である。 第２の実施の形態に係るスイッチングコンバータの回路図である。 図１２のスイッチングコンバータのレイアウト図である。 図１４（ａ）、（ｂ）は、第１変形例に係るスイッチングコンバータの回路図およびレイアウト図である。 図１５（ａ）、（ｂ）は、第２変形例に係るスイッチングコンバータのレイアウト図である。 第３変形例に係るスイッチングコンバータのレイアウト図である。 図１７（ａ）～（ｃ）は、スイッチングコンバータの変形例の回路図である。 スイッチングコンバータを搭載する電子機器の構成を示すブロック図である。
　以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
　本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
　同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
（第１の実施の形態）
　図３は、第１の実施の形態に係るスイッチングコンバータ２の回路図である。スイッチングコンバータ２の基本構成は、図１のそれと同様である。本実施の形態では、入力ライン４と接地ライン６の間には、偶数個の、たとえば２個の入力キャパシタＣ１ａ、Ｃ１ｂが並列に接続されている。入力キャパシタＣ１ａ、Ｃ１ｂを入力平滑回路１２と称する。
　ハイサイドトランジスタ（第１トランジスタ）Ｍ１およびローサイドトランジスタ（第２トランジスタ）Ｍ２は、図３に示すように、単一のパワーモジュール１４内にパッケージングされてもよい。パワーモジュール１４は、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３、第１ゲート端子Ｐ４、第２ゲート端子Ｐ５を備える。ドレイン端子Ｐ１は、ハイサイドトランジスタＭ１の一端（ドレイン）と接続され、ソース端子Ｐ２はローサイドトランジスタＭ２の一端（ソース）と接続され、スイッチング端子Ｐ３は、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２の接続ノードであるスイッチング端子と接続される。
　ドレイン端子Ｐ１は、入力ライン４と接続され、ソース端子Ｐ２は接地ライン６と接続され、スイッチング端子Ｐ３は、スイッチングライン９を介してインダクタＬ１と接続される。第１ゲート端子Ｐ４、第２ゲート端子Ｐ５には、コントローラ２０からのゲート駆動電圧ＨＧ、ＬＧが入力される。なお、この実施の形態では、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２がともにＮチャンネルＭＯＳＦＥＴである場合を示すが、ハイサイドトランジスタＭ１をＰチャンネルＭＯＳＦＥＴとしてもよい。あるいは、ＭＯＳＦＥＴに代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを用いてもよい。
　図４は、図３のスイッチングコンバータ２の基本となるレイアウト図である。なおここでは、説明の簡潔化、理解の容易化を目的として、スイッチングコンバータ２の出力回路１０の一部のみを示す。
　ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、回路基板３０上に第１方向（Ｘ方向）に並べて配置される。そして平滑回路１２とハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を経由する電流ループ５０は、２つの電流ループ５０ａ、５０ｂに分岐しており、それらは第１方向（Ｘ方向）の対称軸３２に対して実質的に線対称に形成される。入力ライン４および接地ライン６は、回路基板３０上にプリント配線として形成される。
　上述のように、入力平滑回路１２は、２つのキャパシタＣ１ａ、Ｃ１ｂを含む。２つのキャパシタＣ１ａ、Ｃ１ｂは、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２の実装領域、言い換えれば、パワーモジュール１４の実装領域を挟んで対称に配置される。そして一方のキャパシタＣ１ａ、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を経由する第１電流ループ５０ａと、他方のキャパシタＣ１ｂ、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２を経由する第２電流ループ５０ｂとが対称軸３２に対して線対称となるように、入力ライン４および接地ライン６の配線パターン（レイアウト）が設計される。
　以上がスイッチングコンバータ２の基本となるレイアウトである。続いてその動作原理を説明する。図５は、第１の実施の形態に係るスイッチングコンバータ２の動作原理を示す図である。レイアウトの対称性から、第１電流ループ５０ａと第２電流ループ５０ｂには、逆方向の電流が流れる。これにより、各電流ループ５０ａ、５０ｂに流れる電流により誘起される磁束密度Ｂａ、Ｂｂは反対向きとなる。
　したがって、パワーモジュール１４の近傍の任意の点における、２つの磁束密度Ｂａ、Ｂｂが相殺し合い、単一の電流ループが形成される場合に比べて、電磁ノイズすなわちＥＭＩを低減することができる。
　以下、スイッチングコンバータ２のより具体的な構成例を説明する。
　図６（ａ）は、パワーモジュール１４のピン配置を、図６（ｂ）はその内部レイアウトを示す図である。
　図６（ｂ）に示すように、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、パワーモジュール１４の内部で第１の方向（Ｘ方向）に並べて配置される。ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２は、単一のダイ（チップ）に集積化されてもよいし、２個のダイに別々に集積化されてもよい。
　また、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３は、第１方向（Ｘ方向）に配置される。好ましくは、ドレイン端子Ｐ１、ソース端子Ｐ２、スイッチング端子Ｐ３のうち、ドレイン端子Ｐ１とソース端子Ｐ２は第１方向に隣接して配置されることが望ましい。ドレイン端子Ｐ１とソース端子Ｐ２は、入れ替えてもよい。このようなレイアウトを有するパワーモジュール１４は、たとえばフェアチャイルド社から市販される非対称型デュアルＮチャネルＭＯＳＦＥＴ（ＦＤＰＣ８０１６Ｓ）等が利用可能である。
　図７は、図３のスイッチングコンバータ２の具体的なレイアウト図である。このレイアウトでは、図６（ａ）のピン配置を有するパワーモジュール１４を用いている。入力ライン４および接地ライン６はそれぞれ、入力平滑回路１２およびパワーモジュール１４の実装領域の近傍において、第１方向（Ｘ方向）と垂直な第２方向（Ｙ方向）に延びる部分を有する。より詳しくは、入力ライン４および接地ライン６はそれぞれ、ドレイン端子Ｐ１、ソース端子Ｐ２とオーバーラップするように形成される。スイッチングライン９は、スイッチング端子Ｐ３とオーバーラップする態様にて入力ライン４、接地ライン６と並列に形成されてもよい。
　入力キャパシタＣ１ａと入力キャパシタＣ１ｂは、パワーモジュール１４を挟み込むようにしてＹ方向に並べて配置される。入力キャパシタＣ１ａ、Ｃ１ｂそれぞれの一端は入力ライン４と接続され、それぞれの他端は接地ライン６と接続される。
　図７のレイアウトにおいては、対称軸３２を中心とする実質的に線対称な２つの電流ループ５０ａ、５０ｂが形成される。したがって、図５を参照して説明したように、２つの電流ループ５０ａ、５０ｂが発生する磁束が打ち消し合うことにより、ＥＭＩを低減できる。
　図７のレイアウトの利点は図８のレイアウトとの比較によって明確となろう。図８は、比較技術に係るスイッチングコンバータ２ｒのレイアウト図である。入力平滑回路１２は、２個の入力キャパシタＣ１ｂ、Ｃ１ｃを含み、それらが隣接して配置される。この場合、入力キャパシタＣ１ｂ、トランジスタＭ１、Ｍ２を経由する電流ループ５０ｂと、入力キャパシタＣ１ｃ、トランジスタＭ１、Ｍ２を経由する電流ループ５０ｃは、実質的に重なって形成され、共通の磁束と鎖交する。その結果、電流ループ５０ｂ、５０ｃが生成する磁束が強め合うため、ＥＭＩが強くなる。
　図９（ａ）、（ｂ）は、図７のスイッチングコンバータ２と、図８のスイッチングコンバータ２ｒそれぞれの近傍磁界の測定結果を示す図である。磁界は、パワーモジュール１４の表面から１０ｍｍ離れた位置において、近傍磁界測定装置（ＥＭＩテスタ：ペリテック社ＥＭＶ－２００）を用いて行った。磁界強度のピーク値の比較では、図７のレイアウトの方が、図８のレイアウトに比べて、約１．３ｄＢの改善が見られている。
　ここで、近傍磁界測定装置によって測定可能な磁束は、Ｘ方向およびＹ方向を成分とする磁束Ｂｘ、Ｂｙであり、紙面垂直方向（Ｚ方向）の磁束Ｂｚを測定することができない。一方、２つの電流ループによるＥＭＩ低減の効果は、Ｚ方向の磁束Ｂｚに対して最も有効である。そこで、Ｂｘ、Ｂｙ、Ｂｚのノルム｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）についてシミュレーションを行った。図１０（ａ）、（ｂ）は、図８のスイッチングコンバータ２ｒと、図７のスイッチングコンバータ２それぞれの近傍磁界の計算結果を示す図である。測定ポイントは、パワーモジュール１４の表面から１０ｍｍ離れた位置である。このシミュレーション結果からわかるように、Ｚ方向の磁束Ｂｚを考慮した場合には、２つの電流ループを対称に配置することにより、最大で７．４ｄＢの改善が見られることがわかる。
　図１１は、Ｚ方向の距離と磁界強度｜Ｂ｜＝√（Ｂｘ２＋Ｂｙ２＋Ｂｚ２）の関係を示す図である。（i）は、図７のレイアウトに対応し、（ii）は図８のレイアウトに対応する。このシミュレーション結果によれば、ｚ＝１ｃｍの近傍では７．４ｄＢ、ｚ＝１０ｃｍ遠方では２２．６ｄＢもの改善が確認できる。
　このように、スイッチングコンバータ２によれば、キャパシタを含む平滑回路と、平滑回路の両端間に直列に接続される２つのトランジスタが形成する閉ループ（電流ループ）を２つに分岐し、それらを線対称にレイアウトすることにより、ＥＭＩ低減の効果を得ることができる。
　加えて、図６（ａ）に示すように、ドレイン端子Ｐ１とソース端子Ｐ２が隣接して配置されるパワーモジュール１４を用いることにより、図４の場合に比べて以下の利点が得られる。
　図４では、ドレイン端子Ｐ１とソース端子Ｐ２が隣接しておらず、スイッチング端子Ｐ３が中央に配置される。この場合、スイッチング端子Ｐ３と接続されるスイッチングライン９が、入力ライン４あるいは接地ライン６を跨がなければならない。ラインを跨ぐには、配線の一部を回路基板３０の裏面に形成し、ビアホールを介して接続する必要があるが、ビアホールは予測しにくい寄生インダクタンスをもたらすため、好ましくない。
　これに対して図６（ａ）のパワーモジュール１４を用いれば、スイッチングライン９が、接地ライン６や入力ライン４を跨がなくてよいため、レイアウトをシンプルにできる。
　また、ドレイン端子Ｐ１とソース端子Ｐ２を隣接させることにより、電流ループの面積を小さく、言い換えればループ内に存在するインピーダンスを小さくすることができるため、高周波リンギングにともなう電源ノイズを小さくし、ＥＭＩの絶対値を低減することができる。
（第２の実施の形態）
　図１２は、第２の実施の形態に係るスイッチングコンバータ２ａの回路図である。スイッチングコンバータ２ａの基本構成は、図３のそれと同様である。本実施の形態では、入力ライン４と接地ライン６の間には、複数Ｎ個の、具体的には偶数個の、より具体的には２個のパワーモジュール１４ａ、１４ｂが並列に接続されている。
　パワーモジュール１４ａ、１４ｂの対応する端子同士は共通に接続される。したがって等価回路上において、ハイサイドトランジスタＭ１は、並列に接続された２個のトランジスタＭ１ａ、Ｍ１ｂを含み、ローサイドトランジスタＭ２は、並列に接続された２個のトランジスタＭ２ａ、Ｍ２ｂを含む。
　図１３は、図１２のスイッチングコンバータ２ａのレイアウト図である。このレイアウトでは、入力キャパシタＣ１を含む入力平滑回路１２が、対称軸３２上に配置され、２個のパワーモジュール１４ａ、１４ｂが、入力平滑回路１２を挟み込むようにして、対称軸３２に対して線対称に配置される。パワーモジュール１４ａの内部の２個のトランジスタ（不図示）は、Ｘ方向に並べて配置され、パワーモジュール１４ｂの内部の２個のトランジスタ（不図示）もＸ方向に並べて配置される。なお、入力平滑回路１２は、図３と同様に複数の入力キャパシタＣ１を含んでもよく、この場合、複数の入力キャパシタＣ１を第１方向（Ｙ方向）に隣接して配置すればよい。
　図１３のレイアウトにおいても、対称軸３２を中心とする実質的に線対称な２つの電流ループ５０ａ、５０ｂが形成される。したがって、図５を参照して説明したように、２つの電流ループ５０ａ、５０ｂが発生する磁束が打ち消し合うことにより、ＥＭＩを低減できる。
　以上、本発明について、いくつかの実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
（レイアウト）
　実施の形態では、ハイサイドトランジスタ（第１トランジスタ）Ｍ１とローサイドトランジスタ（第２トランジスタ）Ｍ２とが、単一のモジュールにパッケージングされる場合を説明したが本発明はそれには限定されない。すなわち、ハイサイドトランジスタＭ１とローサイドトランジスタＭ２は、個別にパッケージングされたディスクリート素子であってもよい。
（第１変形例）
　図１４（ａ）、（ｂ）は、第１変形例に係るスイッチングコンバータ２ｅの回路図およびレイアウト図である。等価回路に関しては、パワーモジュール１４ａのトランジスタＭ１ａ、Ｍ２ａ、パワーモジュール１４ｂのトランジスタＭ１ｂ、Ｍ２ｂが別々の素子である点を除き、図１２のそれと同様である。
（第２変形例）
　図１５（ａ）、（ｂ）は、第２変形例に係るスイッチングコンバータ２ｆ、２ｇのレイアウト図である。図１５（ａ）のスイッチングコンバータ２ｆは、図１３のスイッチングコンバータ２ａにおいて、ピン配置が左右対称である２個のパワーモジュール１４ａ、１４ｂを用いたものである。また入力平滑回路１２は、入力キャパシタＣ１を含む。なお、この変形例において、入力平滑回路１２は第１方向に並べられた複数の入力キャパシタを含んでもよい。
　図１５（ｂ）のスイッチングコンバータ２ｇは、図１４（ｂ）のスイッチングコンバータ２ｅにおいて、ピン配置が左右対称であるディスクリート素子Ｍ１ａ、Ｍ１ｂ、Ｍ２ａ、Ｍ２ｂを用いたものである。
　図１５（ａ）、（ｂ）の変形例によれば、左右対称なピン配置を有する素子を用いることにより２つの電流ループの対称性をさらに高めることができ、ＥＭＩをより低減することができる。
　加えて、ピン配置を左右対称とすることにより、電流ループの面積をさらに小さく、言い換えればループ内に存在するインピーダンスを小さくすることができるため、高周波リンギングにともなう電源ノイズを小さくし、ＥＭＩの絶対値を低減することができる。
（第３変形例）
　図１６は、第３変形例に係るスイッチングコンバータ２ｈのレイアウト図である。
　この変形例において、第１トランジスタＭ１および第２トランジスタＭ２は、回路基板の第１面に並べて配置される。平滑回路１２の入力キャパシタＣ１は、回路基板の第１面の裏面である第２面に、対称軸３２上に配置される。第１面と第２面の配線は、ビアホール（スルーホール）ＶＨを介して電気的に接続される。
（スイッチングコンバータの形式）
　実施の形態では、スイッチングコンバータ２として、降圧ＤＣ／ＤＣコンバータを説明したが、本発明はそれに限定されない。図１７（ａ）～（ｃ）は、スイッチングコンバータ２の変形例の回路図である。図１７（ａ）のスイッチングコンバータ２ｂは、昇圧ＤＣ／ＤＣコンバータである。このトポロジーでは、出力キャパシタＣ２を含む出力平滑回路１６の両端間に、スイッチングトランジスタ（第１トランジスタ）Ｍ１と同期整流トランジスタ（第２トランジスタ）Ｍ２が直列に設けられる。したがって、出力平滑回路１６、トランジスタＭ１、Ｍ２が形成する電流ループを、ある対称軸に対して対称となるようにレイアウトすればよい。
　図１７（ｂ）のスイッチングコンバータ２ｃは、昇降圧型のＤＣ／ＤＣコンバータである。このスイッチングコンバータ２ｃは、降圧ＤＣ／ＤＣコンバータと昇圧ＤＣ／ＤＣコンバータの組み合わせと把握できる。したがって、入力平滑回路１２、トランジスタＭ１１、Ｍ１２を経由する電流ループを線対称に形成するとともに、出力平滑回路１６、トランジスタＭ２１、Ｍ２２を経由する電流ループを線対称に形成することで、ＥＭＩを低減できる。
　図１７（ｃ）のスイッチングコンバータ２ｄは、トランスを用いた絶縁スイッチング電源である。トランジスタＭ３１、Ｍ３２は、ハーフブリッジ回路１８を形成する。ハーフブリッジ回路１８のトランジスタＭ３１、Ｍ３２は、入力平滑回路１２の両端間に直列に接続される。したがって入力平滑回路１２、トランジスタＭ３１、Ｍ３２が形成する電流ループを、ある対称軸に対して対称となるようにレイアウトすればよい。
　そのほか、３相インバータなどのスイッチングコンバータにも本発明は適用しうる。
（用途）
　最後にスイッチングコンバータ２の用途の一例を説明する。図１８は、スイッチングコンバータ２を搭載する電子機器１の構成を示すブロック図である。
　電子機器１はたとえばゲーム専用機あるいはコンピュータである。整流回路１００は、商用交流電圧ＶＡＣを整流、平滑化し、直流電圧ＶＤＣを生成する。絶縁型のＤＣ／ＤＣコンバータ１０２は、直流電圧ＶＤＣを降圧し、入力電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータであるスイッチングコンバータ２は、入力電圧ＶＩＮを降圧し、負荷、たとえばプロセッサ１０４の電源端子に、出力電圧ＶＯＵＴを供給する。
　以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
２…スイッチングコンバータ、４…入力ライン、６…接地ライン、８…出力ライン、９…スイッチングライン、１０…出力回路、１２…入力平滑回路、１４…パワーモジュール、１６…出力平滑回路、１８…ハーフブリッジ回路、Ｐ１…ドレイン端子、Ｐ２…ソース端子、Ｐ３…スイッチング端子、Ｐ４…第１ゲート端子、Ｐ５…第２ゲート端子、Ｌ１…インダクタ、Ｃ１…入力キャパシタ、Ｃ２…出力キャパシタ、２０…コントローラ、Ｍ１…ハイサイドトランジスタ、Ｍ２…ローサイドトランジスタ、３０…回路基板、３２…対称軸。
　本発明は、スイッチングコンバータに利用できる。

Claims (8)

  1. 　少なくともひとつのキャパシタを含む平滑回路と、
    　前記平滑回路の両端間に直列に接続される第１トランジスタおよび第２トランジスタと、
    　を備え、
    　前記第１トランジスタおよび前記第２トランジスタが、回路基板上に第１方向に並べて配置され、
    　前記平滑回路と前記第１トランジスタおよび前記第２トランジスタを経由する２つの電流ループが、前記第１方向の対称軸に対して実質的に線対称に形成されることを特徴とするスイッチングコンバータ。
  2. 　前記平滑回路は、２×Ｍ個（Ｍは自然数）の前記キャパシタを含み、
    　前記第１トランジスタおよび前記第２トランジスタは、前記対称軸上に配置され、
    　Ｍ個のキャパシタと残りのＭ個のキャパシタが、前記第１トランジスタおよび前記第２トランジスタの実装領域を挟んで対称に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
  3. 　前記第１トランジスタおよび前記第２トランジスタは、ひとつのモジュールにパッケージングされ、
    　前記モジュールは、
    　前記第１トランジスタの一端と接続されるドレイン端子と、
    　前記第２トランジスタの一端と接続されるソース端子と、
    　前記第１トランジスタおよび前記第２トランジスタの接続点と接続されるスイッチング端子と、
    　を有し、
    　前記第１トランジスタおよび前記第２トランジスタは、前記モジュール内に所定方向に並べて配置され、
    　前記ドレイン端子、前記ソース端子および前記スイッチング端子は、前記ドレイン端子と前記ソース端子が隣接する順序にて、前記所定方向に並べて配置されることを特徴とする請求項１または２に記載のスイッチングコンバータ。
  4. 　前記第１トランジスタ、前記第２トランジスタはそれぞれ、２つの部分に分割されており、
    　前記平滑回路は、前記対称軸上に配置され、
    　前記第１トランジスタの第１部分と前記第２トランジスタの第１部分のペアと、前記第１トランジスタの第２部分と前記第２トランジスタの第２部分のペアと、は、前記平滑回路の実装領域を挟んで対称に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
  5. 　前記第１トランジスタの第１部分と前記第２トランジスタの第１部分のペアはひとつのモジュールにパッケージングされ、
    　前記第１トランジスタの第２部分と前記第２トランジスタの第２部分のペアは別のひとつのモジュールにパッケージングされることを特徴とする請求項４に記載のスイッチングコンバータ。
  6. 　前記ひとつのモジュールと前記別のひとつのモジュールは、線対称なピン配置を有することを特徴とする請求項５に記載のスイッチングコンバータ。
  7. 　前記第１トランジスタおよび前記第２トランジスタは、前記回路基板の第１面に、前記対称軸上に並べて配置され、前記平滑回路は、前記回路基板の第２面に、前記対称軸上に配置されることを特徴とする請求項１に記載のスイッチングコンバータ。
  8. 　請求項１から７のいずれかに記載のスイッチングコンバータを備えることを特徴とする電子機器。
PCT/JP2015/055415 2014-05-29 2015-02-25 スイッチングコンバータおよびそれを用いた電子機器 WO2015182192A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201580026723.1A CN106464137B (zh) 2014-05-29 2015-02-25 开关转换器和使用该开关转换器的电子设备
US15/311,316 US10027228B2 (en) 2014-05-29 2015-02-25 Switching converter having noise cancellation feature and electronic device using the same
EP15798727.2A EP3151406B1 (en) 2014-05-29 2015-02-25 Switching converter and electronic device using same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014111670A JP6106127B2 (ja) 2014-05-29 2014-05-29 スイッチングコンバータおよびそれを用いた電子機器
JP2014-111670 2014-05-29

Publications (1)

Publication Number Publication Date
WO2015182192A1 true WO2015182192A1 (ja) 2015-12-03

Family

ID=54698534

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/055415 WO2015182192A1 (ja) 2014-05-29 2015-02-25 スイッチングコンバータおよびそれを用いた電子機器

Country Status (5)

Country Link
US (1) US10027228B2 (ja)
EP (1) EP3151406B1 (ja)
JP (1) JP6106127B2 (ja)
CN (1) CN106464137B (ja)
WO (1) WO2015182192A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107196504A (zh) * 2016-03-14 2017-09-22 富士电机株式会社 升压斩波电路
WO2017163481A1 (ja) * 2016-03-23 2017-09-28 三菱電機株式会社 Ｄｃ－ｄｃコンバータ
WO2018158012A1 (de) * 2017-03-02 2018-09-07 Siemens Aktiengesellschaft Halbbrücke für leistungselektronische schaltungen

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路
EP3361836B1 (de) * 2017-02-08 2020-06-17 Siemens Aktiengesellschaft Niederinduktive halbbrückenanordnung
WO2018235484A1 (ja) * 2017-06-21 2018-12-27 住友電気工業株式会社 電子回路装置
WO2019092926A1 (ja) * 2017-11-08 2019-05-16 住友電気工業株式会社 電子回路装置
DE102018206291A1 (de) * 2018-04-24 2019-10-24 Zf Friedrichshafen Ag EMV-Filter
JP6509414B1 (ja) * 2018-07-30 2019-05-08 三菱電機株式会社 電力変換装置
EP3847742A4 (en) * 2018-09-03 2022-08-31 Milspec Technologies Pty Ltd DC CURRENT CONVERTER FOR A VEHICLE ALTERNATOR
JP7250474B2 (ja) * 2018-10-19 2023-04-03 株式会社ソニー・インタラクティブエンタテインメント 電源装置
JP6835788B2 (ja) 2018-10-19 2021-02-24 株式会社ソニー・インタラクティブエンタテインメント 電源装置
US11037883B2 (en) 2018-11-16 2021-06-15 Analog Devices International Unlimited Company Regulator circuit package techniques
JP7318509B2 (ja) * 2019-11-29 2023-08-01 住友電気工業株式会社 スイッチング回路並びにそれを用いた電力変換装置及び蓄電システム
US20230022728A1 (en) * 2020-01-14 2023-01-26 Panasonic Intellectual Property Management Co., Ltd. Power supply device, acf converter, and ac adapter
CN114285263A (zh) 2020-09-28 2022-04-05 中兴通讯股份有限公司 多路开关电源及电子设备
CN112510988A (zh) * 2020-11-06 2021-03-16 苏州浪潮智能科技有限公司 一种抗电磁干扰的电源电路及其运作方法
CN113422508A (zh) * 2021-07-12 2021-09-21 西安超越申泰信息科技有限公司 一种降低板级dc-dc开关电源高频噪声的方法
TWI825986B (zh) * 2021-09-13 2023-12-11 美商高效電源轉換公司 用於具並聯開關之半橋切換電路之電路板布局

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029917A1 (ja) * 2008-09-09 2010-03-18 トヨタ自動車株式会社 電圧変換装置及び電気負荷駆動装置
JP2011259622A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体装置
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2014053742A (ja) * 2012-09-06 2014-03-20 Seiko Epson Corp スイッチング回路及び医療機器
JP2014087252A (ja) * 2012-10-19 2014-05-12 Linear Technol Corp スイッチングレギュレータにおける磁場キャンセル

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959764A (en) * 1989-11-14 1990-09-25 Computer Products, Inc. DC/DC converter switching at zero voltage
DE69501931T2 (de) * 1994-09-16 1998-09-10 Toshiba Kawasaki Kk Micro-Leistungsversorgung mit einem Schalelement
WO2008111883A1 (en) * 2007-03-13 2008-09-18 Telefonaktiebolaget Lm Ericsson (Publ) Flexible dynamic range amplifier
JP5151505B2 (ja) 2008-01-28 2013-02-27 株式会社デンソー 車載用電子制御装置
JP2013017310A (ja) * 2011-07-04 2013-01-24 Sumitomo Heavy Ind Ltd 電力変換装置
DE102011053680A1 (de) 2011-09-16 2013-03-21 Sma Solar Technology Ag Schaltungsanordnung zur Verminderung von Oszillationsneigung
US9539390B2 (en) 2012-09-06 2017-01-10 Seiko Epson Corporation Medical instrument
US20140103909A1 (en) * 2012-10-17 2014-04-17 System General Corp. Method and apparatus for detecting position and startup a sensorless motor
CN103795384B (zh) * 2012-10-31 2017-04-19 台达电子企业管理（上海）有限公司 开关电路封装模块
DE112013006313B4 (de) * 2012-12-31 2021-06-10 Efficient Power Conversion Corporation Leiterplatten-Layout-Design zur Reduzierung parasitärer Induktivitäten für Mehrlagen-Halbleiterbauelemente

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029917A1 (ja) * 2008-09-09 2010-03-18 トヨタ自動車株式会社 電圧変換装置及び電気負荷駆動装置
JP2011259622A (ja) * 2010-06-09 2011-12-22 Denso Corp 半導体装置
JP2013046509A (ja) * 2011-08-25 2013-03-04 Murata Mfg Co Ltd Ｄｃ−ｄｃコンバータ
JP2014053742A (ja) * 2012-09-06 2014-03-20 Seiko Epson Corp スイッチング回路及び医療機器
JP2014087252A (ja) * 2012-10-19 2014-05-12 Linear Technol Corp スイッチングレギュレータにおける磁場キャンセル

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107196504A (zh) * 2016-03-14 2017-09-22 富士电机株式会社 升压斩波电路
CN107196504B (zh) * 2016-03-14 2021-09-24 富士电机株式会社 升压斩波电路
WO2017163481A1 (ja) * 2016-03-23 2017-09-28 三菱電機株式会社 Ｄｃ－ｄｃコンバータ
JP6241568B1 (ja) * 2016-03-23 2017-12-06 三菱電機株式会社 Ｄｃ−ｄｃコンバータ
WO2018158012A1 (de) * 2017-03-02 2018-09-07 Siemens Aktiengesellschaft Halbbrücke für leistungselektronische schaltungen

Also Published As

Publication number Publication date
JP6106127B2 (ja) 2017-03-29
CN106464137B (zh) 2020-02-21
JP2015226438A (ja) 2015-12-14
EP3151406A4 (en) 2018-01-10
EP3151406A1 (en) 2017-04-05
CN106464137A (zh) 2017-02-22
EP3151406B1 (en) 2020-11-18
US10027228B2 (en) 2018-07-17
US20170093285A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
JP6106127B2 (ja) スイッチングコンバータおよびそれを用いた電子機器
EP2722987B1 (en) Magnetic field cancellation in switching regulators
JP6371309B2 (ja) 多層化された半導体素子のための寄生インダクタンス削減回路基板レイアウト設計
Wong Performance improvements of multi-channel interleaving voltage regulator modules with integrated coupling inductors
CN110739859B (zh) 一种对称半桥谐振开环直流比例变换器
EP2744093A1 (en) Power supply device
US20200253039A1 (en) Printed circuit board and switching power supply employing it
Lai et al. Analysis and suppression of a common mode resonance in the cascaded H-bridge multilevel inverter
JP4757683B2 (ja) 電源
JP2009303472A (ja) 電力変換装置の試験装置
New et al. Design and characterization of a neutral-point-clamped inverter using medium-voltage silicon carbide power modules
US10886859B2 (en) Alternating-current power supply device with windings wound in different directions
Ye et al. Interleaved phase-shift full-bridge DC/DC converters for an electromagnetic micro-actuator
US9041460B2 (en) Packaged power transistors and power packages
Xu et al. Analysis of Parasitic Stored Energy Loss and PCB Layout Optimization for 48V-to-1V Series-Capacitor Buck
de Rooij et al. Beyond 4 kW/in3 Power-Density for 48 V to 12 V Conversion using eGaN FETs in an LLC DC-DC Bus Converter
Blecic et al. EMC-oriented design of output stage of synchronous buck converter
JP2013004683A (ja) 印刷基板の電力変換装置
US11509220B2 (en) Electronic device with reduced parasitic inductance
WO2024017770A1 (en) Multi-phase power converter circuit layout to minimize drive loop and power loop inductances
JP2013172583A (ja) スイッチング電源装置
US20230187119A1 (en) Embedded magnetic component transformer device
JP2006280148A (ja) 電圧制御装置
Martins et al. Accurate modelling of DC-DC power converters for photovoltaic applications
Bhandari et al. PCB Layout Design Impact on Three Level Buck Converters for USB3. 1 PD Application

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15798727

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2015798727

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015798727

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15311316

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE