JP6011737B1 - 降圧チョッパ回路 - Google Patents

降圧チョッパ回路 Download PDF

Info

Publication number
JP6011737B1
JP6011737B1 JP2016049765A JP2016049765A JP6011737B1 JP 6011737 B1 JP6011737 B1 JP 6011737B1 JP 2016049765 A JP2016049765 A JP 2016049765A JP 2016049765 A JP2016049765 A JP 2016049765A JP 6011737 B1 JP6011737 B1 JP 6011737B1
Authority
JP
Japan
Prior art keywords
circuit
switching element
semiconductor package
backflow prevention
down chopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049765A
Other languages
English (en)
Other versions
JP2017169267A (ja
Inventor
修 彦根
修 彦根
源宜 窪内
源宜 窪内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016049765A priority Critical patent/JP6011737B1/ja
Application granted granted Critical
Publication of JP6011737B1 publication Critical patent/JP6011737B1/ja
Priority to CN201710058154.XA priority patent/CN107196503A/zh
Priority to US15/414,970 priority patent/US10256721B2/en
Priority to DE102017101600.7A priority patent/DE102017101600A1/de
Publication of JP2017169267A publication Critical patent/JP2017169267A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することが可能な降圧チョッパ回路を提供する。【解決手段】この降圧チョッパ回路１００は、リアクトル２と、リアクトル２を介してコンデンサ５の両端に接続されている逆流防止ダイオード回路４と、逆流防止ダイオード回路４の両端の間において、直流出力回路１に直列に接続されているスイッチング素子回路３と、スイッチング素子回路３を収納する第１半導体パッケージ７と、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージと８とを備える。【選択図】図２

Description

この発明は、降圧チョッパ回路に関し、特に、スイッチング素子回路と逆流防止ダイオード回路とを備える降圧チョッパ回路に関する。
従来、スイッチング素子回路と逆流防止ダイオード回路とを備える降圧チョッパ回路が知られている（たとえば、特許文献１参照）。
上記特許文献１には、スイッチと電流の逆流を防止するダイオードとを備えるＤＣ／ＤＣコンバータが開示されている。このＤＣ／ＤＣコンバータでは、回転電機からの回生電力の電圧を降圧するとともに、降圧した電圧を電源に印加するように構成されている。また、ＤＣ／ＤＣコンバータには、キャパシタンスと制御回路とが設けられており、制御回路は、スイッチのオンオフの期間（デューティ）を制御することにより、キャパシタンスの充放電量を制御して、電圧を降圧するように構成されている。また、ダイオードは、回転電機に対して電流の逆流を防止するように配置されている。また、従来、このようなＤＣ／ＤＣコンバータでは、スイッチと電流の逆流を防止するダイオードとは、同一のパッケージに収容されている。
特開２０１０−２３９７７０号公報
しかしながら、スイッチ（スイッチング素子）と電流の逆流を防止するダイオード（逆流防止用のダイオード）とが同一のパッケージに収容されている従来の構造では、スイッチング素子と逆流防止用のダイオードとのいずれか一方が故障した場合でも、パッケージ毎に交換される。このため、故障した素子とともに、故障していない素子も交換されてしまうという不都合がある。したがって、上記特許文献１に記載されたＤＣ／ＤＣコンバータ（降圧チョッパ回路）では、交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することが可能な降圧チョッパ回路を提供することである。
上記目的を達成するために、この発明の一の局面による降圧チョッパ回路は、リアクトルと、リアクトルを介してコンデンサ回路の両端に接続されている逆流防止ダイオード回路と、逆流防止ダイオード回路の両端の間において、直流出力回路に直列に接続されているスイッチング素子回路と、スイッチング素子回路を収納する第１半導体パッケージと、第１半導体パッケージとは別個に設けられ、逆流防止ダイオード回路を収納する第２半導体パッケージとを備え、第１半導体パッケージは、第１半導体パッケージを降圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第１取付部を含むとともに、第２半導体パッケージは、第２半導体パッケージを降圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第２取付部を含み、複数の第１取付部同士の間隔と、複数の第２取付部同士の間隔とが異なるように構成されている。なお、「回路」とは、一般的に導体を終端がないように接続したものをいうが、本願明細書では、「回路」を、終端がある場合も含む「電流の通路」を意味する広い概念として記載している。
この発明の一の局面による降圧チョッパ回路では、上記のように、降圧チョッパ回路に、スイッチング素子回路を収納する第１半導体パッケージと、第１半導体パッケージとは別個に設けられ、逆流防止ダイオード回路を収納する第２半導体パッケージとを設ける。これにより、スイッチング素子回路または逆流防止ダイオード回路のいずれか一方が故障した場合に、故障したスイッチング素子回路を収納する第１半導体パッケージのみ、または、故障した逆流防止ダイオード回路を収納する第２半導体パッケージのみを交換することができるので、交換が不要なスイッチング素子回路または逆流防止ダイオード回路が交換されることを抑制することができる。なお、この場合には、交換が不要なスイッチング素子回路または逆流防止ダイオード回路が交換されることが抑制される分、交換コストが増大するのを抑制することができる。
上記一の局面による降圧チョッパ回路において、好ましくは、第１半導体パッケージと第２半導体パッケージとは、互いに異なる形状に形成されている。このように構成すれば、第１半導体パッケージと第２半導体パッケージとが同一の形状に形成されている場合と異なり、第１半導体パッケージまたは第２半導体パッケージが交換される際に、第１半導体パッケージと第２半導体パッケージとが取り間違えて交換されるのを抑制することができる。また、降圧チョッパ回路の生産時においても、第１半導体パッケージと第２半導体パッケージとが取り間違えて取り付けられるのを抑制することができるので、降圧チョッパ回路の生産性（生産効率）を向上させることができる。
上記一の局面による降圧チョッパ回路において、好ましくは、逆流防止ダイオード回路は、ワイドバンドギャップ半導体からなる逆流防止ダイオードを含む。このように構成すれば、ワイドバンドギャップ半導体からなる逆流防止ダイオードを用いることにより、一般的なシリコン半導体からなるダイオードを用いる場合に比べて状態変化の過渡応答の電力損失（逆回復損失）を低減することができる。その結果、降圧チョッパ回路を駆動させる際の電力損失を低減することができる。
上記一の局面による降圧チョッパ回路において、好ましくは、スイッチング素子回路は、ワイドバンドギャップ半導体からなる。このように構成すれば、ワイドバンドギャップ半導体からなるスイッチング素子回路を用いることにより、一般的なシリコン半導体からなるスイッチング素子回路を用いる場合に比べてスイッチング損失を低減することができる。その結果、降圧チョッパ回路を駆動させる際の電力損失を低減することができる。
上記一の局面による降圧チョッパ回路において、好ましくは、逆流防止ダイオード回路は、互いに直列に接続された第１逆流防止ダイオードと第２逆流防止ダイオードとを含み、スイッチング素子回路は、第１逆流防止ダイオードに直列に接続されている第１スイッチング素子回路と、第２逆流防止ダイオードに直列に接続されている第２スイッチング素子回路とを含み、直流出力回路は、互いに直列に接続された第１直流出力回路と第２直流出力回路とを含み、第１半導体パッケージは、第１スイッチング素子回路を収納する一方第１半導体パッケージと、一方第１半導体パッケージとは別個に設けられ、第２スイッチング素子回路を収納する他方第１半導体パッケージとを含み、第２半導体パッケージは、第１逆流防止ダイオードを収納する一方第２半導体パッケージと、一方第２半導体パッケージとは別個に設けられ、第２逆流防止ダイオードを収納する他方第２半導体パッケージとを含む。このように構成すれば、降圧チョッパ回路を、３レベル降圧チョッパ回路として構成することができるとともに、第１スイッチング素子回路、第２スイッチング素子回路、第１逆流防止ダイオード、および、第２逆流防止ダイオードのうちのいずれかの素子が故障した場合に、その他の交換が不要な素子が交換されることを抑制することができる。
上記一の局面による降圧チョッパ回路において、好ましくは、逆流防止ダイオード回路は、互いに直列に接続された第１逆流防止ダイオードと第２逆流防止ダイオードとを含み、スイッチング素子回路は、第１逆流防止ダイオードに直列に接続されている第１スイッチング素子回路と、第２逆流防止ダイオードに直列に接続されている第２スイッチング素子回路とを含み、直流出力回路は、互いに直列に接続された第１直流出力回路と第２直流出力回路とを含み、第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路が共に収納されているか、または、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている。ここで、第１逆流防止ダイオードおよび第２逆流防止ダイオードは、制御回路に接続され能動素子として構成されるスイッチング素子を含む第１スイッチング素子回路および第２スイッチング素子回路に比べて、故障可能性が低くなると考えられる。また、第１スイッチング素子回路および第２スイッチング素子回路は、一方の回路のスイッチング素子が故障する際に他方の回路のスイッチング素子も故障する場合があると考えられる。この点に着目して、本発明では、第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路を共に収納するか、または、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードを共に収納する。これにより、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納された場合でも、故障可能性が低い分、第２半導体パッケージの交換作業回数を低減することができる。また、第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路が共に収納された場合でも、第１スイッチング素子回路および第２スイッチング素子回路が同時に故障する可能性が高い分、交換が不要なスイッチング素子が交換されるのを抑制することができる。そして、第１半導体パッケージまたは第２半導体パッケージに複数の素子を収納することにより、パッケージの数が増大するのを抑制することができるので、降圧チョッパ回路の大型化（複雑化）を抑制することができる。
この場合、好ましくは、第２半導体パッケージには、第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている。このように構成すれば、第１逆流防止ダイオードと第２逆流防止ダイオードとが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、降圧チョッパ回路の大型化（複雑化）を抑制することができる。また、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている一方、故障可能性が低いので、第２半導体パッケージの交換作業回数を低減することができる。
上記第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路が共に収納されているか、または、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている降圧チョッパ回路において、好ましくは、第１半導体パッケージには、第１スイッチング素子回路および第２スイッチング素子回路が共に収納されている。このように構成すれば、第１スイッチング素子回路と第２スイッチング素子回路とが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、降圧チョッパ回路の大型化（複雑化）を抑制することができる。また、第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路が共に収納されている一方、第１スイッチング素子回路および第２スイッチング素子回路は同時に故障する可能性が高い分、交換が不要なスイッチング素子が交換されるのを抑制することができる。
上記第１半導体パッケージに第１スイッチング素子回路および第２スイッチング素子回路が共に収納されているか、または、第２半導体パッケージに第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている降圧チョッパ回路において、好ましくは、第１半導体パッケージに、同時に故障する可能性が高い第１スイッチング素子回路および第２スイッチング素子回路が共に収納されているか、または、第２半導体パッケージに、第１スイッチング素子回路および第２スイッチング素子回路よりも故障可能性の低い第１逆流防止ダイオードおよび第２逆流防止ダイオードが共に収納されている。このように構成すれば、故障可能性および故障態様の少なくとも一方に対応することにより、適切に、交換が不要なスイッチング素子回路または逆流防止ダイオードが交換されるのを抑制しながら、パッケージの数の増大を抑制することができる。
本発明によれば、上記のように、交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することができる。
本発明の第１実施形態による降圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第１実施形態による降圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第２実施形態による降圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第２実施形態による降圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第３実施形態による降圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第３実施形態による降圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第４実施形態による降圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第４実施形態による降圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第５実施形態による降圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第５実施形態による降圧チョッパ回路の構成を模式的に示した平面図である。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
［第１実施形態］
図１および図２を参照して、第１実施形態による降圧チョッパ回路１００の構成について説明する。図１では、降圧チョッパ回路１００の電気回路図を示している。図２では、降圧チョッパ回路１００の構成を模式的に示した平面図を示している。
（降圧チョッパ回路の構成）
図１に示すように、降圧チョッパ回路１００は、直流出力回路１から出力される電圧を降圧して負荷装置１０１に供給するように構成されている。また、第１実施形態では、降圧チョッパ回路１００は、いわゆる２レベル降圧チョッパ回路として構成されている。
直流出力回路１は、直流電源として直流を出力可能に構成されているか、または、交流電源および整流回路を含み、交流を整流した整流波形を有するように構成することにより、直流を出力可能に構成されている。たとえば、交流電源を、回転電機として構成した場合には、降圧チョッパ回路１００は、直流出力回路１（回転電機）からの電力を負荷装置１０１（電源）に回生するように構成されている。
そして、降圧チョッパ回路１００には、リアクトル２と、スイッチング素子回路３と、逆流防止ダイオード回路４と、コンデンサ５と、制御回路６とが設けられている。なお、「回路」とは、一般的に導体を終端がないように接続したものをいうが、本願明細書では、「回路」を、終端がある場合も含む「電流の通路」を意味する広い概念として記載している。また、コンデンサ５は、特許請求の範囲の「コンデンサ回路」の一例であり、１つのコンデンサに限らず複数のコンデンサから構成されていてもよい。
ここで、第１実施形態では、図１に示すように、スイッチング素子回路３は、直流出力回路１に直列に接続されている。また、スイッチング素子回路３は、スイッチング素子３１とダイオード３２とを含む。詳細には、スイッチング素子３１は、たとえば、シリコン半導体からなるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ、または、トランジスタなどのスイッチング素子として構成されている。たとえば、図１では、スイッチング素子３１をＩＧＢＴとして図示している。また、第１実施形態では、ダイオード３２（逆バイアス防止ダイオード）は、シリコン半導体からなる。なお、ダイオード３２は、特許請求の範囲の「逆並列ダイオード」の一例である。
そして、スイッチング素子３１のコレクタは、直流出力回路１の正極に接続されているとともに、ダイオード３２のカソードに接続されている。また、スイッチング素子３１のエミッタは、ダイオード３２のアノード、リアクトル２の一方端、および、逆流防止ダイオード回路４のダイオード４１のカソードに接続されている。すなわち、第１実施形態では、ダイオード３２は、スイッチング素子３１に対して逆並列に接続されている。なお、ダイオード４１は、特許請求の範囲の「逆流防止ダイオード」の一例である。
逆流防止ダイオード回路４は、リアクトル２を介してコンデンサ５の両端に接続されており、逆流防止ダイオード回路４とリアクトル２とコンデンサ５とは、直列回路を構成する。そして、第１実施形態では、逆流防止ダイオード回路４は、ダイオード４１を含み、ダイオード４１は、ワイドバンドギャップ半導体からなる。具体的には、ダイオード４１は、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯなどのシリコン半導体よりもバンドギャップが大きい（広い）半導体素子からなる。
コンデンサ５は、負荷装置１０１の両端の間に接続されている。詳細には、コンデンサ５の正極端子５ａに、リアクトル２の他方端が接続されており、コンデンサ５の負極端子５ｂに、逆流防止ダイオード回路４のダイオード４１のアノードと直流出力回路１の負極とが接続されている。
制御回路６は、スイッチング素子回路３のスイッチング素子３１のゲートに接続されており、スイッチング素子回路３のスイッチング素子３１のオンオフ（スイッチング動作）の時比率を制御するように構成されている。そして、制御回路６は、スイッチング素子回路３のオンオフの時比率を制御することにより、降圧チョッパ回路１００の負荷装置１０１に対する電圧値（降圧）および電流値（リアクトル２に流れる電流値）を調整（制御）することが可能に構成されている。
負荷装置１０１は、たとえば、バッテリー（直流電源）として構成されていてもよいし、複数のスイッチング素子を含むインバータおよび電動機の組み合わせとして構成されていてもよい。負荷装置１０１がバッテリーとして構成されている場合には、直流出力回路１からの電力（回生電力）を充電するように構成されている。また、負荷装置１０１に電動機を含む場合には、電力を消費して、駆動するように構成されている。
〈第１半導体パッケージおよび第２半導体パッケージの構成〉
ここで、第１実施形態では、図２に示すように、降圧チョッパ回路１００には、第１半導体パッケージ７と、第２半導体パッケージ８とが設けられている。具体的には、降圧チョッパ回路１００には、降圧チョッパ回路本体部１００ａが設けられている。降圧チョッパ回路本体部１００ａは、たとえば、プリント基板として構成されていてもよいし、ヒートシンクとして構成されていてもよい。また、図２の例では、降圧チョッパ回路本体部１００ａを単一の部材として図示しているが、降圧チョッパ回路本体部１００ａは、単一のプリント基板やヒートシンクに限らず、複数のプリント基板および複数のヒートシンク（またはそれらの組み合わせ）から構成されていてもよい。
そして、第１実施形態では、第１半導体パッケージ７は、スイッチング素子回路３を収納するように構成されている。詳細には、第１半導体パッケージ７は、たとえば、銅などの金属ベース上に絶縁層を介してスイッチング素子回路３を実装し、ワイヤで配線した後に、樹脂ケースを接着したものである。
図２に示すように、第１半導体パッケージ７には、取付部７１と端子７２ａおよび７２ｂとが設けられている。取付部７１は、たとえば、図示しないビス等の固定部材を配置することが可能な貫通穴として構成されている。これにより、第１半導体パッケージ７は、降圧チョッパ回路本体部１００ａに対して脱着可能（交換可能）に構成されている。
また、降圧チョッパ回路１００には、配線９ａ〜９ｅが設けられており、端子７２ａは、直流出力回路１の正極に接続されている配線９ａに接続されている。また、端子７２ｂは、第２半導体パッケージ８の端子８２ａに接続されている配線９ｃに接続されている。なお、端子７２ａと配線９ａとの接続部分、および、端子７２ｂと配線９ｃとの接続部分は、たとえば、導電体（半田等）を溶着することにより接合されていてもよいし、端子７２ａおよび７２ｂの内部に設けられたナット部に、配線９ａまたは９ｃを挟み込むように金属製のボルト等により固定するように構成してもよい。また、「配線」という表現を用いているが、ケーブル状（線状）のものに限らず、板状の配線用のプレートを用いてもよい。
また、第１実施形態では、降圧チョッパ回路１００には、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージ８が設けられている。具体的には、第２半導体パッケージ８には、第１半導体パッケージ７から離間して配置されており、逆流防止ダイオード回路４を構成するダイオード４１が内部に収納されている。
そして、第１実施形態では、第１半導体パッケージ７と第２半導体パッケージ８とは、互いに異なる形状に形成されている。具体的には、図２に示すように、第１半導体パッケージ７と第２半導体パッケージ８とは、平面視において（Ｚ１方向側から見て）、Ｘ軸に平行な方向の幅（Ｗ１１とＷ２１）、および、Ｙ軸に平行な方向の幅（Ｗ１２とＷ２２）とが、互いに異なる大きさを有する。
詳細には、第１半導体パッケージ７は、平面視において、矩形形状を有するように形成されている。そして、第１半導体パッケージ７は、たとえば、Ｘ軸に平行な方向の幅Ｗ１１とＹ軸に平行な方向の幅Ｗ１２とを有する。また、第２半導体パッケージ８は、平面視において、矩形形状を有するように形成されている。そして、第２半導体パッケージ８は、たとえば、Ｘ軸に平行な方向に幅Ｗ１１よりも小さい幅Ｗ２１を有するとともに、Ｙ軸に平行な方向に幅Ｗ１２よりも大きい幅Ｗ２２を有する。
また、第２半導体パッケージ８には、取付部８１と端子８２ａおよび８２ｂとが設けられている。取付部８１は、取付部７１と同様に構成されており、第２半導体パッケージ８は、取付部８１により、降圧チョッパ回路本体部１００ａに脱着可能（交換可能）に構成されている。そして、端子８２ａは、配線９ｃに接続されている。したがって、第２半導体パッケージ８の端子８２ａと第１半導体パッケージ７の端子７２ｂとは、配線９ｃを介して接続されている。また、端子８２ｂは、直流出力回路１の負極とコンデンサ５の負極端子５ｂとに接続されている配線９ｂに接続されている。
そして、第１実施形態では、第１半導体パッケージ７と第２半導体パッケージ８とは、降圧チョッパ回路１００（降圧チョッパ回路本体部１００ａ）に対して、個別に交換可能に構成されている。
リアクトル２は、一方端が配線９ｄに接続されており、他方端が配線９ｅに接続されている。そして、コンデンサ５には、図２に示すように、正極端子５ａと負極端子５ｂとが設けられている。正極端子５ａは、リアクトル２の他方端に接続されている配線９ｅに接続されており、負極端子５ｂは、配線９ｂに接続されている。すなわち、コンデンサ５は、配線９ｂを介して、第２半導体パッケージ８の端子８２ｂおよび直流出力回路１の負極に接続されている。
（降圧チョッパ回路の動作）
次に、図１を参照して、第１実施形態による降圧チョッパ回路１００の動作について説明する。降圧チョッパ回路１００の動作は、制御回路６の制御処理により実行される。
まず、スイッチング素子３１がオンされると、直流出力回路１とスイッチング素子３１とリアクトル２とコンデンサ５とに電流が流れる。一方、この時、ダイオード３２には、電流は略流れない。
そして、スイッチング素子３１がオフにされると、ダイオード４１（逆流防止ダイオード回路４）が導通状態となり、ダイオード４１とリアクトル２とコンデンサ５とに電流が流れる。一方、この時にも、ダイオード３２には、電流は略流れない。
その後、スイッチング素子３１がオンにされると、ダイオード４１（逆流防止ダイオード回路４）が導通状態から遮断状態に変化して、上記の直流出力回路１とスイッチング素子３１とリアクトル２とコンデンサ５とに再び電流が流れる。この時、逆流防止ダイオード回路４（ダイオード４１）では、逆回復損失が生じる。なお、ダイオード４１は、ワイドバンドギャップ半導体から構成されているため、シリコン半導体から構成されている場合に比べて、逆回復損失が低減される。
そして、定常的に運転している状態においては、一定の時比率でスイッチング素子３１のオフとオンとが切り替えられ、スイッチング素子３１をオンとしたときのリアクトル２の電流値の上昇量と、スイッチング素子３１をオフとしたときの電流値の低下量とが釣り合うように制御され、リアクトル２に流れる電流値が直流出力回路１に流れる電流値よりも大きく、かつ、コンデンサ５（正極端子５ａ）の電圧値が直流出力回路１の電圧値未満の略一定の降圧された直流電圧にされる。
なお、上記のように動作を行う降圧チョッパ回路１００においては、スイッチング素子３１が故障することがあり得る。また、スイッチング素子３１が故障するときであっても、ダイオード４１が故障するとは限らない。このような場合には、降圧チョッパ回路１００において、第２半導体パッケージ８は交換されずに、故障したスイッチング素子３１が収納されている第１半導体パッケージ７のみが交換される。この場合、ダイオード４１がワイドバンドギャップ半導体から構成されている場合には、交換コスト増大を抑制する効果が顕著となる。なお、ダイオード３２は、シリコン半導体から構成されているため、スイッチング素子３１と共に交換された場合でも、交換コストの増大は抑制される。
また、上記のように動作を行う降圧チョッパ回路１００においては、逆回復サージなどに起因して、ダイオード４１が故障することがあり得る。また、ダイオード４１が故障するときであっても、スイッチング素子３１が故障するとは限らない。たとえば、スイッチング素子３１が短絡耐量を超える前に制御回路６によりオフされれば、スイッチング素子３１は故障しない。このような場合には、降圧チョッパ回路１００において、第１半導体パッケージ７は交換されずに、故障したダイオード４１が収納されている第２半導体パッケージ８のみが交換される。この場合、後述する変形例のようにスイッチング素子３１（スイッチング素子６３１）がワイドバンドギャップ半導体から構成されている場合には、交換コスト増大を抑制する効果が顕著となる。
［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。
第１実施形態では、上記のように、降圧チョッパ回路１００に、スイッチング素子回路３を収納する第１半導体パッケージ７と、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージ８とを設ける。これにより、スイッチング素子回路３または逆流防止ダイオード回路４のいずれか一方が故障した場合に、故障したスイッチング素子回路３を収納する第１半導体パッケージ７または逆流防止ダイオード回路４を収納する第２半導体パッケージ８のみを交換することができるので、交換が不要なスイッチング素子回路３または逆流防止ダイオード回路４が交換されることを抑制することができる。なお、交換が不要なスイッチング素子回路３または逆流防止ダイオード回路４が交換されることが抑制される分、交換コストが増大するのを抑制することができる。
また、第１実施形態では、上記のように、第１半導体パッケージ７と第２半導体パッケージ８とを、互いに異なる形状に形成する。これにより、第１半導体パッケージ７と第２半導体パッケージ８とが同一の形状に形成されている場合と異なり、第１半導体パッケージ７または第２半導体パッケージ８が交換される際に、第１半導体パッケージ７と第２半導体パッケージ８とが取り間違えて交換されるのを抑制することができる。また、降圧チョッパ回路１００の生産時においても、第１半導体パッケージ７と第２半導体パッケージ８とが取り間違えて取り付けられるのを抑制することができるので、降圧チョッパ回路１００の生産性（生産効率）を向上させることができる。
また、第１実施形態では、上記のように、逆流防止ダイオード回路４に、ワイドバンドギャップ半導体からなるダイオード４１を設けて、スイッチング素子回路３に、スイッチング素子３１と、スイッチング素子３１に逆並列に接続され、シリコン半導体からなるダイオード３２とを設ける。これにより、ワイドバンドギャップ半導体からなるダイオード４１を用いることにより、一般的なシリコン半導体からなるダイオードを用いる場合に比べて状態変化の過渡応答の電力損失（逆回復損失）を低減することができる。その結果、降圧チョッパ回路１００を駆動させる際の電力損失を低減することができる。なお、逆流防止ダイオード回路４を構成するダイオード４１と異なり、スイッチング素子３１に逆並列に接続されるダイオード３２には、電流が略流れないため、ダイオード３２をシリコン半導体から構成する場合でも、電力損失の増大を抑制することができる。
[第２実施形態]
次に、図３および図４を参照して、第２実施形態による降圧チョッパ回路２００の構成について説明する。第２実施形態では、２レベル降圧チョッパ回路として構成されていた降圧チョッパ回路１００と異なり、３レベル降圧チョッパ回路として構成されている。なお、上記第１実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第２実施形態による降圧チョッパ回路の構成）
図３および図４に示すように、第２実施形態による降圧チョッパ回路２００には、直流出力回路２０１と、スイッチング素子回路２０３と、逆流防止ダイオード回路２０４と、制御回路２０６とが設けられている。降圧チョッパ回路２００は、３レベル降圧チョッパ回路として構成されている。
また、降圧チョッパ回路２００には、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ２０８ａおよび２０８ｂとが設けられている。なお、第１半導体パッケージ２０７ａは、特許請求の範囲の「一方第１半導体パッケージ」の一例である。また、第１半導体パッケージ２０７ｂは、特許請求の範囲の「他方第１半導体パッケージ」の一例である。また、第２半導体パッケージ２０８ａは、特許請求の範囲の「一方第２半導体パッケージ」の一例である。また、第２半導体パッケージ２０８ｂは、特許請求の範囲の「他方第２半導体パッケージ」の一例である。
図３に示すように、直流出力回路２０１は、互いに直列に接続された第１直流出力回路２０１ａと第２直流出力回路２０１ｂとを含む。また、逆流防止ダイオード回路２０４は、互いに直列に接続されたダイオード２４１ａおよび２４１ｂを含む。詳細には、ダイオード２４１ａのアノードとダイオード２４１ｂのカソードとが接続されている。また、ダイオード２４１ａおよび２４１ｂは、ワイドバンドギャップ半導体から構成されている。なお、ダイオード２４１ａは、特許請求の範囲の「第１逆流防止ダイオード」の一例である。また、ダイオード２４１ｂは、特許請求の範囲の「第２逆流防止ダイオード」の一例である。
スイッチング素子回路２０３は、ダイオード２４１ａに直列に接続されている第１スイッチング素子回路２０３ａと、ダイオード２４１ｂに直列に接続されている第２スイッチング素子回路２０３ｂとを含む。詳細には、第１スイッチング素子回路２０３ａは、第１スイッチング素子２３１ａと第１スイッチング素子２３１ａに逆並列に接続されたダイオード２３２ａとを含む。また、第２スイッチング素子回路２０３ｂは、第２スイッチング素子２３１ｂと第２スイッチング素子２３１ｂに逆並列に接続されたダイオード２３２ｂとを含む。また、ダイオード２３２ａおよび２３２ｂは、シリコン半導体から構成されている。なお、ダイオード２３２ａおよび２３２ｂは、特許請求の範囲の「逆並列ダイオード」の一例である。
また、第１スイッチング素子回路２０３ａは、第１直流出力回路２０１ａの正極とリアクトル２との間に接続されている。また、第２スイッチング素子回路２０３ｂは、第２直流出力回路２０１ｂの負極とコンデンサ５（負極端子５ｂ）との間に接続されている。
また、ダイオード２４１ａのアノードとダイオード２４１ｂのカソードとは、第１直流出力回路２０１ａの負極と第２直流出力回路２０１ｂの正極とに接続されている。そして、ダイオード２４１ａのカソードは、リアクトル２の一方端に接続されており、ダイオード２４１ｂのアノードは、コンデンサ５の負極端子５ｂに接続されている。これにより、逆流防止ダイオード回路２０４（ダイオード２４１ａおよび２４１ｂ）と、リアクトル２と、コンデンサ５とは、直列回路を構成する。
第１半導体パッケージ２０７ａは、第１スイッチング素子回路２０３ａを収納するように構成されている。すなわち、第１半導体パッケージ２０７ａには、第１スイッチング素子２３１ａおよびダイオード２３２ａが共に収納されている。また、第１半導体パッケージ２０７ｂは、第１半導体パッケージ２０７ａとは別個に設けられ、第２スイッチング素子回路２０３ｂを収納するように構成されている。すなわち、第１半導体パッケージ２０７ｂには、第２スイッチング素子２３１ｂおよびダイオード２３２ｂが共に収納されている。
第２半導体パッケージ２０８ａは、ダイオード２４１ａを収納するように構成されている。また、第２半導体パッケージ２０８ｂは、第２半導体パッケージ２０８ａとは別個に設けられ、ダイオード２４１ｂを収納するように構成されている。
すなわち、第２実施形態では、第１スイッチング素子回路２０３ａ、第２スイッチング素子回路２０３ｂ、ダイオード２４１ａ、および、ダイオード２４１ｂは、互いに別々のパッケージに収納されている。
〈第１半導体パッケージおよび第２半導体パッケージの構成〉
図４に示すように、第１半導体パッケージ２０７ａおよび２０７ｂは、互いに略同一の形状に形成されている。また、第２半導体パッケージ２０８ａおよび２０８ｂは、互いに略同一の形状に形成されている。第１半導体パッケージ２０７ａと、第２半導体パッケージ２０８ａとは、互いに異なる形状に形成されている。たとえば、第１半導体パッケージ２０７ａおよび２０７ｂは、第１実施形態による第１半導体パッケージ７と同様の形状を有するように形成されている。また、第２半導体パッケージ２０８ａおよび２０８ｂは、第１実施形態による第２半導体パッケージ８と同様の形状を有するように形成されている。
また、降圧チョッパ回路２００には、降圧チョッパ回路本体部２００ａが設けられており、降圧チョッパ回路本体部２００ａには、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂが、個別に取り付けられている。また、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂは、互いに離間して配置されている。そして、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂは、降圧チョッパ回路本体部２００ａに対して、それぞれ個別に交換可能（取り外し可能）に構成されている。
そして、降圧チョッパ回路２００には、配線２０９ａ〜２０９ｈが設けられている。配線２０９ａには、第１直流出力回路２０１ａと第１半導体パッケージ２０７ａとが接続されている。また、配線２０９ｂには、第２直流出力回路２０１ｂと第１半導体パッケージ２０７ｂとが接続されている。また、配線２０９ｃには、第１半導体パッケージ２０７ａと第２半導体パッケージ２０８ａとが接続されている。また、配線２０９ｄには、第１半導体パッケージ２０７ｂと第２半導体パッケージ２０８ｂとが接続されている。
また、配線２０９ｅには、第１直流出力回路２０１ａと、第２直流出力回路２０１ｂと、第２半導体パッケージ２０８ａおよび２０８ｂとが接続されている。また、配線２０９ｆには、第２半導体パッケージ２０８ａとリアクトル２の一方端とが接続されている。また、配線２０９ｇには、リアクトル２の他方端とコンデンサ５の正極端子５ａとが接続されている。また、配線２０９ｈには、コンデンサ５の負極端子５ｂと第２半導体パッケージ２０８ｂとが接続されている。これにより、降圧チョッパ回路本体部２００ａに、３レベル降圧チョッパ回路が形成されている。
また、第２実施形態による降圧チョッパ回路２００のその他の構成は、第１実施形態における降圧チョッパ回路１００と同様である。
（第２実施形態による降圧チョッパ回路の動作）
次に、図３を参照して、第２実施形態による降圧チョッパ回路２００の動作について説明する。なお、降圧チョッパ回路２００の動作は、制御回路２０６の制御処理により実行される。
まず、第１スイッチング素子２３１ａがオンされ、かつ、第２スイッチング素子２３１ｂがオンされると、第１直流出力回路２０１ａと第２直流出力回路２０１ｂと第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとリアクトル２とコンデンサ５とに、電流が流れる。一方、この時、ダイオード２３２ａおよび２３２ｂには、電流は略流れない。
また、第１スイッチング素子２３１ａがオンされ、かつ、第２スイッチング素子２３１ｂがオフされると、第１直流出力回路２０１ａと第１スイッチング素子２３１ａとリアクトル２とコンデンサ５とダイオード２４１ｂとに、電流が流れる。一方、この時も、ダイオード２３２ａおよび２３２ｂには、電流は略流れない。
また、第１スイッチング素子２３１ａがオフされ、かつ、第２スイッチング素子２３１ｂがオンされると、第２直流出力回路２０１ｂとダイオード２４１ａとリアクトル２とコンデンサ５と第２スイッチング素子２３１ｂとに、電流が流れる。一方、この時も、ダイオード２３２ａおよび２３２ｂには、電流は略流れない。
また、第１スイッチング素子２３１ａがオフされ、かつ、第２スイッチング素子２３１ｂがオフされると、ダイオード２４１ａおよび２４１ｂとリアクトル２とコンデンサ５とに、電流が流れる。一方、この時も、ダイオード２３２ａおよび２３２ｂには、電流は略流れない。
そして、コンデンサ５（正極端子５ａ）の電圧値が、第１直流出力回路２０１ａの電圧値と第２直流出力値２０１ｂの電圧値との合計値よりも小さくなるように、上記の第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂのオンオフ動作が繰り返され、時比率の大きさが制御される。
したがって、ダイオード２４１ａおよび２４１ｂでは、逆回復損失が生じる一方、ダイオード２３２ａおよび２３２ｂには、電流が略流れないので、ダイオード２３２ａおよび２３２ｂでは、電力損失は略生じない。
なお、上記のように動作を行う降圧チョッパ回路２００においては、第１スイッチング素子２３１ａまたは第２スイッチング素子２３１ｂのうちの一方（たとえば、第１スイッチング素子２３１ａ）が故障することがあり得る。この場合、第１スイッチング素子２３１ａまたは第２スイッチング素子２３１ｂのうちの他方（第２スイッチング素子２３１ｂ）、第１ダイオード２４１ａおよび第２ダイオード２４１ｂが故障するとは限らない。このような場合には、降圧チョッパ回路２００において、第１半導体パッケージ２０７ｂ、第２半導体パッケージ２０８ａおよび２０８ｂは交換されずに、故障した第１スイッチング素子２３１ａが収納されている第１半導体パッケージ２０７ａのみが交換される。
また、上記のように動作を行う降圧チョッパ回路２００においては、逆回復サージに起因してダイオード２４１ａおよび２４１ｂのうちの一方（たとえば、ダイオード２４１ａ）が故障することがあり得る。この場合、故障したダイオード２４１ａが収納されている第２半導体パッケージ２０８ａのみが交換される。
［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。
第２実施形態では、上記のように、逆流防止ダイオード回路２０４に、互いに直列に接続されたダイオード２４１ａおよび２４１ｂを設ける。また、スイッチング素子回路２０３に、ダイオード２４１ａに直列に接続されている第１スイッチング素子回路２０３ａと、ダイオード２４１ｂに直列に接続されている第２スイッチング素子回路２０３ｂとを設ける。また、直流出力回路２０１に、互いに直列に接続された第１直流出力回路２０１ａと第２直流出力回路２０１ｂとを設ける。また、降圧チョッパ回路２００に、第１スイッチング素子回路２０３ａを収納する第１半導体パッケージ２０７ａと、第１半導体パッケージ２０７ａとは別個に設けられ、第２スイッチング素子回路２０３ｂを収納する第１半導体パッケージ２０７ｂとを設ける。また、降圧チョッパ回路２００に、ダイオード２４１ａを収納する第２半導体パッケージ２０８ａと、第２半導体パッケージ２０８ａとは別個に設けられ、ダイオード２４１ｂを収納する第２半導体パッケージ２０８ｂとを設ける。これにより、降圧チョッパ回路２００を、３レベル降圧チョッパ回路として構成することができるとともに、第１スイッチング素子回路２０３ａ、第２スイッチング素子回路２０３ｂ、ダイオード２４１ａおよび２４１ｂのうちのいずれかの素子が故障した場合に、その他の交換が不要な素子が交換されることを抑制することができる。
また、第２実施形態による降圧チョッパ回路２００のその他の効果は、第１実施形態における降圧チョッパ回路１００と同様である。
[第３実施形態]
次に、図５および図６を参照して、第３実施形態による降圧チョッパ回路３００の構成について説明する。第３実施形態では、降圧チョッパ回路３００は、第２実施形態と同様に３レベル降圧チョッパ回路として構成されている。一方、第３実施形態では、ダイオード２４１ａおよびダイオード２４１ｂが別々の半導体パッケージに収納されていた第２実施形態と異なり、ダイオード３４１ａおよびダイオード３４１ｂが共に第２半導体パッケージ３０８に収納されている。なお、上記第１実施形態および上記第２実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第３実施形態による降圧チョッパ回路の構成）
図５および図６に示すように、第３実施形態による降圧チョッパ回路３００には、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ３０８とが設けられている。第２半導体パッケージ３０８には、ダイオード３４１ａおよび３４１ｂ（逆流防止ダイオード回路３０４）が共に収納されている。第２半導体パッケージ３０８は、降圧チョッパ回路本体部３００ａに対して交換可能に取り付けられている。
ここで、ダイオード３４１ａおよび３４１ｂ（受動素子）の故障可能性は、制御回路２０６に接続され、能動素子として機能する第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの故障可能性に比べて低くなると考えられる。すなわち、ダイオード３４１ａおよび３４１ｂの交換頻度は、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの交換頻度よりも小さくなると考えられる。
そこで、第３実施形態では、ダイオード３４１ａおよび３４１ｂの上記の故障可能性に対応させて、第２半導体パッケージ３０８に、ダイオード３４１ａおよびダイオード３４１ｂが共に収納されている。
図６に示すように、第３実施形態においても、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ３０８とは、別個で、かつ、異なる形状に構成されている。第２半導体パッケージ３０８は、取付部３８１と端子３８２ａ〜３８２ｃとを含む。第２半導体パッケージ３０８は、取付部３８１により降圧チョッパ回路本体部３００ａに取り付けられるように構成されている。
そして、図５に示すように、端子３８２ａは、ダイオード３４１ａのカソードに接続されている。端子３８２ｂは、ダイオード３４１ｂのアノードに接続されている。また、端子３８２ｃは、ダイオード３４１ａのアノードおよびダイオード３４１ｂのカソードに接続されている。
そして、降圧チョッパ回路３００には、配線３０９ａ〜３０９ｈが設けられおり、配線３０９ａ〜３０９ｈによる接続により、図５に示す回路構成が形成されている。詳細には、配線３０９ａは、第１直流出力回路２０１ａと第１半導体パッケージ２０７ａとに接続されている。配線３０９ｂは、第２直流出力回路２０１ｂと第１半導体パッケージ２０７ｂとに接続されている。配線３０９ｃは、第１半導体パッケージ２０７ａの端子７２ｂと第２半導体パッケージ３０８の端子３８２ａとに接続されている。配線３０９ｄは、第１半導体パッケージ２０７ｂの端子７２ａと第２半導体パッケージ３０８の端子３８２ｂとに接続されている。配線３０９ｅは、第１直流出力回路２０１ａ、第２直流出力回路２０１ｂ、および、第２半導体パッケージ３０８の端子３８２ｃに接続されている。
また、配線３０９ｆは、第２半導体パッケージ３０８の端子３８２ａとリアクトル２とに接続されている。配線３０９ｇは、リアクトル２とコンデンサ５とに接続されている。配線３０９ｈは、コンデンサ５と第２半導体パッケージ３０８の端子３８２ｃとに接続されている。
また、第３実施形態による降圧チョッパ回路３００のその他の構成は、第２実施形態における降圧チョッパ回路２００と同様である。また、第３実施形態による降圧チョッパ回路３００の動作は、第２実施形態における降圧チョッパ回路２００の動作と同様である。
［第３実施形態の効果］
第３実施形態では、以下のような効果を得ることができる。
第３実施形態では、上記のように、第２半導体パッケージ３０８に、ダイオード３４１ａおよびダイオード３４１ｂが共に収納されている。ここで、ダイオード３４１ａおよび３４１ｂは、制御回路２０６に接続され能動素子として構成される第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂに比べて、故障可能性が低くなると考えられる。この点に着目して、第３実施形態では、上記のように構成することにより、第２半導体パッケージ３０８にダイオード３４１ａおよび３４１ｂが共に収納された場合でも、故障可能性が低い分、第２半導体パッケージ３０８の交換作業回数を低減することができる。また、ダイオード３４１ａおよび３４１ｂを、別々のパッケージに収納する場合に比べて、パッケージの数が増大しないので、降圧チョッパ回路３００の大型化（複雑化）を抑制することができる。
また、第３実施形態では、上記のように、第２半導体パッケージ３０８に、ダイオード３４１ａおよび３４１ｂの故障可能性および故障態様の少なくとも一方（故障可能性）に対応して、ダイオード３４１ａおよび３４１ｂが共に収納されている。これにより、故障可能性および故障態様の少なくとも一方に対応することにより、適切に、交換が不要な素子が交換されるのを抑制しながら、パッケージの数の増大を抑制することができる。
また、第３実施形態による降圧チョッパ回路３００のその他の効果は、第１実施形態における降圧チョッパ回路１００と同様である。
[第４実施形態]
次に、図７および図８を参照して、第４実施形態による降圧チョッパ回路４００の構成について説明する。第４実施形態では、降圧チョッパ回路４００は、第２実施形態と同様に３レベル降圧チョッパ回路として構成されている。一方、第４実施形態では、第１スイッチング素子回路２０３ａおよび第２スイッチング素子回路２０３ｂが別々の半導体パッケージに収納されていた第２実施形態と異なり、第１スイッチング素子回路４０３ａおよび第２スイッチング素子回路４０３ｂが共に第１半導体パッケージ４０７に収納されている。なお、上記第１〜第３実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第４実施形態による降圧チョッパ回路の構成）
図７および図８に示すように、第４実施形態による降圧チョッパ回路４００には、第１半導体パッケージ４０７と、第２半導体パッケージ２０８ａおよび２０８ｂとが設けられている。第１半導体パッケージ４０７には、第１スイッチング素子回路４０３ａおよび第２スイッチング素子回路４０３ｂ（スイッチング素子回路４０３）が共に収納されている。また、第１半導体パッケージ４０７は、降圧チョッパ回路本体部４００ａに対して交換可能に取り付けられている。
第１スイッチング素子回路４０３ａは、第１スイッチング素子４３１ａと第１スイッチング素子４３１ａに逆並列に接続されているダイオード４３２ａとを含む。また、第２スイッチング素子回路４０３ｂは、第２スイッチング素子４３１ｂと第２スイッチング素子４３１ｂに逆並列に接続されているダイオード４３２ｂとを含む。
ここで、制御回路２０６の誤動作により第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂのゲートに耐量を超える電圧が印加された場合には、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの両方が故障するおそれがある。
また、降圧チョッパ回路４００では、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂのうちの一方が短絡故障した時（たとえば、第１スイッチング素子４３１ａ）、故障した一方のスイッチング素子には電流が流れ続けるため、この電流に起因して、他方のスイッチング素子（第２スイッチング素子４３１ｂ）が故障する（短絡耐量を超える）場合がある。すなわち、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂのうちの一方が故障した場合に、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの他方も故障して、両方が故障する場合がある。なお、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの両方が同時に故障する可能性は比較的（ダイオード２４１ａおよび２４１ｂの両方が同時に故障する可能性に比べて）高い。
なお、第１スイッチング素子４３１ａ、第２スイッチング素子４３１ｂ、および、ダイオード４３２ａおよび４３２ｂが、シリコン半導体から構成されている場合には、交換が不要な素子が交換される場合でも、ワイドバンドギャップ半導体からなる素子が交換される場合に比べて、交換コストが増大するのを抑制することができる。
そこで、第４実施形態では、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの両方が同時に故障する可能性が高いという上記のような故障態様に応じて、第１半導体パッケージ４０７には、第１スイッチング素子４３１ａ（第１スイッチング素子回路４０３ａ）および第２スイッチング素子４３１ｂ（第２スイッチング素子回路４０３ｂ）が共に収納されている。
また、図８に示すように、第１半導体パッケージ４０７には、取付部４７１と、端子４７２ａ〜４７２ｄとが設けられている。そして、第１半導体パッケージ４０７は、取付部４７１により、降圧チョッパ回路本体部４００ａに交換可能に取り付けられている。
端子４７２ａおよび端子４７２ｃは、第１スイッチング素子回路４０３ａに接続されている。また、端子４７２ｂおよび端子４７２ｄは、第２スイッチング素子回路４０３ｂに接続されている。そして、降圧チョッパ回路４００には、配線４０９ａ〜４０９ｈが設けられおり、配線４０９ａ〜４０９ｈによる接続により、図７に示す回路構成が形成されている。
また、第４実施形態による降圧チョッパ回路４００のその他の構成は、第２実施形態における降圧チョッパ回路２００と同様である。また、第４実施形態による降圧チョッパ回路４００のその他の動作は、第２実施形態における降圧チョッパ回路２００の動作と同様である。
［第４実施形態の効果］
第４実施形態では、以下のような効果を得ることができる。
第４実施形態では、上記のように、第１半導体パッケージ４０７に、第１スイッチング素子回路４０３ａおよび第２スイッチング素子回路４０３ｂを共に収納する。これにより、第１スイッチング素子回路４０３ａと第２スイッチング素子４０３ｂとが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、降圧チョッパ回路４００の大型化（複雑化）を抑制することができる。また、第１半導体パッケージ４０７に第１スイッチング素子回路４０３ａおよび第２スイッチング素子回路４０３ｂが共に収納されている一方、第１スイッチング素子回路４０３の第１スイッチング素子４３１ａと第２スイッチング素子回路４０３ｂの第２スイッチング素子４３１ｂは同時に故障する可能性が高い故障態様である分、交換が不要なスイッチング素子が交換されるのを抑制することができる。
また、第４実施形態による降圧チョッパ回路４００のその他の効果は、第１実施形態における降圧チョッパ回路１００と同様である。
[第５実施形態]
次に、図９および図１０を参照して、第５実施形態による降圧チョッパ回路５００の構成について説明する。第５実施形態では、３レベル降圧チョッパ回路として構成されている。また、第１スイッチング素子回路５０３ａおよび第２スイッチング素子回路５０３ｂが共に第１半導体パッケージ４０７に収納され、ダイオード５４１ａおよび５４１ｂが共に第２半導体パッケージ３０８に収納されている。なお、上記第１〜第４実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第５実施形態による降圧チョッパ回路の構成）
図９および図１０に示すように、第５実施形態による降圧チョッパ回路５００には、第１半導体パッケージ４０７と、第２半導体パッケージ３０８とが設けられている。第１半導体パッケージ４０７には、第１スイッチング素子回路５０３ａおよび第２スイッチング素子回路５０３ｂ（スイッチング素子回路５０３）が共に収納されている。また、第２半導体パッケージ３０８には、ダイオード５４１ａおよび５４１ｂ（逆流防止ダイオード回路５０４）が共に収納されている。
また、第１半導体パッケージ４０７と、第２半導体パッケージ３０８とは、互いに異なる形状に形成され、降圧チョッパ回路本体部５００ａに交換可能に取り付けられている。
そして、図１０に示すように、降圧チョッパ回路５００には、配線５０９ａ〜５０９ｈが設けられおり、配線５０９ａ〜５０９ｈによる接続により、図９に示す回路構成（３レベル降圧チョッパ回路）が形成されている。
また、第５実施形態による降圧チョッパ回路５００のその他の構成および動作は、第２実施形態における降圧チョッパ回路２００と同様である。
［第５実施形態の効果］
第５実施形態では、以下のような効果を得ることができる。
第５実施形態では、上記のように、第１半導体パッケージ４０７には、第１スイッチング素子回路５０３ａおよび第２スイッチング素子回路５０３ｂが共に収納されているとともに、第２半導体パッケージ３０８には、ダイオード５４１ａおよび５４１ｂが共に収納されている。そして、第５実施形態では、上記第３実施形態で説明したように、ダイオード５４１ａおよび５４１ｂの故障可能性は、第１スイッチング素子５３１ａおよび第２スイッチング素子５３１ｂの故障可能性よりも低い。したがって、第３実施形態の降圧チョッパ回路３００と同様に、第２半導体パッケージ３０８に、ダイオード５４１ａおよび５４１ｂを共に収納した場合でも、交換が不要なダイオード（ワイドバンドギャップ半導体）が交換されるのを抑制することができる。
また、第５実施形態による降圧チョッパ回路５００のその他の効果は、第１実施形態における降圧チョッパ回路１００と同様である。
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
たとえば、上記第１〜第５実施形態では、降圧チョッパ回路を２レベル降圧チョッパ回路および３レベル降圧チョッパ回路として構成する例を示したが、本発明はこれに限られない。すなわち、降圧チョッパ回路を、４レベル以上の降圧チョッパ回路として構成してもよい。
また、上記第１〜第５実施形態では、第１半導体パッケージと第２半導体パッケージとを、互いに異なる形状に形成する例を示したが、本発明はこれに限られない。たとえば、第１半導体パッケージと第２半導体パッケージとを降圧チョッパ回路本体部に対する取付け間違いが生じにくい製造方法または交換方法の場合には、第１半導体パッケージと第２半導体パッケージとを同一の形状（外形）に構成してもよい。
また、上記第１〜第５実施形態では、第１半導体パッケージと第２半導体パッケージとが互いに異なる形状を有する例として、図２に示すように、平面視において、互いに異なる幅を有するように形成する例を示したが、本発明はこれに限られない。たとえば、第１半導体パッケージと第２半導体パッケージとは、幅（大きさ）に限らず、異なる形状として視認可能な形状であればよい。
また、上記第１〜第５実施形態では、スイッチング素子をシリコン半導体から構成する例を示したが、本発明はこれに限られない。たとえば、図１に示す変形例のように、スイッチング素子６３１をワイドバンドギャップ半導体から構成してもよい。これにより、ワイドバンドギャップ半導体からなるスイッチング素子６３１を用いることにより、一般的なシリコン半導体からなるスイッチング素子３１を用いる場合に比べてスイッチング損失を低減することができる。その結果、降圧チョッパ回路１００を駆動させる際の電力損失を低減することができる。また、この場合においても、スイッチング素子３１に逆並列に接続されているダイオード３２をシリコン半導体から構成することにより、ダイオード３２をワイドバンドギャップ半導体から構成する場合と異なり、スイッチング素子３１が故障した場合に、交換が不要でかつ比較的高価なワイドバンドギャップ半導体からなるダイオード３２が交換されるのを抑制することができる。
１、２０１ 直流出力回路
２ リアクトル
３、２０３、４０３、５０３ スイッチング素子回路
４、２０４、３０４、５０４ 逆流防止ダイオード回路
５ コンデンサ（コンデンサ回路）
７、２０７ａ、２０７ｂ、４０７ 第１半導体パッケージ（一方第１半導体パッケージ、他方第１半導体パッケージ）
８、２０８ａ、２０８ｂ、３０８ 第２半導体パッケージ（一方第２半導体パッケージ、他方第２半導体パッケージ）
３１、６３１ スイッチング素子
３２ ダイオード（逆並列ダイオード）
４１ ダイオード（逆流防止ダイオード）
１００、２００、３００、４００、５００ 降圧チョッパ回路
２０１ａ 第１直流出力回路
２０１ｂ 第２直流出力回路
２０３ａ、４０３ａ、５０３ａ 第１スイッチング素子回路
２０３ｂ、４０３ｂ、５０３ｂ 第２スイッチング素子回路
２３１ａ、４３１ａ、５３１ａ 第１スイッチング素子
２３１ｂ、４３１ｂ、５３１ｂ 第２スイッチング素子
２４１ａ、３４１ａ、５４１ａ ダイオード（第１逆流防止ダイオード）
２４１ｂ、３４１ｂ、５４１ｂ ダイオード（第２逆流防止ダイオード）

Claims (9)

  1. リアクトルと、
    前記リアクトルを介してコンデンサ回路の両端に接続されている逆流防止ダイオード回路と、
    前記逆流防止ダイオード回路の両端の間において、直流出力回路に直列に接続されているスイッチング素子回路と、
    前記スイッチング素子回路を収納する第１半導体パッケージと、
    前記第１半導体パッケージとは別個に設けられ、前記逆流防止ダイオード回路を収納する第２半導体パッケージとを備え、
    前記第１半導体パッケージは、前記第１半導体パッケージを降圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第１取付部を含むとともに、前記第２半導体パッケージは、前記第２半導体パッケージを前記降圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第２取付部を含み、
    前記複数の第１取付部同士の間隔と、前記複数の第２取付部同士の間隔とが異なるように構成されている、降圧チョッパ回路。
  2. 前記第１半導体パッケージと前記第２半導体パッケージとは、互いに異なる形状に形成されている、請求項１に記載の降圧チョッパ回路。
  3. 前記逆流防止ダイオード回路は、ワイドバンドギャップ半導体からなる逆流防止ダイオードを含む、請求項１または２に記載の降圧チョッパ回路。
  4. 前記スイッチング素子回路は、ワイドバンドギャップ半導体からなる、請求項１〜３のいずれか１項に記載の降圧チョッパ回路。
  5. 前記逆流防止ダイオード回路は、互いに直列に接続された第１逆流防止ダイオードと第２逆流防止ダイオードとを含み、
    前記スイッチング素子回路は、前記第１逆流防止ダイオードに直列に接続されている第１スイッチング素子回路と、前記第２逆流防止ダイオードに直列に接続されている第２スイッチング素子回路とを含み、
    前記直流出力回路は、互いに直列に接続された第１直流出力回路と第２直流出力回路とを含み、
    前記第１半導体パッケージは、前記第１スイッチング素子回路を収納する一方第１半導体パッケージと、前記一方第１半導体パッケージとは別個に設けられ、前記第２スイッチング素子回路を収納する他方第１半導体パッケージとを含み、
    前記第２半導体パッケージは、前記第１逆流防止ダイオードを収納する一方第２半導体パッケージと、前記一方第２半導体パッケージとは別個に設けられ、前記第２逆流防止ダイオードを収納する他方第２半導体パッケージとを含む、請求項１〜４のいずれか１項に記載の降圧チョッパ回路。
  6. 前記逆流防止ダイオード回路は、互いに直列に接続された第１逆流防止ダイオードと第２逆流防止ダイオードとを含み、
    前記スイッチング素子回路は、前記第１逆流防止ダイオードに直列に接続されている第１スイッチング素子回路と、前記第２逆流防止ダイオードに直列に接続されている第２スイッチング素子回路とを含み、
    前記直流出力回路は、互いに直列に接続された第１直流出力回路と第２直流出力回路とを含み、
    前記第１半導体パッケージに前記第１スイッチング素子回路および前記第２スイッチング素子回路が共に収納されているか、または、前記第２半導体パッケージに前記第１逆流防止ダイオードおよび前記第２逆流防止ダイオードが共に収納されている、請求項１〜４のいずれか１項に記載の降圧チョッパ回路。
  7. 前記第２半導体パッケージには、前記第１逆流防止ダイオードおよび前記第２逆流防止ダイオードが共に収納されている、請求項６に記載の降圧チョッパ回路。
  8. 前記第１半導体パッケージには、前記第１スイッチング素子回路および前記第２スイッチング素子回路が共に収納されている、請求項６または７に記載の降圧チョッパ回路。
  9. 前記第１半導体パッケージに、同時に故障する可能性が高い前記第１スイッチング素子回路および前記第２スイッチング素子回路が共に収納されているか、または、前記第２半導体パッケージに、前記第１スイッチング素子回路および前記第２スイッチング素子回路よりも故障可能性の低い前記第１逆流防止ダイオードおよび前記第２逆流防止ダイオードが共に収納されている、請求項６〜８のいずれか１項に記載の降圧チョッパ回路。
JP2016049765A 2016-03-14 2016-03-14 降圧チョッパ回路 Active JP6011737B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016049765A JP6011737B1 (ja) 2016-03-14 2016-03-14 降圧チョッパ回路
CN201710058154.XA CN107196503A (zh) 2016-03-14 2017-01-23 降压斩波电路
US15/414,970 US10256721B2 (en) 2016-03-14 2017-01-25 Step-down chopper circuit including a switching device circuit and a backflow prevention diode circuit
DE102017101600.7A DE102017101600A1 (de) 2016-03-14 2017-01-27 Abwärts-Zerhackerschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049765A JP6011737B1 (ja) 2016-03-14 2016-03-14 降圧チョッパ回路

Publications (2)

Publication Number Publication Date
JP6011737B1 true JP6011737B1 (ja) 2016-10-19
JP2017169267A JP2017169267A (ja) 2017-09-21

Family

ID=57140228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049765A Active JP6011737B1 (ja) 2016-03-14 2016-03-14 降圧チョッパ回路

Country Status (4)

Country Link
US (1) US10256721B2 (ja)
JP (1) JP6011737B1 (ja)
CN (1) CN107196503A (ja)
DE (1) DE102017101600A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011736B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 昇圧チョッパ回路

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454864A (ja) * 1990-06-21 1992-02-21 Mitsubishi Electric Corp 電力変換回路
JPH04200268A (ja) * 1990-11-29 1992-07-21 Mitsubishi Electric Corp 降圧チョッパー回路
JPH06351113A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 制御盤
JPH08167669A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体素子
JP2000166221A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp ２重チョッパ装置
JP2005310907A (ja) * 2004-04-19 2005-11-04 Renesas Technology Corp 半導体装置
JP2006184456A (ja) * 2004-12-27 2006-07-13 Ricoh Co Ltd 画像形成装置
JP2010283236A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 半導体装置
WO2011065051A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 電源回路およびそれを備えた液晶表示装置
JP2011217427A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 電子装置及び半導体装置
JP2012010514A (ja) * 2010-06-25 2012-01-12 Nichicon Corp 電源装置
JP2014049726A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体装置
JP2015226438A (ja) * 2014-05-29 2015-12-14 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0460554A1 (en) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US5932995A (en) * 1998-03-03 1999-08-03 Magnetek, Inc. Dual buck converter with coupled inductors
JP4658481B2 (ja) * 2004-01-16 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
US7750447B2 (en) * 2007-06-11 2010-07-06 Alpha & Omega Semiconductor, Ltd High voltage and high power boost converter with co-packaged Schottky diode
US7737670B2 (en) * 2008-04-07 2010-06-15 Freescale Semiconductor, Inc. Power converter with improved efficiency
JP5374210B2 (ja) 2009-03-31 2013-12-25 本田技研工業株式会社 Ｄｃ／ｄｃコンバータおよびそれを用いた給電システム
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
JP5550927B2 (ja) * 2010-01-29 2014-07-16 本田技研工業株式会社 電力変換装置
KR101224702B1 (ko) * 2011-07-25 2013-01-21 삼성전기주식회사 파워소자 패키지모듈 및 그의 제조방법
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
EP2833404A4 (en) * 2012-03-28 2016-01-20 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
EP2908338A4 (en) * 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
US9640471B2 (en) * 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices
JP6011736B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 昇圧チョッパ回路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454864A (ja) * 1990-06-21 1992-02-21 Mitsubishi Electric Corp 電力変換回路
JPH04200268A (ja) * 1990-11-29 1992-07-21 Mitsubishi Electric Corp 降圧チョッパー回路
JPH06351113A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 制御盤
JPH08167669A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体素子
JP2000166221A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp ２重チョッパ装置
JP2005310907A (ja) * 2004-04-19 2005-11-04 Renesas Technology Corp 半導体装置
JP2006184456A (ja) * 2004-12-27 2006-07-13 Ricoh Co Ltd 画像形成装置
JP2010283236A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 半導体装置
WO2011065051A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 電源回路およびそれを備えた液晶表示装置
JP2011217427A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 電子装置及び半導体装置
JP2012010514A (ja) * 2010-06-25 2012-01-12 Nichicon Corp 電源装置
JP2014049726A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体装置
JP2015226438A (ja) * 2014-05-29 2015-12-14 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Also Published As

Publication number Publication date
US10256721B2 (en) 2019-04-09
US20170264194A1 (en) 2017-09-14
JP2017169267A (ja) 2017-09-21
CN107196503A (zh) 2017-09-22
DE102017101600A1 (de) 2017-09-14

Similar Documents

Publication Publication Date Title
US11502063B2 (en) Semiconductor device comprising PN junction diode and Schottky barrier diode
US9130476B2 (en) Power semiconductor device and power conversion system using the device
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
US10546800B2 (en) Semiconductor module, method for manufacturing the same and electric power conversion device
US9680389B2 (en) Power conversion device
US20200052449A1 (en) Power semiconductor device and manufacturing method thereof, and power conversion device
JP6011736B1 (ja) 昇圧チョッパ回路
JP2017055649A (ja) 半導体装置およびその駆動方法
JP2012105382A (ja) 半導体装置
JP6743728B2 (ja) 半導体パワーモジュール及び電力変換装置
JP6011737B1 (ja) 降圧チョッパ回路
JP5267201B2 (ja) スイッチング回路
JP6747046B2 (ja) 昇圧チョッパ回路
JPH0541396U (ja) インバータ装置
WO2021095323A1 (ja) 半導体装置および電力変換装置
TW202110052A (zh) 直流脈衝電源裝置
JP5818959B2 (ja) 半導体デバイス
JP7492180B1 (ja) 電力変換装置
US11811333B2 (en) Power conversion device
US11735514B2 (en) Semiconductor device and power conversion device
WO2021117129A1 (ja) 半導体モジュール、電力変換装置及び移動体
JP2020198734A (ja) 電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6011737

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250