JP6011736B1 - 昇圧チョッパ回路 - Google Patents

昇圧チョッパ回路 Download PDF

Info

Publication number
JP6011736B1
JP6011736B1 JP2016049761A JP2016049761A JP6011736B1 JP 6011736 B1 JP6011736 B1 JP 6011736B1 JP 2016049761 A JP2016049761 A JP 2016049761A JP 2016049761 A JP2016049761 A JP 2016049761A JP 6011736 B1 JP6011736 B1 JP 6011736B1
Authority
JP
Japan
Prior art keywords
switching element
semiconductor package
circuit
diode
chopper circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016049761A
Other languages
English (en)
Other versions
JP2017169266A (ja
Inventor
源宜 窪内
源宜 窪内
昊 侯
昊 侯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016049761A priority Critical patent/JP6011736B1/ja
Application granted granted Critical
Publication of JP6011736B1 publication Critical patent/JP6011736B1/ja
Priority to CN201710058268.4A priority patent/CN107196504B/zh
Priority to US15/414,912 priority patent/US10164530B2/en
Priority to DE102017101726.7A priority patent/DE102017101726A1/de
Publication of JP2017169266A publication Critical patent/JP2017169266A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Abstract

【課題】交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することが可能な昇圧チョッパ回路を提供する。【解決手段】この昇圧チョッパ回路１００は、リアクトル２とスイッチング素子回路３と逆流防止ダイオード回路４とコンデンサ５と、スイッチング素子回路３を収納する第１半導体パッケージ７と、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージ８とを備える。【選択図】図２

Description

この発明は、昇圧チョッパ回路に関し、特に、スイッチング素子回路と逆流防止ダイオード回路とを備える昇圧チョッパ回路に関する。
従来、スイッチング素子回路と逆流防止ダイオード回路とを備える昇圧チョッパ回路が知られている（たとえば、特許文献１参照）。
上記特許文献１には、スイッチング素子と逆流阻止用のダイオードとを含む昇圧チョッパ回路を備える誘導電動機の速度制御装置が開示されている。この速度制御装置では、誘導電動機からの２次電流を整流回路により整流し、整流された電流（電圧）を昇圧チョッパ回路により昇圧するように構成されている。そして、この速度制御装置には、電源が設けられており、昇圧チョッパ回路は、昇圧した誘導電動機からの電力を電源に回生するように構成されている。また、従来、このような昇圧チョッパ回路では、スイッチング素子と逆流阻止用のダイオードとは、同一のパッケージに収容されている。
特開平９−１３５５８９号公報
しかしながら、スイッチング素子と逆流阻止用のダイオードとが同一のパッケージに収容されている従来の構造では、スイッチング素子と逆流阻止用のダイオードとのいずれか一方が故障した場合でも、パッケージ毎に交換される。このため、故障した素子とともに、故障していない素子も交換されてしまうという不都合がある。したがって、上記特許文献１に記載された昇圧チョッパ回路では、交換が不要なスイッチング素子または逆流阻止用のダイオード（逆流防止ダイオード）が交換されてしまうという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することが可能な昇圧チョッパ回路を提供することである。
上記目的を達成するために、この発明の一の局面による昇圧チョッパ回路は、リアクトルと、リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、スイッチング素子回路に接続されている逆流防止ダイオード回路と、スイッチング素子回路の両端の間において、逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、スイッチング素子回路を収納する第１半導体パッケージと、第１半導体パッケージとは別個に設けられ、逆流防止ダイオード回路を収納する第２半導体パッケージとを備え、第１半導体パッケージは、第１半導体パッケージを昇圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第１取付部を含むとともに、第２半導体パッケージは、第２半導体パッケージを昇圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第２取付部を含み、複数の第１取付部同士の間隔と、複数の第２取付部同士の間隔とが異なるように構成されている。なお、「回路」とは、一般的に導体を終端がないように接続したものをいうが、本願明細書では、「回路」を、終端がある場合も含む「電流の通路」を意味する広い概念として記載している。
この発明の一の局面による昇圧チョッパ回路では、上記のように、昇圧チョッパ回路に、スイッチング素子回路を収納する第１半導体パッケージと、第１半導体パッケージとは別個に設けられ、逆流防止ダイオード回路を収納する第２半導体パッケージとを設ける。これにより、スイッチング素子回路または逆流防止ダイオード回路のいずれか一方が故障した場合に、故障したスイッチング素子回路を収納する第１半導体パッケージのみ、または、故障した逆流防止ダイオード回路を収納する第２半導体パッケージのみを交換することができるので、交換が不要なスイッチング素子回路または逆流防止ダイオード回路が交換されることを抑制することができる。なお、この場合には、交換が不要なスイッチング素子回路または逆流防止ダイオード回路が交換されることが抑制される分、交換コストが増大するのを抑制することができる。
上記一の局面による昇圧チョッパ回路において、好ましくは、第１半導体パッケージと第２半導体パッケージとは、互いに異なる形状に形成されている。このように構成すれば、第１半導体パッケージと第２半導体パッケージとが同一の形状に形成されている場合と異なり、第１半導体パッケージまたは第２半導体パッケージが交換される際に、第１半導体パッケージと第２半導体パッケージとが取り間違えて交換されるのを抑制することができる。また、昇圧チョッパ回路の生産時においても、第１半導体パッケージと第２半導体パッケージとが取り間違えて取り付けられるのを抑制することができるので、昇圧チョッパ回路の生産性（生産効率）を向上させることができる。
上記一の局面による昇圧チョッパ回路において、好ましくは、逆流防止ダイオード回路は、ワイドバンドギャップ半導体からなるダイオードを含む。このように構成すれば、ワイドバンドギャップ半導体からなるダイオードを用いることにより、一般的なシリコン半導体からなるダイオードを用いる場合に比べて逆回復損失を低減することができる。その結果、昇圧チョッパ回路を駆動させる際の電力損失を低減することができる。
上記一の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、ワイドバンドギャップ半導体からなるスイッチング素子を含む。このように構成すれば、ワイドバンドギャップ半導体からなるスイッチング素子を用いることにより、一般的なシリコン半導体からなるスイッチング素子を用いる場合に比べてスイッチング損失を低減することができる。その結果、昇圧チョッパ回路を駆動させる際の電力損失を低減することができる。
上記一の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子とを含み、逆流防止ダイオード回路は、第１のスイッチング素子に直列に接続されている第１のダイオードと、第２のスイッチング素子に直列に接続されている第２のダイオードとを含み、コンデンサ回路は、互いに直列に接続された第１のコンデンサと第２のコンデンサとを含み、第１半導体パッケージは、第１のスイッチング素子を収納する一方第１半導体パッケージと、一方第１半導体パッケージとは別個に設けられ、第２のスイッチング素子を収納する他方第１半導体パッケージとを含み、第２半導体パッケージは、第１のダイオードを収納する一方第２半導体パッケージと、一方第２半導体パッケージとは別個に設けられ、第２のダイオードを収納する他方第２半導体パッケージとを含む。このように構成すれば、昇圧チョッパ回路を、３レベル昇圧チョッパ回路として構成することができるとともに、第１のスイッチング素子、第２のスイッチング素子、第１のダイオード、および、第２のダイオードのうちのいずれかの素子が故障した場合に、その他の交換が不要な素子が交換されることを抑制することができる。
上記一の局面による昇圧チョッパ回路において、好ましくは、スイッチング素子回路は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子とを含み、逆流防止ダイオード回路は、第１のスイッチング素子に直列に接続されている第１のダイオードと、第２のスイッチング素子に直列に接続されている第２のダイオードとを含み、コンデンサ回路は、互いに直列に接続された第１のコンデンサと第２のコンデンサとを含み、第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子が共に収納されているか、または、第２半導体パッケージに第１のダイオードおよび第２のダイオードが共に収納されている。ここで、第１のダイオードおよび第２のダイオードは、制御回路に接続され能動素子として構成される第１のスイッチング素子および第２のスイッチング素子に比べて、故障可能性が低くなると考えられる。また、第１のスイッチング素子および第２のスイッチング素子は、一方のスイッチング素子が故障する際に他方のスイッチング素子も故障する場合があると考えられる。この点に着目して、本発明では、第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子を共に収納するか、または、第２半導体パッケージに第１のダイオードおよび第２のダイオードを共に収納する。これにより、第２半導体パッケージに第１のダイオードおよび第２のダイオードが共に収納された場合でも、故障可能性が低い分、第２半導体パッケージの交換作業回数を低減することができる。また、第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子が共に収納された場合でも、第１のスイッチング素子および第２のスイッチング素子が同時に故障する可能性が高い分、交換が不要なスイッチング素子が交換されるのを抑制することができる。そして、第１半導体パッケージまたは第２半導体パッケージに複数の素子を収納することにより、パッケージの数が増大するのを抑制することができるので、昇圧チョッパ回路の大型化（複雑化）を抑制することができる。
この場合、好ましくは、第２半導体パッケージには、第１のダイオードおよび第２のダイオードが共に収納されている。このように構成すれば、第１のダイオードと第２のダイオードとが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、昇圧チョッパ回路の大型化（複雑化）を抑制することができる。また、第２半導体パッケージに第１のダイオードおよび第２のダイオードが共に収納されている一方、故障可能性が低いので、第２半導体パッケージの交換作業回数を低減することができる。
上記第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子が共に収納されているか、または、第２半導体パッケージに第１のダイオードおよび第２のダイオードが共に収納されている昇圧チョッパ回路において、好ましくは、第１半導体パッケージには、第１のスイッチング素子および第２のスイッチング素子が共に収納されている。このように構成すれば、第１のスイッチング素子と第２のスイッチング素子とが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、昇圧チョッパ回路の大型化（複雑化）を抑制することができる。また、第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子が共に収納されている一方、第１のスイッチング素子および第２のスイッチング素子は同時に故障する可能性が高い分、交換が不要なスイッチング素子が交換されるのを抑制することができる。
上記第１半導体パッケージに第１のスイッチング素子および第２のスイッチング素子が共に収納されているか、または、第２半導体パッケージに第１のダイオードおよび第２のダイオードが共に収納されている昇圧チョッパ回路において、好ましくは、第１半導体パッケージに、同時に故障する可能性が高い第１のスイッチング素子および第２のスイッチング素子が共に収納されているか、または、第２半導体パッケージに、第１のスイッチング素子および第２のスイッチング素子よりも故障可能性の低い、第１のダイオードおよび第２のダイオードが共に収納されている。このように構成すれば、故障可能性および故障態様の少なくとも一方に対応することにより、適切に、交換が不要なスイッチング素子が交換されるのを抑制しながら、パッケージの数の増大を抑制することができる。
本発明によれば、上記のように、交換が不要なスイッチング素子または逆流防止ダイオードが交換されてしまうのを抑制することができる。
本発明の第１実施形態による昇圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第１実施形態による昇圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第２実施形態による昇圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第２実施形態による昇圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第３実施形態による昇圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第３実施形態による昇圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第４実施形態による昇圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第４実施形態による昇圧チョッパ回路の構成を模式的に示した平面図である。 本発明の第５実施形態による昇圧チョッパ回路の全体構成を示す電気回路図である。 本発明の第５実施形態による昇圧チョッパ回路の構成を模式的に示した平面図である。
以下、本発明を具体化した実施形態を図面に基づいて説明する。
［第１実施形態］
図１および図２を参照して、第１実施形態による昇圧チョッパ回路１００の構成について説明する。図１では、昇圧チョッパ回路１００の電気回路図を示している。図２では、昇圧チョッパ回路１００の構成を模式的に示した平面図を示している。
（昇圧チョッパ回路の構成）
図１に示すように、昇圧チョッパ回路１００は、直流出力回路１から出力される電圧を昇圧して負荷装置１０１に供給するように構成されている。また、第１実施形態では、昇圧チョッパ回路１００は、いわゆる２レベル昇圧チョッパ回路として構成されている。また、直流出力回路１は、直流電源として構成されているか、交流電源および整流回路を含み、交流を整流した整流波形を有するように構成することにより、直流を出力可能に構成されている。
そして、昇圧チョッパ回路１００には、リアクトル２と、スイッチング素子回路３と、逆流防止ダイオード回路４と、コンデンサ５と、制御回路６とが設けられている。なお、「回路」とは、一般的に導体を終端がないように接続したものをいうが、本願明細書では、「回路」を、終端がある場合も含む「電流の通路」を意味する広い概念として記載している。
ここで、第１実施形態では、図１に示すように、スイッチング素子回路３は、リアクトル２を介して直流出力回路１の両端に接続されている。また、スイッチング素子回路３は、スイッチング素子３１を含む。詳細には、リアクトル２の一方端は、直流出力回路１の正極に接続されており、リアクトル２の他方端は、スイッチング素子回路３（スイッチング素子３１）の一方端に接続されている。そして、スイッチング素子回路３（スイッチング素子３１）の他方端は、直流出力回路１の負極に接続されている。
また、第１実施形態では、スイッチング素子３１は、ワイドバンドギャップ半導体からなる。具体的には、スイッチング素子３１は、ＳｉＣ、ＧａＮ、ダイヤモンド、ＡｌＮ、または、ＺｎＯなどのシリコン半導体よりもバンドギャップが大きい（広い）半導体素子からなる。そして、スイッチング素子３１は、ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、または、トランジスタなどのスイッチング素子として構成されている。
また、逆流防止ダイオード回路４は、スイッチング素子回路３に接続されている。具体的には、逆流防止ダイオード回路４は、ダイオード４１を含む。また、ダイオード４１は、ワイドバンドギャップ半導体からなる。具体的には、ダイオード４１は、スイッチング素子３１と同種のワイドバンドギャップ半導体により構成されてもよいし、異なる種類のワイドバンドギャップ半導体により構成されてもよい。そして、逆流防止ダイオード回路４の一方端（ダイオード４１のアノード）は、リアクトル２の他方端およびスイッチング素子回路３の一方端に接続されており、逆流防止ダイオード回路４の他方端（ダイオード４１のカソード）は、コンデンサ５の一方端に接続されている。
そして、コンデンサ５の他方端は、スイッチング素子回路３の他方端および直流出力回路１の負極に接続されている。すなわち、第１実施形態では、コンデンサ５は、スイッチング素子回路３の両端の間において、逆流防止ダイオード回路４に直列に接続されている。
制御回路６は、スイッチング素子回路３に接続されており、スイッチング素子回路３のスイッチング素子３１のオンオフ（スイッチング動作）の時比率を制御するように構成されている。そして、制御回路６は、スイッチング素子回路３のオンオフの時比率を制御することにより、昇圧チョッパ回路１００の負荷装置１０１に対する電圧値（昇圧）および電流値（リアクトル２に流れる電流値）を調整（制御）することが可能に構成されている。
負荷装置１０１は、たとえば、複数のスイッチング素子を含むインバータ１０１ａおよび電動機１０１ｂを備えている。インバータ１０１ａは、コンデンサ５の両端に接続されており、昇圧チョッパ回路１００により昇圧された直流の電力を交流の電力に変換して、交流の電力を電動機１０１ｂに供給するように構成されている。電動機１０１ｂは、たとえば、回転電機として構成されており、インバータ１０１ａからの交流の電力を消費して、回転駆動するように構成されている。
〈第１半導体パッケージおよび第２半導体パッケージの構成〉
ここで、第１実施形態では、図２に示すように、昇圧チョッパ回路１００には、第１半導体パッケージ７と、第２半導体パッケージ８とが設けられている。具体的には、昇圧チョッパ回路１００には、昇圧チョッパ回路本体部１００ａが設けられている。昇圧チョッパ回路本体部１００ａは、たとえば、プリント基板として構成されていてもよいし、ヒートシンクとして構成されていてもよい。また、図２の例では、昇圧チョッパ回路本体部１００ａを単一の部材として図示しているが、昇圧チョッパ回路本体部１００ａは、単一のプリント基板やヒートシンクに限らず、複数のプリント基板および複数のヒートシンク（またはそれらの組み合わせ）から構成されていてもよい。
そして、第１実施形態では、第１半導体パッケージ７は、スイッチング素子回路３を収納するように構成されている。詳細には、第１半導体パッケージ７は、たとえば、銅などの金属ベース上に絶縁層を介してスイッチング素子回路３を実装し、ワイヤで配線した後に、樹脂ケースを接着したものである。そして、第１実施形態では、第１半導体パッケージ７には、スイッチング素子回路３を構成するスイッチング素子３１が収納されている。
図２に示すように、第１半導体パッケージ７には、取付部７１と第１端子７２ａと第２端子７２ｂとが設けられている。取付部７１は、たとえば、図示しないビス等の固定部材を配置することが可能な貫通穴として構成されている。これにより、第１半導体パッケージ７は、昇圧チョッパ回路本体部１００ａに対して脱着可能（交換可能）に構成されている。
また、昇圧チョッパ回路１００には、配線９ａ〜９ｃが設けられており、第１端子７２ａは、リアクトル２の他方端に接続されている配線９ａに接続されている。また、第２端子７２ｂは、直流出力回路１の負極に接続されている配線９ｂに接続されている。なお、第１端子７２ａと配線９ａとの接続部分、および、第２端子７２ｂと配線９ｂとの接続部分は、たとえば、導電体（半田等）を溶着することにより接合されていてもよいし、第１端子７２ａおよび第２端子７２ｂの内部に設けられたナット部に、配線９ａまたは９ｂを挟み込むように金属製のボルト等により固定するように構成してもよい。また、「配線」という表現を用いているが、ケーブル状（線状）のものに限らず、板状の配線用のプレートを用いてもよい。
ここで、第１実施形態では、昇圧チョッパ回路１００には、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージ８が設けられている。具体的には、第２半導体パッケージ８には、第１半導体パッケージ７から離間して配置されており、逆流防止ダイオード回路４を構成するダイオード４１が内部に収納されている。
また、第１実施形態では、第１半導体パッケージ７と第２半導体パッケージ８とは、互いに異なる形状に形成されている。具体的には、図２に示すように、第１半導体パッケージ７と第２半導体パッケージ８とは、平面視において（Ｚ１方向側から見て）、Ｘ軸に平行な方向の幅（Ｗ１１とＷ２１）、および、Ｙ軸に平行な方向の幅（Ｗ１２とＷ２２）とが、互いに異なる大きさを有する。
詳細には、第１半導体パッケージ７は、平面視において、矩形形状を有するように形成されている。そして、第１半導体パッケージ７は、たとえば、Ｘ軸に平行な方向の幅Ｗ１１とＹ軸に平行な方向の幅Ｗ１２とを有する。また、第２半導体パッケージ８は、平面視において、矩形形状を有するように形成されている。そして、第２半導体パッケージ８は、たとえば、Ｘ軸に平行な方向に幅Ｗ１１よりも小さい幅Ｗ２１を有するとともに、Ｙ軸に平行な方向に幅Ｗ１２よりも大きい幅Ｗ２２を有する。
また、第２半導体パッケージ８には、取付部８１と第１端子８２ａと第２端子８２ｂとが設けられている。取付部８１は、取付部７１と同様に構成されており、第２半導体パッケージは、取付部８１により、昇圧チョッパ回路本体部１００ａに脱着可能（交換可能）に構成されている。そして、第１端子８２ａは、配線９ａに接続されている。したがって、第２半導体パッケージ８の第１端子８２ａと第１半導体パッケージ７の第１端子７２ａとリアクトル２の他方端とは、配線９ａを介して接続されている。また、第２端子８２ｂは、配線９ｃに接続されている。
そして、第１実施形態では、第１半導体パッケージ７と第２半導体パッケージ８とは、昇圧チョッパ回路１００（昇圧チョッパ回路本体部１００ａ）に対して、個別に交換可能に構成されている。
コンデンサ５には、図２に示すように、一方端子５ａと他方端子５ｂとが設けられている。一方端子５ａと配線９ｃとが接続されており、他方端子５ｂと配線９ｂとが接続されている。すなわち、コンデンサ５は、配線９ｃを介して、第２半導体パッケージ８の第２端子８２ｂに接続されているとともに、配線９ｂを介して、直流出力回路１の負極に接続されている。これにより、コンデンサ５は、スイッチング素子回路３の両端の間において、逆流防止ダイオード回路４に直列に接続されている状態となる。
（昇圧チョッパ回路の動作）
次に、図１を参照して、第１実施形態による昇圧チョッパ回路１００の動作について説明する。昇圧チョッパ回路１００の動作は、制御回路６の制御処理により実行される。
まず、スイッチング素子３１がオフにされると、直流出力回路１とリアクトル２とコンデンサ５との直列共振回路となり、コンデンサ５の電圧が上昇していく。この時、コンデンサ５の電圧はスイッチング素子３１に印加されている。また、ダイオード４１は導通状態となり、電圧は印加されていない。
そして、スイッチング素子３１がオンにされると、直流出力回路１はリアクトル２を介して短絡状態となり、コンデンサ５への電流の流入がなくなる。この時、コンデンサ５の電圧が、ダイオード４１に印加される。そして、コンデンサ５から後段の負荷装置１０１側に電流が流れることにより、コンデンサ５の電圧が低下する。
そして、定常的に運転している状態においては、一定の時比率でスイッチング素子３１のオフとオンとが切り替えられ、スイッチング素子３１をオフとしたときのコンデンサ５の電圧の上昇量と、スイッチング素子３１をオンとしたときのコンデンサ５の電圧の低下量とが釣り合い、入力電源電圧以上の略一定の昇圧された直流電圧になる。
ここで、装置（負荷装置１０１）が停止されるときは、スイッチング素子３１がオフにされる。また、負荷装置１０１の内部のインバータ１０１ａのスイッチがオフされ、負荷装置１０１の側に電流が流れない状態にされる。この場合、直流出力回路１とリアクトル２とコンデンサ５とは、直列共振回路となる。
この時、コンデンサ５の電圧が上昇する。そして、スイッチング素子３１がオンではない（オフである）ので、コンデンサ５の電圧が、定常運転時よりも上昇する。共振電流が０になったときには、コンデンサ５の放電は、ダイオード４１と、オフしているスイッチング素子３１とによって妨げられる。そして、スイッチング素子３１の電圧は、コンデンサ５が充電している間はコンデンサ５の電圧と等しなる一方、共振電流が０になったときには直流出力回路１の電圧と等しくなる。コンデンサ５の充電中では、ダイオード４１は電圧が比較的低くなる一方、共振電流が０になったときにはコンデンサ５の電圧からスイッチング素子３１の電圧（直流出力回路１の電圧）を引いた値の電圧がダイオード４１にかかるようになる。
なお、上記のように動作を行う昇圧チョッパ回路１００においては、スイッチング素子３１が故障することがあり得る。また、スイッチング素子３１が故障するときであっても、ダイオード４１が故障するとは限らない。このような場合には、昇圧チョッパ回路１００において、第２半導体パッケージ８は交換されずに、故障したスイッチング素子３１が収納されている第１半導体パッケージ７のみが交換される。この場合、ダイオード４１がワイドバンドギャップ半導体から構成されている場合には、後述するように、交換コスト増大を抑制する効果が顕著となる。
また、上記のように動作を行う昇圧チョッパ回路１００においては、逆回復サージなどが生じた場合、ダイオード４１が故障することがあり得る。また、ダイオード４１が故障するときであっても、スイッチング素子３１が故障するとは限らない。たとえば、スイッチング素子３１が短絡耐量を超える前に制御回路６によりオフされれば、スイッチング素子３１は故障しない。このような場合には、昇圧チョッパ回路１００において、第１半導体パッケージ７は交換されずに、故障したダイオード４１が収納されている第２半導体パッケージ８のみが交換される。この場合、スイッチング素子３１がワイドバンドギャップ半導体から構成されている場合には、後述するように、交換コスト増大を抑制する効果が顕著となる。
［第１実施形態の効果］
第１実施形態では、以下のような効果を得ることができる。
第１実施形態では、上記のように、昇圧チョッパ回路１００に、スイッチング素子回路３を収納する第１半導体パッケージ７と、第１半導体パッケージ７とは別個に設けられ、逆流防止ダイオード回路４を収納する第２半導体パッケージ８とを設ける。これにより、スイッチング素子回路３または逆流防止ダイオード回路４のいずれか一方が故障した場合に、故障したスイッチング素子回路３を収納する第１半導体パッケージ７または逆流防止ダイオード回路４を収納する第２半導体パッケージ８のみを交換することができるので、交換が不要なスイッチング素子回路３または逆流防止ダイオード回路４が交換されることを抑制することができる。なお、交換が不要なスイッチング素子回路３または逆流防止ダイオード回路４が交換されることが抑制される分、交換コストが増大するのを抑制することができる。
また、第１実施形態では、上記のように、第１半導体パッケージ７と第２半導体パッケージ８とを、互いに異なる形状に形成する。これにより、第１半導体パッケージ７と第２半導体パッケージ８とが同一の形状に形成されている場合と異なり、第１半導体パッケージ７または第２半導体パッケージ８が交換される際に、第１半導体パッケージ７と第２半導体パッケージ８とが取り間違えて交換されるのを抑制することができる。また、昇圧チョッパ回路１００の生産時においても、第１半導体パッケージ７と第２半導体パッケージ８とが取り間違えて取り付けられるのを抑制することができるので、昇圧チョッパ回路１００の生産性（生産効率）を向上させることができる。
また、第１実施形態では、上記のように、逆流防止ダイオード回路４に、ワイドバンドギャップ半導体からなるダイオード４１を設ける。これにより、ワイドバンドギャップ半導体からなるダイオード４１を用いることにより、一般的なシリコン半導体からなるダイオードを用いる場合に比べて逆回復損失を低減することができる。その結果、昇圧チョッパ回路１００を駆動させる際の電力損失を低減することができる。
また、第１実施形態では、上記のように、スイッチング素子回路３に、ワイドバンドギャップ半導体からなるスイッチング素子３１を設ける。これにより、ワイドバンドギャップ半導体からなるスイッチング素子３１を用いることにより、一般的なシリコン半導体からなるスイッチング素子３１を用いる場合に比べてスイッチング損失を低減することができる。その結果、昇圧チョッパ回路１００を駆動させる際の電力損失を低減することができる。
[第２実施形態]
次に、図３および図４を参照して、第２実施形態による昇圧チョッパ回路２００の構成について説明する。第２実施形態では、２レベル昇圧チョッパ回路として構成されていた昇圧チョッパ回路１００と異なり、３レベル昇圧チョッパ回路として構成されている。なお、上記第１実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第２実施形態による昇圧チョッパ回路の構成）
図３および図４に示すように、第２実施形態による昇圧チョッパ回路２００には、スイッチング素子回路２０３と、逆流防止ダイオード回路２０４と、コンデンサ回路２０５と、制御回路２０６とが設けられている。昇圧チョッパ回路２００は、３レベル昇圧チョッパ回路として構成されている。
また、昇圧チョッパ回路２００には、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ２０８ａおよび２０８ｂとが設けられている。なお、第１半導体パッケージ２０７ａは、特許請求の範囲の「一方第１半導体パッケージ」の一例である。また、第１半導体パッケージ２０７ｂは、特許請求の範囲の「他方第１半導体パッケージ」の一例である。また、第２半導体パッケージ２０８ａは、特許請求の範囲の「一方第２半導体パッケージ」の一例である。また、第２半導体パッケージ２０８ｂは、特許請求の範囲の「他方第２半導体パッケージ」の一例である。
図３に示すように、スイッチング素子回路２０３は、互いに直列に接続された第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとを含む。また、逆流防止ダイオード回路２０４は、第１スイッチング素子２３１ａに直列に接続されている第１ダイオード２４１ａと、第２スイッチング素子２３１ｂに直列に接続されている第２ダイオード２４１ｂとを含む。コンデンサ回路２０５は、互いに直列に接続された第１コンデンサ２５１ａと第２コンデンサと２５１ｂを含む。
第１半導体パッケージ２０７ａは、第１スイッチング素子２３１ａを収納するように構成されている。また、第１半導体パッケージ２０７ｂは、第１半導体パッケージ２０７ａとは別個に設けられ、第２スイッチング素子２３１ｂを収納するように構成されている。
第２半導体パッケージ２０８ａは、第１ダイオード２４１ａを収納するように構成されている。また、第２半導体パッケージ２０８ｂは、第２半導体パッケージ２０８ａとは別個に設けられ、第２ダイオード２４１ｂを収納するように構成されている。
すなわち、第２実施形態では、第１スイッチング素子２３１ａ、第２スイッチング素子２３１ｂ、第１ダイオード２４１ａ、および、第２ダイオード２４１ｂは、互いに別々のパッケージに収納されている。
〈第１半導体パッケージおよび第２半導体パッケージの構成〉
図４に示すように、第１半導体パッケージ２０７ａおよび２０７ｂは、互いに略同一の形状に形成されている。また、第２半導体パッケージ２０８ａおよび２０８ｂは、互いに略同一の形状に形成されている。第１半導体パッケージ２０７ａと、第２半導体パッケージ２０８ａとは、互いに異なる形状に形成されている。たとえば、第１半導体パッケージ２０７ａおよび２０７ｂは、第１実施形態による第１半導体パッケージ７と同様の形状を有するように形成されている。また、第２半導体パッケージ２０８ａおよび２０８ｂは、第１実施形態による第２半導体パッケージ８と同様の形状を有するように形成されている。
また、昇圧チョッパ回路２００には、昇圧チョッパ回路本体部２００ａが設けられており、昇圧チョッパ回路本体部２００ａには、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂが、個別に取り付けられている。また、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂは、互いに離間して配置されている。そして、第１半導体パッケージ２０７ａおよび２０７ｂ、および、第２半導体パッケージ２０８ａおよび２０８ｂは、昇圧チョッパ回路本体部２００ａに対して、それぞれ個別に交換可能（取り外し可能）に構成されている。
そして、昇圧チョッパ回路２００には、配線２０９ａ〜２０９ｅが設けられている。配線２０９ａには、リアクトル２と第１半導体パッケージ２０７ａと第２半導体パッケージ２０８ａとが接続されている。また、配線２０９ｂには、直流出力回路１と第１半導体パッケージ２０７ｂと第２半導体パッケージ２０８ｂとが接続されている。また、配線２０９ｃには、第１半導体パッケージ２０７ａと第１半導体パッケージ２０７ｂと第１コンデンサ２５１ａと第２コンデンサ２５１ｂとが接続されている。また、配線２０９ｄには、第２半導体パッケージ２０８ａと第１コンデンサ２５１ａとが接続されている。また、配線２０９ｅには、第２半導体パッケージ２０８ｂと第２コンデンサ２５１ｂとが接続されている。
また、第２実施形態による昇圧チョッパ回路２００のその他の構成は、第１実施形態における昇圧チョッパ回路１００と同様である。
（第２実施形態による昇圧チョッパ回路の動作）
次に、図３を参照して、第２実施形態による昇圧チョッパ回路２００の動作について説明する。なお、昇圧チョッパ回路２００の動作は、制御回路２０６の制御処理により実行される。
まず、第１スイッチング素子２３１ａがオンされ、かつ、第２スイッチング素子２３１ｂがオフされると、直流出力回路１とリアクトル２と第２コンデンサ２５１ｂの直列共振回路となり、第２コンデンサ２５１ｂの電圧が上昇していく。この時、第２コンデンサ２５１ｂの電圧が、第２スイッチング素子２３１ｂに印加される。また、第２ダイオード２４１ｂは導通状態であり、電圧は印加されない。そして、直流出力回路１からの電流が流れ込まない第１コンデンサ２５１ａの電圧が第１ダイオード２４１ａに印加される。
また、第１スイッチング素子２３１ａがオフされ、かつ、第２スイッチング素子２３１ｂがオンされると、直流出力回路１は第１コンデンサ２５１ａを充電し、第１コンデンサ２５１ａの電圧はオフにしている第１スイッチング素子２３１ａに印加される。
また、第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとが共にオンされると、直流出力回路１はリアクトル２を介して短絡となり、第１コンデンサ２５１ａ、第２コンデンサ２５１ｂには直流出力回路１から電流は流れ込まない。第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧は、それぞれ第１ダイオード２４１ａおよび第２ダイオード２４１ｂに印加される。そして、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂから後段の負荷装置１０１ｃ（なお、図３では負荷装置１０１ｃをハーフブリッジ単相インバータとして図示しているが、これに限られない）に電流が流れることにより、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧は低下する。
また、第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとが共にオフされると、直流出力回路１からの電流により、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂが充電される。そして、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧が、それぞれ、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂに印加される。
そして、定常的に運転している状態においては、一定の時比率で第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとのオフとオンとが切り替えられて、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧の上昇量と、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂをオンとしたときの第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧の低下量とが釣り合うようにされ、略一定の直流電圧が得られる。
そして、装置（負荷装置１０１ｃ）を停止する場合には、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂが共にオフされる。また、後段の負荷装置１０１ｃ（インバータのスイッチ）もオフし、負荷装置１０１ｃの側に電流が流れなくなる。この場合、直流出力回路１と、リアクトル２と、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂとの直列共振回路となり、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧は上昇する。第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂが共にオンされない（オフの状態である）ので、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧が、定常運転時よりも上昇する。なお、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの耐圧は、このとき上昇する電圧よりも高い。
そして、共振電流が０になったときには、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの放電は、第１ダイオード２４１ａおよび第２ダイオード２４１ｂと、オフされている第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂとによって妨げられる。第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの電圧は、コンデンサ回路２０５が充電している間は第１コンデンサ２５１ａまたは第２コンデンサ２５１ｂの電圧と等しくなるが、共振電流が０になったときには直流電圧回路１の電圧の半分と等しくなる。第１ダイオード２４１ａおよび第２ダイオード２４１ｂの電圧は、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの充電している間は電圧を有しない（電位差が略０）が、第１コンデンサ２５１ａおよび第２コンデンサ２５１ｂの電圧から第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの電圧（直流出力回路１の電圧の半分を引いた値の電圧）が印加される状態になる。
なお、上記のように動作を行う昇圧チョッパ回路２００においては、第１スイッチング素子２３１ａまたは第２スイッチング素子２３１ｂのうちの一方（たとえば、第１スイッチング素子２３１ａ）が故障することがあり得る。この場合、第１スイッチング素子２３１ａまたは第２スイッチング素子２３１ｂのうちの他方（第２スイッチング素子２３１ｂ）、第１ダイオード２４１ａおよび第２ダイオード２４１ｂが故障するとは限らない。このような場合には、昇圧チョッパ回路２００において、第１半導体パッケージ２０７ｂ、第２半導体パッケージ２０８ａおよび２０８ｂは交換されずに、故障した第１スイッチング素子２３１ａが収納されている第１半導体パッケージ２０７ａのみが交換される。
また、上記のように動作を行う昇圧チョッパ回路２００においては、逆回復サージが生じた場合に、第１ダイオード２４１ａおよび第２ダイオード２４１ｂのうちの一方（たとえば、第１ダイオード２４１ａ）が故障することがあり得る。この場合、故障した第１ダイオード２４１ａが収納されている第２半導体パッケージ２０８ａのみが交換される。
［第２実施形態の効果］
第２実施形態では、以下のような効果を得ることができる。
第２実施形態では、上記のように、スイッチング素子回路２０３に、互いに直列に接続された第１スイッチング素子２３１ａと第２スイッチング素子２３１ｂとを設ける。また、逆流防止ダイオード回路２０４に、第１スイッチング素子２３１ａに直列に接続されている第１ダイオード２４１ａと、第２スイッチング素子２３１ｂに直列に接続されている第２ダイオード２４１ｂとを設ける。また、コンデンサ回路２０５に、互いに直列に接続された第１コンデンサ２５１ａと第２コンデンサ２５１ｂとを設ける。また、昇圧チョッパ回路２００に、第１スイッチング素子２３１ａを収納する第１半導体パッケージ２０７ａと、第１半導体パッケージ２０７ａとは別個に設けられ、第２スイッチング素子２３１ｂを収納する第１半導体パッケージ２０７ｂとを設ける。また、昇圧チョッパ回路２００に、第１ダイオード２４１ａを収納する第２半導体パッケージ２０８ａと、第２半導体パッケージ２０８ｂとは別個に設けられ、第２ダイオード２４１ｂを収納する第２半導体パッケージ２０８ｂとを設ける。これにより、昇圧チョッパ回路２００を、３レベル昇圧チョッパ回路として構成することができるとともに、第１スイッチング素子２３１ａ、第２スイッチング素子２３１ｂ、第１ダイオード２４１ａ、および、第２ダイオード２４１ｂのうちのいずれかの素子が故障した場合に、その他の交換が不要な素子が交換されることを抑制することができる。
また、第２実施形態による昇圧チョッパ回路２００のその他の効果は、第１実施形態における昇圧チョッパ回路１００と同様である。
[第３実施形態]
次に、図５および図６を参照して、第３実施形態による昇圧チョッパ回路３００の構成について説明する。第３実施形態では、昇圧チョッパ回路３００は、第２実施形態と同様に３レベル昇圧チョッパ回路として構成されている。一方、第３実施形態では、第１ダイオード２４１ａおよび第２ダイオード２４１ｂが別々の半導体パッケージに収納されていた第２実施形態と異なり、第１ダイオード３４１ａおよび第２ダイオード３４１ｂが共に第２半導体パッケージ３０８に収納されている。なお、上記第１実施形態および上記第２実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第３実施形態による昇圧チョッパ回路の構成）
図５および図６に示すように、第３実施形態による昇圧チョッパ回路３００には、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ３０８とが設けられている。第２半導体パッケージ３０８には、第１ダイオード３４１ａおよび第２ダイオード３４１ｂ（逆流防止ダイオード回路３０４）が共に収納されている。第２半導体パッケージ３０８は、昇圧チョッパ回路本体部３００ａに対して交換可能に取り付けられている。
ここで、第１ダイオード３４１ａおよび第２ダイオード３４１ｂ（受動素子）の故障可能性は、制御回路２０６に接続され、能動素子として機能する第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの故障可能性に比べて低くなると考えられる。すなわち、第１ダイオード３４１ａおよび第２ダイオード３４１ｂの交換頻度は、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂの交換頻度よりも小さくなると考えられる。
そこで、第３実施形態では、第１ダイオード３４１ａおよび第２ダイオード３４１ｂの上記の故障可能性に対応させて、第２半導体パッケージ３０８に、第１ダイオード３４１ａおよび第２ダイオード３４１ｂが共に収納されている。
図６に示すように、第３実施形態においても、第１半導体パッケージ２０７ａおよび２０７ｂと、第２半導体パッケージ３０８とは、別個で、かつ、異なる形状に構成されている。第２半導体パッケージ３０８は、取付部３８１と端子３８２ａ〜３８２ｄとを含む。第２半導体パッケージ３０８は、取付部３８１により昇圧チョッパ回路本体部３００ａに取り付けられるように構成されている。端子３８２ａおよび３８２ｂは、第１ダイオード３４１ａに接続されており（図５参照）、端子３８２ｃおよび端子３８２ｄは、第２ダイオード３４１ｂに接続されている（図５参照）。また、昇圧チョッパ回路３００には、配線３０９ａ〜３０９ｅが設けられおり、配線３０９ａ〜３０９ｅによる接続により、図５に示す回路構成が形成されている。
また、第３実施形態による昇圧チョッパ回路３００のその他の構成は、第２実施形態における昇圧チョッパ回路２００と同様である。また、第３実施形態による昇圧チョッパ回路３００の動作は、第２実施形態における昇圧チョッパ回路２００の動作と同様である。
［第３実施形態の効果］
第３実施形態では、以下のような効果を得ることができる。
第３実施形態では、上記のように、第２半導体パッケージ３０８に、第１ダイオード３４１ａおよび第２ダイオード３４１ｂが共に収納されている。ここで、第１ダイオード３４１ａおよび第２ダイオード３４１ｂは、制御回路２０６に接続され能動素子として構成される第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂに比べて、故障可能性が低くなると考えられる。この点に着目して、第３実施形態では、上記のように構成することにより、第２半導体パッケージ３０８に第１ダイオード３４１ａおよび第２ダイオード３４１ｂが共に収納された場合でも、故障可能性が低い分、第２半導体パッケージ３０８の交換作業回数を低減することができる。また、第１ダイオード３４１ａおよび第２ダイオード３４１ｂを、別々のパッケージに収納する場合に比べて、パッケージの数が増大しないので、昇圧チョッパ回路３００の大型化（複雑化）を抑制することができる。
また、第３実施形態では、上記のように、第２半導体パッケージ３０８に、第１ダイオード３４１ａおよび第２ダイオード３４１ｂの故障可能性および故障態様の少なくとも一方（故障可能性）に対応して、第１ダイオード３４１ａおよび第２ダイオード３４１ｂが共に収納されている。これにより、故障可能性および故障態様の少なくとも一方に対応することにより、適切に、交換が不要な素子が交換されるのを抑制しながら、パッケージの数の増大を抑制することができる。
また、第３実施形態による昇圧チョッパ回路３００のその他の効果は、第１実施形態における昇圧チョッパ回路１００と同様である。
[第４実施形態]
次に、図７および図８を参照して、第４実施形態による昇圧チョッパ回路４００の構成について説明する。第４実施形態では、昇圧チョッパ回路４００は、第２実施形態と同様に３レベル昇圧チョッパ回路として構成されている。一方、第４実施形態では、第１スイッチング素子２３１ａおよび第２スイッチング素子２３１ｂが別々の半導体パッケージに収納されていた第２実施形態と異なり、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂが共に第１半導体パッケージ４０７に収納されている。なお、上記第１〜第３実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第４実施形態による昇圧チョッパ回路の構成）
図７および図８に示すように、第４実施形態による昇圧チョッパ回路４００には、第１半導体パッケージ４０７と、第２半導体パッケージ２０８ａおよび２０８ｂとが設けられている。第１半導体パッケージ４０７には、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂ（スイッチング素子回路４０３）が共に収納されている。第１半導体パッケージ４０７は、昇圧チョッパ回路本体部４００ａに対して交換可能に取り付けられている。
ここで、昇圧チョッパ回路４００では、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂのうちの一方が短絡故障した時（たとえば、第１スイッチング素子４３１ａ）、他方のスイッチング素子（第２スイッチング素子４３１ｂ）および負荷装置１０１ｃのインバータのスイッチをオフにすると、直流出力回路１とリアクトル２と第２コンデンサ２５１ｂとの直列共振回路となる。このような場合には、第２コンデンサ２５１ｂの電圧は通常の動作範囲の電圧や、通常に装置（昇圧チョッパ回路４００の動作）を停止したときよりはるかに高くなる。
この時、第２コンデンサ２５１ｂの電圧が上昇する際に、この電圧と同じ電圧が第２スイッチング素子４３１ｂに印加される。そのため、運転時の入力電圧、出力電圧によっては、第２スイッチング素子４３１ｂの耐圧に到達するまで電圧が上昇しうる。この場合、第２スイッチング素子４３１ｂは降伏、耐圧破壊する。すなわち、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂのうちの一方が故障した場合に、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの他方も故障して、両方が故障する。
そこで、第４実施形態では、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂの両方が同時に故障する可能性が高いという上記のような故障態様に応じて、第１半導体パッケージ４０７には、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂが共に収納されている。
また、図８に示すように、第１半導体パッケージ４０７には、取付部４７１と、端子４７２ａ〜４７２ｃとが設けられている。そして、第１半導体パッケージ４０７は、取付部４７１により、昇圧チョッパ回路本体部４００ａに交換可能に取り付けられている。また、昇圧チョッパ回路４００には、配線４０９ａ〜４０９ｅが設けられおり、配線４０９ａ〜４０９ｅによる接続により、図７に示す回路構成が形成されている。
また、第４実施形態による昇圧チョッパ回路４００のその他の構成は、第２実施形態における昇圧チョッパ回路２００と同様である。また、第４実施形態による昇圧チョッパ回路４００のその他の動作は、第２実施形態における昇圧チョッパ回路２００の動作と同様である。
［第４実施形態の効果］
第４実施形態では、以下のような効果を得ることができる。
第４実施形態では、上記のように、第１半導体パッケージ４０７に、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂを共に収納する。これにより、第１スイッチング素子４３１ａと第２スイッチング素子４３１ｂとが別々のパッケージに収納されている場合に比べて、パッケージの数が増大しないので、昇圧チョッパ回路４００の大型化（複雑化）を抑制することができる。また、第１半導体パッケージ４０７に第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂが共に収納されている一方、第１スイッチング素子４３１ａおよび第２スイッチング素子４３１ｂは同時に故障する可能性が高い故障態様である分、交換が不要なスイッチング素子が交換されるのを抑制することができる。
また、第４実施形態による昇圧チョッパ回路４００のその他の効果は、第１実施形態における昇圧チョッパ回路１００と同様である。
[第５実施形態]
次に、図９および図１０を参照して、第５実施形態による昇圧チョッパ回路５００の構成について説明する。第５実施形態では、３レベル昇圧チョッパ回路として構成されている。また、第１スイッチング素子５３１ａおよび第２スイッチング素子５３１ｂが共に第１半導体パッケージ４０７に収納され、第１ダイオード５４１ａおよび第２ダイオード５４１ｂが共に第２半導体パッケージ３０８に収納されている。なお、上記第１〜第４実施形態と同一の構成については、同じ符号を付してその説明を省略する。
（第５実施形態による昇圧チョッパ回路の構成）
図９および図１０に示すように、第５実施形態による昇圧チョッパ回路５００には、第１半導体パッケージ４０７と、第２半導体パッケージ３０８とが設けられている。第２半導体パッケージ４０７には、第１スイッチング素子５３１ａおよび第２スイッチング素子５３１ｂ（スイッチング素子回路５０３）が共に収納されている。また、第２半導体パッケージ３０８には、第１ダイオード５４１ａおよび第２ダイオード５４１ｂ（逆流防止ダイオード回路５０４）が共に収納されている。
また、第１半導体パッケージ４０７と、第２半導体パッケージ３０８とは、互いに異なる形状に形成され、昇圧チョッパ回路本体部５００ａに交換可能に取り付けられている。また、第５実施形態では、第１ダイオード５４１ａおよび第２ダイオード５４１ｂの耐圧は、第１半導体スイッチング素子５３１ａおよび第２半導体スイッチング素子５３１ｂの耐圧よりも高い。また、第５実施形態では、第１ダイオード５４１ａおよび第２ダイオード５４１ｂの短絡耐量は、第１半導体スイッチング素子５３１ａおよび第２半導体スイッチング素子５３１ｂの短絡耐量よりも大きい。
そして、図１０に示すように、昇圧チョッパ回路５００には、配線５０９ａ〜５０９ｅが設けられおり、配線５０９ａ〜５０９ｅによる接続により、図９に示す回路構成（３レベル昇圧チョッパ回路）が形成されている。
また、第５実施形態による昇圧チョッパ回路５００のその他の構成および動作は、第２実施形態における昇圧チョッパ回路２００と同様である。
［第５実施形態の効果］
第５実施形態では、以下のような効果を得ることができる。
第５実施形態では、上記のように、第１半導体パッケージ４０７には、第１スイッチング素子５３１ａおよび第２スイッチング素子５３１ｂが共に収納されているとともに、第２半導体パッケージ３０８には、第１ダイオード５４１ａおよび第２ダイオード５４１ｂが共に収納されている。そして、第１ダイオード５４１ａおよび第２ダイオード５４１ｂの耐圧を、第１半導体スイッチング素子５３１ａおよび第２半導体スイッチング素子５３１ｂの耐圧よりも高く構成する。ここで、たとえば、第２スイッチング素子５３１ｂが耐圧破壊して短絡したとき、電圧が第２ダイオード５４１ｂに印加される。そして、この電圧が第２ダイオード５４１ｂの耐圧より低い場合は、第２ダイオード５４１ｂは故障しないが、この電圧が第２ダイオード５４１ｂの耐圧よりも高い（電流値が短絡耐量よりも大きい）場合は、第２ダイオード５４１ｂは降伏、耐圧破壊する。このように、第２ダイオード５４１ｂの耐圧（および短絡耐量）が第２スイッチング素子５３１ｂよりも高くない場合は、第４実施形態による昇圧チョッパ回路４００のように、第１ダイオード２４１ａと第２ダイオード２４１ｂとを別々の半導体パッケージに収納することが好ましい。
一方、第５実施形態では、上記のように、第１ダイオード５４１ａおよび第２ダイオード５４１ｂの耐圧および短絡耐量は、第１半導体スイッチング素子５３１ａおよび第２半導体スイッチング素子５３１ｂの耐圧および短絡耐量よりも大きいので、第１スイッチング素子５３１ａまたは第２スイッチング素子５３１ｂが耐圧破壊して短絡した際に、同時に第１ダイオード５４１ａまたは第２ダイオード５４１ｂが故障する可能性が低くなる。したがって、第１ダイオード５４１ａまたは第２ダイオード５４１ｂの故障可能性が第１スイッチング素子５３１ａおよび第２スイッチング素子５３１ｂに比べて低い状態を維持することができるため、第２実施形態の昇圧チョッパ回路２００と同様に、第２半導体パッケージ３０８に、第１ダイオード５４１ａおよび第２ダイオード５４１ｂを共に収納した場合でも、交換が不要なダイオードが交換されるのを抑制することができる。
また、第５実施形態による昇圧チョッパ回路５００のその他の効果は、第１実施形態における昇圧チョッパ回路１００と同様である。
[変形例]
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
たとえば、上記第１〜第５実施形態では、昇圧チョッパ回路を２レベル昇圧チョッパ回路および３レベル昇圧チョッパ回路として構成する例を示したが、本発明はこれに限られない。すなわち、昇圧チョッパ回路を、４レベル以上の昇圧チョッパ回路として構成してもよい。
また、上記第１〜第５実施形態では、第１半導体パッケージと第２半導体パッケージとを、互いに異なる形状に形成する例を示したが、本発明はこれに限られない。たとえば、第１半導体パッケージと第２半導体パッケージとを昇圧チョッパ回路本体部に対する取付間違いが生じにくい製造方法の場合には、第１半導体パッケージと第２半導体パッケージとを同一の形状（外形）に構成してもよい。
また、上記第１〜第５実施形態では、第１半導体パッケージと第２半導体パッケージとが互いに異なる形状を有する例として、図２に示すように、平面視において、互いに異なる幅を有するように形成する例を示したが、本発明はこれに限られない。たとえば、第１半導体パッケージと第２半導体パッケージとは、幅（大きさ）に限らず、異なる形状として視認可能な形状であればよい。
また、上記第１〜第５実施形態では、ダイオードおよびスイッチング素子をワイドバンドギャップ半導体から構成する例を示したが、本発明はこれに限られない。すなわち、ダイオードおよびスイッチング素子をワイドバンドギャップ半導体以外の半導体（たとえば、シリコン半導体）から構成してもよい。
２ リアクトル
３、２０３、４０３、５０３ スイッチング素子回路
４、２０４、３０４、５０４ 逆流防止ダイオード回路
５ コンデンサ（コンデンサ回路）
７、２０７ａ、２０７ｂ、４０７ 第１半導体パッケージ（一方第１半導体パッケージ、他方第１半導体パッケージ）
８、２０８ａ、２０８ｂ、３０８ 第２半導体パッケージ（一方第２半導体パッケージ、他方第２半導体パッケージ）
３１ スイッチング素子
４１ ダイオード
１００、２００、３００、４００、５００ 昇圧チョッパ回路
２０５ コンデンサ回路
２３１ａ、４３１ａ、５３１ａ 第１スイッチング素子
２３１ｂ、４３１ｂ、５３１ｂ 第２スイッチング素子
２４１ａ、３４１ａ、５４１ａ 第１ダイオード
２４１ｂ、３４１ｂ、５４１ｂ 第２ダイオード
２５１ａ 第１コンデンサ
２５１ｂ 第２コンデンサ

Claims (9)

  1. リアクトルと、
    前記リアクトルを介して直流出力回路の両端に接続されているスイッチング素子回路と、
    前記スイッチング素子回路に接続されている逆流防止ダイオード回路と、
    前記スイッチング素子回路の両端の間において、前記逆流防止ダイオード回路に直列に接続されているコンデンサ回路と、
    前記スイッチング素子回路を収納する第１半導体パッケージと、
    前記第１半導体パッケージとは別個に設けられ、前記逆流防止ダイオード回路を収納する第２半導体パッケージとを備え、
    前記第１半導体パッケージは、前記第１半導体パッケージを昇圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第１取付部を含むとともに、前記第２半導体パッケージは、前記第２半導体パッケージを前記昇圧チョッパ回路本体部に対して脱着可能に取り付けるための複数の第２取付部を含み、
    前記複数の第１取付部同士の間隔と、前記複数の第２取付部同士の間隔とが異なるように構成されている、昇圧チョッパ回路。
  2. 前記第１半導体パッケージと前記第２半導体パッケージとは、互いに異なる形状に形成されている、請求項１に記載の昇圧チョッパ回路。
  3. 前記逆流防止ダイオード回路は、ワイドバンドギャップ半導体からなるダイオードを含む、請求項１または２に記載の昇圧チョッパ回路。
  4. 前記スイッチング素子回路は、ワイドバンドギャップ半導体からなるスイッチング素子を含む、請求項１〜３のいずれか１項に記載の昇圧チョッパ回路。
  5. 前記スイッチング素子回路は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子とを含み、
    前記逆流防止ダイオード回路は、前記第１のスイッチング素子に直列に接続されている第１のダイオードと、前記第２のスイッチング素子に直列に接続されている第２のダイオードとを含み、
    前記コンデンサ回路は、互いに直列に接続された第１のコンデンサと第２のコンデンサとを含み、
    前記第１半導体パッケージは、前記第１のスイッチング素子を収納する一方第１半導体パッケージと、前記一方第１半導体パッケージとは別個に設けられ、前記第２のスイッチング素子を収納する他方第１半導体パッケージとを含み、
    前記第２半導体パッケージは、前記第１のダイオードを収納する一方第２半導体パッケージと、前記一方第２半導体パッケージとは別個に設けられ、前記第２のダイオードを収納する他方第２半導体パッケージとを含む、請求項１〜４のいずれか１項に記載の昇圧チョッパ回路。
  6. 前記スイッチング素子回路は、互いに直列に接続された第１のスイッチング素子と第２のスイッチング素子とを含み、
    前記逆流防止ダイオード回路は、前記第１のスイッチング素子に直列に接続されている第１のダイオードと、前記第２のスイッチング素子に直列に接続されている第２のダイオードとを含み、
    前記コンデンサ回路は、互いに直列に接続された第１のコンデンサと第２のコンデンサとを含み、
    前記第１半導体パッケージに前記第１のスイッチング素子および前記第２のスイッチング素子が共に収納されているか、または、前記第２半導体パッケージに前記第１のダイオードおよび前記第２のダイオードが共に収納されている、請求項１〜４のいずれか１項に記載の昇圧チョッパ回路。
  7. 前記第２半導体パッケージには、前記第１のダイオードおよび前記第２のダイオードが共に収納されている、請求項６に記載の昇圧チョッパ回路。
  8. 前記第１半導体パッケージには、前記第１のスイッチング素子および前記第２のスイッチング素子が共に収納されている、請求項６または７に記載の昇圧チョッパ回路。
  9. 前記第１半導体パッケージに、同時に故障する可能性が高い前記第１のスイッチング素子および前記第２のスイッチング素子が共に収納されているか、または、前記第２半導体パッケージに、前記第１のスイッチング素子および前記第２のスイッチング素子よりも故障可能性の低い、前記第１のダイオードおよび前記第２のダイオードが共に収納されている、請求項６〜８のいずれか１項に記載の昇圧チョッパ回路。
JP2016049761A 2016-03-14 2016-03-14 昇圧チョッパ回路 Active JP6011736B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016049761A JP6011736B1 (ja) 2016-03-14 2016-03-14 昇圧チョッパ回路
CN201710058268.4A CN107196504B (zh) 2016-03-14 2017-01-23 升压斩波电路
US15/414,912 US10164530B2 (en) 2016-03-14 2017-01-25 Boost chopper circuit including switching device circuit and backflow prevention diode circuit
DE102017101726.7A DE102017101726A1 (de) 2016-03-14 2017-01-30 Boost-Chopper-Schaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016049761A JP6011736B1 (ja) 2016-03-14 2016-03-14 昇圧チョッパ回路

Publications (2)

Publication Number Publication Date
JP6011736B1 true JP6011736B1 (ja) 2016-10-19
JP2017169266A JP2017169266A (ja) 2017-09-21

Family

ID=57140229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016049761A Active JP6011736B1 (ja) 2016-03-14 2016-03-14 昇圧チョッパ回路

Country Status (4)

Country Link
US (1) US10164530B2 (ja)
JP (1) JP6011736B1 (ja)
CN (1) CN107196504B (ja)
DE (1) DE102017101726A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252562B1 (en) * 2015-01-28 2019-12-25 Kyocera Corporation Electric power control device, electric power control system, and electric power control method
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路
CN110383677B (zh) * 2017-03-09 2023-02-17 三菱电机株式会社 电动机的驱动装置以及制冷循环适用设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454864A (ja) * 1990-06-21 1992-02-21 Mitsubishi Electric Corp 電力変換回路
JPH06351113A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 制御盤
JPH08167669A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体素子
JPH0984333A (ja) * 1995-09-08 1997-03-28 Sanyo Electric Co Ltd 昇圧回路及びこれを用いた太陽電池発電装置
JP2005310907A (ja) * 2004-04-19 2005-11-04 Renesas Technology Corp 半導体装置
JP2006184456A (ja) * 2004-12-27 2006-07-13 Ricoh Co Ltd 画像形成装置
JP2010283236A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 半導体装置
WO2011065051A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 電源回路およびそれを備えた液晶表示装置
JP2011217427A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 電子装置及び半導体装置
JP2013038921A (ja) * 2011-08-08 2013-02-21 Tabuchi Electric Co Ltd 昇圧チョッパ回路およびこれを備えた電源装置
JP2014049726A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体装置
JP2015226438A (ja) * 2014-05-29 2015-12-14 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0460554A1 (en) * 1990-05-30 1991-12-11 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
JP3428256B2 (ja) 1995-11-07 2003-07-22 株式会社日立製作所 誘導電動機の速度制御装置
US5874826A (en) * 1997-10-29 1999-02-23 Lucent Technologies Inc. Encapsulated modular boost converter and method of manufacture therefor
JP3383588B2 (ja) * 1998-08-04 2003-03-04 株式会社東芝 電力変換装置
DE102005024900B4 (de) * 2004-06-08 2012-08-16 Fuji Electric Co., Ltd. Leistungsmodul
JP4739059B2 (ja) * 2006-02-23 2011-08-03 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置
US7750447B2 (en) * 2007-06-11 2010-07-06 Alpha & Omega Semiconductor, Ltd High voltage and high power boost converter with co-packaged Schottky diode
JP4886562B2 (ja) * 2007-03-19 2012-02-29 本田技研工業株式会社 電力変換器及び多入出力電力変換器
US7737670B2 (en) * 2008-04-07 2010-06-15 Freescale Semiconductor, Inc. Power converter with improved efficiency
JP2011152011A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 半導体装置及びそれを用いた電源装置
JP5550927B2 (ja) * 2010-01-29 2014-07-16 本田技研工業株式会社 電力変換装置
KR101224702B1 (ko) * 2011-07-25 2013-01-21 삼성전기주식회사 파워소자 패키지모듈 및 그의 제조방법
JP5755533B2 (ja) * 2011-08-26 2015-07-29 ルネサスエレクトロニクス株式会社 半導体装置
JP5831626B2 (ja) * 2012-03-28 2015-12-09 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP2908338A4 (en) * 2012-10-15 2016-07-13 Fuji Electric Co Ltd SEMICONDUCTOR COMPONENT
US9171828B2 (en) * 2014-02-05 2015-10-27 Texas Instruments Incorporated DC-DC converter having terminals of semiconductor chips directly attachable to circuit board
US9640471B2 (en) * 2015-02-24 2017-05-02 Navitas Semiconductor Inc. Leadless electronic packages for GaN devices
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0454864A (ja) * 1990-06-21 1992-02-21 Mitsubishi Electric Corp 電力変換回路
JPH06351113A (ja) * 1993-06-04 1994-12-22 Mitsubishi Electric Corp 制御盤
JPH08167669A (ja) * 1994-12-13 1996-06-25 Toshiba Corp 半導体素子
JPH0984333A (ja) * 1995-09-08 1997-03-28 Sanyo Electric Co Ltd 昇圧回路及びこれを用いた太陽電池発電装置
JP2005310907A (ja) * 2004-04-19 2005-11-04 Renesas Technology Corp 半導体装置
JP2006184456A (ja) * 2004-12-27 2006-07-13 Ricoh Co Ltd 画像形成装置
JP2010283236A (ja) * 2009-06-05 2010-12-16 Renesas Electronics Corp 半導体装置
WO2011065051A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 電源回路およびそれを備えた液晶表示装置
JP2011217427A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 電子装置及び半導体装置
JP2013038921A (ja) * 2011-08-08 2013-02-21 Tabuchi Electric Co Ltd 昇圧チョッパ回路およびこれを備えた電源装置
JP2014049726A (ja) * 2012-09-04 2014-03-17 Toshiba Corp 半導体装置
JP2015226438A (ja) * 2014-05-29 2015-12-14 株式会社ソニー・コンピュータエンタテインメント スイッチングコンバータおよびそれを用いた電子機器

Also Published As

Publication number Publication date
CN107196504A (zh) 2017-09-22
JP2017169266A (ja) 2017-09-21
US10164530B2 (en) 2018-12-25
DE102017101726A1 (de) 2017-09-14
US20170264197A1 (en) 2017-09-14
CN107196504B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
US10320278B2 (en) Semiconductor device having a decreased switching loss
US5661644A (en) Converter circuit, circuitry having at least one switching device and circuit module
JP4557015B2 (ja) パワースイッチング回路
US10121732B2 (en) Semiconductor device and electric power conversion device having relay terminal directly fixed to an insulating film of base plate
JP6011736B1 (ja) 昇圧チョッパ回路
CN109417354B (zh) 三电平逆变器
JP2018520625A (ja) 電力コンバータの物理的トポロジー
JP6402828B2 (ja) 充電共用インバータ
JP6747046B2 (ja) 昇圧チョッパ回路
US11239757B2 (en) Power conversion apparatus, and power supply apparatus
JP6011737B1 (ja) 降圧チョッパ回路
US11451149B2 (en) Power converter
CN107370369B (zh) 升压斩波电路
US11146168B2 (en) Snubber circuit and power conversion apparatus
JPH0541396U (ja) インバータ装置
JP7147998B2 (ja) 半導体振動抑制回路
JP2020198734A (ja) 電力変換装置
WO2021166415A1 (ja) 半導体素子の駆動能力切替回路及び半導体素子の駆動装置
WO2021095323A1 (ja) 半導体装置および電力変換装置
US10848049B2 (en) Main conversion circuit, power conversion device, and moving body
US20110249478A1 (en) Power output stage for a pulse-controlled inverter
JPH099638A (ja) 誘導加熱用高周波電源装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160905

R150 Certificate of patent or registration of utility model

Ref document number: 6011736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250