KR101224702B1 - 파워소자 패키지모듈 및 그의 제조방법 - Google Patents

파워소자 패키지모듈 및 그의 제조방법 Download PDF

Info

Publication number
KR101224702B1
KR101224702B1 KR1020110073716A KR20110073716A KR101224702B1 KR 101224702 B1 KR101224702 B1 KR 101224702B1 KR 1020110073716 A KR1020110073716 A KR 1020110073716A KR 20110073716 A KR20110073716 A KR 20110073716A KR 101224702 B1 KR101224702 B1 KR 101224702B1
Authority
KR
South Korea
Prior art keywords
power
lead frame
coupling
substrate
chip
Prior art date
Application number
KR1020110073716A
Other languages
English (en)
Inventor
이석호
도재천
곽영훈
김태훈
김태현
이영기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110073716A priority Critical patent/KR101224702B1/ko
Priority to DE102012106266A priority patent/DE102012106266A1/de
Priority to JP2012163448A priority patent/JP2013026627A/ja
Priority to CN2012102607787A priority patent/CN102903693A/zh
Priority to US13/557,834 priority patent/US20130026616A1/en
Application granted granted Critical
Publication of KR101224702B1 publication Critical patent/KR101224702B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 파워소자 패키지모듈 및 그의 제조방법에 관한 것이다. 본 발명의 하나의 모습에 따라, 제어칩이 제1 리드프레임에 통전되도록 제1 기판의 일면 상에 제1 리드프레임과 제어칩이 실장되고, 제1 기판의 일측에 제어칩과 통전되는 제1 결합부가 형성되되, 제1 결합부의 전부 또는 일부와 제1 리드프레임의 외부 연결부가 외부로 노출되도록 적어도 제1 기판의 일면의 일부와 제1 리드프레임의 일부 및 제어칩이 몰딩 형성된 제어유닛; 및 파워칩이 제2 리드프레임에 통전되도록 제2 기판의 일면 상에 제2 리드프레임과 파워칩이 실장되고, 제2 기판의 일측에 파워칩과 통전되는 제2 결합부가 형성되되, 제2 결합부의 전부 또는 일부와 제2 리드프레임의 외부 연결부가 외부로 노출되도록 적어도 제2 기판의 일면의 일부와 제2 리드프레임의 일부 및 파워칩이 몰딩 형성된 파워유닛; 을 포함하고, 상기에서 개별 몰딩된 제어유닛과 파워유닛이 제1 결합부와 제2 결합부에 의해 결합되어 있는 파워 소자 패키지 모듈이 제안된다. 또한, 그러한 파워소자 패키지모듈의 제조방법이 제안된다.

Description

파워소자 패키지모듈 및 그의 제조방법{POWER DEVICE PAKAGE MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 파워소자 패키지모듈 및 그의 제조방법에 관한 것이다. 구체적으로는 제어유닛과 파워유닛이 개별 몰딩되어 연결된 파워소자 패키지모듈 및 그의 제조방법에 관한 것이다.
최근 급속하게 변화하는 가전 등의 전자기기 시장의 요구에 따라 소형화, 다기능, 고성능화를 구현하고, 기존의 파워 모듈과 대비하여, 고신뢰성, 고밀도 및 향상된 써멀 퍼포먼스(thermal performance)를 나타낼 수 있는 차세대 파워모듈의 개발 필요성이 제기되고 있다.
종래의 파워소자 패키지모듈의 예를 살펴보면, 일체로 몰딩된 하나의 패키지 내에서 제어IC 부분과 파워모듈 부분으로 Al 와이어로 연결된 구조를 가지고 있었다. 이러한 방식은 제어 IC 부분을 본딩을 위하여 PCB를 끼워야 하고, Al 본딩을 별도로 실시 후 EMC 몰딩을 진행하게 된다.
미국 공개 특허 US 2010/0226095 A1은 이러한 종래의 기술을 개시하고 있다. US 2010/0226095 A1에서는 파워부와 제어부를 하나의 리드프레임을 가지고 몰딩 완료하여 두 영역에 대하여 와이어로 최종 연결하여 패키징하는 기술이다.
전술한 종래의 방식은 공정이 어렵게 되고, 제어유닛과 파워유닛의 어느 일측에 손상이 있는 경우 패키지 전체가 불량으로 처리되는 문제가 있었다. 또한, 하나의 패키지로 제조하는 경우 열적 상호작용의 문제가 잔존하게 된다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, 파워부와 제어부를 각각 별도로 1차 패키징 공정으로 진행한 후 두 패키지를 연결함으로써 하나의 파워 모듈로 결합하는 것을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명은, 제1 기판 위에 제1 리드프레임과 제1 리드프레임에 통전되는 제어칩이 실장되고, 제1 기판의 일측에 제어칩과 통전되는 제1 결합부가 형성되되, 제1 결합부와 제1 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩 형성된 제어유닛; 및 제2 기판 위에 제2 리드프레임과 제2 리드프레임에 통전되는 파워칩이 실장되고, 제2 기판의 일측에 파워칩과 통전되는 제2 결합부가 형성되되, 제2 결합부와 제2 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩 형성된 파워유닛; 을 포함하고, 상기에서 개별 몰딩된 제어유닛과 파워유닛이 제1 결합부와 제2 결합부에 의해 결합되어 있는 파워 소자 패키지 모듈이 제안된다.
본 발명의 하나의 실시예에 따르면, 파워유닛은 제2 기판의 타면 상에 히트싱크가 부착되어 있다.
본 발명의 또 하나의 실시예에 따르면, 제1 및 제2 결합부와 결합되는 도전성의 결합 프레임유닛을 더 구비하고, 결합 프레임유닛에 의해 제어유닛과 파워유닛이 결합되어 있다.
본 발명의 또 하나의 실시예에 따르면, 제1 결합부와 제2 결합부의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고, 관통홀 구조와 돌기구조가 체결된다. 또 하나의 실시예에 따르면, 관통홀은 제1 또는 제2 기판에 형성되고, 돌기구조는 제1 또는 제2 리드프레임의 일부이다.
본 발명의 또 하나의 실시예에 따르면, 제1 및 제2 결합부 각각은 제1 및 제2 리드프레임 각각의 일부이고, 제1 및 제2 결합부는 솔더링 접합되어 있다. 또 하나의 실시예에 따르면, 제1 및 제2 결합부 중의 적어도 어느 하나는 외부로 도출되어 외부 연결단자를 형성한다.
또한, 본 발명의 또 하나의 실시예에 따르면, 제어유닛과 파워유닛은 제어칩이 실장된 제1 기판의 일면과 파워칩이 실장된 제2 기판의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결되어 있다.
또한, 본 발명의 또 하나의 실시예에 따르면, 제1 기판은 PCB 기판이고, 제1 리드프레임은 PCB 상에 부착되고, 제어칩은 제1 리드프레임 상에 실장되되, 제1 리드프레임 및 제1 결합부와의 사이에 와이어 본딩되어 있다.
본 발명의 또 하나의 실시예에 따르면, 제1 또는 제2 기판은 세라믹 플레이트의 일면에 시드층과 시드층 상에 금속층이 형성되어 이루어지고, 제1 또는 제2 리드프레임은 금속층 상에 솔더링 부착되고, 제어칩 또는 파워칩은 제1 또는 제2 리드프레임 상에 실장되되, 제1 리드프레임 및 제1 결합부와의 사이에 또는 제2 리드프레임 및 제2 결합부와의 사이에 와이어 본딩되어 있다.
또한, 본 발명의 또 하나의 실시예에 따르면, 파워칩은 IGBT와 FWD 소자를 포함하되, IGBT와 FWD 소자는 각각 실장되어 와이어 본딩으로 병렬 연결되어 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 다른 모습에 따라, 제1 기판의 일면 상에 제1 리드프레임과 제어칩을 실장하여 제어칩을 제1 리드프레임과 통전가능하게 하되, 제1 기판의 일측에 제어칩과 통전되는 제1 결합부를 형성시키고, 제1 결합부와 제1 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩하여 제어유닛을 패키징하는 제어유닛 패키징 단계; 제2 기판의 일면 상에 제2 리드프레임과 파워칩을 실장하여 파워칩을 제2 리드프레임과 통전가능하게 하되, 제2 기판의 일측에 파워칩과 통전되는 제2 결합부를 형성시키고, 제2 결합부와 제2 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩하여 파워유닛을 패키징하는 파워유닛 패키징 단계; 및 제1 결합부와 제2 결합부를 결합시켜 패키징된 제어유닛과 파워유닛을 연결하는 연결 단계; 를 포함하여 이루어지는 파워소자 패키지모듈 제조방법을 제안한다.
본 방법 발명의 하나의 실시예에 따르면, 연결 단계 이후에, 제2 기판의 타면 상에 히트싱크를 부착하는 히트싱크 부착단계를 더 포함한다.
본 방법 발명의 또 하나의 실시예에 따르면, 연결 단계에서, 도전성의 결합 프레임유닛을 제1 및 제2 결합부와 결합시켜 패키징된 제어유닛과 파워유닛을 연결한다.
또한, 본 방법 발명의 또 하나의 실시예에 따르면, 제1 결합부와 제2 결합부의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고, 연결 단계에서, 관통홀 구조와 돌기구조를 체결한다.
본 방법 발명의 또 하나의 실시예에 따르면, 제1 및 제2 결합부 각각은 제1 및 제2 리드프레임 각각의 일부이고, 연결 단계에서, 제1 및 제2 결합부를 솔더링으로 접합한다.
본 방법 발명의 또 하나의 실시예에 따르면, 연결 단계에서, 제어칩이 실장된 제1 기판의 일면과 파워칩이 실장된 제2 기판의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결한다.
또한, 본 방법 발명의 또 하나의 실시예에 따르면, 제어유닛 패키징 단계 및 파워유닛 패키징 단계에서, 와이어 본딩을 이용하여 제어칩과 제1 리드프레임 간, 제어칩과 제1 결합부 간, 파워칩과 제2 리드프레임 간, 그리고 파워칩과 제2 결합부 간에 통전 가능하도록 본딩한다.
또 하나의 실시예에 따르면, 제어유닛 패키징 단계 또는 파워유닛 패키징 단계에서, 세라믹 플레이트의 일면에 시드층을 형성하고, 시드층 상에 금속층을 형성하고, 금속층 상에 제1 또는 제2 리드프레임을 솔더링으로 부착하고, 제1 또는 제2 리드프레임 상에 제어칩 또는 파워칩을 실장한다.
비록 본 발명의 하나의 모습으로 명시적으로 언급되지 않았더라도, 앞서 언급된 기술적 특징의 가능한 다양한 조합에 따른 본 발명의 실시예들이 당업자에게 자명하게 구현될 수 있다.
본 발명은 파워유닛과 제어유닛을 각각 별도의 1차 패키징 공정으로 진행한 후 두 패키지를 연결함으로써 하나의 파워 모듈로 결합하는 파워모듈을 얻을 수 있다.
본 발명은 하나의 패키지 내에 파워부와 제어부가 함께 패키징되는 경우와 비교하여 각 패키지별 특성에 맞게 조립이 진행됨에 따라, 공정 단순화 및 효율을 극대화할 수 있다.
또한, 분리된 공정으로 조립 진행됨에 따라, 생산성이 향상되고 파워부 및 제어부 각각 패키징될 경우 열적인 상호 작용을 배제할 수 있어 각각의 특성을 극대화할 수 있다.
게다가, 기존의 구조와 대비하여 다음과 같은 장점을 얻을 수 있다.
첫째로, 신뢰성 및 품질 측면에서, 파워부와 제어부를 개별적으로 공정 진행함에 따라, 열 발생이 심한 파워부를 제어부에서 분리하고, 나아가 실시예에 따라 방열을 위해 사용되는 기판을 파워부에만 집중적으로 사용하므로, 써멀 퍼포먼스(thermal performance)를 크게 향상시킬 수 있다. 하나의 패키지로 조립공정 진행 시 많은 공정을 진행함에 따라, 공정진행간에 불필요한 많은 열적인 영향을 받을 수 있으나, 파워부와 제어부를 분리할 경우 필요한 공정만을 진행하여 완료 후 접합함으로써 리드프레임 산화 및 열적 스트레스를 최소화할 수 있다.
둘째로, 소형화 및 고밀도 구현 측면에서, 실시예에 따라 열 방출 기판을 파워부에만 부착할 수 있으므로 기판의 크기를 줄일 수 있다. 이에 따라, 제품을 소형화할 수 있을 뿐만 아니라 각 부분을 나누어 조립하므로 설계단계에서 리드프레임의 활용을 극대화 할 수 있다. 나아가, 이것을 통해 스트립당 제작 모듈 수량을 최대화할 수 있어 생산성을 향상할 수 있으며, 고밀도 패키지를 구현할 수 있다.
세째로, 수율(Yield) 측면에서, 단일 패키지로 조립될 경우 파워부 또는 제어부에서 불량 발생시 전체를 불량처리해야 하나, 분리 조립하여 접합하는 경우에는 각각의 불량부분만 처리하므로 불필요한 수율 손실(yield loss)을 최소화하여 수율을 향상시킬 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 2는 본 발명의 또 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 3은 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 4는 본 본 발명의 또 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 7은 본 발명의 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 흐름도이다.
도 8은 본 발명의 또 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 흐름도이다.
도 9의 (a) 내지 (e)는 본 발명의 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 도면이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 오기가 아닌 한 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합될 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다. 또한, 본 명세서에서 '상에', '위에', '상부에', '아래에', '하부에' 등으로 언급되는 경우, 그 기준이 되는 대상과 '직접(적으로) 접촉'되어 있다는 언급이 없는 이상, '직접(적으로) 접촉'되는 형태로 또는 사이에 다른 구성요소가 개재되는 형태로 존재할 수 있다고 해석되어야 한다. 게다가, '상에', '위에', '상부에', '아래에', '하부에' 등의 상대적 용어들은 다른 구성요소에 대한 어떤 구성요소의 관계를 기술하기 위해 사용될 수 있고, 이때, 기준 구성요소의 방향이 뒤집어지거나 바뀌는 경우 그에 따른 대응되는 상대적인 용어들의 방향에 의존하는 개념을 포함하는 의미로 사용될 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다.
본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
우선, 본 발명의 하나의 모습에 따른 파워소자 패키지모듈을 도면을 참조하여 구체적으로 살펴본다. 본 발명에 따른 파워소자 패키지모듈의 실시예를 설명함에 있어서, 직접적으로 설명되어 있지 않더라도, 다음에서 설명되는 파워소자 패키지모듈의 제조방법의 실시예들이 참조되어야 한다.
도 1은 본 발명의 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다. 도 2는 본 발명의 또 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다. 도 3은 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다. 도 4는 본 본 발명의 또 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다. 도 5는 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다. 도 6은 본 발명의 또 다른 하나의 실시예에 따른 파워 소자 패키지 모듈을 개략적으로 나타내는 도면이다.
도 1 내지 3을 참조하여, 본 발명의 하나의 실시예에 따른 파워소자 패키지 모듈을 살펴본다. 도 1 내지 3을 참조하면, 파워 소자 패키지 모듈은 제어유닛(10) 및 파워유닛(30)을 포함하여 이루어진다. 이때, 제어유닛(10)과 파워유닛(30)은 개별 몰딩된 후 결합된다.
먼저, 제어유닛(10)을 살펴보면, 제1 기판(11), 제1 리드프레임(13), 제어칩(15) 및 제1 기판(11)의 일측에 제어칩(15)과 통전되는 제1 결합부(11a, 13a)를 포함하고 있으며, 개별 몰딩(17)되어 있다. 제어칩(15)이 제1 리드프레임(13)에 통전되도록, 제1 기판(11)의 일면 상에 제1 리드프레임(13)과 제어칩(15)이 실장되어 있다. 또한, 제1 기판(11)의 일측에는 제어칩(15)과 통전되는 제1 결합부(11a, 13a)가 형성되어 있다. 하나의 예에서, 제1 리드프레임(13)과 제어칩(15), 그리고 제1 결합부(11a, 13a)와 제어칩(15)은 와이어 본딩으로 연결된다. 제어유닛(10)은 적어도 제1 기판(11)의 일면의 일부와 제1 리드프레임(13)의 일부 및 제어칩(15)이 몰딩 형성되어 있다. 이때, 제1 결합부(11a, 13a)의 전부 또는 일부와 제1 리드프레임(13)의 외부 연결부가 몰딩(17) 외부로 노출되도록 몰딩되어 있다. 제어유닛(10)은 몰딩 외부로 노출된 제1 결합부(11a, 13a)를 통해 파워유닛(30)과 결합된다.
파워유닛(30)을 살펴보면, 제2 기판(31), 제2 리드프레임(33), 파워칩(35) 및 제2 기판(31)의 일측에 파워칩(35)과 통전되는 제2 결합부(31a, 33a, 33b)를 포함하고 있으며, 제어유닛(10)과 개별적으로 몰딩(37)되어 있다. 파워칩(35)은 예컨대 IGBT(insulated-gate bipolar transistor)(35a), 다이오드 등의 소자일 수 있다. 파워칩(35)이 제2 리드프레임(33)에 통전되도록, 제2 기판(31)의 일면 상에 제2 리드프레임(33)과 파워칩(35)이 실장되어 있다. 하나의 예에서, 제2 리드프레임(33)과 파워칩(35), 그리고 제2 결합부(31a, 33a, 33b)와 파워칩(35)은 와이어 본딩으로 연결된다. 또한, 제2 기판(31)의 일측에 파워칩(35)과 통전되는 제2 결합부(31a, 33a, 33b)가 형성되어 있다. 파워유닛(30)은 적어도 제2 기판(31)의 일면의 일부와 제2 리드프레임(33)의 일부 및 파워칩(35)이 몰딩 형성되어 있다. 이때, 제2 결합부(31a, 33a, 33b)의 전부 또는 일부와 제2 리드프레임(33)의 외부 연결부가 외부로 노출되도록 몰딩(37)되어 있다. 개별 몰딩된 제어유닛(10)과 파워유닛(30)이 제1 결합부(11a, 13a)와 제2 결합부(31a, 33a, 33b)에 의해 결합되어 있다.
본 발명의 또 하나의 실시예를 살펴본다. 도 1 내지 6을 참조하면, 하나의 예에서, 파워칩(35)은 IGBT(35a)와 FWD(35b) 소자를 포함하되, IGBT와 FWD 소자는 각각 실장되어 와이어 본딩으로 병렬 연결되어 있다. 통상, 인버터회로에서는 브릿지 접속한 IGBT에서 유도성 부하의 전류를 온/오프함으로써 부하를 제어하게 된다. 이때, IGBT 외에 부하전류를 정류하기 위한 FWD(Free Wheeling Diode)가 필요하다.
또한, 본 발명의 또 하나의 실시예를 살펴본다. 본 실시예에서는, 제1 기판(11)은 PCB 기판이다. PCB 기판 상에 제1 리드프레임(13)과 제어칩(15)을 실장하게 된다. 또한, 하나의 예에서, 제1 리드프레임(13)은 PCB 상에 부착되고, 제어칩(15)은 제1 리드프레임(13) 상에 실장된다. 그리고 제1 리드프레임(13) 및 제1 결합부(11a, 13a)와의 사이는 와이어 본딩(w)으로 연결되어 있다.
또한, 도 9를 참조하여, 본 발명의 또 다른 하나의 실시예를 살펴본다. 본 실시예에 따르면, 제1 또는 제2 기판(11, 31)은 세라믹 플레이트(100)의 일면에 시드층(110)과 시드층(110) 상에 금속층(120)이 형성되어 이루어진다. 이때, 제1 또는 제2 리드프레임(13, 33)은 금속층(120) 상에 솔더링 부착되고, 제어칩(15) 또는 파워칩(35)은 제1 또는 제2 리드프레임(13, 33) 상에 실장되어 있다. 또한, 제1 리드프레임(13) 및 제1 결합부(11a, 13a)와의 사이에 또는 제2 리드프레임(33) 및 제2 결합부(31a, 33a, 33b)와의 사이에 와이어 본딩되어 있다.
하나의 예에서, 파워유닛의 제2 기판(31)에 적용된다. 그에 따라, 써멀 퍼포먼스(thermal performance)를 크게 향상시킬 수 있다.
도 4 내지 6을 참조하여, 본 발명의 또 하나의 실시예를 살펴본다.
본 발명의 하나의 실시예에 따르면, 도 4 내지 6에 도시된 바와 같이, 파워유닛(30)은 제2 기판(31)의 타면 상에 히트싱크(50)가 부착되어 있다.
도 3 및/또는 6을 참조하여, 본 발명의 하나의 실시예를 살펴본다. 도 3 및/또는 6을 참조하면, 파워소자 패키지 모듈은 제1 및 제2 결합부(11a, 13a, 31a, 33a, 33b)와 결합되는 도전성의 결합 프레임유닛(20)을 더 구비하고 있다. 결합 프레임유닛(20)에 의해 제어유닛(10)과 파워유닛(30)이 결합되어 있다.
더 구체적으로 살펴보면, 또 하나의 실시예에 따라, 제1 및 제2 결합부(11a, 13a, 31a, 33a, 33b)과 결합 프레임유닛(20)의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고, 관통홀 구조와 돌기구조가 체결된다. 도 3 및/또는 6에서는 제1 및 제2 결합부(11a, 31a)가 관통홀 구조로 형성되고, 결합 프레임유닛(20)이 돌기구조를 구비하고 있다. 관통홀 구조의 경우 관통홀은 제1 또는 제2 기판(11, 31)의 일측에 형성되고, 관통홀의 입구측 둘레 또는 관통홀 내측이 도전성 물질로 도포되어 통전이 가능하도록 형성되어 있다.
도 1 및/또는 4를 참조하여, 본 발명의 또 하나의 실시예를 살펴본다. 도 1 및/또는 4를 참조하면, 제1 결합부(11a, 13a)와 제2 결합부(31a, 33a, 33b)의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고, 관통홀 구조와 돌기구조가 체결된다. 도 1 및/또는 4에서는 제1 결합부(11a)가 관통홀 구조로 형성되고, 제2 결합부(33a)가 돌기구조를 구비한 것이 도시되어 있으나, 그 반대도 가능하다.
또한, 도 1 및/또는 4를 참조하면, 하나의 예에서, 관통홀은 제1 또는 제2 기판(11, 31)에 형성되고, 돌기구조는 제1 또는 제2 리드프레임(13, 33)의 일부이다. 예컨대, 도 1 및/또는 4에서는 관통홀은 제1 기판(11)에 형성되어 제1 결합부(11a)를 형성하고, 돌기구조는 제2 리드프레임(33)의 일부로 제2 결합부(33a)를 형성하는 것이 도시되어 있다.
또 하나의 실시예를 살펴보면, 돌기구조를 형성하는 제1 또는 제2 리드프레임(13, 33)의 일부(13a, 33a, 33b)는 제어칩(15) 또는 파워칩(35)과 통전되는 리드프레임 영역과 일체로 이루어지거나 별개의 이격된 영역을 형성하고 있다. 예컨대, 도 1 및/또는 4에서는 돌기구조를 형성하는 제2 결합부(33a)가 제2 리드프레임(33)과 일체로 이루어진 형상이 도시되었으나, 도시된 바와 달리 별개로 이격되게 분리될 수 있다. 이때, 분리된 각각의 리드프레임 부분들과 제어칩(15) 또는 파워칩(35)이 통전되도록 연결된다.
또한, 도 2 및/또는 5를 참조하여, 또 하나의 실시예를 살펴본다. 도 2 및/또는 5를 참조하면, 제1 및 제2 결합부(13a, 33b) 각각은 제1 및 제2 리드프레임(33) 각각의 일부이다. 이때, 제1 및 제2 결합부(13a, 33b)는 솔더링 접합되거나 도전성 물질에 의해 접합되어 있다.
또 하나의 실시예에 따르면, 도 2 및/또는 5에 도시된 바와 같이, 제1 및 제2 결합부(13a, 33b) 중의 적어도 어느 하나는 외부로 도출되어 외부 연결단자를 형성한다. 예컨대, 도 2 및/또는 5에서는 제1 결합부(13a)가 외부로 도출되어 외부 연결단자를 형성하고 있다.
또한, 하나의 실시예에 따르면, 제1 또는 제2 결합부(13a, 33a, 33b)는 각각 제어칩(15) 또는 파워칩(35)과 통전되는 리드프레임 영역과 일체로 이루어지거나 별개의 이격된 영역을 형성하고 있다. 예컨대, 도 2 및/또는 5에서는 제1 결합부(13a)가 제어칩(15)과 통전되는 제1 리드프레임(13) 영역과 별개로 이격된 영역을 형성하고 있다.
또한, 본 발명의 또 하나의 실시예를 살펴보면, 제어유닛(10)과 파워유닛(30)은 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결되어 있다. 예컨대, 도 1, 2, 4 및/또는 5에서는 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 반대방향으로 놓여 있고, 도 3 및/또는 6에서는 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 동일방향으로 놓여 있다.
다음으로, 본 발명의 다른 하나의 모습에 따른 파워소자 패키지모듈의 제조방법을 도면을 참조하여 살펴본다. 본 방법의 실시예들을 설명하거나 이해하는데 있어서, 앞서 설명된 파워소자 패키지모듈에 대한 실시예들의 설명이 참조될 것이다.
도 7은 본 발명의 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 흐름도이다. 도 8은 본 발명의 또 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 흐름도이다. 도 9의 (a) 내지 (e)는 본 발명의 하나의 실시예에 따른 파워소자 패키지 모듈 제조방법을 개략적으로 나타내는 도면이다.
도 7을 참조하여, 본 발명의 하나의 실시예를 살펴본다. 본 실시예에 따른 파워소자 패키지모듈 제조방법은 제어유닛 패키징 단계, 파워유닛 패키징 단계 및 연결 단계를 포함하여 이루어진다.
먼저, 제어유닛 패키징 단계를 살펴보면, 제1 기판(11)의 일면 상에 제1 리드프레임(13)과 제어칩(15)을 실장한다. 이때, 제어칩(15)과 제1 리드프레임(13)은 통전가능하게 연결된다. 하나의 예에서, 와이어 본딩으로 연결한다. 또한, 제1 기판(11)의 일측에는 제어칩(15)과 통전되는 제1 결합부(11a, 13a)가 형성된다. 예컨대 제1 결합부(11a)가 관통홀 구조인 경우에는, 관통홀은 제1 기판(11) 상에 형성되고 그 입구측이나 내측에 도전성물질이 도포된다. 또는, 제1 결합부가 리드프레임과 일체인 경우에는 제1 기판(11) 상에 제1 리드프레임(13)을 실장하면서 제1 결합부를 형성하고, 제1 결합부(13a)가 제어칩(15)이 통전되는 제1 리드프레임(13) 영역과 이격된 리드프레임의 일부 또는 별개 구조체인 경우에는 제1 기판(11)의 일측에 제1 결합부(13a)를 형성한다. 다음의 파워유닛 패키징 단계에서, 제2 결합부(31a, 33a, 33b)도 마찬가지이다.
제1 기판(11) 상에 제1 리드프레임(13)과 제어칩(15)을 실장하고 와이어 본딩 등으로 연결한 후에, 적어도 제1 기판(11)의 일면의 일부와 제1 리드프레임(13)의 일부 및 제어칩(15)을 몰딩(17)한다. 몰딩 결과, 제1 결합부(11a, 13a)의 전부 또는 일부와 제1 리드프레임(13)의 외부 연결부가 외부로 노출된다.
또한, 하나의 예에서, 도 9의 (e)에 도시된 바를 참조하면, 몰딩 후 몰딩 부위의 트리밍 공정을 수행하고, 제1 리드프레임(13)의 외부 연결부를 성형하여 절곡시킨다.
다음으로, 파워유닛 패키징 단계를 구체적으로 살펴본다. 파워유닛 패키징 단계와 제어유닛 패키징 단계를 순차적으로 이루어질 수 있으나, 다른 장소에서 동일한 시간에 이루어질 수 있다. 파워유닛 패키징 단계에서는, 제어유닛 패키징 단계에서와 마찬가지로, 제2 기판(31)의 일면 상에 제2 리드프레임(33)과 파워칩(35)을 실장한다. 그리고 파워칩(35)을 제2 리드프레임(33)과 통전가능하게 예컨대, 와이어 본딩으로 연결한다. 또한, 제2 기판(31)의 일측에 파워칩(35)과 통전되는 제2 결합부(31a, 33a, 33b)를 형성시킨다. 이때, 하나의 예에서, 와이어 본딩으로 연결한다.
제2 기판(31) 상에 제2 리드프레임(33)과 파워칩(35)을 실장하고 예컨대 와이어 본딩 등으로 연결한 후, 적어도 제2 기판(31)의 일면의 일부와 제2 리드프레임(33)의 일부 및 파워칩(35)을 몰딩(37)한다. 이때, 제2 결합부(31a, 33a, 33b)의 전부 또는 일부와 제2 리드프레임(33)의 외부 연결부가 외부로 노출되도록 몰딩한다.
또한, 하나의 예에서, 도 9의 (e)에 도시된 바를 참조하면, 몰딩 후 몰딩 부위의 트리밍 공정을 수행하고, 제2 리드프레임(33)의 외부 연결부를 성형하여 절곡시킨다.
본 제조방법의 또 하나의 실시예를 살펴본다. 본 실시예에서는, 제어유닛 패키징 단계 및 파워유닛 패키징 단계에서, 와이어 본딩(w)을 이용하여 제어칩(15)과 제1 리드프레임(13) 간, 제어칩(15)과 제1 결합부(11a, 13a) 간, 파워칩(35)과 제2 리드프레임(33) 간, 그리고 파워칩(35)과 제2 결합부(31a, 33a, 33b) 간에 통전 가능하도록 본딩한다.
또한, 도 9를 참조하여 본 발명의 또 하나의 실시예를 살펴본다.
도 9를 참조하면, 제어유닛 패키징 단계 또는/및 파워유닛 패키징 단계는 다음과 같이 진행된다. 먼저, 도 9의 (a)에 도시된 바와 같이, 세라믹 플레이트(100)의 일면에 시드층(110)을 형성한다. 그리고, 도 9의 (b)에 도시된 바와 같이, 시드층(110) 상에 금속층(120)을 형성한다. 다음으로, 도 9의 (c)에 도시된 바와 같이, 금속층(120) 상에 제1 또는 제2 리드프레임(13, 33)을 솔더링으로 부착한다. 그리고 도 9의 (d)에 도시된 바와 같이, 제1 또는 제2 리드프레임(13, 33) 상에 제어칩(15) 또는 파워칩(35)을 실장한다. 또한, 도 9의 (e)에 도시된 바와 같이, 몰딩을 수행한다.
하나의 예에서, 도 9의 (e)에 도시된 바와 같이, 리드프레임에 대한 성형(예컨대, 절곡)과 몰딩 후 버(bur) 등을 제거하는 트리밍 공정을 수행한다.
다음으로, 도 7에 도시된 실시예를 계속해서 살펴보면, 연결 단계가 수행된다. 연결단계에서는 제1 결합부(11a, 13a)와 제2 결합부(31a, 33a, 33b)를 결합시켜 패키징된 제어유닛(10)과 파워유닛(30)을 연결한다.
도 3 및/또는 6을 참조하여 본 방법의 또 하나의 실시예를 살펴보면, 연결 단계에서, 도전성의 결합 프레임유닛(20)을 제1 및 제2 결합부(11a, 31a)와 결합시켜 패키징된 제어유닛(10)과 파워유닛(30)을 연결한다.
또한, 도 1 및/또는 4를 참조하여 본 방법의 또 하나의 실시예를 살펴보면, 제1 결합부(11a, 13a)와 제2 결합부(31a, 33a, 33b)의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고, 연결 단계에서, 관통홀 구조와 돌기구조를 체결한다.
그리고, 도 2 및/또는 5를 참조하여 본 방법의 또 하나의 실시예를 살펴보면, 제1 및 제2 결합부(13a, 33b) 각각은 제1 및 제2 리드프레임(33) 각각의 일부이고, 연결 단계에서, 제1 및 제2 결합부(13a, 33b)를 솔더페이스트, 도전성물질 등을 사용하여 접합한다. 이때, 제1 또는 제2 결합부(13a, 33b)가 외부로 도출될 수 있고, 예컨대, 도 2 및/또는 5에서 도출된 제1 결합부(13a)는 패키지 모듈을 지지하거나 외부 연결단자로 사용될 수 있다.
또한, 도 1 내지 6을 참조하여 본 방법의 또 하나의 실시예를 살펴보면, 연결 단계에서, 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결한다. 예컨대, 도 1, 2, 4 및/또는 5에서는 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 반대방향으로 놓여 있고, 도 3 및/또는 6에서는 제1 기판(11)의 일면과 제2 기판(31)의 일면이 서로 동일방향으로 놓여 있다.
도 8을 참조하여, 본 발명의 또 하나의 실시예를 살펴본다.
도 8을 참조하면, 연결 단계 이후에, 제2 기판(31)의 타면 상에 히트싱크(50)를 부착하는 히트싱크(50) 부착단계를 더 포함한다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 제어유닛 11 : 제1 기판
13 : 제1 리드프레임 15 : 제어칩
17 : 몰딩 11a, 13a : 제1 결합부
30 : 파워유닛 31 : 제2 기판
33 : 제2 리드프레임 35 : 파워칩
37 : 몰딩 31a, 33a, 33b : 제2 결합부
20 : 결합 프레임유닛 50 : 히트싱크

Claims (19)

  1. 제1 기판 위에 제1 리드프레임과 상기 제1 리드프레임에 통전되는 제어칩이 실장되고, 상기 제1 기판의 일측에 상기 제어칩과 통전되는 제1 결합부가 형성되되, 상기 제1 결합부와 상기 제1 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩 형성된 제어유닛; 및
    제2 기판 위에 제2 리드프레임과 상기 제2 리드프레임에 통전되는 파워칩이 실장되고, 상기 제2 기판의 일측에 상기 파워칩과 통전되는 제2 결합부가 형성되되, 상기 제2 결합부와 상기 제2 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩 형성된 파워유닛; 을 포함하고,
    상기에서 개별 몰딩된 상기 제어유닛과 파워유닛이 상기 제1 결합부와 제2 결합부에 의해 결합되어 있는 파워 소자 패키지 모듈.
  2. 청구항 1에 있어서,
    상기 파워유닛은 상기 제2 기판의 타면에 히트싱크가 부착되어 있는 파워 소자 패키지 모듈.
  3. 청구항 1에 있어서,
    상기 제1 및 제2 결합부와 결합되는 도전성의 결합 프레임유닛을 더 구비하고,
    상기 결합 프레임유닛에 의해 상기 제어유닛과 파워유닛이 결합되어 있는 파워 소자 패키지 모듈.
  4. 청구항 1에 있어서,
    상기 제1 결합부와 제2 결합부의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고,
    상기 관통홀 구조와 돌기구조가 체결되어 있는 파워 소자 패키지 모듈.
  5. 청구항 4에 있어서,
    상기 관통홀은 상기 제1 또는 제2 기판에 형성되고,
    상기 돌기구조는 상기 제1 또는 제2 리드프레임의 일부인 것을 특징으로 하는 파워 소자 패키지 모듈.
  6. 청구항 1에 있어서,
    상기 제1 및 제2 결합부 각각은 상기 제1 및 제2 리드프레임 각각의 일부이고,
    상기 제1 및 제2 결합부는 솔더링 접합되어 있는 파워 소자 패키지 모듈.
  7. 청구항 6에 있어서,
    상기 제1 및 제2 결합부 중의 적어도 어느 하나는 외부로 도출되어 외부 연결단자를 형성하는 파워 소자 패키지 모듈.
  8. 청구항 1에 있어서,
    상기 제어유닛과 파워유닛은 상기 제어칩이 실장된 상기 제1 기판의 일면과 상기 파워칩이 실장된 상기 제2 기판의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결되어 있는 파워 소자 패키지 모듈.
  9. 청구항 1에 있어서,
    상기 제1 기판은 PCB 기판이고,
    상기 제1 리드프레임은 상기 PCB 상에 부착되고,
    상기 제어칩은 상기 제1 리드프레임 상에 실장되되, 상기 제1 리드프레임 및 제1 결합부와의 사이에 와이어 본딩되어 있는 파워 소자 패키지 모듈.
  10. 청구항 1에 있어서,
    상기 제1 또는 제2 기판은 세라믹 플레이트의 일면에 시드층과 상기 시드층 상에 금속층이 형성되어 이루어지고,
    상기 제1 또는 제2 리드프레임은 상기 금속층 상에 솔더링 부착되고,
    상기 제어칩 또는 파워칩은 상기 제1 또는 제2 리드프레임 상에 실장되되, 상기 제1 리드프레임 및 제1 결합부와의 사이에 또는 상기 제2 리드프레임 및 제2 결합부와의 사이에 와이어 본딩되어 있는 파워 소자 패키지 모듈.
  11. 청구항 1 내지 10 중의 어느 하나의 청구항에 있어서,
    상기 파워칩은 IGBT와 FWD 소자를 포함하되,
    상기 IGBT와 FWD 소자는 각각 실장되어 와이어 본딩으로 병렬 연결되어 있는 파워 소자 패키지 모듈.
  12. 제1 기판 위에 제1 리드프레임과 제어칩을 실장하여 상기 제어칩을 상기 제1 리드프레임과 통전가능하게 하되, 상기 제1 기판의 일측에 상기 제어칩과 통전되는 제1 결합부를 형성시키고, 상기 제1 결합부와 상기 제1 리드프레임의 외부 연결부가 외부로 노출되게 개별 몰딩하여 제어유닛을 패키징하는 제어유닛 패키징 단계;
    제2 기판의 일면 상에 제2 리드프레임과 파워칩을 실장하여 상기 파워칩을 상기 제2 리드프레임과 통전가능하게 하되, 상기 제2 기판의 일측에 상기 파워칩과 통전되는 제2 결합부를 형성시키고, 상기 제2 결합부와 상기 제2 리드프레임의 외부 연결부가 외부로 노출되도록 개별 몰딩하여 파워유닛을 패키징하는 파워유닛 패키징 단계; 및
    상기 제1 결합부와 제2 결합부를 결합시켜 상기 패키징된 제어유닛과 파워유닛을 연결하는 연결 단계; 를 포함하여 이루어지는 파워소자 패키지모듈 제조방법.
  13. 청구항 12에 있어서,
    상기 연결 단계 이후에, 상기 제2 기판의 타면 상에 히트싱크를 부착하는 히트싱크 부착단계를 더 포함하는 파워소자 패키지모듈 제조방법.
  14. 청구항 12에 있어서,
    상기 연결 단계에서, 도전성의 결합 프레임유닛을 상기 제1 및 제2 결합부와 결합시켜 상기 패키징된 제어유닛과 파워유닛을 연결하는 파워소자 패키지모듈 제조방법.
  15. 청구항 12에 있어서,
    상기 제1 결합부와 제2 결합부의 어느 일측은 관통홀 구조로 형성되고, 타측은 돌기구조로 형성되고,
    상기 연결 단계에서, 상기 관통홀 구조와 돌기구조를 체결하는 파워소자 패키지모듈 제조방법.
  16. 청구항 12에 있어서,
    상기 제1 및 제2 결합부 각각은 상기 제1 및 제2 리드프레임 각각의 일부이고,
    상기 연결 단계에서, 상기 제1 및 제2 결합부를 솔더링으로 접합하는 파워소자 패키지모듈 제조방법.
  17. 청구항 12에 있어서,
    상기 연결 단계에서, 상기 제어칩이 실장된 상기 제1 기판의 일면과 상기 파워칩이 실장된 상기 제2 기판의 일면이 서로 반대방향 또는 동일방향 관계가 되도록 연결하는 파워소자 패키지모듈 제조방법.
  18. 청구항 12 내지 17 중의 어느 하나의 청구항에 있어서,
    상기 제어유닛 패키징 단계 및 파워유닛 패키징 단계에서, 와이어 본딩을 이용하여 상기 제어칩과 제1 리드프레임 간, 상기 제어칩과 제1 결합부 간, 상기 파워칩과 제2 리드프레임 간, 그리고 상기 파워칩과 제2 결합부 간에 통전 가능하도록 하는 파워소자 패키지모듈 제조방법.
  19. 청구항 18에 있어서,
    상기 제어유닛 패키징 단계 또는 파워유닛 패키징 단계에서,
    세라믹 플레이트의 일면에 시드층을 형성하고, 상기 시드층 상에 금속층을 형성하고, 상기 금속층 상에 상기 제1 또는 제2 리드프레임을 솔더링으로 부착하고, 상기 제1 또는 제2 리드프레임 상에 상기 제어칩 또는 파워칩을 실장하는 파워소자 패키지모듈 제조방법.
KR1020110073716A 2011-07-25 2011-07-25 파워소자 패키지모듈 및 그의 제조방법 KR101224702B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110073716A KR101224702B1 (ko) 2011-07-25 2011-07-25 파워소자 패키지모듈 및 그의 제조방법
DE102012106266A DE102012106266A1 (de) 2011-07-25 2012-07-12 Stromversorgungsgehäusemodul und Verfahren zur Herstellung eines Stromversorgungsgehäusemoduls
JP2012163448A JP2013026627A (ja) 2011-07-25 2012-07-24 パワー素子パッケージモジュール及びその製造方法
CN2012102607787A CN102903693A (zh) 2011-07-25 2012-07-25 功率器件封装模块及其制造方法
US13/557,834 US20130026616A1 (en) 2011-07-25 2012-07-25 Power device package module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110073716A KR101224702B1 (ko) 2011-07-25 2011-07-25 파워소자 패키지모듈 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR101224702B1 true KR101224702B1 (ko) 2013-01-21

Family

ID=47503235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110073716A KR101224702B1 (ko) 2011-07-25 2011-07-25 파워소자 패키지모듈 및 그의 제조방법

Country Status (5)

Country Link
US (1) US20130026616A1 (ko)
JP (1) JP2013026627A (ko)
KR (1) KR101224702B1 (ko)
CN (1) CN102903693A (ko)
DE (1) DE102012106266A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824853A (zh) * 2014-02-24 2014-05-28 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
CN109801898A (zh) * 2017-11-17 2019-05-24 英飞凌科技股份有限公司 具有多个模塑料的功率封装

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117255A (zh) * 2013-02-05 2013-05-22 西安永电电气有限责任公司 Dbc基板
CN103400835B (zh) * 2013-07-12 2016-01-20 广东洲明节能科技有限公司 Led模组的集成封装方法
CN103956345B (zh) * 2014-03-28 2018-01-30 深圳市江波龙电子有限公司 集成电路芯片、嵌入式设备及集成电路加工方法
TWI550391B (zh) 2015-10-23 2016-09-21 台達電子工業股份有限公司 整合功率模組封裝結構
JP6011736B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 昇圧チョッパ回路
JP6011737B1 (ja) * 2016-03-14 2016-10-19 富士電機株式会社 降圧チョッパ回路
DE102016112289B4 (de) * 2016-07-05 2020-07-30 Danfoss Silicon Power Gmbh Leiterrahmen und Verfahren zur Herstellung desselben
EP3285296A1 (de) * 2016-08-17 2018-02-21 Siemens Aktiengesellschaft Leistungsmodul und verfahren zur herstellung eines leistungsmoduls
CN108022899B (zh) 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
CN109637938A (zh) * 2018-11-21 2019-04-16 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
CN109616420A (zh) * 2018-11-21 2019-04-12 杰群电子科技（东莞）有限公司 一种功率模组加工方法及功率模组
TWI730604B (zh) * 2019-01-22 2021-06-11 美商莫仕有限公司 使用專用電子封裝製造工藝的智能連接器及其製造方法
EP4102563A4 (en) * 2021-02-19 2023-06-21 Huawei Digital Power Technologies Co., Ltd. ENCLOSURE STRUCTURE, ELECTRICAL POWER CONTROL SYSTEM AND MANUFACTURING PROCESS

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090050750A (ko) * 2007-11-16 2009-05-20 페어차일드코리아반도체 주식회사 전력 모듈 및 그 제조 방법
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9101654D0 (en) * 1991-01-25 1991-03-06 Ici Plc Compositions
JP2708309B2 (ja) * 1992-01-06 1998-02-04 三菱電機株式会社 マルチチップ型半導体装置
JP3206717B2 (ja) * 1996-04-02 2001-09-10 富士電機株式会社 電力用半導体モジュール
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP4581885B2 (ja) * 2005-07-22 2010-11-17 株式会社デンソー 半導体装置
JP4579259B2 (ja) * 2007-02-08 2010-11-10 三菱電機株式会社 半導体装置
US8232674B2 (en) 2008-07-31 2012-07-31 Astec International Limited Multiple output isolated DC/DC power converters
KR101110275B1 (ko) 2009-12-24 2012-02-29 건국대학교 산학협력단 스크린 커버를 이용하는 영상처리장치 및 영상처리방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090050750A (ko) * 2007-11-16 2009-05-20 페어차일드코리아반도체 주식회사 전력 모듈 및 그 제조 방법
KR20090104478A (ko) * 2008-03-31 2009-10-06 페어차일드코리아반도체 주식회사 복합 반도체 패키지 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824853A (zh) * 2014-02-24 2014-05-28 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
CN103824853B (zh) * 2014-02-24 2017-04-12 矽力杰半导体技术(杭州)有限公司 应用于开关型调节器的集成电路组件
KR20160051513A (ko) * 2014-11-03 2016-05-11 주식회사 솔루엠 전력 모듈 및 그 제조 방법
KR102304909B1 (ko) 2014-11-03 2021-09-24 주식회사 솔루엠 전력 모듈 및 그 제조 방법
CN109801898A (zh) * 2017-11-17 2019-05-24 英飞凌科技股份有限公司 具有多个模塑料的功率封装

Also Published As

Publication number Publication date
US20130026616A1 (en) 2013-01-31
CN102903693A (zh) 2013-01-30
JP2013026627A (ja) 2013-02-04
DE102012106266A1 (de) 2013-01-31

Similar Documents

Publication Publication Date Title
KR101224702B1 (ko) 파워소자 패키지모듈 및 그의 제조방법
TWI448226B (zh) 電源轉換模組
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
US20100065950A1 (en) Leaded semiconductor power module with direct bonding and double sided cooling
JP5369798B2 (ja) 半導体装置およびその製造方法
KR100719055B1 (ko) 반도체 장치 및 그 제조 방법
JP2018509780A (ja) インテリジェントパワーモジュール及びその製造方法
JP3448159B2 (ja) 電力用半導体装置
US20120241934A1 (en) Semiconductor apparatus and method for manufacturing the same
KR102228945B1 (ko) 반도체 패키지 및 이의 제조방법
JP2011023654A (ja) パワーモジュール
US20230327350A1 (en) Transfer molded power modules and methods of manufacture
US7768104B2 (en) Apparatus and method for series connection of two die or chips in single electronics package
US9287192B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2001036001A (ja) 電力半導体モジュール
JP2018073923A (ja) 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2009224529A (ja) 半導体装置およびその製造方法
JP2008053748A (ja) 半導体装置
CN216958019U (zh) 一种具有金属连接框架的功率模块
JP2004022968A (ja) 半導体装置およびその製造方法
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP6647187B2 (ja) パワーモジュールおよびその製造方法
CN213660400U (zh) 功率模块的封装结构
JP2011181970A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee