CN213660400U - 功率模块的封装结构 - Google Patents
功率模块的封装结构 Download PDFInfo
- Publication number
- CN213660400U CN213660400U CN202022606379.4U CN202022606379U CN213660400U CN 213660400 U CN213660400 U CN 213660400U CN 202022606379 U CN202022606379 U CN 202022606379U CN 213660400 U CN213660400 U CN 213660400U
- Authority
- CN
- China
- Prior art keywords
- substrate
- base island
- power module
- package structure
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
Landscapes
- Inverter Devices (AREA)
Abstract
公开一种功率模块的封装结构。功率模块的封装结构包括第一基板;至少一个功率单元,功率单元分别固定在第一基板上表面;第二基板,固定在第一基板的上表面,第二基板上设置多个第四类基岛;驱动端子,与第四类基岛连接,第四类基岛与功率单元电连接。本申请的驱动端子直接与第二基板的第四类基岛焊接连接,进而通过第四类基岛与功率单元的相应基岛通过键合线连接,简化生产过程,降低生产人工和物料成本,并且降低驱动端子的电感,改善模块的动态性能。
Description
技术领域
本实用新型涉及半导体技术领域,更具体地,涉及一种功率模块的封装结构。
背景技术
随着社会环保意识增强,节能减排类产品应运而生。功率变流器作为其中一种产品应用在例如开关电源、电机驱动装置、不间断电源(UPS,Uninterruptible PowerSystem)、光伏逆变器等产品中。
现有的功率模块,包括至少一个功率单元以及引出外部的至少一个驱动端子。驱动端子通过支架固定在功率模块的基板上,并需要通过引线手动将驱动端子与功率单元连接在一起。
上述驱动端子采用引线焊接,寄生电感大,导致功率模块的开通关断速度变慢,在一些高频应用中,整机的温升会高。在制作过程中需要手动焊接引线,工序较多、不易实现自动化。
实用新型内容
鉴于上述问题,本实用新型的目的在于提供一种制作过程简单,成本低,电气性能优良,满足应用需求,方便实现自动化制造的功率模块的封装结构。
根据本实用新型提供的一种功率模块的封装结构,包括:第一基板;至少一个功率单元,所述功率单元分别固定在所述第一基板上表面;第二基板,固定在所述第一基板的上表面,所述第二基板上设置多个第四类基岛;驱动端子,与所述第四类基岛连接,所述第四类基岛与所述功率单元电连接。
可选地,所述第四类基岛与所述驱动端子焊接连接。
可选地,所述第四类基岛与所述功率单元通过键合线连接。
可选地,所述驱动端子包括:第一端部,暴露在封装壳外部;突出部,封装在所述封装壳内部;以及第二端部,与所述第四类基岛连接,所述第一端部与所述第二端部通过所述突出部连接。
可选地,所述突出部靠近所述第一端部的宽度大于所述第一端部的宽度。
可选地,所述突出部的最小宽度大于或者等于所述第一端部的最大宽度。
可选地,所述第二端部为S型立体结构或者C型立体结构。
可选地,所述第二端部包括:支撑部,与所述第四类基岛连接;以及弯折部,将所述突出部与所述支撑部连接。
可选地,所述第二基板位于所述第一基板上表面的边缘位置。
可选地,所述功率单元还包括:第三基板,焊接在所述第一基板的上表面,所述第三基板的上表面包括第一类基岛、第二类基岛以及第三类基岛;第一芯片,位于所述第一类基岛上,通过所述键合线分别与所述第二类基岛、所述第三类基岛连接;第二芯片,位于所述第一类基岛上,所述第二芯片与所述第一芯片通过所述键合线连接。
可选地,所述第四类基岛通过所述键合线与所述第二基岛或者所述第三类基岛连接。
可选地,还包括:功率端子,至少与一个所述功率单元的第一类基岛或者第三类基岛之一连接。
可选地,所述第一芯片为晶体管芯片,所述第二芯片为二极管芯片。
可选地,还包括:封装壳,固定于所述第一基板上,并覆盖所述第一基板的上表面,所述驱动端子和所述功率端子的部分结构从所述封装壳表面伸出。
可选地,暴露于所述封装壳外部的所述驱动端子和所述功率端子的部分具有连接孔。
可选地,所述封装壳与所述第一基板通过压环过盈配合连接。
可选地,所述第一芯片的栅极与所述第二类基岛连接,所述第一芯片的源极与所述第三类基岛连接,所述第一芯片的漏极与所述第一类基岛连接。
可选地,所述功率模块的封装结构为全桥功率模块或者半桥功率模块的封装结构。
可选地,所述第一基板为散热基板。
可选地,所述第二基板和所述第三基板为覆铜陶瓷基板。
根据本实用新型提供的功率模块的封装结构,在第一基板上固定第二基板和至少一个功率单元,在第二基板上设置多个第四类基岛。功率模块的封装结构中设置的用于与外部连接的驱动端子通过第四类基岛与功率单元电连接。更进一步地,第四类基岛与驱动端子焊接连接。更进一步地,第四类基岛与功率单元通过键合线连接。其中,本实用新型中直接将驱动端子与第二基板上的第四类基岛焊接并进而与功率单元连接,简化生产过程,降低生产人工和物料成本,本申请的封装结构与现有的需要人工焊接驱动端子的封装结构相比,成本低、制造工序少、方便自动化制造。并且驱动端子直接焊接在第二基板的第四类基岛上,进而通过第四类基岛与功率单元的相应基岛通过键合线连接,可以降低驱动端子的电感,改善模块的动态性能,通过实测显示,开通损耗降低约5%。
优选地,本申请提供的驱动端子还具有应力缓冲设计以及防拔出设计。驱动端子包括第一端部、突出部以及第二端部。突出部封装在封装壳内部。突出部的最小宽度大于或者等于第一端部的最大宽度。突出部靠近第一端部的宽度大于第一端部的宽度,在外力施加于第一端部上时,突出部与封装壳匹配具有防拔出功能。优选地,第二端部设置有弯折部,使得驱动端子具有应力缓冲功能。
附图说明
通过以下参照附图对本实用新型实施例的描述,本实用新型的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出根据本实用新型实施例的功率模块的封装结构的示意图;
图2示出根据本实用新型实施例的功率模块的封装结构的部分结构示意图;
图3a示出根据本实用新型实施例的一种功率模块的驱动端子的结构示意图;图3b示出根据本实用新型实施例的另一种功率模块的驱动端子的结构示意图;
图4示出根据本实用新型实施例的功率模块的封装结构制作方法的流程示意图;
图5示出根据本实用新型实施例的功率模块的封装结构的拓扑电路示意图。
具体实施方式
以下将参照附图更详细地描述本实用新型。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。在下文中描述了本实用新型的许多特定的细节,但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本实用新型。
图1示出根据本实用新型实施例的功率模块的封装结构的示意图,图2示出根据本实用新型实施例的功率模块的封装结构的部分结构示意图。
结合图1、图2所示,本实施例提供的功率模块的封装结构包括第一基板210、集成于第一基板210上表面的例如4个功率单元220、例如8个驱动端子240以及例如4个功率端子231,以封装形成由四个功率单元220连接而成的全桥功率模块。本实用新型提供的功率模块的封装结构还可以是半桥功率模块、三桥功率模块等其他功率模块的封装结构。
第一基板210为散热基板,例如是铜基板,其厚度为3±0.5mm。
功率单元220固定在第一基板210上表面,包括焊接在第一基板210的上表面的第三基板224、集成于第三基板224上表面的第一芯片221以及第二芯片222。第三基板224的下表面与第一基板210的上表面焊接,第三基板224的上表面分别与第一芯片221的下表面、第二芯片222的下表面焊接,上述焊接材料例如可以是锡膏或者焊片,通过焊接炉将锡膏加热至熔点,在连接界面处形成合金层。第三基板224上表面还包括第一类基岛225、第二类基岛226和第三类基岛253。第三基板224为覆铜陶瓷基板,表面涂覆有可焊接材料,可焊接材料除了铜还可以为银、金等材料。第一芯片221、第二芯片222下表面具有可焊金属层,例如为铜、银、金等材料。第一芯片221、第二芯片222通过电路拓扑结构连接,第一芯片221例如是绝缘栅双极型晶体管(IGBT,Insulated Gate Bipolar Transistor)或金属氧化物半导体场效应晶体管(MOS,Metal Oxide Semiconductor),第二芯片222例如是快恢复二极管(FRD,Fast recovery diode)。采用锡膏焊接后,芯片与第三基板224的表面会残留助焊剂,助焊剂残留一般为松香等物质,可以采用相似相溶原理进行清洗去除,以保证半导体器件的电气参数不受影响。若采用焊片焊接,则不需要清洗。功率单元220中第一芯片221的漏极焊接连接在第一类基岛225上,第二类基岛226例如通过键合线254与功率单元220中第一芯片221的栅极电连接,第三类基岛253例如通过键合线254与功率单元220中第一芯片221的源极电连接。
第一芯片221与第二芯片222之间按照该功率模块的电路拓扑结构进行电气连接,上述电气连接采用焊接或者通过键合线254连接,键合线254例如是铝线。
功率端子231至少与功率单元220的第一类基岛225或者第三类基岛253之一连接。具体地,功率端子231可以直接通过焊膏或焊片与功率单元220的第一类基岛225或者第三类基岛253焊接连接。以下以功率模块的电路拓扑结构为全桥功率模块进行详细说明,每个功率端子231分别与两个功率单元220中各自的第一类基岛225或者第三类基岛253之一连接。具体地,功率端子231例如分别与相邻的两个功率单元220的第三类基岛253连接,功率端子231例如分别与相邻的两个功率单元220的第一类基岛225连接,另外的功率端子231例如分别与一个功率单元220的第一类基岛225和相邻的一个功率单元220的第三类基岛253连接。其中,功率端子231与第一类基岛225或者与第三类基岛253连接的端部例如可以是弯曲型立体结构,该端部可以是S型立体结构或者C型立体结构,以使得该功率端子231具有应力缓冲设计。
第二基板252固定在第一基板210的上表面,第二基板252上设置多个第四类基岛255,第二基板252设置在第一基板210上表面的边缘位置。其中,第二基板252例如为覆铜陶瓷基板。第四类基岛255的数量与驱动端子240的数量对应一致。在本实施例中,对应为8个。例如可以在第一基板210上表面的四个边缘角落各设置一个第二基板252,在每个第二基板252上设置两个第四类基岛255。
驱动端子240与第四类基岛255连接,进而通过第四类基岛255与功率单元220电连接。更进一步地,第四类基岛255与驱动端子240焊接连接,第四类基岛255与功率单元220通过键合线254连接。具体地,第四类基岛255通过键合线254连接功率单元220的第二类基岛226或者第三类基岛253。
封装壳260为半包围壳体,包括第一开口和多个第二开口。第一开口与第一基板210的上表面相匹配并覆盖第一基板210。多个第二开口位于封装壳260上分别与多个驱动端子240和多个功率端子231相对应,以使得驱动端子240以及功率端子231的至少部分结构从封装壳260的表面伸出。封装壳260例如还包括至少两个通孔用于与第一基板210通过压环过盈配合连接。封装壳260的材料可以是聚对苯二甲酸丁二醇酯(PBT,PolybutyleneTerephthalate)或聚苯硫醚(PPS,Polyphenylene Sulfide)或聚酰胺(PA,Polyamide)。暴露在封装壳260外部的驱动端子240的部分结构用于外部连接,暴露在封装壳260外部的功率端子231的部分具有与外部连接的连接孔。进一步地,暴露在封装壳260外部的功率端子231的部分折弯贴装在封装壳表面。
本实施例中的驱动端子240与第四类基岛255直接焊接,第四类基岛255通过键合线254与各功率单元220的相应基岛例如第二类基岛或第三类基岛连接,解决了手动焊线问题,电气连接采用机器进行,方便自动化制造。驱动端子240的电感有明显的降低,通过仿真显示,驱动端子的电感下降约50%,通过试验对比,开通损耗降低约5%,短路电流过冲会降低,关断速度不变。并且本实施例提供的驱动端子240还具有应力缓冲设计以及防拔出设计。
具体地,驱动端子240包括第一端部、突出部以及第二端部。第一端部暴露在封装壳260的外部,并且具有连接孔。突出部封装在封装壳260内部。第二端部与第四类基岛255焊接。第一端部与第二端部之间通过突出部连接。其中,突出部的最小宽度大于或者等于第一端部以及第二端部的最大宽度。突出部靠近第一端部的宽度大于第一端部的宽度。通过上述设计,在外力施加于第一端部上时,突出部与封装壳260匹配具有防拔出功能。优选地,第二端部包括支撑部和弯折部,支撑部与第四类基岛255连接;弯折部将突出部与支撑部连接,第二端部设置有弯折部使得驱动端子240具有应力缓冲功能。
以下结合图3a、3b具体说明驱动端子的结构。
图3a示出根据本实用新型实施例的一种功率模块的驱动端子的结构示意图。
如图3a所示,驱动端子包括第一端部341、突出部342以及第二端部343。其中,突出部342例如为四边形直板,突出部342的最小宽度分别大于第一端部341以及第二端部343的最大宽度。突出部342靠近第一端部341的宽度大于第一端部341的宽度,上述设计在外力施加于第一端部341上时,突出部342与封装壳260匹配具有防拔出功能。优选地,第二端部343为C型立体结构。
图3b示出根据本实用新型实施例的另一种驱动端子的结构示意图。
如图3b所示,驱动端子包括第一端部441、突出部442以及第二端部443。其中,突出部442例如为梯形直板,突出部442的最小宽度例如等于第二端部443的最大宽度,突出部442靠近第一端部441的宽度大于第一端部441的宽度。上述设计在外力施加于第一端部441上时,突出部442与封装壳260匹配具有防拔出功能。优选地,第二端部443为S型立体结构。
上述两种驱动端子的结构实施例仅为更清楚地描述本申请,上述各端部、突出部的设计在不违反本申请的构思的基础上可以以任意组合实施。
图4示出根据本实用新型实施例的功率模块的封装结构制作方法的流程示意图。
如图4所示,示出制作功率模块的封装结构的流程示意图。该制作方法包括如下步骤:
步骤S21:一次焊接。借助焊接装置将第三基板224的下表面与第一基板210的上表面焊接,将第二基板252的下表面与第一基板210的上表面焊接,以及将第三基板224的上表面分别与第一芯片221的下表面、第二芯片222的下表面焊接,上述焊接材料例如可以是锡膏或者焊片。
步骤S22:清洗助焊剂。上述焊接采用锡膏焊接后,第一芯片221和第二芯片222与第三基板224的表面会残留助焊剂,助焊剂残留一般为松香等物质,可以采用相似相溶原理进行清洗去除,以保证半导体器件的电气参数不受影响。若采用焊片焊接,则不需要清洗。
步骤S23:电气连接。第一芯片221与第二芯片222之间以及第一芯片221与第二芯片222与功率单元220的基岛之间按照该功率模块的电路拓扑结构进行电气连接。第二基板252上的第四类基岛255与功率单元220的第三类基岛253或者第二类基岛226连接。上述电气连接通过键合线254连接,键合线254例如是铝线。
步骤S24:二次焊接。功率端子231按照功率模块的拓扑结构与功率单元220相应的第一类基岛225或者第三类基岛253通过焊接的方式连接。驱动端子240焊接在第四类基岛255的上表面。
步骤S25:清洗助焊剂。上述焊接采用锡膏焊接后,基板的表面会残留助焊剂,助焊剂残留一般为松香等物质,可以采用相似相溶原理进行清洗去除,以保证半导体器件的电气参数不受影响。若采用焊片焊接,则不需要清洗。
步骤S26:封装壳组装。封装壳260覆盖第一基板的上表面。封装壳260与第一基板210上表面相对的表面具有开口,以使得驱动端子240以及功率端子231的部分从封装壳260的该表面伸出。
步骤S27:灌绝缘胶。绝缘胶例如可以是具有流动性的硅胶,环氧等。
步骤S28:烘烤固化。使得封装壳260与第一基板210固定封装。
图5示出根据本实用新型实施例的功率模块的封装结构的拓扑电路示意图。
如图5所示,本实施例中,功率模块例如是一个全桥功率模块。该电路包括功率管T1-T4。每个功率管的栅极与功率单元220的第二类基岛226连接,进而经由键合线254与相应的驱动端子240连接。功率管T1的两个通路端分别和相邻的功率管T2、功率管T3的一个通路端通过相应的功率端子231连接,功率管T2与功率管T3的另一个通路端分别与功率管T4中相近的两个通路端之一通过相应的功率端子231连接。其中各功率管内部包括彼此连接的晶体管和二极管,晶体管和二极管在封装结构中皆为芯片,两者按照电路拓扑结构并通过键合线连接。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本实用新型的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该实用新型仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本实用新型的原理和实际应用,从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型仅受权利要求书及其全部范围和等效物的限制。
Claims (20)
1.一种功率模块的封装结构,其特征在于,包括:
第一基板;
至少一个功率单元,所述功率单元分别固定在所述第一基板上表面;
第二基板,固定在所述第一基板的上表面,所述第二基板上设置多个第四类基岛;
驱动端子,与所述第四类基岛连接,所述第四类基岛与所述功率单元电连接。
2.根据权利要求1所述的功率模块的封装结构,其特征在于,所述第四类基岛与所述驱动端子焊接连接。
3.根据权利要求1所述的功率模块的封装结构,其特征在于,所述第四类基岛与所述功率单元通过键合线连接。
4.根据权利要求1所述的功率模块的封装结构,其特征在于,所述驱动端子包括:
第一端部,暴露在封装壳外部;
突出部,封装在所述封装壳内部;以及
第二端部,与所述第四类基岛连接,所述第一端部与所述第二端部通过所述突出部连接。
5.根据权利要求4所述的功率模块的封装结构,其特征在于,所述突出部靠近所述第一端部的宽度大于所述第一端部的宽度。
6.根据权利要求4所述的功率模块的封装结构,其特征在于,所述突出部的最小宽度大于或者等于所述第一端部的最大宽度。
7.根据权利要求4所述的功率模块的封装结构,其特征在于,所述第二端部为S型立体结构或者C型立体结构。
8.根据权利要求4所述的功率模块的封装结构,其特征在于,所述第二端部包括:
支撑部,与所述第四类基岛连接;以及
弯折部,将所述突出部与所述支撑部连接。
9.根据权利要求1所述的功率模块的封装结构,其特征在于,所述第二基板位于所述第一基板上表面的边缘位置。
10.根据权利要求3所述的功率模块的封装结构,其特征在于,所述功率单元还包括:
第三基板,焊接在所述第一基板的上表面,所述第三基板的上表面包括第一类基岛、第二类基岛以及第三类基岛;
第一芯片,位于所述第一类基岛上,通过所述键合线分别与所述第二类基岛、所述第三类基岛连接;
第二芯片,位于所述第一类基岛上,所述第二芯片与所述第一芯片通过所述键合线连接。
11.根据权利要求10所述的功率模块的封装结构,其特征在于,所述第四类基岛通过所述键合线与所述第二基岛或者所述第三类基岛连接。
12.根据权利要求10所述的功率模块的封装结构,其特征在于,还包括:
功率端子,至少与一个所述功率单元的第一类基岛或者第三类基岛之一连接。
13.根据权利要求10所述的功率模块的封装结构,其特征在于,所述第一芯片为晶体管芯片,所述第二芯片为二极管芯片。
14.根据权利要求12所述的功率模块的封装结构,其特征在于,还包括:
封装壳,固定于所述第一基板上,并覆盖所述第一基板的上表面,所述驱动端子和所述功率端子的部分结构从所述封装壳表面伸出。
15.根据权利要求14所述的功率模块的封装结构,其特征在于,暴露于所述封装壳外部的所述驱动端子和所述功率端子的部分具有连接孔。
16.根据权利要求14所述的功率模块的封装结构,其特征在于,所述封装壳与所述第一基板通过压环过盈配合连接。
17.根据权利要求10所述的功率模块的封装结构,其特征在于,所述第一芯片的栅极与所述第二类基岛连接,所述第一芯片的源极与所述第三类基岛连接,所述第一芯片的漏极与所述第一类基岛连接。
18.根据权利要求1所述的功率模块的封装结构,其特征在于,所述功率模块的封装结构为全桥功率模块或者半桥功率模块的封装结构。
19.根据权利要求1所述的功率模块的封装结构,其特征在于,所述第一基板为散热基板。
20.根据权利要求10所述的功率模块的封装结构,其特征在于,所述第二基板和所述第三基板为覆铜陶瓷基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022606379.4U CN213660400U (zh) | 2020-11-12 | 2020-11-12 | 功率模块的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202022606379.4U CN213660400U (zh) | 2020-11-12 | 2020-11-12 | 功率模块的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN213660400U true CN213660400U (zh) | 2021-07-09 |
Family
ID=76707202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202022606379.4U Active CN213660400U (zh) | 2020-11-12 | 2020-11-12 | 功率模块的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN213660400U (zh) |
-
2020
- 2020-11-12 CN CN202022606379.4U patent/CN213660400U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8472196B2 (en) | Power module | |
KR101224702B1 (ko) | 파워소자 패키지모듈 및 그의 제조방법 | |
JP6500162B2 (ja) | インテリジェントパワーモジュール及びその製造方法 | |
JP5789264B2 (ja) | 回路装置 | |
EP2871676B1 (en) | Semiconductor device | |
KR20060113384A (ko) | 반도체 장치 | |
JPWO2017163583A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2012039115A1 (ja) | 回路装置 | |
TW201216382A (en) | Power module | |
JP2018067611A (ja) | 半導体装置および電力変換装置 | |
CN110416200B (zh) | 一种功率模块封装结构及制作方法 | |
KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
CN213660400U (zh) | 功率模块的封装结构 | |
CN214123872U (zh) | 功率模块的驱动端子 | |
CN104052244B (zh) | 功率模块 | |
CN115425016A (zh) | 功率模块及其制备方法、封装结构 | |
CN114899162A (zh) | 一种模块及其制造方法 | |
JP2002238260A (ja) | 半導体装置 | |
CN209389026U (zh) | 一种三相逆变igbt模块 | |
CN216958019U (zh) | 一种具有金属连接框架的功率模块 | |
CN110676235A (zh) | 一种便于扩展的新型功率mos模组结构 | |
JP2000183278A (ja) | パワーモジュールの組立方法 | |
CN220172121U (zh) | 一种基于sot-227封装模块的封装结构 | |
CN220672562U (zh) | 一种氮化镓半桥模块 | |
CN220556592U (zh) | 一种dpim三相整流模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |