CN220172121U - 一种基于sot-227封装模块的封装结构 - Google Patents

Abstract

本实用新型属于功率半导体器件技术领域，具体公开了一种基于SOT‑227封装模块的封装结构和封装方法。所述封装结构包括：散热底板、DBC基板、MOSFET芯片、键合线、栅极端子、辅助源极端子、源极端子、漏极端子、塑封壳体。散热底板上焊接DBC基板，所述DBC基板上焊接MOSFET芯片、栅极端子、辅助源极端子、源极端子、漏极端子，MOSFET芯片表面电极通过键合线与DBC基板实现电连接，塑封外壳包裹模块内部的芯片、基板、键合线等。本实用新型提供的封装结构通过合理的DBC基板布局优化，实现了紧凑、兼容多颗芯片并联、高可靠性和低杂散电感的封装模块。所述的封装方法，为该封装结构提供了可靠的加工方法，使得该封装结构得以实现，且成本低、加工质量可靠。

Description

一种基于SOT-227封装模块的封装结构

技术领域

本实用新型属于功率半导体模块的封装技术领域，特别是一种基于SOT-227封装模块的封装结构。

背景技术

宽禁带功率半导体器件相比传统Si IGBT器件具有高开关速度的优势，然而在高开关速度下，宽禁带功率半导体器件对封装引入的寄生参数更加敏感，例如，共源杂散电感会降低开关速度，干扰驱动回路，导致开关损耗升高，严重时可能影响到器件的正常开关，从而降低系统效率和安全运行。

传统SOT-227封装模块的封装结构中存在共源杂散电感，且无法适应多个芯片并联。

实用新型内容

为解决上述问题，本实用新型提出一种基于SOT-227封装模块的封装结构，可实现极低的共源杂散电感、兼容多芯片并联的结构布局的封装结构。

为实现上述目的，本实用新型采用的技术方案是：

在第一个实施例中，一种基于SOT-227封装模块的封装结构，包括矩形的覆铜陶瓷基板、键合线和功率半导体芯片，所述覆铜陶瓷基板的背面具有下层铜箔，所述覆铜陶瓷基板的正面具有上层铜箔，所述上层铜箔包括驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔，所述功率半导体芯片焊接在正极铜箔，所述功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔、负极铜箔和驱动栅极铜箔电性连接；

所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔分别延伸至覆铜陶瓷基板正面的四个边角处。

在第一个实施例中，作为优选的，所述功率半导体芯片的源极单独引出键合线连接驱动源极铜箔，以降低换流回路的共源电感、以及降低功率半导体芯片功率回路和驱动回路的耦合。

在第一个实施例中，作为优选的，所述驱动源极铜箔延伸至所述正极铜箔和驱动栅极铜箔之间的间隔处，以便于功率半导体芯片的源极通过键合线连接驱动源极铜箔。

在第一个实施例中，作为优选的，所述功率半导体芯片有两个且通过正极铜箔并联，两个所述功率半导体芯片以陶瓷基板的横向轴线为对称中心对称布置。

在第一个实施例中，作为优选的，所述负极铜箔、正极铜箔和驱动栅极铜箔中的一个或多个的表面具有阻焊层，该阻焊层用于将对应的铜箔表面分隔出用于焊接连接铜箔的连接区域。

在第一个实施例中，作为优选的，所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔的连接区域分别通过连接铜箔与4个接线端子连接，所述接线端子以所述覆铜陶瓷基板的中心对中心十字对称分布。

在第一个实施例中，作为优选的，所述接线端子与所述陶瓷基板的垂向距离相同。

在第一个实施例中，作为优选的，所述陶瓷基板氮化铝基板，所述下层铜箔为与散热器连接的散热层。

在第一个实施例中，作为优选的，所述下层铜箔的边缘一周刻蚀有Dimple孔。

在第一个实施例中，一种基于SOT-227封装模块的封装结构，包括矩形的覆铜陶瓷基板、键合线、肖特基二极管和功率半导体芯片，所述覆铜陶瓷基板的背面具有下层铜箔，所述覆铜陶瓷基板的正面具有上层铜箔，所述上层铜箔包括驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔，所述肖特基二极管和功率半导体芯片均焊接在正极铜箔以实现并联，所述肖特基二极管和功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔、负极铜箔和驱动栅极铜箔进行电性连接；

所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔分别延伸至覆铜陶瓷基板正面的四个边角处。

使用本实用新型的有益效果是：

根据本实用新型实施例的封装结构，通过各金属层图案优化、功率半导体芯片的紧凑布局、端子的位置设置，实现了较小的换流回路路径长度，减小了换流回路的寄生电感值，有助于降低功率半导体芯片的关断过电压和开关震荡。此外，驱动回路采用Kelvin连接方式，降低共源电感，有助于减小主功率回路和驱动回路的电磁耦合；同时驱动端子到并联芯片的距离一致，可以实现并联芯片驱动特性的一致性。

根据本实用新型实施例的封装结构，通过采用氮化铝(AlN)覆铜陶瓷基板，且直接与散热器相连的方式，可以有效提高散热性能。此外，覆铜陶瓷基板的铜箔边缘刻蚀了Dimple孔，用于释放应力，有助于提高功率模块在应用中经受热应力循环下的寿命。

根据本实用新型实例施的封装结构，通过合理的DBC基板布局优化，实现了紧凑、兼容多颗芯片并联、高可靠性和低杂散电感的封装模块。所述的封装方法，为该封装结构提供了可靠的加工方法，使得该封装结构得以实现，且成本低、加工质量可靠。

附图说明

图1为实施例1中覆铜陶瓷基板的侧视图。

图2为实施例1中覆铜陶瓷基板的后视图。

图3为实施例1中覆铜陶瓷基板的轴侧示意图。

图4为实施例1中芯片布局示意图。

图5为实施例1中内部结构轴侧示意图。

图6为实施例1中内部结构去掉接线端子后的示意图。

图7为实施例1中外部结构轴侧示意图。

图8为实施例1中外部结构的后部示意图。

图9为实施例1中的电路拓扑图。

图10为实施例2中芯片布局示意图。

图11为实施例2中内部结构轴侧示意图。

图12为实施例2中外部结构轴侧示意图。

图13为实施例2中的电路拓扑图。

图14为实施例1和2提供的封装方法的流程示意图。

附图标记包括：

1—覆铜陶瓷基板、2—陶瓷基板、3—下层铜箔、4—Dimple孔、5—驱动源极铜箔、6—负极铜箔、7—正极铜箔、8—驱动栅极铜箔、9—阻焊层、10—第一MOSFET芯片、10a—第一MOSFET芯片的辅助源极驱动键合线、10b—第一MOSFET芯片的栅极驱动键合线、10c—第一MOSFET芯片的功率键合线、11—第二MOSFET芯片、11a—第二MOSFET芯片的栅极驱动键合线、11b—第二MOSFET芯片的辅助源极驱动键合线、11c—第二MOSFET芯片的功率键合线、12—铜基板、13—栅极接线端子、14—漏极接线端子、15—功率源极接线端子、16—辅助源极接线端子、17—DBC焊接焊片、18—栅极端子的连接铜箔、19—漏极端子的连接铜箔、20—功率源极端子的连接铜箔、21—辅助源极端子的连接铜箔、22—注塑壳体、23—栅极端子的连接螺母、24—漏极端子的连接螺母、25—功率源极端子的连接螺母、26—辅助源极端子的连接螺母。

具体实施方式

为使本技术方案的目的、技术方案和优点更加清楚明了，下面结合具体实施方式，对本技术方案进一步详细说明。应该理解，这些描述只是示例性的，而不是要限制本技术方案的范围。

实施例1

如图1-图9所示，本实施例提出一种基于SOT-227封装模块的封装结构，包括矩形的覆铜陶瓷基板1、键合线和功率半导体芯片，覆铜陶瓷基板1的背面具有下层铜箔3，覆铜陶瓷基板1的正面具有上层铜箔，上层铜箔包括驱动源极铜箔5、负极铜箔6、正极铜箔7和驱动栅极铜箔8，功率半导体芯片焊接在正极铜箔7，功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔5、负极铜箔6和驱动栅极铜箔8进行电性连接；驱动源极铜箔5、负极铜箔6、正极铜箔7和驱动栅极铜箔8分别延伸至覆铜陶瓷基板1正面的四个边角处。

以下详细说明本封装模块的封装结构。

如图1、图2所示，覆铜陶瓷基板1为三层结构，上层下层都是导体层，中间层是陶瓷基板2。上层导体层通过刻蚀形成多个独立的导体层，与功率半导体芯片、键合线、端子等一起构成电路拓扑。中间层的陶瓷基板2起绝缘和导热作用。下层铜箔3一般通过热界面材料与散热器连接，起导热作用。本实施例中，导体层为高导无氧铜，以下简称铜箔，铜箔表面可以通过电镀处理防氧化。中间层的陶瓷基板2，一般可选氧化铝、氮化铝、掺杂氧化锆的氧化铝、氮化硅等陶瓷材料。本实施例中，为了提高散热性能，陶瓷基板2选择导热系数最高的氮化铝陶瓷。如图2所示，下层铜箔3距离边缘一定距离处也刻蚀了一圈Dimple孔4，刻蚀的Dimple孔4有助于释放铜箔边缘的热应力，提高可靠性。上层铜箔、下层铜箔3的外边沿距离陶瓷基板2边缘有一定距离，该距离根据模块的耐压要求确定，本实施例中，上层铜箔最外边沿距离陶瓷基板2边缘设置为1mm，下层铜箔3最外边沿距离陶瓷基板2边缘设置为1mm。上层铜箔通过加工形成电路图案，起导电和传热作用。本实施案例中，上层铜箔上有阻焊层9，起到防止焊料融化后外溢的效果。

如图3所示，上层铜箔由驱动源极铜箔5、负极铜箔6、正极铜箔7、驱动栅极铜箔8组成。驱动源极铜箔5延伸至正极铜箔7和驱动栅极铜箔8之间的间隔处，以便于功率半导体芯片的源极通过键合线连接驱动源极铜箔5。

负极铜箔6、正极铜箔7和驱动栅极铜箔8中的一个或多个的表面具有阻焊层9，该阻焊层9用于将对应的铜箔表面分隔出用于焊接栅极端子的连接铜箔18、漏极端子的连接铜箔19、功率源极端子的连接铜箔20的连接区域。

本实施例一中提出的拓扑电路可以是IGBT、MOSFET等功率半导体芯片，本实施例中由第一MOSFET芯片10和第二MOSFET芯片11并联组成。连接功率半导体芯片表面电极的键合线材料有铜、铝、金等导体材料，本实施例中，键合线选择成本低、应用最多的铝键合线。

如图4所示，具体的，第一MOSFET芯片10和第二MOSFET芯片11的漏极均焊接在正极铜箔7上，四种接线端子，即栅极接线端子13、漏极接线端子14、功率源极接线端子15、以及辅助源极接线端子16分别焊接在驱动栅极铜箔8、正极铜箔7、负极铜箔6、驱动源极铜箔5上，由此第一MOSFET芯片10和第二MOSFET芯片11的漏极通过正极铜箔7和漏极接线端子14、得以与外部电路实现连接。第一MOSFET芯片10的源极通过其功率键合线连接到负极铜箔6上，第二MOSFET芯片11的源极通过其功率键合线连接到负极铜箔6上。第一MOSFET芯片10的栅极通过其栅极驱动键合线连接到驱动栅极铜箔8上，第二MOSFET芯片11的栅极通过其栅极驱动键合线连接到驱动栅极铜箔8上。第一MOSFET芯片10的源极通过其辅助源极驱动键合线连接到驱动源极铜箔5上，第二MOSFET芯片11的源极通过其辅助源极驱动键合线连接到驱动源极铜箔5上。

功率半导体芯片的源极单独引出键合线连接驱动源极铜箔5，以降低换流回路的共源电感、以及降低功率半导体芯片功率回路和驱动回路的耦合。

优选的，为了提高通流能力，第一MOSFET芯片的功率键合线10c和第二MOSFET芯片的功率键合线11c一般由多根粗键合线并联组成，本实施例中第一MOSFET芯片的功率键合线10c和第二MOSFET芯片的功率键合线11c各由8根15mil直径的铝键合线并联组成，实际应用可根据芯片上可键合的面积大小尽量选择多根键合线。本实施例中，考虑到芯片栅极尺寸较小，第一MOSFET芯片的辅助源极驱动键合线10a、第一MOSFET芯片的栅极驱动键合线10b、第二MOSFET芯片的栅极驱动键合线11a、以及第二MOSFET芯片的辅助源极驱动键合线11b各由1根5mil直径的铝键合线组成。

优选的，功率半导体芯片有两个且通过正极铜箔7并联，两个功率半导体芯片以陶瓷基板2的横向轴线为对称中心对称布置。

如图5所示，为了提高端子的韧性，本实施例中选择带有缓冲部位的栅极接线端子13、漏极接线端子14、功率源极接线端子15、以及辅助源极接线端子16，上述针式端子中间有S型折弯部分，且中间部分有空心圆孔，在外部应力下具有一定的缓冲效果。此外，为了提高端子在潮湿、霉菌、盐雾等恶略环境下的抗腐蚀性，本实施例中选用的端子表面镀镍处理，此外还可以选择镀金处理。

驱动源极铜箔5、负极铜箔6、正极铜箔7和驱动栅极铜箔8的连接区域分别通过连接铜箔与4个接线端子连接，上述接线端子以覆铜陶瓷基板1的中心对中心十字对称分布，接线端子到并联芯片的距离一致，可以实现并联芯片驱动特性的一致性。

图6-8是本实用新型实施例一的外部结构示意图，外部结构由注塑壳体22、铜基板12、栅极接线端子13和栅极端子的连接螺母23、漏极接线端子14和漏极端子的连接螺母24、功率源极接线端子15和功率源极端子的连接螺母25、辅助源极接线端子16和辅助源极端子的连接螺母26。铜基板12和下层铜箔3之间铺设DBC焊接焊片17。

图9是本实用新型实施例一提供的封装结构对应的拓扑电路示意图；由栅极接线端子13、漏极接线端子14、功率源极接线端子15、辅助源极接线端子16以及它们之间的电气连接形成。

该拓扑电路的驱动回路开启方式为：驱动电流从栅极接线端子13流入到驱动栅极铜箔8上，再通过驱动栅极铜箔8流入MOSFET芯片的栅极，然后驱动电流再经过第一MOSFET芯片10、第二MOSFET芯片11的第一MOSFET芯片的辅助源极驱动键合线10a、第一MOSFET芯片的栅极驱动键合线10b、第二MOSFET芯片的栅极驱动键合线11a、以及第二MOSFET芯片的辅助源极驱动键合线11b流入到驱动源极铜箔5上，最后驱动电流通过驱动源极铜箔5流到辅助源极接线端子16。在驱动电路开启后，该拓扑电路的功率回路工作方式为：大电流从漏极接线端子14流入到正极铜箔7上，再通过正极铜箔7流入第一MOSFET芯片10、第二MOSFET芯片11的漏极，然后大电流再经过第一MOSFET芯片10、第二MOSFET芯片11的第一MOSFET芯片的功率键合线10c和第二MOSFET芯片的功率键合线11c流入到功率源极铜箔上，最后大电流通过功率源极铜箔流到功率源极接线端子15。本实施例中，功率回路的路径较短，可以有效降低功率回路的寄生电感，从而降低关断过程的过电压和降低开关损耗。

本实施例一中，第一MOSFET芯片10和第二MOSFET芯片11上下对称，栅极接线端子13、漏极接线端子14、功率源极接线端子15、以及辅助源极接线端子16原点对称，栅极接线端子13、漏极接线端子14、功率源极接线端子15、以及辅助源极接线端子16距离陶瓷基板2的横纵距离、垂向距离相同；由此实现了并联芯片功率换流回路和驱动回路的对称性，可以提高并联芯片的均流特性。

本实施例一中，第一MOSFET芯片10和第二MOSFET芯片11的驱动信号连接均采用了Kelvin结构：第一MOSFET芯片10和第二MOSFET芯片11的源极单独引出第一MOSFET芯片的辅助源极驱动键合线10a和第二MOSFET芯片的辅助源极驱动键合线11b，通过驱动栅极铜箔8与单独的辅助源极信号端子连接起来。该连接方式可以有效降低换流回路的共源电感，降低MOSFET芯片功率回路和驱动回路的耦合，提高开关速度，从而降低开关损耗。

实施例2

本实施例提出一种基于SOT-227封装模块的封装结构，该封装模块的封装结构与实施例1中的封装模块的封装结构类似，区别在于使用肖特基二极管和肖特基二极管的15mil功率键合线，其余附图标记与实施例一中的含义相同。

如图10-图13所示，一种基于SOT-227封装模块的封装结构，包括矩形的覆铜陶瓷基板1、键合线、肖特基二极管和功率半导体芯片，覆铜陶瓷基板1的背面具有下层铜箔3，覆铜陶瓷基板1的正面具有上层铜箔，上层铜箔包括驱动源极铜箔5、负极铜箔6、正极铜箔7和驱动栅极铜箔8，肖特基二极管和功率半导体芯片均焊接在正极铜箔7以实现并联，肖特基二极管和功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔5、正极铜箔7和驱动栅极铜箔8进行电性连接；驱动源极铜箔5、负极铜箔6、正极铜箔7和驱动栅极铜箔8分别延伸至覆铜陶瓷基板1正面的四个边角处。

如图14所示，上述的功率模块的封装结构的封装方法，包括下述步骤：

S101、根据拟封装的功率模块的结构制备相应的覆铜陶瓷基板1，刻蚀所述覆铜陶瓷基板1的正面金属层和底面金属层，之后进行表面镀镍处理；

S102、将功率芯片焊接到所述覆铜陶瓷基板1的对应位置上；

S103、将功率芯片的顶部电极与所述覆铜陶瓷基板1的相应金属层通过引线键合工艺进行电气连接；

S104、根据拟封装的功率模块的结构制备相应的引线框架和铜基板12组合模具，然后将带功率芯片的覆铜陶瓷基板1装在模具上并进行焊接处理；

S105、烧结完成后卸下模具进行注塑固化成型，然后进行切筋处理，最后将四种接线端子进行弯折处理。

以上内容仅为本实用新型的较佳实施例，对于本领域的普通技术人员，依据本技术内容的思想，在具体实施方式及应用范围上可以作出许多变化，只要这些变化未脱离本实用新型的构思，均属于本专利的保护范围。

Claims (10)

1.一种基于SOT-227封装模块的封装结构，其特征在于：包括矩形的覆铜陶瓷基板、键合线和功率半导体芯片，所述覆铜陶瓷基板的背面具有下层铜箔，所述覆铜陶瓷基板的正面具有上层铜箔，所述上层铜箔包括驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔，所述功率半导体芯片焊接在正极铜箔，所述功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔、负极铜箔和驱动栅极铜箔进行电性连接；

所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔分别延伸至覆铜陶瓷基板正面的四个边角处。

2.根据权利要求1所述的基于SOT-227封装模块的封装结构，其特征在于：所述功率半导体芯片的源极单独引出键合线连接驱动源极铜箔，以降低换流回路的共源电感、以及降低功率半导体芯片功率回路和驱动回路的耦合。

3.根据权利要求2所述的基于SOT-227封装模块的封装结构，其特征在于：所述驱动源极铜箔延伸至所述正极铜箔和驱动栅极铜箔之间的间隔处，以便于功率半导体芯片的源极通过键合线连接驱动源极铜箔。

4.根据权利要求1所述的基于SOT-227封装模块的封装结构，其特征在于：所述功率半导体芯片有两个且通过正极铜箔并联，两个所述功率半导体芯片以陶瓷基板的横向轴线为对称中心对称布置。

5.根据权利要求1所述的基于SOT-227封装模块的封装结构，其特征在于：所述负极铜箔、正极铜箔和驱动栅极铜箔中的一个或多个的表面具有阻焊层，该阻焊层用于将对应的铜箔表面分隔出用于焊接连接铜箔的连接区域。

6.根据权利要求5所述的基于SOT-227封装模块的封装结构，其特征在于：所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔的连接区域分别通过连接铜箔与4个接线端子连接，所述接线端子以所述覆铜陶瓷基板的中心对中心十字对称分布。

7.根据权利要求6所述的基于SOT-227封装模块的封装结构，其特征在于：所述接线端子与所述陶瓷基板的垂向距离相同。

8.根据权利要求1-7任一项所述的基于SOT-227封装模块的封装结构，其特征在于：所述陶瓷基板氮化铝基板，所述下层铜箔为与散热器连接的散热层。

9.根据权利要求1-7任一项所述的基于SOT-227封装模块的封装结构，其特征在于：所述下层铜箔的边缘一周刻蚀有Dimple孔。

10.一种基于SOT-227封装模块的封装结构，其特征在于：包括矩形的覆铜陶瓷基板、键合线、肖特基二极管和功率半导体芯片，所述覆铜陶瓷基板的背面具有下层铜箔，所述覆铜陶瓷基板的正面具有上层铜箔，所述上层铜箔包括驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔，所述肖特基二极管和功率半导体芯片均焊接在正极铜箔以实现并联，所述肖特基二极管和功率半导体芯片的电极分别通过键合线与对应的驱动源极铜箔、负极铜箔和驱动栅极铜箔进行电性连接；

所述驱动源极铜箔、负极铜箔、正极铜箔和驱动栅极铜箔分别延伸至覆铜陶瓷基板正面的四个边角处。