JP2002238260A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】コンバータ回路部とインバータ回路部とを内蔵
した半導体装置に突入電流抑制回路を介在させた時の装
置の小型化、簡素化を図る。 【解決手段】半導体装置にサイリスタ１２を内蔵させ
る。サイリスタ１２のアノードとカソードそれぞれに接
続される外部端子１０を直流中間端子の近傍に設ける。
これらの外部端子１０は、ピン形状であって、しかもモ
ジュールの側壁の４辺に配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インバータ装置な
どに適用するインテリジエントパワーモジュール（Inte
lligent Power Module）を対象とした半導体装置に関
し、詳しくはサイリスタを内蔵した構造に係わる。

【０００２】

【従来の技術】ＩＧＢＴは、近年の飛躍的なパワーエレ
クトロニクスの発展に伴って、主に産業分野において、
従来のバイポーラトランジスタに代わって大きな注目を
浴び、改良を加えることによって発展してきた。ＩＧＢ
Ｔは特にインバータ装置へ適用する目的で、複数個のＩ
ＧＢＴチップ、ダイオードチップを搭載し、絶縁板およ
びベース板とともにパッケージ化されたＩＧＢＴモジュ
ールとして産業、交通、家電などの幅広い分野で適用さ
れてきている。また、ＩＧＢＴモジュールはインバータ
装置の小型化、高性能化への要求からさらなるハイブリ
ッド化を行うことを目的に、インバータ回路に加え、入
力電流の整流回路、回生用のダイナミックブレーキ回路
を１つのパッケージ内に納めたパワー集積モジュール
（Power Integrated Module）に発展してきている。図
６は電圧形インバータの回路構成図である。インバータ
回路には、用途により幾つかの種類があるが、電圧形イ
ンバータ方式は、現在市場で最も多く適用されているも
のである。この中で、パワー半導体デバイスが適用され
ているのは、交流電流をダイオードを用いて整流し直流
電流に変換するコンバータ回路部１、直流電流をＩＧＢ
Ｔ等のスイッチング素子を用いてＰＷＭ（Pulse Width
Modulation）制御により交流電流を出力するインバータ
回路部２、出力端子が接続されるモータの回生動作時に
発生するエネルギによる電圧の上昇を抑制するダイナミ
ックブレーキ回路部３である。

【０００３】これらの各回路部は、インバータ装置の容
量に応じて、単独のトランジスタチップを内蔵するデイ
スクリートトランジスタ、ダイオード製品や、1個〜7個
組のトランジスタモジュールやダイオードモジュール等
が選定されるが、比較的小容量の分野においては、それ
ぞれの部品への回路配線が複雑になることや、インバー
タ装置への実装の手間がかかること、さらにこの部分が
インバータ装置の主回路にあたることから、絶縁や放熱
設計に多大な労力がかかることが問題となっていた。

【０００４】このため、インバータの主回路部を１つの
パッケージに納めたパワー集積モジュールが製品化され
てきた。このパワー集積モジュールにおいては以下の事
項の更なる改善が望まれている。 （１）低損失化による高効率化 （２）モジュール外形の小型化 （３）ピン形状端子によるはんだ付け実装の容易化 （４）温度センサ内蔵によるチップ温度保護の確実化 （５）系列充実による同一外形インバータへの適用拡大 （６）周辺回路部を１パッケージに取り込んだ高機能化

【０００５】

【発明が解決しようとする課題】近年、インバータ装置
のさらなる小型化、簡素化の要求は強く、製品の小型化
の課題はもちろんのこと、装置全体としての小型化が一
番の課題であり、製品開発においては周辺回路を踏まえ
た総合設計が重要となる。図６に示すように、従来イン
バータ装置では、中間コンデンサ４の突入電流を抑制す
る回路として充電抵抗５と電磁開閉器等のメカニカルリ
レー６が、コンバータ回路部１とインバータ回路部２と
の間に適用されていた。しかし、この電磁開閉器等のメ
カニカルリレー６を用いたものでは小型化が困難である
という課題があった。本発明は、上記の点に鑑みなされ
たものであり、その目的は更なる装置の小型化と簡素化
を図ることである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明によれば、メカニカルリレーに換えてパワー
集積モジュールにさらに直流中間コンデンサの突入電流
抑制用のサイリスタを内蔵した。これにより、従来メカ
ニカルリレーで入力電圧毎に必要だった個別設計を共通
簡素化すると共に装置の大幅な小型化を可能にする。さ
らに半導体素子を使用しコンタクタ接点フリー化を実現
したことにより、高信頼性、接点開閉時のノイズ低減、
機械接点では対応しきれない瞬時停電復帰時の突入電流
抑制などが実現できる。

【０００７】また、モジュールでのサイリスタ出力端子
を直流中間端子の近傍に配置したことにより、コンバー
タ回路部との配線が短くすることができ、コンバータ回
路部とインバータ回路部との間の内部配線インピーダン
スを低減することができる。また、サイリスタチップを
インバータ回路部及びダイナミックブレーキ回路部が搭
載される回路基板とは別の絶縁基板に搭載したことによ
り、インバータ回路部、ダイナミックブレーキ回路部か
らの熱の影響を抑制できる。また、サイリスタチップ
は、モリブデンの台座を介して絶縁基板に実装すること
により、絶縁耐圧の向上、熱抵抗低減、熱応力の緩和が
図られる。更に全ての端子をモジュールの外周端の４辺
に配列する、あるいは各ピン端子を2本１組で設けるこ
とで、外部配線の自由度を高める。

【０００８】

【発明の実施の形態】以下、本発明の実施の形態を図１
から図５に示す実施例に基づいて説明する。なお、各実
施例において、図６に対応する部材には同じ符号を付し
てその説明は省略する。図１は本発明の実施例のモジュ
ールの外形図であり、（ａ）は平面図、（ｂ）は側面
図、（ｃ）は（ａ）の中央部を開口させた透視図であ
る。図１において、７は側壁を含めたモジュールの枠体
である。８は銅ベースであり、この銅ベース面を放熱体
上に載せて９のねじ穴でねじ締めして固定する。端子１
０は上に載せるプリント板（図示せず）にはんだ付け実
装が容易なようにピン形状としてある。従来、パワーモ
ジュールとインバータ装置周辺回路との接続は、制御端
子部ではコネクタまたははんだ付けとし、主回路部端子
ではバスバーまたはプリント基板にねじ止めが主流であ
った。しかし、パワー集積モジュールが適用される容量
帯においては、生産コスト削減への強い要求があり、プ
リント基板へ主回路、制御回路ともに配線し、パワーモ
ジュールも一括してはんだフローを行う方式が主流とな
ってきている。本発明の実施例では、同一面上に主回
路、制御回路両方の端子を配列し、全端子を４隅に配置
した上で、細形のピン形状としている。そして、コネク
タ接続にも対応するように、制御端子のピン端子は汎用
コネクタが使用可能な２．５４ｍｍピッチの金めっき端
子とし、コネクタ実装時に確実な実装を行う為のガイド
ピン１１を備えている。

【０００９】この、４隅に配置される端子のうち、Ｇが
サイリスタチップ１２のゲートに接続されるピン端子で
あり、Ｋがサイリスタチップ１２のカソードに接続され
るピン端子であり、Ｐ（Ａ）がサイリスタチップ１２の
アノードに接続されるピン端子である。そして、このＰ
（Ａ）端子に隣接してその近傍に設けられているのがイ
ンバータ回路部の入力側端子であるＰ１のピン端子であ
る。このように、モジュールでのサイリスタ出力端子Ｋ
を直流中間端子Ｐ（Ａ）、 Ｐ１の近傍に配置したこと
により、コンバータ回路部との配線が短くすることがで
き、コンバータ回路部とインバータ回路部との間の内部
配線インピーダンスを低減することができる。

【００１０】図２は本発明の異なる実施例のモジュール
の外形図であり、（ａ）は平面図、（ｂ）は側面図、
（ｃ）は（ａ）の中央部を開口させた透視図である。図
２において、図１と異なる点は、各ピン端子をそれぞれ
２本ずつ立ち上げている点である。これにより、大容量
化にも対応することができる。また、（ｃ）に示すよう
に、サイリスタチップ１２は、６個のダイオードチップ
１３の搭載される絶縁基板１４に搭載されており、イン
バータ回路部の搭載される基板１５と隔てられている。
このように、サイリスタチップ１２をインバータ回路部
及びダイナミックブレーキ回路部が搭載される回路基板
１５とは別の絶縁基板１４に搭載したことにより、イン
バータ回路部、ダイナミックブレーキ回路部からの熱の
影響を抑制できる。なお、１６は各部を接続するための
ボンデイングワイヤである。

【００１１】図３は、図１、図２のモジュールの回路構
成図である。この回路図では、新たにサイリスタ１２と
モジュール内の温度検出のためのサーミスタ１７が設け
られている。回路図の各部に記載されている数字は、図
１、図２にモジュールの側壁に記載されているピン端子
の数字に対応している。図４は、突入電流抑制回路の要
部回路と動作波形を示した図である。図４において、図
６にて説明したが、コンバータ回路部とインバータ回路
部との間には、中間コンデンサが接続される。この中間
コンデンサの突入電流を抑制する回路として、充電抵抗
とサイリスタの並列回路からなる突入電流抑制回路が用
いられている。即ち、インバータ装置の動作開始時は、
サイリスタはオンさせず、充電抵抗を介しての電流ｉ１
を中間コンデンサに供給する。そして、電流ｉ１で所定
の電荷が中間コンデンサに蓄積された時点でサイリスタ
をオンさせて、サイリスタを介して電流ｉ２（ｉ１＞＞
ｉ２）を流すようにする。以後サイリスタはインバータ
装置の停止時まで導通させておく。

【００１２】図５は、図１、図２のモジュールに内蔵さ
せるサイリスタチップ１２の外形図であり、（ａ）は平
面図であり、（ｂ）は側面図である。図５において、１
８はパッシベーション膜であり、１９ははんだであり、
２０はモリブデンの台座である。サイリスタチップ１２
は、チップの外周端にパッシベーション膜１８を備えて
いるが、絶縁基板へ実装した時の充分な絶縁耐圧を確保
することができない。そこで、本発明では、サイリスタ
チップ１２の下面側にモリブデンの台座２０をはんだ１
９で接合することによって、絶縁基板上の配線パターン
との絶縁耐圧を確保している。

【００１３】

【発明の効果】以上述べたように、本発明の構成によれ
ば次記の効果を奏する。メカニカルリレーに換えてパワ
ー集積モジュールにさらに直流中間コンデンサの突入電
流抑制用のサイリスタを内蔵した。これにより、従来メ
カニカルリレーで入力電圧毎に必要だった個別設計を共
通簡素化すると共に装置の大幅な小型化を可能にする。
さらに半導体素子を使用しコンタクタ接点フリー化を実
現したことにより、高信頼性、接点開閉時のノイズ低
減、機械接点では対応しきれない瞬時停電復帰時の突入
電流抑制などが実現できる。また、モジュールでのサイ
リスタ出力端子を直流中間端子の近傍に配置したことに
より、コンバータ回路部との配線が短くすることがで
き、コンバータ回路部とインバータ回路部との間の内部
配線インピーダンスを低減することができる。また、サ
イリスタチップをインバータ回路部及びダイナミックブ
レーキ回路部が搭載される回路基板とは別の絶縁基板に
搭載したことにより、インバータ回路部、ダイナミック
ブレーキ回路部からの熱の影響を抑制できる。

【００１４】また、サイリスタチップは、モリブデンの
台座を介して絶縁基板に実装することにより、絶縁耐圧
の向上、熱抵抗低減、熱応力の緩和が図られる。更に全
ての端子をモジュールの外周端の４辺に配列する、ある
いは各ピン端子を2本１組で設けることで、外部配線の
自由度を高める。

【図面の簡単な説明】

【図１】本発明の実施例のモジュールの外形図であり、
（ａ）は平面図、（ｂ）は側面図、（ｃ）は（ａ）の中
央部を開口させた透視図

【図２】本発明の異なる実施例のモジュールの外形図で
あり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は
（ａ）の中央部を開口させた透視図

【図３】図１、図２のモジュールの回路構成図

【図４】突入電流抑制回路の要部回路と動作波形を示し
た図

【図５】図１、図２のモジュールに内蔵させるサイリス
タチップ１２の外形図であり、（ａ）は平面図であり、
（ｂ）は側面図

【図６】電圧形インバータの回路構成図

【符号の説明】

１ コンバータ回路部 ２ インバータ回路部 ３ ダイナミックブレーキ回路部 ４ 中間コンデンサ ５ 充電抵抗 １２ サイリスタチップ

フロントページの続き (72)発明者 沖田 宗一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式 会社内 Ｆターム(参考） 5H006 CA03 CA07 CB01 FA02 GA01 5H740 BA18 BB05 BB07 MM12 PP01 PP02 PP03

Claims (5)

【特許請求の範囲】
1. 【請求項１】コンバータ回路部とインバータ回路部とを
   少なくとも備えたインバータ装置であって、該コンバー
   タ回路部とインバータ回路部との間にサイリスタが挿入
   され、該サイリスタに接続されるモジュールの外部端子
   をコンバータ回路部とインバータ回路部との間の直流中
   間端子の近傍に配置したことを特徴とする半導体装置。
2. 【請求項２】コンバータ回路部とインバータ回路部とを
   少なくとも備えたインバータ装置であって、該コンバー
   タ回路部とインバータ回路部との間にサイリスタが挿入
   され、該サイリスタがインバータ回路部が搭載される回
   路基板とは異なる回路基板に実装されることを特徴とす
   る半導体装置。
3. 【請求項３】前記サイリスタはモリブデンの台座を介し
   て回路基板に実装されることを特徴とする請求項2に記
   載の半導体装置。
4. 【請求項４】モジュールの外部端子がケース外周の４辺
   に配置されることを特徴とする請求項1ないし3のいずれ
   かに記載の半導体装置。
5. 【請求項５】前記端子が同じ電位の端子が２本ずつ並設
   されていることを特徴とする請求項４に記載の半導体装
   置。