JP6647187B2 - パワーモジュールおよびその製造方法 - Google Patents
パワーモジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP6647187B2 JP6647187B2 JP2016221214A JP2016221214A JP6647187B2 JP 6647187 B2 JP6647187 B2 JP 6647187B2 JP 2016221214 A JP2016221214 A JP 2016221214A JP 2016221214 A JP2016221214 A JP 2016221214A JP 6647187 B2 JP6647187 B2 JP 6647187B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead frame
- dlb
- chip
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000011347 resin Substances 0.000 claims description 33
- 229920005989 resin Polymers 0.000 claims description 33
- 238000007789 sealing Methods 0.000 claims description 8
- 238000005304 joining Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は、本発明の実施の形態1によるパワーモジュールの構成の一例を示す断面図である。図2は、本実施の形態1によるパワーモジュールの構成の一例を示す平面図である。具体的には、図1は、図2のA1−A2断面図である。なお、図2において、各構成要素を覆うモールド樹脂10の図示は省略している。また、図2に示すリードフレーム2a,2bは、図1に示すリードフレーム2のように曲げる前の状態を示している。図1に示すリードフレーム6の折り曲げられた部分は、図2では図示を省略している。
図3は、本発明の実施の形態2によるパワーモジュールの構成の一例を示す平面図であり、一相分の構成を示している。
図4は、本発明の実施の形態3によるパワーモジュールの構成の一例を示す平面図であり、一相分の構成を示している。図5は、図4のB1−B2断面図である。なお、図4,5において、P側FWDiチップ5aおよびN側FWDiチップ5bは図示を省略している。
図6は、本発明の実施の形態4によるパワーモジュールの構成の一例を示す平面図である。
図7は、本発明の実施の形態5によるパワーモジュールの構成の一例を示す平面図である。図8は、図7の断面図である。
図9は、本発明の実施の形態6によるパワーモジュールの構成の一例を示す平面図である。
図10は、本発明の実施の形態7によるパワーモジュール15の構成の一例を示す断面図である。図11は、本実施の形態7によるパワーモジュール15の構成の一例を示す平面図である。具体的には、図10は、図11のC1−C2断面図である。なお、図10に示すリードフレーム2,6の折り曲げられた部分は、図11では図示を省略している。
Claims (11)
- 第1リードフレームと、
前記第1リードフレーム上に電気的に接続された複数のパワーチップと、
前記第1リードフレームと離間して設けられた第2リードフレームと、
前記第2リードフレーム上に電気的に接続され、一の前記パワーチップの駆動を制御する制御IC(Integrated Circuit)チップと、
各前記パワーチップ上であって、各前記パワーチップを電気的に接続するDLB(Direct Lead Bonding)フレームと、
前記一のパワーチップと前記制御ICチップ、および前記制御ICチップと前記第2リードフレームの各々を電気的に接続するワイヤと、
前記第1リードフレームの一部、前記第2リードフレームの一部、および前記DLBフレームの一部が外方に突出するように前記第1リードフレーム、各前記パワーチップ、前記第2リードフレーム、前記制御ICチップ、前記DLBフレーム、および前記ワイヤを封止する樹脂と、
を備え、
前記樹脂の厚さは、前記ワイヤが存在する部分よりも前記DLBフレームが存在する部分の方が薄いことを特徴とする、パワーモジュール。 - 前記第1リードフレームおよび前記DLBフレームの組が複数並設され、
一の前記DLBフレームは、隣接する前記第1リードフレームに電気的に接続されることを特徴とする、請求項1に記載のパワーモジュール。 - 前記一の前記DLBフレームと、隣接する前記第1リードフレームとは一体に形成されていることを特徴とする、請求項2に記載のパワーモジュール。
- 前記一の前記DLBフレームと、隣接する前記第1リードフレームとは、櫛歯状に一体に形成されていることを特徴とする、請求項2に記載のパワーモジュール。
- 前記第1リードフレームは、P側リードフレームおよびN側リードフレームを含み、
前記DLBフレームは、P側DLBフレームおよびN側DLBフレームを含み、
前記P側リードフレームおよび前記P側DLBフレームからなる組と、前記N側リードフレームおよび前記N側DLBフレームからなる組とは、交互に複数並設されることを特徴とする、請求項2に記載のパワーモジュール。 - 各前記P側リードフレームは、前記一のパワーチップと前記制御ICチップとを接続する前記ワイヤの下を通って一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。
- 前記N側リードフレームおよび前記DLBフレームは、前記樹脂から外方に突出する側に段差を有し、
各前記P側リードフレームは、前記段差の下を通って一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。 - 各前記N側DLBフレームは、一体に形成されることを特徴とする、請求項5に記載のパワーモジュール。
- 各前記DLBフレームの幅および厚さは、当該幅および厚さのうちの少なくとも一方が異なったものを含むことを特徴とする、請求項5に記載のパワーモジュール。
- 第1リードフレームと、
前記第1リードフレーム上に電気的に接続された複数のパワーチップと、
前記第1リードフレームと離間して設けられた第2リードフレームと、
前記第2リードフレーム上に電気的に接続され、一の前記パワーチップの駆動を制御する制御IC(Integrated Circuit)チップと、
各前記パワーチップ上であって、各前記パワーチップを電気的に接続するDLB(Direct Lead Bonding)フレームと、
前記一のパワーチップと前記制御ICチップ、および前記制御ICチップと前記第2リードフレームの各々を電気的に接続するワイヤと、
前記第1リードフレームの一部、および前記第2リードフレームの一部が外方に突出し、かつ前記DLBフレームが外方に突出しないように前記第1リードフレーム、各前記パワーチップ、前記第2リードフレーム、前記制御ICチップ、前記DLBフレーム、および前記ワイヤを封止する樹脂と、
を備え、
前記樹脂の厚さは、前記ワイヤが存在する部分よりも前記DLBフレームが存在する部分の方が薄く、
前記DLBフレームは、各前記パワーチップのみを電気的に接続することを特徴とする、パワーモジュール。 - (a)第1リードフレームを準備する工程と、
(b)前記第1リードフレーム上に複数のパワーチップを電気的に接続する工程と、
(c)前記第1リードフレームと離間して第2リードフレームを配置する工程と、
(d)前記第2リードフレーム上に一の前記パワーチップの駆動を制御する制御IC(Integrated Circuit)チップを電気的に接続する工程と、
(e)各前記パワーチップ上であって、DLB(Direct Lead Bonding)フレームで各前記パワーチップを電気的に接続する工程と、
(f)前記一のパワーチップと前記制御ICチップ、および前記制御ICチップと前記第2リードフレームの各々をワイヤで電気的に接続する工程と、
(g)前記第1リードフレームの一部、前記第2リードフレームの一部、および前記DLBフレームの一部が外方に突出するように、樹脂で前記第1リードフレーム、各前記パワーチップ、前記第2リードフレーム、前記制御ICチップ、前記DLBフレーム、および前記ワイヤを封止する工程と、
を備え、
前記工程(g)において、前記樹脂の厚さは、前記ワイヤが存在する部分よりも前記DLBフレームが存在する部分の方が薄いことを特徴とする、パワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016221214A JP6647187B2 (ja) | 2016-11-14 | 2016-11-14 | パワーモジュールおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016221214A JP6647187B2 (ja) | 2016-11-14 | 2016-11-14 | パワーモジュールおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018081947A JP2018081947A (ja) | 2018-05-24 |
JP6647187B2 true JP6647187B2 (ja) | 2020-02-14 |
Family
ID=62198244
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016221214A Active JP6647187B2 (ja) | 2016-11-14 | 2016-11-14 | パワーモジュールおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6647187B2 (ja) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04316356A (ja) * | 1991-04-15 | 1992-11-06 | Mitsubishi Electric Corp | 樹脂封止形半導体装置 |
JP4073559B2 (ja) * | 1998-10-30 | 2008-04-09 | 三菱電機株式会社 | 半導体装置 |
JP2001291823A (ja) * | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
JP4409064B2 (ja) * | 2000-07-14 | 2010-02-03 | 三菱電機株式会社 | パワー素子を含む半導体装置 |
JP4450530B2 (ja) * | 2001-07-03 | 2010-04-14 | 三菱電機株式会社 | インバータモジュール |
JP3784684B2 (ja) * | 2001-10-04 | 2006-06-14 | 三菱電機株式会社 | 樹脂パッケージ型半導体装置の製造方法 |
JP2004063688A (ja) * | 2002-07-26 | 2004-02-26 | Mitsubishi Electric Corp | 半導体装置及び半導体アセンブリモジュール |
JP5415823B2 (ja) * | 2008-05-16 | 2014-02-12 | 株式会社デンソー | 電子回路装置及びその製造方法 |
JP5161688B2 (ja) * | 2008-07-30 | 2013-03-13 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置および半導体モジュール |
JP5301497B2 (ja) * | 2010-05-20 | 2013-09-25 | 三菱電機株式会社 | 半導体装置 |
JP5206743B2 (ja) * | 2010-07-05 | 2013-06-12 | 株式会社デンソー | 半導体モジュールおよびその製造方法 |
JP5665572B2 (ja) * | 2011-01-28 | 2015-02-04 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP5758816B2 (ja) * | 2012-02-08 | 2015-08-05 | 三菱電機株式会社 | パワー半導体装置 |
JP2014078646A (ja) * | 2012-10-12 | 2014-05-01 | Panasonic Corp | パワーモジュールとその製造方法 |
JP2015106682A (ja) * | 2013-12-02 | 2015-06-08 | 株式会社デンソー | モールドパッケージ |
JP6345583B2 (ja) * | 2014-12-03 | 2018-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2016
- 2016-11-14 JP JP2016221214A patent/JP6647187B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018081947A (ja) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
US9391006B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
US9673118B2 (en) | Power module and method of manufacturing power module | |
JP4438489B2 (ja) | 半導体装置 | |
US9431326B2 (en) | Semiconductor device and manufacturing method thereof | |
US20140367736A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
KR101224702B1 (ko) | 파워소자 패키지모듈 및 그의 제조방법 | |
JP5895220B2 (ja) | 半導体装置の製造方法 | |
JP2007234690A (ja) | パワー半導体モジュール | |
JP2011155088A (ja) | 半導体装置モジュール | |
KR102163662B1 (ko) | 양면 냉각 파워 모듈 및 이의 제조방법 | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
CN112106194A (zh) | 用于半导体功率模块的排热组件 | |
US20230327350A1 (en) | Transfer molded power modules and methods of manufacture | |
JP2015023226A (ja) | ワイドギャップ半導体装置 | |
US20120025358A1 (en) | Semiconductor element with semiconductor die and lead frames | |
JP2013183022A (ja) | 半導体装置および半導体装置の製造方法 | |
US20210193611A1 (en) | Semiconductor device and method for producing semiconductor device | |
JP4110513B2 (ja) | 半導体パワーモジュールの製造方法 | |
JP6647187B2 (ja) | パワーモジュールおよびその製造方法 | |
JP2018073923A (ja) | 電力用半導体装置、電力用半導体装置の製造方法および電力変換装置 | |
JP2018116960A (ja) | 電力用半導体装置 | |
JP7278439B1 (ja) | 半導体装置及びそれを用いた電力変換装置 | |
CN218647932U (zh) | 一种超声波焊接引线框架的功率半导体模块 | |
WO2021220357A1 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6647187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |