JP5161688B2 - 半導体装置および半導体モジュール - Google Patents
半導体装置および半導体モジュール Download PDFInfo
- Publication number
- JP5161688B2 JP5161688B2 JP2008195784A JP2008195784A JP5161688B2 JP 5161688 B2 JP5161688 B2 JP 5161688B2 JP 2008195784 A JP2008195784 A JP 2008195784A JP 2008195784 A JP2008195784 A JP 2008195784A JP 5161688 B2 JP5161688 B2 JP 5161688B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sealing resin
- semiconductor element
- semiconductor
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 150
- 229920005989 resin Polymers 0.000 claims abstract description 69
- 239000011347 resin Substances 0.000 claims abstract description 69
- 238000007789 sealing Methods 0.000 claims abstract description 65
- 238000003825 pressing Methods 0.000 claims abstract description 44
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910001111 Fine metal Inorganic materials 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- CNQCVBJFEGMYDW-UHFFFAOYSA-N lawrencium atom Chemical compound [Lr] CNQCVBJFEGMYDW-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は半導体装置および半導体モジュールに関し、特に、比較的大型の半導体素子が樹脂封止されるリードフレーム型の半導体装置および半導体モジュールに関する。
電源回路等を構成する半導体素子を樹脂封止した半導体装置が開発されている（例えば特許文献１参照）。
図８を参照して、この種の半導体装置１００の構成を説明する。図８（Ａ）は半導体装置１００の平面図であり、図８（Ｂ）は図８（Ａ）のＢ−Ｂ’線に於ける断面図である。
図８（Ａ）および図８（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるアイランド１０２と、半導体素子１０４と接続されて一部が外部に導出するリード１１０と、これらを一体に被覆して封止する封止樹脂１０８とを備えた構成と成っている。
半導体素子１０３は、例えばディスクリートのＭＯＳＦＥＴであり、裏面のドレイン電極がアイランド１０２に接続され、表面のゲート電極が金属細線１０６を介してリード１１０Ａと接続され、表面のソース電極が金属細線１０６を経由してリード１１０Ｃと接続されている。
また、封止樹脂１０８の側面からは、リード１１０Ａ〜１１０Ｃが導出しており、これらのリードを実装基板に挿入することにより、半導体装置１００は差込実装される。
半導体素子１０４として大電流のスイッチングを行う所謂パワー素子が採用されると、半導体素子１０４から多量の熱が放出される。この熱による半導体装置１００の過熱を防止するために、図８（Ｂ）に示す封止樹脂１０８の裏面はヒートシンクに当接される。この場合、ビス等の押圧手段により封止樹脂１０８の上面を下方に押圧することにより、封止樹脂１０８の下面はヒートシンクと熱的に結合される。
特開２００１−３２０００９号公報
しかしながら、上記した半導体装置１００では、半導体装置１００をヒートシンクに当接させるビスの押圧力により、半導体素子１０４が破壊されてしまう問題があった。
具体的には、図８（Ａ）を参照して、半導体素子１０４の低オン抵抗および高耐圧を実現するためには、半導体素子１０４の平面サイズを大きくすることが有効である。一方、半導体装置１００の小型化および軽量化を実現させるためには、封止樹脂１０８およびアイランド１０２の平面サイズは小さい方が良い。このことから、半導体素子１０４の平面サイズは、封止樹脂１０８およびアイランド１０２よりも若干小さい程度となっている。即ち、半導体装置１００全体に対して、半導体素子１０４の載置領域として用いられる部分が占める割合が大きくなる。
このことから、半導体装置１００の下面をヒートシンク等の放熱手段に当接させるために、図８（Ｂ）に示す封止樹脂１０８の上面を下方に押圧すると、押圧される領域の下方に半導体素子１０４が配置されている。即ち、押圧手段が封止樹脂１０８を押圧する領域と、半導体素子１０４が載置される領域とは重畳している。このことから、この押圧力により半導体素子１０４に大きなストレスが作用し、その結果、半導体素子１０４が破壊されてしまう恐れがあった。
また、半導体装置全体の薄型化の為に、半導体素子１０４を被覆する封止樹脂１０８の厚みを薄くすると、上記した問題が顕在化する可能性が高い。
本発明は上述した問題を鑑みて成されたものである。本発明の主な目的は、外部から与えられる押圧力による半導体素子の破壊が防止された半導体装置および半導体モジュールを提供することにある。
本発明の半導体装置は、アイランドと、前記アイランドの主面に実装された半導体素子と、前記アイランドと前記半導体素子とを一体的に封止する封止樹脂と、前記封止樹脂を厚み方向に貫通して設けた貫通孔と、前記貫通孔の周辺部の前記封止樹脂の主面を平坦化した平坦部と、前記半導体素子と重畳する領域の前記封止樹脂の主面を、前記平坦部よりも窪ませた凹状部とを備え、前記平坦部および前記凹状部が設けられる領域の前記封止樹脂は、前記封止樹脂の他の領域よりも薄い肉薄部とされ、前記半導体素子は、前記封止樹脂の他の領域から、前記肉薄部に至るように配置されることを特徴とする。
本発明は、上記半導体装置と、前記半導体装置に当接する放熱手段とを備えた半導体モジュールであり、前記半導体装置と前記放熱手段とは、前記半導体装置の前記貫通孔を貫通すると共に前記半導体装置の主面を押圧する押圧手段により当接され、前記押圧手段は、前記半導体素子と重畳する領域を除外した部分の前記半導体装置の前記平坦部に接触することを特徴とする。
本発明の半導体装置および半導体モジュールによれば、押圧手段により押圧される封止樹脂の主面の一部を窪ませて凹状部としている。また、この凹状部は、封止樹脂により封止される半導体素子と重畳する領域に形成されている。この様にすることで、半導体素子が配置された領域と重畳する封止樹脂の主面は、ビス等の押圧手段により押圧されない。結果的に、押圧手段による押圧力が半導体素子に作用することが抑制されて、半導体素子の押圧力による破壊が防止される。
図１を参照して、本実施の形態に係る半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０を示す平面図であり、図１（Ｂ）は図（Ａ）のＢ−Ｂ’線に於ける断面図である。
図１（Ａ）および図１（Ｂ）を参照して、半導体装置１０は、アイランド１２と、アイランド１２の上面に実装された半導体素子２０と、外部接続端子として機能するリード１４と、これらを一体的に被覆して機械的に支持する封止樹脂１６とを主要に備えた構成となっている。
アイランド１２は、厚みが０．６ｍｍ程度の銅等の金属から成る導電箔を、エッチング加工やパンチング加工により所定形状に成形したものである。アイランド１２は、例えば縦×横＝１２．０ｍｍ×１４．０ｍｍ程度の矩形であり、紙面上における上側の側辺を半円形に切り欠いた形状となっている。この様に切り欠いた形状を呈した部分には、固定用のビスが通される貫通孔が形成される。アイランド１２の紙面上に於ける下側の側辺の中央部からは、外部に連続してリード１４Ｂが延在している。図１（Ｂ）を参照すると、アイランド１２を外部と絶縁させるために、アイランド１２の下面は封止樹脂１６により被覆されている。また、アイランド１２の裏面を被覆する封止樹脂１６の厚みは０．４ｍｍ程度と非常に薄いので、半導体素子２０が動作することにより発生する熱は、アイランド１２および薄い封止樹脂１６を経由して良好に外部に放出される。ここで、アイランド１２の裏面は必ずしも封止樹脂１６により被覆される必要はなく、放熱性の向上のためにアイランド１２の裏面が封止樹脂１６から露出しても良い。
リード１４は、内蔵された半導体素子２０と電気的に接続され、一部が外部に露出して外部接続端子として機能している。また、複数あるリード１４の一部は、曲折加工が施されている。即ち、中央のリード１４Ｂは中間部が曲折加工されており、両端に位置するリード１４Ａ、１４Ｃは、曲折加工されていない平坦な形状である。そして、リード１４Ａ、１４Ｂ、１４Ｃの外部に導出する部分は、同一平面上に位置している。また、半導体装置１０が実装基板等に実装される際には、リード１４の先端部を実装基板に設けた孔に挿入することにより差込実装される。
半導体素子２０としては、裏面に主電極を備えた半導体素子であり、具体的には、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が採用される。更に、本実施の形態では、半導体素子２０としては、電源回路を構成するものが採用されるので、例えば１Ａ以上の大電流のスイッチングを行うパワー系の半導体素子（パワー素子）が採用される。一例として、ＭＯＳＦＥＴが半導体素子２０として採用されると、下面のドレイン電極が導電性固着材を介してアイランド１２の上面に接続され、上面のゲート電極は金属細線３４を経由してリード１４Ａと接続され、上面のソース電極は金属細線３４を経由してリード１４Ｃと接続される。そして、リード１４Ａから供給される制御信号に基づいて、半導体素子２０は、リード１４Ｂおよびリード１４Ｃを通過する大電流のスイッチング動作を行う。ここで、半導体素子２０の厚みは、例えば２０μｍ〜４００μｍ程度である。
更に、低オン抵抗および高耐圧を実現するためには半導体素子２０の平面サイズは大きい方が好適である。図１（Ａ）を参照して、半導体素子２０の平面サイズは、例えば縦×横＝６ｍｍ×８ｍｍ程度であり、載置されるアイランド１２よりも若干小さい程度である。
封止樹脂１６は、リード１４の一部、アイランド１２、半導体素子２０、金属細線３４を一体的に被覆して全体を機械的に支持する機能を有する。封止樹脂１６の材料としては、エポキシ樹脂等の熱硬化性樹脂や、アクリル樹脂等の熱可塑性樹脂が採用される。また、封止樹脂１６には、放熱性を向上させるために、粒状のシリカやアルミナ等のフィラーが混入された樹脂材料から成る。更に、封止樹脂１６を厚み方向に貫通して貫通孔２２が設けられている。この貫通孔２２は、半導体装置１０をヒートシンク等に取り付ける際にネジ止め用の孔として用いられる。また、封止樹脂１６の裏面は、ヒートシンク等の放熱器に当接させるために、全面的に平坦面となっている。
図１（Ｂ）を参照して、封止樹脂１６を部分的に貫通して貫通孔２２が設けられており、この貫通孔２２の上面の周辺部は平坦部２４と成っている。そして、平坦部２４に連続する部分の封止樹脂１６の上面を窪ませて凹状部１８が形成されている。
平坦部２４は、貫通孔２２の周辺部の封止樹脂１６の上面を平坦に形成した部分であり、ビスやワッシャ等の押圧手段が当接する部位である。この平坦部２４の下方には半導体素子２０は存在していないので、平坦部２４に上方から押圧手段による押圧力が作用しても、この押圧力はそれほど半導体素子２０に作用しない。
凹状部１８が平坦部２４から窪む深さは、例えば０．２ｍｍ程度である。図１（Ａ）を参照すると、この凹状部１８は、半導体装置１０の左側側辺から右側側辺まで連続して形成されている。更に、凹状部１８は、半導体素子２０が載置される領域に重畳して設けられている。この様に、半導体素子２０と重畳する封止樹脂１６の上面を部分的に窪ませて凹状部１８とすることで、ビス等の押圧手段が半導体素子２０に与えるストレスを低減させることができる。この事項の詳細は、図２を参照して詳述する。
更に、平坦部２４および凹状部１８が設けられる部分は、他の部分よりも肉薄とされている。この様にすることで平坦部２４をビス等の押圧手段により押圧しても、この押圧手段の上方への突出を抑制でき、装置全体の厚みを薄型なものにできる。一方、金属細線３４が形成される部分は、ループ状に形成される金属細線３４を封止樹脂１６により被覆する必要があるため、平坦部２４が形成される部分よりは厚く形成される。
図２を参照して、次に、上記した構成の半導体装置１０が組み込まれた半導体モジュール１０Ａの構成を説明する。図２（Ａ）は半導体モジュール１０Ａを示す平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線に於ける断面図である。
図２（Ａ）および図２（Ｂ）を参照して、半導体モジュール１０Ａは、半導体装置１０と、ヒートシンク２６と、回路装置を押圧することにより両者を熱的に結合させるビス２８（押圧手段）とを備えた構成となっている。
図２（Ｂ）を参照して、封止樹脂１６の平坦面から成る半導体装置１０の下面には、ヒートシンク２６が面的に接触している。ヒートシンク２６は、銅やアルミニウム等の金属から成り、半導体装置１０と面的に接触するために上面は平坦面であり、放熱性を向上させるために下部は異形形状とされている。尚、ヒートシンク２６に替えて、金属から構成されるセットの筐体を放熱手段として採用することも可能である。
ヒートシンク２６の上面から孔部３２が形成されており、この孔部３２および半導体装置１０の貫通孔２２を、ビス２８が貫通している。ビス２８は、周囲にねじ山が形成された柱状の柱部２８Ｂと、この柱部２８Ｂと連続した頭部２８Ａから成る。更に、ビス２８の頭部２８Ａと半導体装置１０との間には、アルミニウム等の金属を円環状に成型したワッシャ３０が介在している。即ち、ビス２８は、柱部２８Ｂにワッシャ３０が通された状態で、貫通孔２２を貫通して孔部３２にネジ止めされる。そして、ワッシャ３０の上面はビス２８の頭部２８Ａに接触し、ワッシャ３０の下面が半導体装置１０の平坦部２４に接触している。従って、ビス２８をヒートシンク２６に固定すると、ワッシャ３０が平坦部２４に与える押圧力により、半導体装置１０の下面はヒートシンク２６の上面に当接される。
図２（Ａ）を参照すると、ワッシャ３０が載置される領域は半導体素子２０と重畳している。この様に両者を重畳して配置することにより、半導体装置１０の平面サイズを小型にすることができる。しかしながら、封止樹脂１６の上面を単純な平坦面として、ワッシャ３０により押圧力を加えると、この押圧力が半導体素子２０に与えるストレスが大きくなり、結果的に半導体素子２０にクラックが入る等の故障が発生する恐れがある。これを排除するために、本実施の形態では、半導体素子２０が実装され且つワッシャ３０が配置される領域に対応する封止樹脂１６の上面を、部分的に窪ませて凹状部１８を形成している。この様にすることで、ワッシャ３０による押圧力は凹状部１８に作用しないので、凹状部１８の下方に位置する半導体素子２０に作用するストレスも緩和される。
図３から図６を参照して、次に、上記した構成の半導体装置の製造方法を説明する。
先ず、図３の平面図を参照して、所定形状のリードフレーム５０を用意する。リードフレーム５０は、エッチング加工またはプレス加工により形成され、１つの半導体装置となるユニットが複数個連結された状態となっている。具体的には、ここでは、ユニット５６Ａ−５６Ｄの４つのユニットが示され、個々のユニットは、アイランド１２と、アイランドに一端が接近するリード１４Ａ、１４Ｃと、アイランド１２から一体的に連続するリード１４Ｂとから構成されている。また、各ユニットのリードの中間部と端部は、タイバー５８により連結された状態となっている。
図４を参照して、次に、各ユニットに半導体素子を接続する。ユニット５６Ａを参照すると、アイランド１２の上面に半導体素子２０を実装する。半導体素子２０としては、バイポーラ型トランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等のディスクリートのトランジスタが採用される。半導体素子２０は、半田等の導電性の固着材を用いた接続または共晶結合により、裏面の電極がアイランド１２の上面に接続される。また、半導体素子２０の上面の電極は、金属細線３４を経由してリード１４Ａおよびリード１４Ｃに接続される。
図５を参照して次に、各ユニットを個別に樹脂封止する。図５（Ａ）は本工程で用いるモールド金型６０の断面図であり、図５（Ｂ）は１つのブロック５４を金型に収納した状態を示す平面図である。
図５（Ａ）を参照して、本工程では、モールド金型６０を用いて封止樹脂を射出成形するトランスファーモールドを行っている。具体的には、モールド金型６０は、上金型６２および下金型６４から成り、両者を当接することにより形成されるキャビティ６６の内部に、アイランド１２、半導体素子２０および金属細線３４が収納される。そして、キャビティ６６の側面に設けたゲートから、液状または半固形状の封止樹脂をキャビティ６６の内部に注入し、加熱硬化することにより、樹脂封止の工程が行われる。
また、アイランド１２の端部付近の上面および下面は、押圧部６８および押圧部７０により押圧された状態で厚み方向に固定される。押圧部６８は、上金型６２に設けられた可動式のピンであり、樹脂封止工程の初期段階に於いては、アイランド１２の上面に接触しており、樹脂封止工程が進行すると、押圧部６８はアイランド１２の上面から離間する。同様に、押圧部７０は、下金型６４に設けられた可動式のピンであり、樹脂封止工程の初期段階では押圧部７０の上端はアイランド１２の下面に接触しており、途中段階からは押圧部７０はアイランド１２の下面から離間する。樹脂封止工程の初期の段階で、アイランド１２の厚み方向の位置を押圧部６８および押圧部７０により固定することで、樹脂の封入圧によるアイランド１２の変位や変形が防止される。また、樹脂封止工程の途中段階にて、押圧部６８および押圧部７０をアイランド１２から離間させることで、アイランド１２の上面および下面が封止樹脂により被覆され、結果的に耐圧性および耐湿性が向上される。
更に、上金型６２の内壁を部分的に下方に突出させて凸部７８が形成されており、この部位を設けることにより図１に示す凹状部１８が形成される。
図５（Ｂ）を参照して、リードフレーム５０に設けられた各ユニット５６Ａ−５６Ｄは、個別にキャビティ６６Ａ−６６Ｄに収納されて、上記した樹脂封止が行われている。
図６を参照して、樹脂封止の工程が終了した後のリードフレーム５０を示す。各ユニットは封止樹脂１６により一体に封止された状態となっている。樹脂封止が終了した後は、メッキ膜によりリードを被覆する工程、各ユニットをリードフレーム５０から分離する工程、各ユニットの電気的特性を測定する工程、等を経て、図１に構造を示すような半導体装置が製造される。また、図２に示す半導体モジュールを製造する場合は、ビスやワッシャ等の押圧手段を用いて半導体装置の主面をヒートシンクに当接させて両者を熱的に結合させる。
図７を参照して、半導体装置の製造方法に用いられる他の形態のリードフレーム５０の形状を示す。ここでは、額縁状の外枠５２が設けられ、上側の外枠５２と下側の外枠５２とを連続させるように、タイバー５８が延在している。紙面上では、左側にユニット５６Ａ−５６Ｄが一列に配置されてタイバー５８により連結され、右側にユニット５６Ｅ−５６Ｈが一列に配置されてタイバー５８により連結されている。具体的には、ユニット５６Ａのリード１４Ａ、１４Ｂ、１４Ｃの中間部および端部が、タイバー５８と連続している。同様に他のユニット５６Ｂ−５６Ｈのリードもタイバーと連続している。換言すると、この図に示すリードフレーム５０では、ユニットがマトリックス状に配置されている。またここで、横方向に隣接するユニットのリードは、千鳥状に配置されても良い。この場合は、例えば、ユニット５６Ａのリード１４Ａ−１４Ｃと、ユニット５６Ｅのリード１４Ａ−１４Ｃが対向して千鳥状に配置される。
１０ 半導体装置
１０Ａ 半導体モジュール
１２ アイランド
１４，１４Ａ，１４Ｂ，１４Ｃ リード
１６ 封止樹脂
１８ 凹状部
２０ 半導体素子
２２ 貫通孔
２４ 平坦部
２６ ヒートシンク
２８ ビス
２８Ａ 頭部
２８Ｂ 柱部
３０ ワッシャ
３２ 孔部
３４ 金属細線
５０ リードフレーム
５２ 外枠
５４ ブロック
５６、５６Ａ、５６Ｂ、５６Ｃ、５６Ｄ、５６Ｅ、５６Ｆ、５６Ｇ、５６Ｈ ユニット
５８ タイバー
６０ モールド金型
６２ 上金型
６４ 下金型
６６、６６Ａ、６６Ｂ、６６Ｃ、６６Ｄ キャビティ
６８ 押圧部
７０ 押圧部
７２ ポッド
７８ 凸部
１０Ａ 半導体モジュール
１２ アイランド
１４，１４Ａ，１４Ｂ，１４Ｃ リード
１６ 封止樹脂
１８ 凹状部
２０ 半導体素子
２２ 貫通孔
２４ 平坦部
２６ ヒートシンク
２８ ビス
２８Ａ 頭部
２８Ｂ 柱部
３０ ワッシャ
３２ 孔部
３４ 金属細線
５０ リードフレーム
５２ 外枠
５４ ブロック
５６、５６Ａ、５６Ｂ、５６Ｃ、５６Ｄ、５６Ｅ、５６Ｆ、５６Ｇ、５６Ｈ ユニット
５８ タイバー
６０ モールド金型
６２ 上金型
６４ 下金型
６６、６６Ａ、６６Ｂ、６６Ｃ、６６Ｄ キャビティ
６８ 押圧部
７０ 押圧部
７２ ポッド
７８ 凸部
Claims (5)
- アイランドと、
前記アイランドの主面に実装された半導体素子と、
前記アイランドと前記半導体素子とを一体的に封止する封止樹脂と、
前記封止樹脂を厚み方向に貫通して設けた貫通孔と、
前記貫通孔の周辺部の前記封止樹脂の主面を平坦化した平坦部と、
前記半導体素子と重畳する領域の前記封止樹脂の主面を、前記平坦部よりも窪ませた凹状部とを備え、
前記平坦部および前記凹状部が設けられる領域の前記封止樹脂は、前記封止樹脂の他の領域よりも薄い肉薄部とされ、
前記半導体素子は、前記封止樹脂の他の領域から、前記肉薄部に至るように配置されることを特徴とする半導体装置。 - 前記凹状部は、前記平坦部に連続して設けられることを特徴とする請求項１に記載の半導体装置。
- 前記平坦部は、前記半導体素子が載置される領域を除外して設けられることを特徴とする請求項１または請求項２に記載の半導体装置。
- 請求項１から請求項３の何れかに記載された半導体装置と、前記半導体装置に当接する放熱手段とを備えた半導体モジュールであり、
前記半導体装置と前記放熱手段とは、前記半導体装置の前記貫通孔を貫通すると共に前記半導体装置の主面を押圧する押圧手段により当接され、
前記押圧手段は、前記半導体素子と重畳する領域を除外した部分の前記半導体装置の前記平坦部に接触することを特徴とする半導体モジュール。 - 前記押圧手段は、前記半導体装置の貫通孔に挿入されたビスと、前記ビスの頭部と前記半導体装置との間に介装されたワッシャであり、
前記ワッシャの主面が前記半導体装置の前記平坦部に接触することを特徴とする請求項４に記載の半導体モジュール。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008195784A JP5161688B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置および半導体モジュール |
| US12/512,802 US7839004B2 (en) | 2008-07-30 | 2009-07-30 | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame |
| CN201110429499.4A CN102522375B (zh) | 2008-07-30 | 2009-07-30 | 半导体装置、半导体装置的制造方法及引线框 |
| CN2009101636140A CN101640178B (zh) | 2008-07-30 | 2009-07-30 | 半导体装置、半导体装置的制造方法及引线框 |
| US12/904,851 US8241958B2 (en) | 2008-07-30 | 2010-10-14 | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008195784A JP5161688B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置および半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010034348A JP2010034348A (ja) | 2010-02-12 |
| JP5161688B2 true JP5161688B2 (ja) | 2013-03-13 |
Family
ID=41738474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008195784A Active JP5161688B2 (ja) | 2008-07-30 | 2008-07-30 | 半導体装置および半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5161688B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5902543B2 (ja) * | 2012-04-20 | 2016-04-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP6653199B2 (ja) * | 2016-03-23 | 2020-02-26 | ローム株式会社 | 半導体装置 |
| KR101668035B1 (ko) * | 2016-06-15 | 2016-10-21 | 제엠제코(주) | 결합부가 개선된 반도체 칩 패키지 |
| JP6647187B2 (ja) * | 2016-11-14 | 2020-02-14 | 三菱電機株式会社 | パワーモジュールおよびその製造方法 |
| WO2024104172A1 (zh) * | 2022-11-17 | 2024-05-23 | 海信家电集团股份有限公司 | 功率模块组件和具有其的电子设备 |
| CN117410251A (zh) * | 2023-08-31 | 2024-01-16 | 海信家电集团股份有限公司 | 智能功率模块和电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615529A (ja) * | 1984-06-20 | 1986-01-11 | Hitachi Ltd | 絶縁型半導体装置 |
| JPS6195536A (ja) * | 1984-10-16 | 1986-05-14 | Sanken Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JPS62120035A (ja) * | 1985-11-20 | 1987-06-01 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JPH04242966A (ja) * | 1990-08-09 | 1992-08-31 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
| JP2001320185A (ja) * | 2000-05-11 | 2001-11-16 | Toshiba Corp | 電子部品のモジュール装置 |
-
2008
- 2008-07-30 JP JP2008195784A patent/JP5161688B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010034348A (ja) | 2010-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839004B2 (en) | Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame | |
| JP5339800B2 (ja) | 半導体装置の製造方法 | |
| US8203848B2 (en) | Circuit device and method of manufacturing the same | |
| JP5180722B2 (ja) | 半導体装置の製造方法 | |
| JP5161688B2 (ja) | 半導体装置および半導体モジュール | |
| JP6266168B2 (ja) | 半導体装置 | |
| JP2010034350A (ja) | 半導体装置 | |
| US8633511B2 (en) | Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material | |
| JP2005191071A (ja) | 半導体装置 | |
| JP4985809B2 (ja) | 半導体装置 | |
| JP2005167075A (ja) | 半導体装置 | |
| JP5285347B2 (ja) | 回路装置 | |
| JP2011199148A (ja) | 半導体装置 | |
| JP2009206406A (ja) | パワー半導体装置 | |
| JP5341339B2 (ja) | 回路装置 | |
| WO2013150890A1 (ja) | 半導体デバイス | |
| JP2005116963A (ja) | 半導体装置 | |
| JP5132407B2 (ja) | 半導体装置 | |
| JP2013187268A (ja) | 半導体モジュール | |
| JP2013020997A (ja) | 半導体装置の製造方法 | |
| WO2019021507A1 (ja) | 半導体装置及び半導体モジュール | |
| JP4610426B2 (ja) | 回路装置の製造方法 | |
| JP5341473B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012019084A (ja) | 半導体装置及びその製造方法 | |
| JP2011199149A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110602 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5161688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |