CN101640178B - 半导体装置、半导体装置的制造方法及引线框 - Google Patents

半导体装置、半导体装置的制造方法及引线框 Download PDF

Info

Publication number
CN101640178B
CN101640178B CN2009101636140A CN200910163614A CN101640178B CN 101640178 B CN101640178 B CN 101640178B CN 2009101636140 A CN2009101636140 A CN 2009101636140A CN 200910163614 A CN200910163614 A CN 200910163614A CN 101640178 B CN101640178 B CN 101640178B
Authority
CN
China
Prior art keywords
mentioned
island
semiconductor device
sealing resin
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101636140A
Other languages
English (en)
Other versions
CN101640178A (zh
Inventor
境春彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008195784A external-priority patent/JP5161688B2/ja
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101640178A publication Critical patent/CN101640178A/zh
Application granted granted Critical
Publication of CN101640178B publication Critical patent/CN101640178B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置、半导体装置的制造方法及引线框。该半导体装置的制造方法及引线框容易使密封树脂蔓延到岛的内表面。在本发明的半导体装置的制造方法中，将安装有半导体装置的岛(12)的侧面形成为倾斜面(11)。这样，在自浇口(80)将密封树脂注入到注塑模具的模腔(66)中时，被注入的密封树脂与设置在岛(12)的侧面上的倾斜面(11)接触。于是，密封树脂沿着倾斜面(11)流动而被填充到岛(12)的下方的空间中。因而，由于较薄地覆盖岛(12)的下表面，因此，即使岛(12)的下方空间形成得较小，也能够将密封树脂无空隙地填充到该空间中。

Description

半导体装置、半导体装置的制造方法及引线框
技术领域
本发明涉及半导体装置、半导体装置的制造方法及引线框，特别是涉及用树脂将安装有大型的离散型半导体元件的岛的内表面密封而成的半导体装置的制造方法及引线框。
背景技术
开发出一种用树脂将构成电源电路等的半导体元件密封的半导体装置(例如参照专利文献1)。
参照图10说明该种半导体装置100的构造。图10的(A)是半导体装置100的俯视图，图10的(B)是图10的(A)的B-B’剖视图。
参照图10的(A)及图10的(B)，半导体装置100形成为包括半导体元件104、安装有半导体元件104的岛(island)102、与半导体元件104连接而其一部分导出到外部的引线110、和将它们一体地覆盖而将它们密封的密封树脂108的构造。
半导体元件104例如是离散型的MOSFET，其内表面的漏电极连接于岛102，其表面的栅电极通过金属细线106而与引线110A连接，其表面的源电极经由金属细线106而与引线110C连接。
另外，自密封树脂108的侧面引出引线110A～110C，通过将这些引线110插入到安装基板中而插入安装半导体装置100。
上述构造的半导体装置100的制造方法如下所述。首先，通过对由厚度为0.6mm左右的铜等构成的导电板进行蚀刻加工、压力加工，将规定形状的岛102和引线110成形。接着，将半导体元件104固定在岛102的上表面上，经由金属细线106将半导体元件104的上表面的电极和引线110A、110B连接。接着，将岛102及半导体元件104收纳在注塑模具的模腔中，在模腔中封入密封树脂108来进行注塑成形。通过这样的工序来制造半导体装置100。
另外，引线110及岛102在由框架状的引线框连结的状态下进行上述工序。
专利文献1：日本特开2001-320009号公报
但是，在上述半导体装置的制造方法中，存在岛102的下表面无法被密封树脂108充分覆盖的问题。
具体地讲，参照图10的(B)，为了在保持岛102的绝缘性的同时、将自半导体元件104产生的热量高效率地排出到外部，重要的是使覆盖岛102的内表面的密封树脂108变薄。
但是，如上所述，密封树脂108是通过采用注塑模具的注塑成形而形成的。因而，在使覆盖岛102的下表面的密封树脂108例如为0.4mm左右时，岛102与注塑模具的内壁之间的间隙变得非常小，非常难以使液状的密封树脂108遍布于该间隙中。因而，未向岛102的下表面与注塑模具之间充分地填充密封树脂108，产生岛102的一部分自密封树脂108露出到外部的问题。另外，为了提高散热性而采用填充有粒子状的填料的树脂材料作为密封树脂108时，密封树脂108的粘度升高，有可能导致频繁发生上述问题。并且，在采用导通电阻较低且耐压较高的大型的离散型晶体管作为半导体元件104时，由于岛102的面积也变大，因此，存在岛102的内表面难以被密封树脂108覆盖的问题。
发明内容
本发明即是鉴于上述问题而形成为的。本发明的主要目的在于提供容易地使密封树脂蔓延到岛的内表面的半导体装置的制造方法及引线框。
本发明的半导体装置的制造方法的特征在于，包括：准备引线框的工序，该引线框包括具有第1主面和位于与上述第1主面相反侧的第2主面的岛、和一端接近上述岛的引线，上述岛的与上述第2主面连续的部分的侧面为倾斜面；在上述岛的上述第1主面上安装半导体元件并将上述半导体元件的电极与上述引线电连接的工序；进行密封的工序，通过采用注塑模具进行的注塑成形，利用密封树脂，也包括上述岛的上述第2主面在内地对上述岛、上述半导体元件及上述引线进行密封，在上述进行密封的工序中，自设置在上述岛的侧方的浇口将液状或半固体形状的密封树脂注入到上述注塑模具的模腔中，使上述密封树脂沿着作为倾斜面的上述岛的侧面流动。
本发明的引线框的特征在于，包括具有安装半导体元件的第1主面和位于与上述第1主面相反侧的第2主面的岛、和一端接近上述岛的引线，将上述岛的与上述第2主面连续的部分的侧面形成为倾斜面。
采用本发明，通过自设置于注塑模具的浇口将密封树脂封入到作为倾斜面的岛的侧面，能够使密封树脂沿着岛的倾斜面流动而利用密封树脂较薄地覆盖岛的内表面。因而，能防止产生岛的内表面局部未被密封树脂覆盖的空隙(void)。
附图说明
图1是表示本发明的半导体装置的制造方法所采用的引线的图，(A)是俯视图，(B)是放大的俯视图。
图2是表示本发明的半导体装置的制造方法所采用的引线的图，(A)是俯视图，(B)是侧视图，(C)是剖视图。
图3是表示本发明的半导体装置的制造方法的俯视图。
图4是表示本发明的半导体装置的制造方法的图，(A)是俯视图，(B)是剖视图。
图5是表示本发明的半导体装置的制造方法的图，(A)是剖视图，(B)是放大的剖视图。
图6是表示本发明的半导体装置的制造方法的俯视图。
图7是表示本发明的半导体装置的制造方法的俯视图。
图8是表示利用本发明的半导体装置的制造方法制造的半导体装置的图，(A)是俯视图，(B)是剖视图。
图9是表示包括利用本发明的半导体装置的制造方法所制造的半导体装置的半导体组件的图，(A)是俯视图，(B)是剖视图。
图10是表示背景技术的半导体装置的图，(A)是俯视图，(B)是剖视图。
具体实施方式
参照图1及图2说明本实施方式的引线框50的构造。图1的(A)是整体地表示引线框50的俯视图，图1的(B)是局部放大引线框50地表示的俯视图。
参照图1的(A)，引线框50的外形为长方形状，在框架状的外框52的内部呈矩阵状地形成有多个单元56。
图1的(B)是局部放大图1的(A)地表示的俯视图。在此，连接杆58延伸为将上侧的外框52与下侧的外框52连接。在纸面上，在左侧单元56A-56D配置成一列而由连接杆58连结，在右侧单元56E-56H配置成一列而由连接杆58连结。各单元由岛12和引线14A、14B、14C构成。而且，引线14A、14C的一端接近岛12，并且引线14B与岛12一体地被引出。单元56A的引线14A、14B、14C的中间部及端部与连接杆58连接。同样，其他的单元56B-56D也与连接杆58连接。另外，在右侧配置成一列的单元56E-56H的引线也由连接杆58连结。在此，沿横向相邻的单元的引线也可以交错配置。在这种情况下，例如，单元56A的引线14A-14C与单元56E的引线14A-14C相面对而交错配置。
并且，使各单元的岛12的一侧边局部倾斜而形成倾斜面11。该倾斜面11是为了容易地用树脂密封各单元而设置的，参照图2等详述其详情。在各单元中，倾斜面11设置在岛12上侧的侧边上。其目的在于，在树脂密封的工序中，使从纸面上的上方向供给来的液状的密封树脂蔓延到岛12的下表面(未安装半导体元件的面)的下方。
参照图2说明单元56A的形状。图2的(A)是表示1个单元56A的俯视图，图2的(B)是从纸面上的上方看图2的(A)的单元的侧视图，图2的(C)是图2的(A)的C-C’剖视图。
参照图2的(A)，单元56A概略地由四边形形状的岛12、一端接近岛12右侧的侧边的引线14A、14C、和从岛12右侧的侧边一体地导出的引线14B构成。岛12左侧的侧边的缺口部形成为圆形，该缺口部供用于固定装置的小螺钉贯穿。岛12及引线14是通过对由厚度为0.6mm左右的铜等金属构成的导电板实施蚀刻加工、压力加工而成形的。
倾斜面11是使岛12的侧面局部倾斜的部分。参照图2的(A)，使岛12的纸面上的上侧的侧面局部倾斜地设置倾斜面11。该倾斜面11如上所述那样是为了在树脂密封工序中容易使密封树脂流动而设置的，因此，与在树脂密封工序中用于注入密封树脂的浇口相对地设置。因此，倾斜面11设置在岛12上侧的侧面或下侧的侧面上。由于岛12左侧的侧面是切削为圆形状的形状，因此，难以从该侧面注入密封树脂。另外，由于岛12右侧的侧面与引线14的一端接近，因此，难以将注塑模具的浇口设置在该部分。因而，用于容易地进行树脂密封的倾斜面11适合设置在岛12上侧的侧边或下侧的侧边上。
参照图2的(B)及图2的(C)，使与岛12的下表面连续的岛12的侧面倾斜地设置倾斜面11。参照图2的(C)，通过使岛12侧面的一部分倾斜而形成倾斜面11，剩余部分的侧面成为与岛12的主面垂直的面。例如，在岛12的厚度L1为0.6mm的情况下，距岛12的下端为L2(0.4mm)的部分的侧面形成为倾斜面11。这样，通过将岛12的侧面形成为倾斜面11，在进行树脂密封工序时，能够使液状或半固体状的密封树脂沿着倾斜面11流动。该事项的详情作为制造工序的一部分见后述。岛12的上表面是安装有离散型的晶体管等半导体元件的面。另一方面，在岛12的下表面未安装半导体元件而被密封整个半导体装置的密封树脂较薄地覆盖。
参照图2的(C)，岛12的倾斜面11为直线状地倾斜的面，但倾斜面11既可以是向外侧鼓起的曲面，也可以是向内侧鼓起的曲面。在通过湿蚀刻形成倾斜面11的情况下，倾斜面11为向内侧鼓起的曲面，在通过冲孔形成倾斜面11的情况下，倾斜面11为向外侧鼓起的曲面。并且，也可以使岛12的侧面的整个面倾斜而将其形成为倾斜面11。
参照图3～图7说明采用上述构造的引线框50的半导体装置的制造方法。在以下说明的半导体装置的制造方法中，对图1所示的引线框50所包含的全部单元实施各工序。
参照图3，在各单元中连接半导体元件20。参照单元56A，在岛12的上表面安装半导体元件20。作为半导体元件20，采用双极型晶体管、MOSFET、IGBT等离散型晶体管。半导体元件20通过采用焊锡等导电性的固定材料进行的连接或共晶结合，其内表面的电极与岛12的上表面电连接。另外，半导体元件20上表面的电极经由金属细线34而连接于引线14A及引线14C。在此，也可以替代金属细线34而使用由铜等金属构成的板状的金属连接板。
参照图4～图7，如下地用树脂逐个密封各单元。图4的(A)是表示本工序的俯视图，图4的(B)是图4的(A)的B-B’剖视图。
参照图4的(A)，在本工序中将各单元逐个收纳于模腔66而进行注塑成形。在1个模腔66中收纳有岛12、半导体元件20、引线14A、14B、14C的一部分。而且，通过自设置在模腔66侧面的浇口将液状或半固体状的密封树脂注入到模腔66的内部并将其加热固化来进行树脂密封工序。另外，在接近浇口80的岛12的侧面形成有倾斜面11。在此，倾斜面11形成为比浇口80的宽度长、且从自浇口80注入密封树脂的方向看来重叠。这样，能够使自浇口80注入的密封树脂的大部分沿着倾斜面11流动。
参照图4的(B)，在本工序中，使用注塑模具60来进行对密封树脂进行注塑成形的传递模塑成形。具体地讲，注塑模具60由上模具62及下模具64构成，在由将两者抵接所形成的模腔66的内部收纳岛12、半导体元件20及金属细线34。
另外，岛12的端部附近的上表面及下表面以被按压部68及按压部70按压的状态沿厚度方向固定。按压部68是设置于上模具62上的可动式的销，在树脂密封工序的初始阶段，其与岛12的上表面接触，在进行树脂密封工序时，按压部68自岛12的上表面离开。同样，按压部70是设置于下模具64上的可动式的销，在树脂密封工序的初始阶段，按压部70的上端与岛12的下表面接触，从中间阶段开始，按压部70自岛12的下表面离开。在树脂密封工序的初始阶段，通过由按压部68及按压部70固定岛12的厚度方向上的位置，能防止由树脂的封入压所导致的岛12的位移、变形。另外，在树脂密封工序的中间阶段，通过使按压部68及按压部70自岛12离开，岛12的上表面及下表面被密封树脂覆盖，结果，提高了耐压性及耐湿性。
参照图5说明设置于岛12上的倾斜面11。图5的(A)是图4的(A)的C-C’剖视图，图5的(B)是图5的(A)的局部放大图。
参照图5的(A)，在注塑模具60的右模具端部设有浇口80，在相面对的左侧端部设有通气口82。而且，在树脂密封工序中，液状或半固体状的密封树脂自浇口80被注入到模腔66中，位于模腔66内部的空气自通气口82被排出到外部。在此，作为使用的密封树脂是热塑性树脂或热固性树脂中的任一种，也可以为了提高散热性而混入有粒状的填料。
参照图5的(B)，注塑模具的浇口80设置在岛12的侧方。具体地讲，从下模具64的内壁底面到浇口80的下端的距离L5为0.2mm左右，浇口80的纵向上的宽度L4为0.5mm左右。并且，从下模具64的内壁底面到岛12的下表面的距离L3为0.3mm左右，倾斜面11的纵向上的宽度L2为0.4mm左右。因而，浇口80的下端位于岛12的下方，浇口80的上端位于岛12的倾斜面11上端的下方。并且，在此，岛12的倾斜面11形成越靠近岛12下表面越远离浇口80的倾斜面。
因而，如图5的(A)中的箭头标记所示，在自浇口80将密封树脂沿横向注入到模腔66内部时，注入的密封树脂与岛12的侧面接触而分支。在此，分支到岛12的上方的树脂流为F1，分支到岛的下方的树脂流为F2。在此，模腔66内部的、岛12的下方空间小于其上方空间。作为一个例子，岛12的上表面与上模具62的内壁上表面之间的距离L6为2mm左右，岛12的下表面与下模具64的内壁之间的距离L3为0.3mm左右。
即，岛12的下方空间比岛12的上方空间小得多。因此，岛12的上方空间处于比岛12的下方空间更易于流入密封树脂的环境中。因而，在将岛12的侧面形成为与主面垂直的形状的情况下，自浇口80注入的密封树脂会优先流入到岛12的上方空间中。结果，有可能未向岛12的下方供给充分量的密封树脂，而在岛12的下方出现未填充密封树脂的空隙。为了防止这种情况，在本实施方式中，将岛12的侧面形成为倾斜面11而使自浇口80供给的密封树脂与该倾斜面11接触。这样，与倾斜面11接触的密封树脂沿着倾斜面11流动，优先供给到岛12的下表面，结果，岛12的整个下表面被密封树脂覆盖。
参照图6，在本工序中，通过自1个容器72对多个模腔供给密封树脂，一并进行树脂密封工序。具体地讲，多个单元沿纵向排列成2列地设置。而且，在纸面上的左侧沿纵向排列的单元56A-56D分别收纳在模腔66A-66D中。另外，模腔66A-66D通过浇口80而互相连通。因而，在将液状的密封树脂经由流道74及浇口76供给到模腔66A时，经由将各单元连通的浇口80供给来的密封树脂依次遍布单元56A-56D中。另外，在模腔66D中设有未图示的通气口，与自容器72供给的密封树脂的量相对应的空气自通气口被排出到外部。
同样，在纸面上的右侧沿纵向排列的单元56E-56H也分别收纳在模腔66E-66H中，这些模腔经由浇口80而连通。因而，自容器72经由流道74及浇口76供给来的密封树脂依次填充到模腔66E-66H中。
如上所述，在本工序中，自1个容器72一并对收纳有各单元的多个模腔66供给密封树脂。由此，注塑模具60的构造简化，树脂密封的成本降低。
并且，在各模腔中，接近浇口80地形成有岛12的倾斜面。因而，如图5的(A)所示，  自浇口80注入的密封树脂沿着设置于岛12上的倾斜面11流动，优先填充到岛12的下方。
参照图7表示树脂密封工序结束后的单元。各单元成为被密封树脂16一体地密封的状态。在树脂密封结束之后，经过由镀膜覆盖引线的工序、将各单元自引线框分离的工序、测定各单元的电特性的工序等，制造图8中所示构造的半导体装置。另外，在图9所示的半导体组件的情况下，使用小螺钉、垫圈等按压构件使半导体装置的主面抵接于散热片而将两者热结合。
参照图8说明通过上述制造方法制造的半导体装置10的构造。图8的(A)是表示半导体装置10的俯视图，图8的(B)是图8的(A)的B-B’剖视图。
参照图8的(A)及图8的(B)，半导体装置10为主要包括岛12、安装在岛12的上表面上的半导体元件20、起到外部连接端子的作用的引线14、和将岛12、半导体元件20、引线14一体覆盖而进行机械性支承的密封树脂16的构造。
岛12是通过对由厚度为0.6mm左右的铜等金属构成的导电箔进行蚀刻加工、冲孔加工而成形为规定形状的。岛12例如是纵×横＝12.0mm×14.0mm左右的矩形，为将纸面上的上侧的侧边切削成半圆形而成的形状。在呈这样切削成的形状的部分形成有供固定用的小螺丝穿过的贯穿孔。引线14B自岛12的纸面上的下侧的侧边中央部与外部连接地延伸。参照图8的(B)，为了使岛12与外部绝缘，岛12的下表面被密封树脂16覆盖。另外，由于覆盖岛12的内表面的密封树脂16的厚度非常薄，为0.3mm～0.4mm左右，因此，由于半导体元件20动作而产生的热量经由岛12及较薄的密封树脂16而被良好地排出到外部。
引线14与内置的半导体元件20电连接，其一部分露出到外部而起到外部连接端子的作用。另外，多个引线14的一部分被实施了弯曲加工。即，中央的引线14B的中间部被弯曲加工，位于两端的引线14A、14C是未被弯曲加工的平坦的形状。而且，引线14A、14B、14C的导出到外部的部分位于同一平面上。另外，在半导体装置10安装于安装基板等上时，通过将引线14的顶端部插入到设置于安装基板的孔中而被插入安装。
半导体元件20是在其内表面具有主电极的半导体元件，具体地讲，采用MOSFET(Metal-Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应管)、双极性晶体管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。并且，在本实施方式中，由于作为半导体元件20而采用构成电源电路的构件，因此，例如采用进行1A以上的大电流开关的电源系统的半导体元件(电源元件)。作为一个例子，采用MOSFET作为半导体元件20时，MOSFET的下表面的漏电极通过导电性固定材料而连接于岛12的上表面上，MOSFET的上表面的栅电极经由金属细线34与引线14A连接，MOSFET的上表面的源电极经由金属细线34与引线14C连接。于是，根据自引线14A供给的控制信号，半导体元件20进行通过引线14B及引线14C的大电流的开关动作。在此，半导体元件20的厚度例如为20μm～400μm左右。
密封树脂16具有一体地覆盖引线14的一部分、岛12、半导体元件20、金属细线34而机械性地支承整体的功能。作为密封树脂16的材料，采用环氧树脂等热固性树脂、丙烯酸树脂等热塑性树脂。另外，密封树脂16为了提高散热性而由混入有粒状的二氧化硅、氧化铝等填料的树脂材料构成。并且，沿厚度方向贯穿密封树脂16地设有贯穿孔22。该贯穿孔22在将半导体装置10安装于散热片等上时用作螺纹固定用的孔。另外，密封树脂16的内表面为了抵接于散热片等散热器而整个面为平坦面。
参照图8的(B)，局部贯穿密封树脂16地设有贯穿孔22，该贯穿孔22的上表面的周边部为平坦部24。而且，使与平坦部24连续的部分的密封树脂16的上表面凹陷而形成有凹状部18。
参照图8的(A)及图8的(B)，半导体装置10为主要包括岛12、安装在岛12的上表面上的半导体元件20、起到外部连接端子的作用的引线14、和将岛12、半导体元件20、引线14一体覆盖而机械性地进行支承的密封树脂16的构造。
岛12是通过对由厚度为0.6mm左右的铜等金属构成的导电箔进行蚀刻加工、冲孔加工而成形为规定形状的。岛12例如是纵×横＝12.0mm×14.0mm左右的矩形，为将纸面上的上侧的侧边切削成半圆形而成的形状。在呈这样切削成的形状的部分形成供有固定用的小螺丝穿过的贯穿孔。引线14B自岛12的纸面上的下侧的侧边中央部与外部连接地延伸。参照图8的(B)，为了使岛12与外部绝缘，岛12的下表面被密封树脂16覆盖。另外，由于覆盖岛12的内表面的密封树脂16的厚度非常薄，为0.4mm左右，因此，由于半导体元件20动作而产生的热量经由岛12及较薄的密封树脂16而被良好地排出到外部。在此，岛12的内表面并不一定必须被密封树脂16覆盖，为了提高散热性，岛12的内表面也可以自密封树脂16露出。
引线14与内置的半导体元件20电连接，其一部分露出到外部而起到外部连接端子的作用。另外，多个引线14的一部分被实施了弯曲加工。即，中央的引线14B的中间部被弯曲加工，位于两端的引线14A、14C是未被弯曲加工的平坦的形状。而且，引线14A、14B、14C的导出到外部的部分位于同一平面上。另外，在半导体装置10安装于安装基板上等时，通过将引线14的顶端部插入到设置于安装基板的孔中而被插入安装。
半导体元件20是在内表面具有电极的半导体元件，具体地讲，  采用MOSFET(Metal-Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应管)、双极性晶体管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)、GTBT。并且，在本实施方式中，由于作为半导体元件20而采用构成电源电路的构件，因此，例如采用进行1A以上的大电流开关的电源系统的半导体元件(电源元件)。
作为一个例子，采用MOSFET作为半导体元件20时，MOSFET的下表面的漏电极(电流的流出电极(或者电流的流入电极))通过导电性固定材料而连接于岛12的上表面上，MOSFET的上表面的栅电极(控制电极)经由金属细线34与引线14A连接，MOSFET的上表面的源电极(电流的流入电极(或者电流的流出电极))经由金属细线34与引线14C连接。而且，根据自引线14A供给的控制信号，半导体元件20进行通过引线14B及引线14C的大电流的开关动作。在此，半导体元件20的厚度例如为20μm～400μm左右。
并且，为了实现低导通电阻及高耐压，半导体元件20的平面尺寸较大为佳。参照图8的(A)，半导体元件20的平面尺寸例如为纵×横＝6mm×8mm左右，是比所载置的岛12稍小的程度。
密封树脂16具有一体地覆盖引线14的一部分、岛12、半导体元件20、金属细线34而机械性地支承整体的功能。作为密封树脂16的材料，采用环氧树脂等热固性树脂、丙烯酸树脂等热塑性树脂。另外，密封树脂16为了提高散热性而由混入有粒状的二氧化硅、氧化铝等填料的树脂材料构成。并且，沿厚度方向贯穿密封树脂16地设有贯穿孔22。该贯穿孔22在将半导体装置10安装于散热片等上时用作螺纹固定用的孔。另外，密封树脂16的内表面为了抵接于散热片等散热器而整个面为平坦面。
参照图8的(B)，局部贯穿密封树脂16地设有贯穿孔22，该贯穿孔22的上表面的周边部为平坦部24。而且，使与平坦部24连续的部分的密封树脂16的上表面凹陷而形成凹状部18。
平坦部24是将贯穿孔22周边部的密封树脂16的上表面形成平坦的部分，是小螺丝、垫圈等按压部件所抵接的部位。由于在该平坦部24的下方不存在半导体元件20，因此，即使从上方利用按压部件对平坦部24施加按压力，该按压力也不太作用于半导体元件20上。
凹状部18自平坦部24凹陷的深度例如为0.2mm左右。参照图8的(A)，该凹状部18从半导体装置10的左侧侧边到右侧侧边连续地形成。并且，凹状部18与载置有半导体元件20的区域重叠地设置。这样，通过使与半导体元件20重叠的密封树脂16的上表面局部凹陷而形成为凹状部18，能够降低小螺丝等按压部件对半导体元件20施加的应力。该事项的详情参照图9而见后述。
并且，设有平坦部24及凹状部18的部分比其他部分的壁薄。这样，即使利用小螺丝等按压部件按压平坦部24，也能够抑制该按压部件向上方突出，从而能够使整个装置的厚度为薄型。另一方面，由于形成有金属细线34的部分需要由密封树脂16覆盖形成为环状的金属细线34，因此，形成得比形成有平坦部24的部分厚。
参照图9，下面说明组装有上述构造的半导体装置10的半导体组件10A的构造。图9的(A)是表示半导体组件10A的俯视图，图9的(B)是图9的(A)的B-B’剖视图。
参照图9的(A)及图9的(B)，半导体组件10A为具有半导体装置10、散热片26和通过按压电路装置而将两者热结合的小螺丝28(按压部件)的构造。
参照图9的(B)，散热片26与由密封树脂16的平坦面构成的半导体装置10的下表面面接触。散热片26由铜、铝等金属构成，为了与半导体装置10面接触，散热片26的上表面为平坦面，为了提高散热性，散热片26的下部形成为不规则形状。另外，也可以替代散热片26而采用由金属构成的成套的壳体作为散热部件。
自散热片26的上表面形成有孔部32，小螺丝28贯穿该孔部32及半导体装置10的贯穿孔22。小螺丝28由在周围形成有螺纹牙的柱状的柱部28B、和与该柱部28B连续的头部28A构成。并且，将铝等金属成型为圆环状而成的垫圈30介于小螺丝28的头部28A与半导体装置10之间。即，小螺丝28在垫圈30套在柱部28B的状态下贯穿贯穿孔22而螺纹固定在孔部32中。于是，垫圈30的上表面与小螺丝28的头部28A接触，垫圈30的下表面与半导体装置10的平坦部24接触。因而，在将小螺丝28固定于散热片26上时，利用垫圈30对平坦部24施加的按压力使半导体装置10的下表面抵接于散热片26的上表面。
参照图9的(A)，载置有垫圈30的区域与半导体元件20重叠。通过这样将两者重叠地配置，能够使半导体装置10的平面尺寸小型化。但是，在将密封树脂16的上表面形成为简单的平坦面而由垫圈30施加按压力时，该按压力大于对半导体元件20施加的应力，结果，有可能发生在半导体元件20产生裂纹等故障。为了排除该情况，在本实施方式中，使与安装有半导体元件20且配置有垫圈30的区域相对应的密封树脂16的上表面局部凹陷而形成凹状部18。这样，垫圈30的按压力不会作用于凹状部18，因此，作用在位于凹状部18下方的半导体元件20上的应力也被缓和。

Claims (5)

1.一种半导体装置的制造方法，
包括：
准备引线框的工序，该引线框包括岛和一端接近上述岛的引线，上述岛具有第1主面、第2主面以及侧面，上述第2主面位于上述第1主面相反侧，上述侧面位于上述第1主面和上述第2主面之间；
在上述岛的上述第1主面安装半导体元件，将上述半导体元件的电极与上述引线电连接的工序；
进行密封的工序，通过采用注塑模具进行的注塑成形，自设置在上述模具的浇口将密封树脂注入到上述注塑模具的模腔中，利用密封树脂，也包括上述岛的上述第2主面在内地对上述岛、上述半导体元件及上述引线进行密封；
该半导体装置的制造方法的特征在于，
在沿与上述引线的延伸方向相同的方向延伸的上述岛的与上述第2主面连续的部分的侧面上设置倾斜面，在与该倾斜面相对的位置配置上述浇口，使上述密封树脂沿着上述倾斜面流动。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在上述引线框上沿着与上述引线的延伸方向正交的方向配置有多个由上述岛和上述引线构成的单元；
在上述模具中形成有模腔，该模腔的个数与上述多个单元的个数相对应，
至少特定的1个模腔的浇口与同该至少特定的1个模腔相邻的模腔相连结，将密封树脂经由上述相邻的模腔注入到上述特定的1个模腔中。
3.根据权利要求2所述的半导体装置的制造方法，其特征在于，
上述岛的侧面是越靠近上述第2主面越远离上述浇口的倾斜面。
4.根据权利要求3所述的半导体装置的制造方法，其特征在于，
上述岛的上述第2主面与上述注塑模具之间的间隙小于上述岛的上述第1主面与上述注塑模具之间的间隙。
5.根据权利要求4所述的半导体装置的制造方法，其特征在于，
上述模腔内部的上述岛的位置固定。
CN2009101636140A 2008-07-30 2009-07-30 半导体装置、半导体装置的制造方法及引线框 Expired - Fee Related CN101640178B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008-195784 2008-07-30
JP2008195785 2008-07-30
JP2008-195785 2008-07-30
JP2008195784A JP5161688B2 (ja) 2008-07-30 2008-07-30 半導体装置および半導体モジュール
JP2008195784 2008-07-30
JP2008195785A JP5180722B2 (ja) 2008-07-30 2008-07-30 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201110429499.4A Division CN102522375B (zh) 2008-07-30 2009-07-30 半导体装置、半导体装置的制造方法及引线框

Publications (2)

Publication Number Publication Date
CN101640178A CN101640178A (zh) 2010-02-03
CN101640178B true CN101640178B (zh) 2012-08-15

Family

ID=41615095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101636140A Expired - Fee Related CN101640178B (zh) 2008-07-30 2009-07-30 半导体装置、半导体装置的制造方法及引线框

Country Status (2)

Country Link
JP (1) JP5180722B2 (zh)
CN (1) CN101640178B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002992B4 (de) * 2009-05-11 2014-10-30 Infineon Technologies Ag Leistungshalbleitermodulanordnung mit eindeutig und verdrehsicher auf einem Kühlkörper montierbarem Leistungshalbleitermodul und Montageverfahren
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN102376671A (zh) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 引线框架以及应用其的倒装芯片式半导体封装结构
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
CN103094132B (zh) * 2012-12-15 2017-12-26 华天科技（西安）有限公司 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺
KR20160038440A (ko) * 2014-09-30 2016-04-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
CN104332449A (zh) * 2014-11-05 2015-02-04 无锡罗姆半导体科技有限公司 一种to-126型封装件
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法
WO2024219244A1 (ja) * 2023-04-21 2024-10-24 ローム株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427938A (en) * 1993-01-25 1995-06-27 Sharp Kabushiki Kaisha Method of manufacturing a resin-sealed semiconductor device
CN1156330A (zh) * 1995-08-04 1997-08-06 松下电子工业株式会社 树脂密封金属模和树脂密封型半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186662A (ja) * 1990-11-16 1992-07-03 Hitachi Ltd 半導体装置およびその製造方法
JP2817815B2 (ja) * 1991-07-11 1998-10-30 サンケン電気株式会社 樹脂封止型電子部品の製造方法
JP3339602B2 (ja) * 1994-06-03 2002-10-28 ローム株式会社 パワー用半導体装置の製造方法
JPH08204099A (ja) * 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置の構造及び形成方法
JP4181346B2 (ja) * 2002-07-02 2008-11-12 東芝コンポーネンツ株式会社 リード端子型半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427938A (en) * 1993-01-25 1995-06-27 Sharp Kabushiki Kaisha Method of manufacturing a resin-sealed semiconductor device
CN1156330A (zh) * 1995-08-04 1997-08-06 松下电子工业株式会社 树脂密封金属模和树脂密封型半导体器件及其制造方法

Also Published As

Publication number Publication date
CN101640178A (zh) 2010-02-03
JP2010034349A (ja) 2010-02-12
JP5180722B2 (ja) 2013-04-10

Similar Documents

Publication Publication Date Title
CN102522375B (zh) 半导体装置、半导体装置的制造方法及引线框
CN101640178B (zh) 半导体装置、半导体装置的制造方法及引线框
US8183094B2 (en) Method of manufacturing a semiconductor device having a semiconductor chip and resin sealing portion
KR100576298B1 (ko) 수지몰드형 디바이스 및 그 제조장치
EP2677539B1 (en) Process for manufacture of a semiconductor device
KR102214418B1 (ko) 전력 반도체 스위칭 장치 및 이를 포함하는 장치
US8105883B2 (en) Molding die with tilted runner, method of manufacturing semiconductor device using the same, and semiconductor device made by the method
US10037934B2 (en) Semiconductor chip package having contact pins at short side edges
US20130056885A1 (en) Encapsulated semiconductor device and method for manufacturing the same
CN105814682B (zh) 半导体装置
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
JP2010034350A (ja) 半導体装置
JPWO2016166834A1 (ja) 半導体装置
JP5161688B2 (ja) 半導体装置および半導体モジュール
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
CN119156701A (zh) 功率模块和设备
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP3715590B2 (ja) インサート成形ケース及び半導体装置
JP2013004848A (ja) 半導体装置およびその製造方法
JP2013020997A (ja) 半導体装置の製造方法
JP2004095965A (ja) 樹脂封止形半導体装置
JP2012178404A (ja) 回路装置およびその製造方法
JP2024127170A (ja) 半導体装置および半導体装置の製造方法
WO2013061603A1 (ja) 回路装置の製造方法
JP2013105759A (ja) 回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120815

Termination date: 20210730

CF01 Termination of patent right due to non-payment of annual fee