JP3339602B2 - パワー用半導体装置の製造方法 - Google Patents

パワー用半導体装置の製造方法

Info

Publication number
JP3339602B2
JP3339602B2 JP12258794A JP12258794A JP3339602B2 JP 3339602 B2 JP3339602 B2 JP 3339602B2 JP 12258794 A JP12258794 A JP 12258794A JP 12258794 A JP12258794 A JP 12258794A JP 3339602 B2 JP3339602 B2 JP 3339602B2
Authority
JP
Japan
Prior art keywords
island
resin
mold
semiconductor device
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12258794A
Other languages
English (en)
Other versions
JPH07335677A (ja
Inventor
淳 福山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP12258794A priority Critical patent/JP3339602B2/ja
Priority to US08/447,439 priority patent/US5663104A/en
Publication of JPH07335677A publication Critical patent/JPH07335677A/ja
Application granted granted Critical
Publication of JP3339602B2 publication Critical patent/JP3339602B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、熱硬化性樹脂を用いた
パワー用半導体装置の製造方法に関し、特に半導体素子
を実装するアイランドが大きい例えばパワー系の半導体
装置の製造方法に関する。
【０００２】
【従来の技術】従来のパワー半導体装置として、パワー
トランジスタを例にとって以下に説明する。この種のパ
ワートランジスタは大電力を取り扱う関係から放熱の面
で十分な配慮が払われている。
【０００３】図６は、パワートランジスタの断面図であ
り、トランジスタ素子１０が実装されるフレーム１１を
そのアイランド１１Ａの底面が樹脂本体１２の外郭１２
Ａから外部に露出するように配置してなり、このような
構造のパワートランジスタを前記樹脂本体１２の貫通孔
１２Ｂにネジ１５を挿入し、放熱板１６に螺着すること
により、トランジスタ素子１０で発生した熱をフレーム
１１を介して放熱板１６に速やかに逃がして放熱効果を
向上させていた。
【０００４】しかしながら、このような樹脂封止形のパ
ワートランジスタでは、前記フレーム１１を外部に露出
状態としてある関係から、このフレーム１１の絶縁状態
を保つのが非常に困難であった。その絶縁性を保つ一つ
の方法として、前記放熱板１６にフレーム１１をネジ固
定する場合、マイカ板などの絶縁板１７をフレーム１１
と放熱板１６との間に介在させる必要があり面倒であっ
た。
【０００５】このような問題から、前記フレーム１１を
樹脂本体１２内部に完全に収納する構造（いわゆるフル
パッケージ構造）が一般的になりつつある（特公平５ー
１２８５７号参照）。前記フルパッケージ構造のパワー
トランジスタの製造方法を図７に沿って説明する。
【０００６】２０は金型であって、この金型２０は上金
型２０Ａと下金型２０Ｂとからなり、この上下金型２０
Ａ、２０Ｂとで形成する空所２１内に、フレーム１１の
アイランド１１Ａを浮かせた状態でダウンセットし、上
下金型２０Ａ、２０Ｂの合わせ面に形成した樹脂注入口
２１から熱硬化性の樹脂を注入する。注入された樹脂
は、前記金型２０の空所２１に充填されつつ図示しない
ヒータブロックによって加熱（摂氏２００度程度）され
樹脂内の硬化剤の反応によって硬化する。
【０００７】そして、硬化した樹脂本体１２とフレーム
１１とを前記金型２０から分離し、樹脂本体１２の表面
１２Ｂにレーザ標印を行う。前記フレーム１１には屈曲
部１１Ｃを形成し、フレーム１１のアイランド１１Ａと
下金型２０Ｂとの距離Ｈ１と、フレーム１１の表面１１
Ｂと上金型との距離Ｈ２との関係が、Ｈ１＜＜Ｈ２なる
ように構成してある。このようにフレーム１１のアイラ
ンド１１Ａと下金型２０Ｂとの距離（肉厚）Ｈ１を薄く
することにより、図６に示すと同様に、このフルパッケ
ージ構造のトランジスタを放熱板１６に実装した場合、
前記フレーム１１から放熱板１５に熱を効率的に逃がす
ことができる。前述したアイランド１１Ａと下金型２０
Ｂとの距離Ｈ１をどの程度薄くできるかが、パワートラ
ンジスタの特性に大きく影響する。薄くできればできる
ほど放熱性は向上する。
【０００８】また、前記空所２１を形成する金型２０の
表面は、空所２１で形成した樹脂本体１２にレーザ標印
を行う関係からその全面を最大表面粗さ１μｍ以下の鏡
面仕上げとするのが一般的である。鏡面にするのは、鏡
面に加工した樹脂表面にレーザ加工により標印を施す
と、標印を施した箇所が梨地状に粗くなり、標印されて
いない箇所とのコントラストが良くなることによる（特
開平４ー２５７２４６号参照）。また鏡面金型を用いる
他の理由として、金型に放電加工によって空所を彫って
形成する梨地金型よりも、金型の複数の部材を別々に形
成し、これら各部材を組合わせて形成する鏡面金型の方
が、複雑な形状の（後述する図４のような段付き状の樹
脂本体８を形成する場合など）加工が容易であること
や、金型の摩耗部分を部分的に交換でき経済的であるこ
とが掲げられる。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来のフルパッケージ構造のパワートランジスタでは、前
述したように肉厚Ｈ１を薄くしようとすると以下のよう
な問題が発生する。図８は、アイランド１１Ａと下金型
２０Ｂとの間に形成される間隙に溶融状態の溶融樹脂Ｊ
が流入され、図示しないヒータブロックの加熱により昇
温された下金型２０Ｂに前記溶融樹脂Ｊが接して硬化し
ていく状態を示す。
【００１０】前述したような狭い間隙Ｈ１を有する金型
２０に溶融樹脂Ｊを注入すると、注入される溶融樹脂Ｊ
が狭い間隙Ｈ１に注入されるときに、その間隙Ｈ１が狭
いために溶融樹脂Ｊの流入圧力が上昇し、下金型２０Ｂ
の表面が鏡面であり、また注入圧力が高いため、金型２
０と接して硬化が開始される硬化促進箇所Ａが前記溶融
樹脂Ｊの流入方向に滑り、前方に押し出される。そして
他方から押し出されて来た硬化促進箇所Ａと合流する
（図８参照）。
【００１１】このように形成された合流箇所Ｂは、樹脂
本体１２の表面に雲状の模様になって現れ外観を損ねる
ばかりか、その合流箇所Ｂが多孔質状となって水分侵入
の原因となるといった問題がある（図９参照）。水分が
樹脂本体１２の表面に現れる雲状の模様箇所から多孔質
状の合流箇所Ｂを伝わりアイランド１１Ａに達し、最終
的にアイランド１１Ａの表面に実装するトランジスタ素
子１０まで至って、当該トランジスタ素子１０を破壊し
てしまう場合がある。
【００１２】また、樹脂封止した樹脂本体１２を下金型
２０Ｂから離型する時に、前記合流箇所Ｂでは、アイラ
ンド１１Ａと樹脂との密着性が弱くなり、下金型２０Ｂ
の表面と樹脂との密着力が打ち勝ち、樹脂が下金型２０
Ｂ側に引っ張れれて膨れ箇所Ｃが発生する他の問題が生
じることがある（図１０参照）。これは、金型２０表面
が１μ以下の鏡面仕上げとしているために、金型２０か
らの樹脂の離形性が悪くなることも一つの要因である
が、前記膨れ箇所Ｃが雲状の合流箇所Ｂで発生すること
からすれば、やはりアイランド１１Ａと樹脂１２との密
着性が悪くなることが最も大きい要因であると考えられ
る。
【００１３】さらに、前記膨れ箇所Ｃが樹脂本体１２に
発生すると、単に見かけが悪くなるばかりではなく、放
熱板１６に実装したときに前記膨れ箇所Ｃが邪魔して放
熱板１６と樹脂本体１２との接触面積が十分確保できな
いといった問題が生じる。この発明は上記課題を解決す
ることを目的とする。
【００１４】
【課題を解決するための手段】本発明者は、上記目的を
解決すべく、鋭意研究を重ねた結果、半導体装置のリー
ドフレームにおけるアイランドと金型との肉厚を２．０
ないし０．３ｍｍとし、その金型表面の最大表面粗さＨ
ｍａｘを３ないし１０μｍにしたときは、モールド不良
を発生することなく放熱性に優れた半導体装置を製造し
得ることを見いだしたのである。
【００１５】すなわち、本発明は、一対の金型の合わせ
面に空所を形成し、この空所にリードフレームのアイラ
ンドを浮かせた状態で配置した後、前記空所に熱硬化性
樹脂を注入して、前記アイランドおよびこの一方面に実
装した半導体素子を含み樹脂封止する半導体装置の製造
方法であって、前記アイランドの他方面と当該他方面と
対向する一方の金型の面とでなす間隙が、前記アイラン
ドの一方面と当該一方面と対向する他方の金型の面とで
なす間隙より小さい２．０ｍｍないし０．３ｍｍになる
ように前記アイランドを配置するとともに、前記一方の
金型の面が最大表面粗さＨｍａｘ３ないし１０μｍの範
囲の梨地仕上げとすることを特徴とする。
【００１６】さらに、前記パワー用半導体装置としてパ
ワートランジスタに適用しても良い。また、前記熱硬化
性樹脂を注入するゲートと対向するアイランドの端部
に、それと対向する一方の金型側に傾斜するテーパを形
成することも適宜採用できる。加えて、前記熱硬化性樹
脂を注入するゲートと対向するアイランドの端部には、
それと対向する一方の金型側に傾斜するテーパを適宜形
成することができる。
【００１７】
【作用】前述したパワー用半導体装置の製造方法では、
一対の金型の合わせ面に空所を形成し、この空所にリー
ドフレームのアイランドを浮かせた状態で配置した後、
前記空所に熱硬化性樹脂を注入して、前記アイランドお
よびこの一方面に実装した半導体素子を含み樹脂封止す
る場合、前記アイランドの他方面と当該他方面と対向す
る一方の金型の面とでなす間隙が、前記アイランドの一
方面と当該一方面と対向する他方の金型の面とでなす間
隙より小さい２．０ｍｍないし０．３ｍｍの狭い間隙と
しても、前記一方の金型の面が最大表面粗さＨｍａｘ３
ないし１０μｍの範囲の梨地仕上げとしてあるから、樹
脂が前記アイランドの他方面と当該他方面と対向する一
方の金型の面とでなす間隙に流入し、その流入した樹脂
が金型に接した箇所で硬化が開始される。そして、硬化
を開始した樹脂は、２．０ｍｍないし０．３ｍｍの非常
に狭い間隙に流入されるため、前述した従来の場合と同
様に、その樹脂の注入圧力が上昇して硬化を開始した樹
脂を前方に押し出そうとするが、梨地の凹凸面と硬化を
開始した樹脂ととの噛み込みになどによって前方への押
し出し（滑り）が抑制される。したがって、金型と接し
て硬化が開始される樹脂が前方に押し出されて、樹脂内
部（アイランド側）に半硬化状態で入り込むことが抑制
される。
【００１８】また、パワートランジスタに適応した場
合、パワートランジスタでは、そのトランジスタ素子を
実装するアイランドの表面積が他の半導体装置に比べて
極めて大きく、通常、樹脂本体自体がその内部に収納す
るアイランドによって実質的に２つに分離される程度の
大きさ（表面積で８０％を超える）であるから、前述し
た硬化が開始される樹脂の前方への滑り抑制が顕著であ
る。
【００１９】加えて、前記熱硬化性樹脂を注入するゲー
トと対向するアイランドの端部には、それと対向する一
方の金型側に傾斜するテーパを形成すると、狭い間隔と
しているアイランドの他方面と当該他方面と対向する一
方の金型の面との間隙に樹脂を注入する場合、その狭い
間隔への樹脂の注入促進するとともに、前記アイランド
の端部周辺で発生する気泡の巻き込みを防止するように
働く。
【００２０】
【実施例】以下、本発明を、パワートランジスタに適応
した場合の一実施例を図１を参照しつつ以下に説明する
が、本発明はこれら実施例に限定されることなく放熱性
の要求されるアイランドの大きいパワー系の半導体装置
に広く適用できる。図１において１は金型であって、こ
の金型１は上金型２と下金型３とからなり、前記上下金
型２、３との合わせ面に空所Ｈを形成してある。この空
所Ｈを形成した上金型２の凹部２Ａ表面は、表面粗さ１
μｍ以下の鏡面、下金型３の凹部３Ａ表面は、放電加工
等によりなめらかな凹凸を形成した梨地仕上げとしてあ
る。
【００２１】以下、前記金型１を使用したパワートラン
ジスタを製造方法を説明する。まず、空所Ｈにリードフ
レーム５のアイランド６を浮かせた状態で配置し、前記
リードフレーム５のリ−ド５Ａを、上下金型２、３後方
の合わせ面２Ｂ、３Ｂで挟み込んで前記アイランド６を
空所Ｈ内に固定する。固定した後、前記合わせ面２Ｂ、
３Ｂの前方に形成したゲート４から溶融樹脂Ｊを所定圧
力で注入する。前記溶融樹脂Ｊは、半導体装置に一般的
に使用される熱硬化性のエポキシ樹脂を採用してある。
【００２２】前記ゲート４から注入された溶融樹脂Ｊ
は、トランジスタ素子７が実装されるアイランド６の端
部に当たってその表面６Ａ側に上側流Ｊ１、裏面６Ｂ側
に下側流Ｊ２との２つに分流される。そして、注入スペ
ースが大きく、低圧で注入可能な表面６Ａ側に先ず上側
流Ｊ１が流入され、上側流Ｊ１が前記アイランド６の端
部と対向する後端から前記裏面６Ｂの狭いスペースに流
入された時に、前記下側流Ｊ２も実質的な流入を開始す
る。これは、前記アイランド６の裏面６Ｂと下金型３の
凹部３Ａの表面とでなす間隙Ｈ１が、前記表面６Ａと上
金型２の凹部２Ａ表面とでなす間隙Ｈ２に比べ十分小さ
くなるように、前記リード５Ａとアイランド６との間に
屈曲部５Ｂを形成してダウンセット構造を採っているか
らであり、このようなダウンセット構造を採ることによ
って、前述したようにアイランド６下側の樹脂の肉厚を
薄くして放熱効果を得れるようにしてある。６Ｃは前述
した下側流Ｊ２の流れを円滑に行えるようにするために
設けたテーパである。また、このようなテーパ６Ｃを設
けると、アイランド６を厚くした場合でも、従来の図７
に示すアイランド１１Ａの端部周辺Ｐでのエアーの噛み
込みを防止できる。
【００２３】前記上側流Ｊ１と下側流Ｊ２とがそれぞれ
流入されるスペースが異なり（Ｈ１＜Ｈ２）、このため
上側流Ｊ１と下側流Ｊ２との流入に必要な圧力がそれぞ
れ異なることとなるため、図１に示すように、前記上側
流Ｊ１と下側流Ｊ２とは最終的に前記アイランド６の裏
面６Ｂと下金型３の凹部３Ａ表面との間で合流する。図
２に示すのが、前記上側流Ｊ１と下側流Ｊ２とが合流す
る直前の状態を示す模式図である。溶融樹脂Ｊは、図示
しないヒータブロックによって加熱昇温された下金型３
の凹部３Ａ表面に接するとその熱を受けて硬化を開始す
る。そして、前述した従来の鏡面金型の場合と同様に、
前記硬化を開始した半溶融樹脂Ｋも、後方からの樹脂流
による影響を受けて前方へ押しやられようとするが、本
発明の場合、前記凹部３Ａを最大表面粗さＨｍａｘ３な
いし１０μｍの範囲の梨地仕上げとしてあるから、前記
半溶融樹脂Ｋが従来のように前方に押し出され、溶融樹
脂Ｊと混ざりあうこを防止する。このように、前記半溶
融樹脂Ｋが前方に押し出されることを防止できのは、前
記凹部３Ａのなめらかな凹凸（梨地）に半溶融樹脂Ｋが
噛み込むことによって、後方からの樹脂流による影響を
受け難くするものと考えられる。後方からの樹脂流の影
響を受け難くするためには、前記凹部３Ａの表面を放電
加工やサンドブラストなどによって単に梨地仕上げとす
れば、その効果は十分期待できるものであり、むしろよ
り粗くした方が効果がより大きくなるであろうと想像さ
れるが、前述したように本発明ではその粗さを最大表面
粗さＨｍａｘ３ないし１０μｍと規定した。この規定を
した理由を図３ないし図５を用いて以下に説明する。
【００２４】図３に示すのは、前記凹部３Ａの表面粗さ
に対する放熱特性を示すグラフである。この放熱特性を
示すグラフは、前記凹部３Ａの最大表面粗さＨｍａｘが
１μｍ以下の鏡面から２５μｍまでの間で成型したパワ
ートランジスタの放熱量を、５μｍ刻みで、試料２０個
での平均値をプロットしたものである。その測定条件
は、図４に示した放熱板９にパワートランジスタの樹脂
本体８をネジ等で実装し、ＶCE＝２０Ｖ、ＩC＝１Ａの
電流電圧を４秒間印加して放熱量Ｗを測定したものであ
る。
【００２５】この図から明らかなように、前記凹部３Ａ
の最大表面粗さＨｍａｘ１０μｍを超えると成型したパ
ワートランジスタの放熱量が減少し放熱特性が悪くなっ
ている。これは、前記凹部３Ａが最大表面粗さＨｍａｘ
１０μｍを超えると、当該凹部３Ａで成型された樹脂本
体８の放熱面８Ａと放熱板９との接触状態が悪くなり、
放熱面８Ａから放熱板９への熱の伝達効率が低下するこ
とによると考えられる。
【００２６】また、図５に示すのは、前記凹部３Ａの最
大表面粗さＨｍａｘを小さくした場合、鏡面のものと比
較してどの程度まで前述した半溶融樹脂Ｋによる雲状の
模様や、膨れ箇所の発生を防止できるかを、前記アイラ
ンド６の裏面６Ｂと下金型３の凹部３Ａとの距離Ｈ１
（以下単に肉厚Ｈ１という）を変化させて調べた表であ
る。該表において、○は前述した雲状の模様や、膨れ箇
所ならびに樹脂の充填不良等の不良箇所が見受けられた
ことを示し、−は前記不良箇所が見受けられなかったこ
とを示す。
【００２７】この表を参照すると、鏡面の場合でも、前
記肉厚Ｈ１が２．０ｍｍを超えると、不良箇所が見受け
られない。これは、肉厚Ｈ１が厚くなると溶融樹脂Ｊの
流れの影響が緩和されることによるものと考えられる。
そして、最大表面粗さＨｍａｘ３μｍ以上の梨地でも肉
厚Ｈ１が０．３μｍを下回ると、別の原因による不良箇
所が見受けられる。この不良箇所は充填する樹脂Ｊの回
り込みが十分におこなえていない充填不良や、エアの噛
み込みによるピンホールの発生など充填する厚み（肉
厚）が薄すぎて発生するものと考えられる。
【００２８】以上のようなデータから、本発明者は前記
凹部３Ａの最大表面粗さＨｍａｘを３ないし１０μｍの
範囲の梨地、また肉厚Ｈ１を２．０ないし０．３ｍｍの
範囲で良好な成型が行われることは明かである。更に、
図４において、Ｍは製品種別、製造社名を識別するため
の標印であって、レーザによって標印している。このよ
うなレーザ標印は、樹脂内に含まれる顔料のカーボンを
レーザ光で加熱することによって、加熱した箇所を変色
させて行われるものであるが、より他の樹脂面とコント
ラストを得ようとすると、特開平４ー２５７２４６号に
も述べられているように、標印する面を鏡面にすること
が好ましい。このような理由によって、本実施例は樹脂
本体８の標印面８Ｂを１μｍ以下の鏡面仕上げとしてあ
る。８Ｃは樹脂Ｊを注入した跡を示すゲート跡である。
【００２９】このように、樹脂本体８の標印面８Ｂを形
成する上金型２の凹部２Ａが１μｍ以下の鏡面に形成さ
れると、金型１を上金型２と下金型３とに分離し樹脂本
体８を金型１から離型する時に、前記上金型２側に樹脂
本体８が残ることがある。この実施例では、図１に仮想
線Ｅで示すように、上金型２側にエジェクタピンを形成
し、上金型２側に樹脂本体８が残った場合に、前記エジ
ェクタピンＥを下動することによって上金型２と樹脂本
体８とを離型できるようにしてある。
【００３０】
【発明の効果】以上のような本発明によれば以下のよう
な効果を奏する。すなわち、一対の金型の合わせ面に空
所を形成し、この空所にリードフレームのアイランドを
浮かせた状態で配置した後、前記空所に熱硬化性樹脂を
注入して、前記アイランドおよびこの一方面に実装した
半導体素子を含み樹脂封止する半導体装置の製造方法で
あって、アイランドの他方面と当該他方面と対向する一
方の金型の面とでなす間隙が、前記アイランドの一方面
と当該一方面と対向する他方の金型の面とでなす間隙よ
り小さい２．０ｍｍないし０．３ｍｍに設定するととも
に、前記一方の金型の面が最大表面粗さＨｍａｘ３ない
し１０μｍの範囲の梨地仕上げとすることにより、注入
される樹脂の流れ・圧力の影響を極力すくなくすること
ができる。すなわち、半溶融状態の樹脂が注入される樹
脂流に巻き込まれて雲状の模様を生じて美観を損ねた
り、その雲状の模様部分からの水分侵入による半導体素
子への悪影響や、金型からの離型時に膨れ箇所が生じて
放熱性が悪化するなどの虞を少なくできる。更に、雲状
の模様部分ができる可能性を低くすることができるか
ら、製品の美観を損なう恐れを少なくすることができ
る。
【００３１】また、前記半導体装置として、上記雲状の
模様や離型時の膨れの問題が特に顕著であるアイランド
の極めて大きいパワートランジスタに適応した場合に
は、更に優れて効果を奏する。
【図面の簡単な説明】
【図１】本発明を半導体装置の一態様であるパワートラ
ンジスタに適応した場合の一実施例を示す断面図であ
る。
【図２】図２は、図１の上側流と下側流との合流の直前
の状態を示す拡大模式図である。
【図３】図３は、表面粗さによる放熱特性を示すグラフ
である。
【図４】図４は、本発明で製造したパワートランジスタ
を示す斜視図である。
【図５】図５は、最大表面粗さＨｍａｘと肉厚Ｈ１との
関係を示す表である。
【図６】パワートランジスタの放熱板への実装状態を示
す側断面図である。
【図７】従来のパワートランジスタの製造方法を説明す
るための断面図である。
【図８】図８は、図７の上側流と下側流との合流の直前
の状態を示す拡大模式図である。
【図９】図９は、図８の状態から上側流と下側流とが合
流した状態を示す拡大模式図である。
【図１０】図１０は、図７で示す従来の方法で製造した
パワートランジスタを離型した状態を示す状態説明図で
ある。
【符号の説明】
１ 金型 ２ 上金型 ３ 下金型 ４ ゲート ６ アイランド ７ トランジスタ素子
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 B29C 33/30 B29C 33/42

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 一対の金型の合わせ面に空所を形成し、
    この空所にリードフレームのアイランドを浮かせた状態
    で配置した後、前記空所に熱硬化性樹脂を注入して、前
    記アイランドおよびこの一方面に実装した半導体素子を
    含み樹脂封止する半導体装置の製造方法であって、前記
    アイランドの他方面と当該他方面と対向する一方の金型
    の面とでなす間隙が、前記アイランドの一方面と当該一
    方面と対向する他方の金型の面とでなす間隙より小さい
    ２．０ないし０．３ｍｍに設定するとともに、前記一方
    の金型の面が最大表面粗さＨｍａｘ３ないし１０μｍの
    範囲の梨地仕上げとし、かつ前記熱硬化性樹脂を注入す
    る前記ゲートと対向するアイランドの端部には、それと
    対向する一方の金型側に傾斜するテーパを形成すること
    を特徴とするパワートランジスタ用半導体装置の製造方
    法。
JP12258794A 1994-06-03 1994-06-03 パワー用半導体装置の製造方法 Expired - Fee Related JP3339602B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12258794A JP3339602B2 (ja) 1994-06-03 1994-06-03 パワー用半導体装置の製造方法
US08/447,439 US5663104A (en) 1994-06-03 1995-05-23 Method of manufacturing a semiconductor device for power supply use

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12258794A JP3339602B2 (ja) 1994-06-03 1994-06-03 パワー用半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07335677A JPH07335677A (ja) 1995-12-22
JP3339602B2 true JP3339602B2 (ja) 2002-10-28

Family

ID=14839617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12258794A Expired - Fee Related JP3339602B2 (ja) 1994-06-03 1994-06-03 パワー用半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5663104A (ja)
JP (1) JP3339602B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817208A (en) * 1995-08-04 1998-10-06 Matsushita Electronics Corporation Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
JP3540185B2 (ja) * 1999-02-05 2004-07-07 株式会社三井ハイテック 樹脂封止用金型
US6278175B1 (en) 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
TW502412B (en) * 2001-10-12 2002-09-11 Advanced Semiconductor Eng Packaging mold with electrostatic discharge protection
US6989122B1 (en) * 2002-10-17 2006-01-24 National Semiconductor Corporation Techniques for manufacturing flash-free contacts on a semiconductor package
WO2005067029A1 (en) * 2004-01-06 2005-07-21 Infineon Technologies Ag Method for packaging integrated circuit dies
JP2006066008A (ja) * 2004-08-30 2006-03-09 Hitachi Global Storage Technologies Netherlands Bv 磁気ディスクおよび磁気ディスクの製造方法
JP2007080923A (ja) * 2005-09-12 2007-03-29 Oki Electric Ind Co Ltd 半導体パッケージの形成方法及び半導体パッケージを形成するための金型
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
EP2073364B1 (en) * 2007-12-21 2013-07-24 Honda Motor Co., Ltd. Method of driving DC/DC converter and DC/DC converter
JP5180722B2 (ja) * 2008-07-30 2013-04-10 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
US7839004B2 (en) * 2008-07-30 2010-11-23 Sanyo Electric Co., Ltd. Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
JP7109347B2 (ja) * 2018-12-03 2022-07-29 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0257681A3 (en) * 1986-08-27 1990-02-07 STMicroelectronics S.r.l. Method for manufacturing plastic encapsulated semiconductor devices and devices obtained thereby
US4961106A (en) * 1987-03-27 1990-10-02 Olin Corporation Metal packages having improved thermal dissipation
JPH03293738A (ja) * 1990-04-12 1991-12-25 Fuji Electric Co Ltd 樹脂封止型半導体装置の成形方法
JP2848682B2 (ja) * 1990-06-01 1999-01-20 株式会社東芝 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
JPH04257246A (ja) * 1991-02-12 1992-09-11 Matsushita Electron Corp 樹脂封止型半導体装置
US5491111A (en) * 1994-10-26 1996-02-13 Tai; George Method of making a semiconductor diode

Also Published As

Publication number Publication date
US5663104A (en) 1997-09-02
JPH07335677A (ja) 1995-12-22

Similar Documents

Publication Publication Date Title
JP3339602B2 (ja) パワー用半導体装置の製造方法
JP2787907B2 (ja) 半導体装置用樹脂封止金型
JPH11216754A (ja) 熱硬化性樹脂の射出成形機
US4741507A (en) Self-cleaning mold
JP3286564B2 (ja) 射出成形用金型
JP3034721B2 (ja) 射出成形金型および射出成形方法
JPS62128721A (ja) 樹脂成形方法
JP3236597B2 (ja) Ｉｃカード用カード基材の製造方法及び製造用金型
JP3698779B2 (ja) 光学反射ミラーの射出成形方法及び成形用金型
JP3787131B2 (ja) Ｂｇａパッケージの製造に用いるモールド金型
JP2001338940A (ja) 半導体ｉｃの樹脂モールド装置および樹脂モールド方法
JPH0237856B2 (ja) Jushimoorudohoho
JP2004009682A (ja) 金型装置
JPH0739230Y2 (ja) トランスファ成形用金型
JP3207552B2 (ja) 樹脂モールド金型及びその製作方法
JP3280634B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ製造用の金型及び半導体パッケージ
JP3003735B2 (ja) 電子部品の樹脂封止部成形用金型装置
JP2570157B2 (ja) 樹脂封止用金型
JPS5932138Y2 (ja) 半導体装置の樹脂モ−ルド装置
JP2000005846A (ja) 電子機器及び電子機器の製造方法、金型装置
JPH0319229Y2 (ja)
JPH11195659A (ja) 電子部品の樹脂封止成形方法
JP2812327B1 (ja) 光半導体装置樹脂封止金型
KR830000960B1 (ko) 반도체 장치의 제조방법
JP5215608B2 (ja) 樹脂成形方法及び金型

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees