JP2010034349A - 半導体装置の製造方法およびリードフレーム - Google Patents

半導体装置の製造方法およびリードフレーム Download PDF

Info

Publication number
JP2010034349A
JP2010034349A JP2008195785A JP2008195785A JP2010034349A JP 2010034349 A JP2010034349 A JP 2010034349A JP 2008195785 A JP2008195785 A JP 2008195785A JP 2008195785 A JP2008195785 A JP 2008195785A JP 2010034349 A JP2010034349 A JP 2010034349A
Authority
JP
Japan
Prior art keywords
island
sealing resin
semiconductor device
lead
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008195785A
Other languages
English (en)
Other versions
JP5180722B2 (ja
Inventor
Haruhiko Sakai
春彦 境
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008195785A priority Critical patent/JP5180722B2/ja
Priority to CN201110429499.4A priority patent/CN102522375B/zh
Priority to CN2009101636140A priority patent/CN101640178B/zh
Priority to US12/512,802 priority patent/US7839004B2/en
Publication of JP2010034349A publication Critical patent/JP2010034349A/ja
Priority to US12/904,851 priority patent/US8241958B2/en
Application granted granted Critical
Publication of JP5180722B2 publication Critical patent/JP5180722B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

【課題】アイランドの裏面への封止樹脂の回り込みを容易にする半導体装置の製造方法およびリードフレームを提供する。
【解決手段】本発明の半導体装置の製造方法では、半導体装置が実装されるアイランド１２の側面を傾斜面１１としている。この様にすることで、モールド金型のキャビティ６６に、ゲート８０から封止樹脂を注入すると、注入された封止樹脂はアイランド１２の側面に設けた傾斜面１１に接触する。そして、傾斜面１１に沿って封止樹脂は流動して、アイランド１２の下面の空間に充填される。従って、アイランド１２の下面を薄く被覆するために、アイランド１２の下方の空間が狭く形成されても、この空間にボイド無く封止樹脂を充填させることができる。
【選択図】図５

Description

本発明は半導体装置の製造方法およびリードフレームに関し、特に、大型のディスクリート型の半導体素子が実装されるアイランドの裏面を樹脂封止する半導体装置の製造方法およびリードフレームに関する。
電源回路等を構成する半導体素子を樹脂封止した半導体装置が開発されている（例えば特許文献１参照）。
図１０を参照して、この種の半導体装置１００の構成を説明する。図１０（Ａ）は半導体装置１００の平面図であり、図１０（Ｂ）は図１０（Ａ）のＢ−Ｂ’線に於ける断面図である。
図１０（Ａ）および図１０（Ｂ）を参照して、半導体装置１００は、半導体素子１０４と、半導体素子１０４が実装されるアイランド１０２と、半導体素子１０４と接続されて一部が外部に導出するリード１１０と、これらを一体に被覆して封止する封止樹脂１０８とを備えた構成と成っている。
半導体素子１０４は、例えばディスクリートのＭＯＳＦＥＴであり、裏面のドレイン電極がアイランド１０２に接続され、表面のゲート電極が金属細線１０６を介してリード１１０Ａと接続され、表面のソース電極が金属細線１０６を経由してリード１１０Ｃと接続されている。
また、封止樹脂１０８の側面からは、リード１１０Ａ〜１１０Ｃが導出しており、これらのリード１１０を実装基板に挿入することにより、半導体装置１００は差込実装される。
上記した構成の半導体装置１１０の製造方法は次のようである。先ず、厚みが０．６ｍｍ程度の銅などから成る導電板に対して、エッチング加工やプレス加工を行うことにより、所定の形状のアイランド１０２とリード１１０とを成形する。次に、アイランド１０２の上面に半導体素子１０４を固着して、半導体素子１０４の上面の電極とリード１０１Ａ、１０Ｂとを金属細線１０６を経由して接続する。次に、モールド金型のキャビティに、アイランド１０２および半導体素子１０４を収納して、キャビティに封止樹脂１０８を封入して射出成形する。この様な工程により半導体装置１００が製造される。
また、リード１０１およびアイランド１０２は、枠状のリードフレームにより連結された状態で、上記工程が行われる。
特開２００１−３２０００９号公報
しかしながら、上記した半導体装置の製造方法では、アイランド１０２の下面が封止樹脂１０８により十分に被覆されない問題があった。
具体的には、図１０（Ｂ）を参照して、アイランド１０２の絶縁性を保ちつつ、半導体素子１０４から発生する熱を効率的に外部に放出させるためには、アイランド１０２の裏面を被覆する封止樹脂１０８を薄くすることが重要である。
しかしながら、上記したように、封止樹脂１０８はモールド金型を用いた射出成形により形成される。従って、アイランド１０２の下面を被覆する封止樹脂１０８を例えば０．４ｍｍ程度にすると、アイランド１０２とモールド金型の内壁との間隙が極めて狭くなり、この間隙に液状の封止樹脂１０８を行き渡らせることが非常に困難である。従って、アイランド１０２の下面とモールド金型との間に、封止樹脂１０８が十分に充填されず、アイランド１０２の一部分が封止樹脂１０８から外部に露出してしまう問題が発生してしまう。また、放熱性を向上させるために、封止樹脂１０８として粒子状のフィラーが充填された樹脂材料を採用すると、封止樹脂１０８の粘性が高くなり、上記した問題が頻発してしまう恐れがある。更にまた、半導体素子１０４として、オン抵抗が低く耐圧が高い大型のディスクリート型のトランジスタを採用すると、アイランド１０２の面積も大きくなるので、アイランド１０２の裏面が封止樹脂１０８により被覆されにくい問題がある。
本発明は上述した問題を鑑みて成されたものである。本発明の主な目的は、アイランドの裏面への封止樹脂の回り込みを容易にする半導体装置の製造方法およびリードフレームを提供することにある。
本発明の半導体装置の製造方法は、第１主面と前記第１主面に対向する第２主面とを備えたアイランドと、前記アイランドに一端が接近するリードとを備え、前記第２側面と連続する部分の前記アイランドの側面が傾斜面であるリードフレームを用意する工程と、前記アイランドの前記第１主面に半導体素子を実装し、前記半導体素子の電極と前記リードとを電気的に接続する工程と、モールド金型を用いた射出成形により、前記アイランドの前記第２主面も含めて、前記アイランド、前記半導体素子および前記リードを封止樹脂により封止する工程と、を備え、前記封止する工程では、前記アイランドの側方に設けたゲートから、液状または半固形状の封止樹脂を前記モールド金型のキャビティに注入し、傾斜面である前記アイランドの側面に沿って前記封止樹脂を流動させることを特徴とする。
本発明のリードフレームは、半導体素子が搭載される第１主面と、前記第１主面に対向する第２主面とを備えたアイランドと、前記アイランドに一端が接近したリードと、を備え、前記第２主面と連続する部分の前記アイランドの側面を傾斜面とすることを特徴とする。
本発明によれば、傾斜面であるアイランドの側面に、モールド金型に設けたゲートから封止樹脂を封入することで、アイランドの傾斜面に沿って封止樹脂を流動させて、アイランドの裏面を封止樹脂により薄く被覆させることができる。従って、アイランドの裏面が部分的に封止樹脂により被覆されないボイドの発生が防止される。
図１および図２を参照して、本実施の形態に係るリードフレーム５０の構成を説明する。図１（Ａ）はリードフレーム５０を全体的に示す平面図であり、図１（Ｂ）はリードフレーム５０を部分的に拡大して示す平面図である。
図１（Ａ）を参照して、リードフレーム５０の外形は短冊形状であり、枠状の外枠５２の内部に複数個のユニット５６がマトリックス状に形成されている。
図１（Ｂ）は図１（Ａ）を部分的に拡大して示す平面図である。ここでは、上側の外枠５２と下側の外枠５２とを連続させるように、タイバー５８が延在している。紙面上では、左側にユニット５６Ａ−５６Ｄが一列に配置されてタイバー５８により連結され、右側にユニット５６Ｅ−５６Ｈが一列に配置されてタイバー５８により連結されている。各ユニットは、アイランド１２と、リード１４Ａ、１４Ｂ、１４Ｃから成る。そして、リード１４Ａ、１４Ｃの一端はアイランド１２に接近すると共に、リード１４Ｂはアイランド１２と一体的に導出している。ユニット５６Ａのリード１４Ａ、１４Ｂ、１４Ｃの中間部および端部は、タイバー５８と連続している。同様に、他のユニット５６Ｂ−５６Ｄもタイバー５８と連続している。また、右側に一列に配置されるユニット５６Ｅ−５６Ｈのリードもタイバー５８により連結されている。ここで、横方向に隣接するユニットのリードは、千鳥状に配置されても良い。この場合は、例えば、ユニット５６Ａのリード１４Ａ−１４Ｃと、ユニット５６Ｅのリード１４Ａ−１４Ｃが対向して千鳥状に配置される。
更に、各ユニットのアイランド１２の一側辺を部分的に傾斜させて傾斜面１１が形成されている。この傾斜面１１は、各ユニットの樹脂封止を容易にするために設けられており、その詳細は図２等を参照して詳述する。各ユニットに於いて、傾斜面１１は、アイランド１２の上側の側辺に設けられている。これは、樹脂封止の工程にて、紙面上にて上方向から供給される液状の封止樹脂を、アイランド１２の下面（半導体素子が実装されない面）の下方に回り込ませる為である。
図２を参照して、ユニット５６Ａの形状を説明する。図２（Ａ）は１つのユニット５６Ａを示す平面図であり、図２（Ｂ）は図２（Ａ）のユニットを紙面上にて上方から見た側面図であり、図２（Ｃ）は図２（Ａ）のＣ−Ｃ’線に於ける断面図である。
図２（Ａ）を参照して、ユニット５６Ａは、概略的に四角形形状のアイランド１２と、アイランド１２の右側の側辺に一端が接近するリード１４Ａ、１４Ｃと、アイランド１２の右側の側辺から一体的に導出するリード１４Ｂとから構成されている。アイランド１２の左側の側辺は円形に切欠き部が形成されており、この切欠き部は装置を固定するためのビスを貫通するために用いられる。アイランド１２およびリード１４は、厚みが０．６ｍｍ程度の銅等の金属から成る導電板に、エッチング加工やプレス加工を施すことで成形される。
傾斜面１１は、アイランド１２の側面を部分的に傾斜させた部分である。図２（Ａ）を参照すると、アイランド１２の紙面上に於ける上側の側面を部分的に傾斜させて傾斜面１１が設けられている。この傾斜面１１は、上記したように、樹脂封止の工程にて封止樹脂の流動を容易にするために設けられるので、樹脂封止の工程にて封止樹脂が注入されるゲートに対向して設けられる。このことから、傾斜面１１は、アイランド１２の上側の側面または下側の側面に設けられる。アイランド１２の左側の側面は、円形状に切り欠いた形状であるので、この側面から封止樹脂を注入することは困難である。また、アイランド１２の右側の側面は、リード１４の一端が接近しているので、モールド金型のゲートをこの部分に設けるのが困難である。従って、樹脂封止を容易にするための傾斜面１１は、アイランド１２の上側の側辺または下側の側辺に設けられるのが好適である。
図２（Ｂ）および図２（Ｃ）を参照して、傾斜面１１は、アイランド１２の下面に連続するアイランド１２の側面を傾斜して設けられている。図２（Ｃ）を参照すると、アイランド１２の側面の一部分を傾斜させることで傾斜面１１が形成されており、残りの部分の側面はアイランド１２の主面に対して垂直な面となっている。例えば、アイランド１２の厚みＬ１が０．６ｍｍの場合は、アイランド１２の下端からＬ２（０．４ｍｍ）の部分の側面が傾斜面１１とされる。この様に、アイランド１２の側面を傾斜面１１とすることで、樹脂封止の工程を行う際に、液状または半固形状の封止樹脂を傾斜面１１に沿って流動させることが可能となる。この事項の詳細は、製造工程の一部として後述する。アイランド１２の上面は、ディスクリートのトランジスタ等の半導体素子が実装される面である。一方、アイランド１２の下面には、半導体素子は実装されずに、半導体装置全体を封止する封止樹脂により薄く被覆される。
図２（Ｃ）を参照して、アイランド１２の傾斜面１１は直線状に傾斜する面となっているが、傾斜面１１は、外側に膨らむ曲面でも良いし、内側に膨らむ曲面でも良い。傾斜面１１をウェットエッチングにより形成した場合は、傾斜面１１は内側に膨らむ曲面となり、パンチングにより傾斜面１１を形成した場合は、傾斜面１１は外側に膨らむ曲面となる。更にまた、アイランド１２の側面を全面的に傾斜させて傾斜面１１としても良い。
図３から図７を参照して、上記した構成のリードフレーム５０を用いた半導体装置の製造方法を説明する。以下に説明する半導体装置の製造方法では、図１に示すリードフレーム５０に含まれる全てのユニットに対して各工程が施される。
図３を参照して、各ユニットに半導体素子２０を接続する。ユニット５６Ａを参照すると、アイランド１２の上面に半導体素子２０を実装する。半導体素子２０としては、バイポーラ型トランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ等のディスクリートのトランジスタが採用される。半導体素子２０は、半田等の導電性の固着材を用いた接続または共晶結合により、裏面の電極がアイランド１２の上面に電気的に接続される。また、半導体素子２０の上面の電極は、金属細線３４を経由してリード１４Ａおよびリード１４Ｃに接続される。ここで、金属細線３４に替えて、銅などの金属から成る板状の金属接続板が使用されても良い。
図４から図７を参照して次に、各ユニットを個別に樹脂封止する。図４（Ａ）は本工程を示す平面図であり、図４（Ｂ）は図４（Ａ）のＢ−Ｂ’線に於ける断面図である。
図４（Ａ）を参照して、本工程では、各ユニットを個別にキャビティ６６に収納させて、射出成形を行っている。１つのキャビティ６６には、アイランド１２、半導体素子２０、リード１４Ａ、１４Ｂ、１４Ｃの一部が収納される。そして、キャビティ６６の側面に設けたゲートから、液状または半固形状の封止樹脂をキャビティ６６の内部に注入し、加熱硬化することにより、樹脂封止の工程が行われる。また、ゲート８０に接近するアイランド１２の側面には、傾斜面１１が形成されている。ここで、傾斜面１１は、ゲート８０の幅よりも長いと共に、ゲート８０から封止樹脂が注入される方向から見て重なる様に形成される。この様にすることで、ゲート８０から注入される封止樹脂の大部分を、傾斜面１１に沿って流動させることができる。
図４（Ｂ）を参照して、本工程では、モールド金型６０を用いて封止樹脂を射出成形するトランスファーモールドを行っている。具体的には、モールド金型６０は、上金型６２および下金型６４から成り、両者を当接することにより形成されるキャビティ６６の内部に、アイランド１２、半導体素子２０および金属細線３４が収納される。
また、アイランド１２の端部付近の上面および下面は、押圧部６８および押圧部７０により押圧された状態で厚み方向に固定される。押圧部６８は、上金型６２に設けられた可動式のピンであり、樹脂封止工程の初期段階に於いては、アイランド１２の上面に接触しており、樹脂封止工程が進行すると、押圧部６８はアイランド１２の上面から離間する。同様に、押圧部７０は、下金型６４に設けられた可動式のピンであり、樹脂封止工程の初期段階では押圧部７０の上端はアイランド１２の下面に接触しており、途中段階からは押圧部７０はアイランド１２の下面から離間する。樹脂封止工程の初期の段階で、アイランド１２の厚み方向の位置を押圧部６８および押圧部７０により固定することで、樹脂の封入圧によるアイランド１２の変位や変形が防止される。また、樹脂封止工程の途中段階にて、押圧部６８および押圧部７０をアイランド１２から離間させることで、アイランド１２の上面および下面が封止樹脂により被覆され、結果的に耐圧性および耐湿性が向上される。
図５を参照して、アイランド１２に設けられる傾斜面１１を説明する。図５（Ａ）は図４（Ａ）のＣ−Ｃ’線に於ける断面図であり、図５（Ｂ）は図５（Ａ）の部分的な拡大図である。
図５（Ａ）を参照して、モールド金型６０の右型の端部にはゲート８０が設けられ、対向する左側の端部にはエアベント８２が設けられている。そして、樹脂封止の工程では、液状または半固形状の封止樹脂が、ゲート８０からキャビティ６６に注入され、キャビティ６６の内部に位置する空気はエアベント８２から外部に放出される。ここで、使用される封止樹脂としては、熱可塑性樹脂または熱硬化性樹脂のいずれかであり、放熱性を向上させるために粒状のフィラーが混入されても良い。
図５（Ｂ）を参照して、モールド金型のゲート８０は、アイランド１２の側方に設けられている。具体的には、下金型６４の内壁底面からゲート８０の下端までの距離Ｌ５は０．２ｍｍ程度であり、ゲート８０の縦方向の幅Ｌ４は０．５ｍｍ程度である。更に、下金型６４の内壁底面からアイランド１２の下面までの距離Ｌ３は０．３ｍｍ程度であり、傾斜面１１の縦方向の幅Ｌ２は０．４ｍｍ程度である。従って、ゲート８０の下端はアイランド１２よりも下方に位置しており、ゲート８０の上端はアイランド１２の傾斜面１１の上端よりも下方に位置している。更にここで、アイランド１２の傾斜面１１は、アイランド１２の下面に近い方がゲート８０から離間する傾斜面となっている。
従って、図５（Ａ）にて矢印で示すように、ゲート８０から封止樹脂を横方向にキャビティ６６内部に注入すると、注入された封止樹脂はアイランド１２の側面に接触して分岐する。ここでは、アイランド１２の上方に分岐する流れをＦ１とし、アイランドの下方に分岐する流れをＦ２とする。ここで、キャビティ６６の内部における、アイランド１２の下方のスペースは、上方よりも小さい。一例として、アイランド１２の上面と上金型６２の内壁上面との距離Ｌ６は２ｍｍ程度であり、アイランド１２の下面と下金型６４の内壁との距離Ｌ３は０．３ｍｍ程度である。
即ち、アイランド１２の下方のスペースは、アイランド１２の上方のスペースよりも極めて狭い。このことから、アイランド１２の上方のスペースは、アイランド１２の下方のスペースよりも封止樹脂が流入し易い環境にある。従って、アイランド１２の側面を主面に対して垂直な形状とした場合、ゲート８０から注入された封止樹脂は、アイランド１２の上方のスペースに優先的に流れてしまう。結果的に、アイランド１２の下方に十分な量の封止樹脂が供給されずに、封止樹脂が充填されないボイドがアイランド１２の下方に出現してしまう恐れがある。このことを防止するために、本実施の形態では、アイランド１２の側面を傾斜面１１として、ゲート８０から供給される封止樹脂をこの傾斜面１１に接触させている。この様にすることで、傾斜面１１に接触した封止樹脂は傾斜面１１に沿って流動し、アイランド１２の下面に優先的に供給され、結果的にアイランド１２の下面の全面が封止樹脂により被覆される。
図６を参照して、本工程では、１つのポッド７２から複数のキャビティに対して封止樹脂を供給することにより、一括して樹脂封止の工程を行っている。具体的には、縦方向に２列に複数のユニットが整列して設けられている。そして、紙面上にて左側に縦方向に整列するユニット５６Ａ−５６Ｄは、個別にキャビティ６６Ａ−６６Ｄに収納されている。また、キャビティ６６Ａ−６６Ｄはゲート８０を介して相互に連通している。従って、液状の封止樹脂をランナー７４およびゲート７６を経由してキャビティ６６Ａに供給すると、各ユニットを連通させるゲート８０を経由して、供給された封止樹脂は、ユニット５６Ａ−５６Ｄに順次行き渡る。また、キャビティ６６Ｄには、不図示のエアベントが設けられており、ポッド７２から供給される封止樹脂に応じた量の空気が、エアベントから外部に放出される。
同様に、紙面上にて右側に縦方向に配列されたユニット５６Ｅ−５６Ｈも個別にキャビティ６６Ｅ−６６Ｈに収納され、これらのキャビティはゲート８０を経由して連通している。従って、ポッド７２からランナー７４およびゲート７６を経由して供給された封止樹脂は、キャビティ６６Ｅ−６６Ｈに順次充填される。
以上のように、本工程では、各ユニットが収納される複数のキャビティ６６に対して、１つのポッド７２から一括して封止樹脂を供給している。このことにより、モールド金型６０の構成が簡素化され、樹脂封止に係るコストが低減される。
更にまた、各キャビティに於いて、ゲート８０に接近してアイランド１２の傾斜面が形成されている。従って、図５（Ａ）に示したように、ゲート８０から注入された封止樹脂は、アイランド１２に設けた傾斜面１１に沿って流動し、アイランド１２の下方に優先的に充填される。
図７を参照して、樹脂封止の工程が終了した後のユニットを示す。各ユニットは封止樹脂１６により一体に封止された状態となっている。樹脂封止が終了した後は、メッキ膜によりリードを被覆する工程、各ユニットをリードフレームから分離する工程、各ユニットの電気的特性を測定する工程、等を経て、図８に構造を示すような半導体装置が製造される。また、図９に示す半導体モジュールを製造する場合は、ビスやワッシャ等の押圧手段を用いて半導体装置の主面をヒートシンクに当接させて両者を熱的に結合させる。
図８を参照して、上記した製造方法により製造される半導体装置１０の構成を説明する。図８（Ａ）は半導体装置１０を示す平面図であり、図８（Ｂ）は図８（Ａ）のＢ−Ｂ’線に於ける断面図である。
図８（Ａ）および図８（Ｂ）を参照して、半導体装置１０は、アイランド１２と、アイランド１２の上面に実装された半導体素子２０と、外部接続端子として機能するリード１４と、これらを一体的に被覆して機械的に支持する封止樹脂１６とを主要に備えた構成となっている。
アイランド１２は、厚みが０．６ｍｍ程度の銅等の金属から成る導電箔を、エッチング加工やパンチング加工により所定形状に成形したものである。アイランド１２は、例えば縦×横＝１２．０ｍｍ×１４．０ｍｍ程度の矩形であり、紙面上における上側の側辺を半円形に切り欠いた形状となっている。この様に切り欠いた形状を呈した部分には、固定用のビスが通される貫通孔が形成される。アイランド１２の紙面上に於ける下側の側辺の中央部からは、外部に連続してリード１４Ｂが延在している。図８（Ｂ）を参照すると、アイランド１２を外部と絶縁させるために、アイランド１２の下面は封止樹脂１６により被覆されている。また、アイランド１２の裏面を被覆する封止樹脂１６の厚みは０．３ｍｍ〜０．４ｍｍ程度と非常に薄いので、半導体素子２０が動作することにより発生する熱は、アイランド１２および薄い封止樹脂１６を経由して良好に外部に放出される。
リード１４は、内蔵された半導体素子２０と電気的に接続され、一部が外部に露出して外部接続端子として機能している。また、複数あるリード１４の一部は、曲折加工が施されている。即ち、中央のリード１４Ｂは中間部が曲折加工されており、両端に位置するリード１４Ａ、１４Ｃは、曲折加工されていない平坦な形状である。そして、リード１４Ａ、１４Ｂ、１４Ｃの外部に導出する部分は、同一平面上に位置している。また、半導体装置１０が実装基板等に実装される際には、リード１４の先端部を実装基板に設けた孔に挿入することにより差込実装される。
半導体素子２０としては、裏面に主電極を備えた半導体素子であり、具体的には、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が採用される。更に、本実施の形態では、半導体素子２０としては、電源回路を構成するものが採用されるので、例えば１Ａ以上の大電流のスイッチングを行うパワー系の半導体素子（パワー素子）が採用される。一例として、ＭＯＳＦＥＴが半導体素子２０として採用されると、下面のドレイン電極が導電性固着材を介してアイランド１２の上面に接続され、上面のゲート電極は金属細線３４を経由してリード１４Ａと接続され、上面のソース電極は金属細線３４を経由してリード１４Ｃと接続される。そして、リード１４Ａから供給される制御信号に基づいて、半導体素子２０は、リード１４Ｂおよびリード１４Ｃを通過する大電流のスイッチング動作を行う。ここで、半導体素子２０の厚みは、例えば２０μｍ〜４００μｍ程度である。
封止樹脂１６は、リード１４の一部、アイランド１２、半導体素子２０、金属細線３４を一体的に被覆して全体を機械的に支持する機能を有する。封止樹脂１６の材料としては、エポキシ樹脂等の熱硬化性樹脂や、アクリル樹脂等の熱可塑性樹脂が採用される。また、封止樹脂１６には、放熱性を向上させるために、粒状のシリカやアルミナ等のフィラーが混入された樹脂材料から成る。更に、封止樹脂１６を厚み方向に貫通して貫通孔２２が設けられている。この貫通孔２２は、半導体装置１０をヒートシンク等に取り付ける際にネジ止め用の孔として用いられる。また、封止樹脂１６の裏面は、ヒートシンク等の放熱器に当接させるために、全面的に平坦面となっている。
図８（Ｂ）を参照して、封止樹脂１６を部分的に貫通して貫通孔２２が設けられており、この貫通孔２２の上面の周辺部は平坦部２４と成っている。そして、平坦部２４に連続する部分の封止樹脂１６の上面を窪ませて凹状部１８が形成されている。
図９を参照して、次に、上記した構成の半導体装置１０が組み込まれた半導体モジュール１０Ａの構成を説明する。図９（Ａ）は半導体モジュール１０Ａを示す平面図であり、図９（Ｂ）は図９（Ａ）のＢ−Ｂ’線に於ける断面図である。
図９（Ａ）および図９（Ｂ）を参照して、半導体モジュール１０Ａは、半導体装置１０と、ヒートシンク２６と、回路装置を押圧することにより両者を熱的に結合させるビス２８（押圧手段）とを備えた構成となっている。
図９（Ｂ）を参照して、封止樹脂１６の平坦面から成る半導体装置１０の下面には、ヒートシンク２６が面的に接触している。ヒートシンク２６は、銅やアルミニウム等の金属から成り、半導体装置１０と面的に接触するために上面は平坦面であり、放熱性を向上させるために下部は異形形状とされている。尚、ヒートシンク２６に替えて、金属から構成されるセットの筐体を放熱手段として採用することも可能である。
ヒートシンク２６の上面から孔部３２が形成されており、この孔部３２および半導体装置１０の貫通孔２２を、ビス２８が貫通している。ビス２８は、周囲にねじ山が形成された柱状の柱部２８Ｂと、この柱部２８Ｂと連続した頭部２８Ａから成る。更に、ビス２８の頭部２８Ａと半導体装置１０との間には、アルミニウム等の金属を円環状に成型したワッシャ３０が介在している。即ち、ビス２８は、柱部２８Ｂにワッシャ３０が通された状態で、貫通孔２２を貫通して孔部３２にネジ止めされる。そして、ワッシャ３０の上面はビス２８の頭部２８Ａに接触し、ワッシャ３０の下面が半導体装置１０の平坦部２４に接触している。従って、ビス２８をヒートシンク２６に固定すると、ワッシャ３０が平坦部２４に与える押圧力により、半導体装置１０の下面はヒートシンク２６の上面に当接される。
本発明の半導体装置の製造方法に用いられるリードを示す図であり、（Ａ）は平面図であり、（Ｂ）は拡大された平面図である。 本発明の半導体装置の製造方法に用いられるリードを示す図であり、（Ａ）は平面図であり、（Ｂ）は側面図であり、（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は拡大された断面図である。 本発明の半導体装置の製造方法を示す平面図である。 本発明の半導体装置の製造方法を示す平面図である。 本発明の半導体装置の製造方法により製造される半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の半導体装置の製造方法により製造される半導体装置を含む半導体モジュールを示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 背景技術の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
符号の説明
１０ 半導体装置
１０Ａ 半導体モジュール
１１ 傾斜面
１２ アイランド
１４，１４Ａ，１４Ｂ，１４Ｃ リード
１６ 封止樹脂
１８ 凹状部
２０ 半導体素子
２２ 貫通孔
２４ 平坦部
２６ ヒートシンク
２８ ビス
２８Ａ 頭部
２８Ｂ 柱部
３０ ワッシャ
３２ 孔部
３４ 金属細線
５０ リードフレーム
５２ 外枠
５６、５６Ａ、５６Ｂ、５６Ｃ、５６Ｄ、５６Ｅ、５６Ｆ、５６Ｇ、５６Ｈ ユニット
５８ タイバー
６０ モールド金型
６２ 上金型
６４ 下金型
６６、６６Ａ、６６Ｂ、６６Ｃ、６６Ｄ、６６Ｅ、６６Ｆ、６６Ｇ、６６Ｈ キャビティ
６８ 押圧部
７０ 押圧部
７２ ポッド
７４ ランナー
７６ ゲート
８０ ゲート
８２ エアベント

Claims (7)

  1. 第１主面と前記第１主面に対向する第２主面とを備えたアイランドと、前記アイランドに一端が接近するリードとを備え、前記第２側面と連続する部分の前記アイランドの側面が傾斜面であるリードフレームを用意する工程と、
    前記アイランドの前記第１主面に半導体素子を実装し、前記半導体素子の電極と前記リードとを電気的に接続する工程と、
    モールド金型を用いた射出成形により、前記アイランドの前記第２主面も含めて、前記アイランド、前記半導体素子および前記リードを封止樹脂により封止する工程と、を備え、
    前記封止する工程では、
    前記アイランドの側方に設けたゲートから、液状または半固形状の封止樹脂を前記モールド金型のキャビティに注入し、傾斜面である前記アイランドの側面に沿って前記封止樹脂を流動させることを特徴とする半導体装置の製造方法。
  2. 前記リードフレームには、前記アイランドと前記リードとから成るユニットが列状に配置され、個々のユニットに含まれる前記アイランドの一方向に面する側面に前記傾斜面が形成され、
    前記封止する工程では、連通した複数のキャビティに前記ユニットを個別に収納した後に、前記金型に設けたポットから、前記列状に配置された前記キャビティに前記封止樹脂を順次供給することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記アイランドの側面は、前記第２主面に近い方が前記ゲートから離間する傾斜面であることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記アイランドの前記第２主面と前記モールド金型との間隙は、前記アイランドの前記第１主面と前記モールド金型との間隙よりも小さいことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記キャビティの内部に於ける前記アイランドの位置は固定されていることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 半導体素子が搭載される第１主面と、前記第１主面に対向する第２主面とを備えたアイランドと、
    前記アイランドに一端が接近したリードと、を備え、
    前記第２主面と連続する部分の前記アイランドの側面を傾斜面とすることを特徴とするリードフレーム。
  7. 前記アイランドと前記リードから成るユニットが列状に複数個設けられ、
    個々のユニットの一方向に面する前記アイランドの前記側面を前記傾斜面とすることを特徴とする請求項６記載のリードフレーム。
JP2008195785A 2008-07-30 2008-07-30 半導体装置の製造方法 Active JP5180722B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008195785A JP5180722B2 (ja) 2008-07-30 2008-07-30 半導体装置の製造方法
CN201110429499.4A CN102522375B (zh) 2008-07-30 2009-07-30 半导体装置、半导体装置的制造方法及引线框
CN2009101636140A CN101640178B (zh) 2008-07-30 2009-07-30 半导体装置、半导体装置的制造方法及引线框
US12/512,802 US7839004B2 (en) 2008-07-30 2009-07-30 Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
US12/904,851 US8241958B2 (en) 2008-07-30 2010-10-14 Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195785A JP5180722B2 (ja) 2008-07-30 2008-07-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010034349A true JP2010034349A (ja) 2010-02-12
JP5180722B2 JP5180722B2 (ja) 2013-04-10

Family

ID=41615095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195785A Active JP5180722B2 (ja) 2008-07-30 2008-07-30 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP5180722B2 (ja)
CN (1) CN101640178B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009002992B4 (de) * 2009-05-11 2014-10-30 Infineon Technologies Ag Leistungshalbleitermodulanordnung mit eindeutig und verdrehsicher auf einem Kühlkörper montierbarem Leistungshalbleitermodul und Montageverfahren
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN102376671A (zh) * 2011-11-29 2012-03-14 杭州矽力杰半导体技术有限公司 引线框架以及应用其的倒装芯片式半导体封装结构
JP2014082233A (ja) * 2012-10-12 2014-05-08 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
CN103094132B (zh) * 2012-12-15 2017-12-26 华天科技（西安）有限公司 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺
KR20160038440A (ko) * 2014-09-30 2016-04-07 삼성전기주식회사 전력 모듈 패키지와 이의 제작방법
CN104332449A (zh) * 2014-11-05 2015-02-04 无锡罗姆半导体科技有限公司 一种to-126型封装件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186662A (ja) * 1990-11-16 1992-07-03 Hitachi Ltd 半導体装置およびその製造方法
JPH0521644A (ja) * 1991-07-11 1993-01-29 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JPH07335677A (ja) * 1994-06-03 1995-12-22 Rohm Co Ltd パワー用半導体装置の製造方法
JPH08204099A (ja) * 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置の構造及び形成方法
JP2004039800A (ja) * 2002-07-02 2004-02-05 Toshiba Components Co Ltd リード端子型半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927660B2 (ja) * 1993-01-25 1999-07-28 シャープ株式会社 樹脂封止型半導体装置の製造方法
US5817208A (en) * 1995-08-04 1998-10-06 Matsushita Electronics Corporation Resin sealing die, resin-sealed-type semiconductor device and method of manufacturing the device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04186662A (ja) * 1990-11-16 1992-07-03 Hitachi Ltd 半導体装置およびその製造方法
JPH0521644A (ja) * 1991-07-11 1993-01-29 Sanken Electric Co Ltd 樹脂封止型電子部品の製造方法
JPH07335677A (ja) * 1994-06-03 1995-12-22 Rohm Co Ltd パワー用半導体装置の製造方法
JPH08204099A (ja) * 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置の構造及び形成方法
JP2004039800A (ja) * 2002-07-02 2004-02-05 Toshiba Components Co Ltd リード端子型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799498A (zh) * 2016-09-06 2018-03-13 精工半导体有限公司 半导体装置的制造方法

Also Published As

Publication number Publication date
JP5180722B2 (ja) 2013-04-10
CN101640178B (zh) 2012-08-15
CN101640178A (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
US7839004B2 (en) Semiconductor device, semiconductor module, method for manufacturing semiconductor device, and lead frame
JP5180722B2 (ja) 半導体装置の製造方法
JP5339800B2 (ja) 半導体装置の製造方法
US8203848B2 (en) Circuit device and method of manufacturing the same
EP2677539B1 (en) Process for manufacture of a semiconductor device
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
US8105883B2 (en) Molding die with tilted runner, method of manufacturing semiconductor device using the same, and semiconductor device made by the method
JP6266168B2 (ja) 半導体装置
KR20010107556A (ko) 반도체 장치와 그 제조방법
JP2010034350A (ja) 半導体装置
US8633511B2 (en) Method of producing semiconductor device packaging having chips attached to islands separately and covered by encapsulation material
JP5161688B2 (ja) 半導体装置および半導体モジュール
JP5341339B2 (ja) 回路装置
KR20150060045A (ko) 전력 모듈 패키지 및 그 제조 방법
JP5132407B2 (ja) 半導体装置
JP2013004848A (ja) 半導体装置およびその製造方法
JP2013187268A (ja) 半導体モジュール
JP2013020997A (ja) 半導体装置の製造方法
JP2012178404A (ja) 回路装置およびその製造方法
JP5341473B2 (ja) 半導体装置およびその製造方法
JP2012019084A (ja) 半導体装置及びその製造方法
JP2007012731A (ja) 回路装置およびその製造方法
JP2008112928A (ja) 回路装置の製造方法
JP2012151163A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5180722

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160118

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250