JP5132407B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5132407B2
JP5132407B2 JP2008114733A JP2008114733A JP5132407B2 JP 5132407 B2 JP5132407 B2 JP 5132407B2 JP 2008114733 A JP2008114733 A JP 2008114733A JP 2008114733 A JP2008114733 A JP 2008114733A JP 5132407 B2 JP5132407 B2 JP 5132407B2
Authority
JP
Japan
Prior art keywords
control element
island
switching element
semiconductor device
fixing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008114733A
Other languages
English (en)
Other versions
JP2009267071A (ja
JP2009267071A5 (ja
Inventor
昌和 渡辺
政弘 畑内
貴 倉持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2008114733A priority Critical patent/JP5132407B2/ja
Publication of JP2009267071A publication Critical patent/JP2009267071A/ja
Publication of JP2009267071A5 publication Critical patent/JP2009267071A5/ja
Application granted granted Critical
Publication of JP5132407B2 publication Critical patent/JP5132407B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は半導体装置に関し、特に、電源回路等を構成するスイッチング素子と制御素子とが内蔵された回路装置に関する。
電源回路等を構成するスイッチング素子と制御素子とを１つのパッケージに樹脂封止した半導体装置が開発されている（例えば特許文献１参照）。
図８を参照して、この種の半導体装置１００の構成を説明する。半導体装置１００は、スイッチング素子１０３と、制御素子１０４と、スイッチング素子１０３が実装されるアイランド１０１と、制御素子１０４が実装されるアイランド１０２と、制御素子１０４またはスイッチング素子１０３と接続されて外部に導出するリード１０６と、これらを一体的に封止する封止樹脂１０７とを主要に備えている。
スイッチング素子１０３は、例えばディスクリートのＭＯＳＦＥＴであり、裏面のドレイン電極がアイランド１０１に接続され、表面のゲート電極が制御素子１０４と接続され、表面のソース電極が金属細線１０５を介してリード１０６Ｄに接続されている。一方、ＬＳＩから成る制御素子１０４は、表面に多数個の電極が設けられ、金属細線１０５を経由してスイッチング素子１０３やリード１０６Ａ、１０６Ｂと接続される。
また、封止樹脂１０７の側面からは、リード１０６Ａ〜１０６Ｅが導出しており、これらのリードを実装基板に挿入することにより、半導体装置１００は差込実装される。
スイッチング素子１０３の裏面は数百Ｖの高電圧が印加される一方、制御素子１０４の裏面は周囲と絶縁される必要がある。従って、スイッチング素子１０３と制御素子１０４とを、導電性接着材を用いて同一のランドに固着すると、裏面に高電位が印加された制御素子１０４が誤動作してしまう恐れがある。
この誤作動を防止するために、半導体装置１００では、スイッチング素子１０３が実装されるアイランド１０１と、制御素子１０４が実装されるアイランド１０２とを分離して形成している。この様にすることで、スイッチング素子１０３に印加される電圧が制御素子に与える悪影響が排除される。
特開２００１−３２０００９号公報
しかしながら、上記した構成の半導体装置１００では、スイッチング素子１０３と制御素子１０４とを電気的に分離するために、２つのアイランド１０１、１０２を設けていたので、エッチングやパンチングにより複雑な形状のアイランドを加工する必要があり、製造コストが高くなる問題があった。
更に、アイランド１０１、１０２およびリード１０６の形状が複雑になると、個々のアイランドの機械的強度が低下してしまい、半導体装置を製造する工程の途中段階にて、アイランドが変形して歩溜まりが低下してしまう問題があった。
また、この問題を解決するために、１つのアイランドにスイッチング素子１０３および制御素子１０４を実装し、スイッチング素子１０３を導電性固着材で実装し、制御素子１０４を絶縁性接着材にて実装すると、両素子を絶縁させることは可能となる。しかしながら、半導体素子１０４の固着に用いる接着剤として接着シートを使用すると、薄い接着シートの耐圧が十分で無く絶縁が確保されない問題があった。また、エポキシ樹脂等の絶縁性固着材を使用して制御素子１０４を実装すると、制御素子１０４が傾斜して実装されてしまい、結果的に制御素子１０４の絶縁が確保されない問題があった。
本発明は、上述した問題を鑑みて成されたものである。本発明の主な目的は、１つのランドにスイッチング素子と制御素子とが絶縁した状態で実装される半導体装置を提供することにある。
本発明の半導体装置は、裏面に主電極を備えるスイッチング素子と、前記スイッチング素子を制御する制御素子とを備え、前記スイッチング素子と前記制御素子とは同一のアイランドに実装され、前記スイッチング素子は導電性固着材を介して前記アイランドに実装され、前記制御素子は、裏面に貼着された絶縁シートおよび絶縁性固着材を介して、前記アイランドに実装され、前記制御素子は過熱保護部を備え、前記制御素子は前記アイランドを経由して前記スイッチング素子から熱エネルギーが伝導することで加熱され、前記過熱保護部で検出された前記制御素子の温度が所定以上の時は、前記制御素子から前記スイッチング素子への制御信号の供給を遮断し、前記絶縁性固着材はフィラーを含む樹脂材料から成り、前記絶縁シートはフィラーを含まない樹脂材料から成ることを特徴とする。
本発明の半導体装置によれば、制御素子の裏面に貼着された絶縁シートと、アイランドの上面に塗布された絶縁性固着材を介して、制御素子がアイランドに固着される。従って、絶縁シートにより制御素子の裏面とアイランドの上面とが所定以上に離間されると共に、絶縁性接着材により、制御素子の側面とアイランドとの沿面距離が所定以上に確保される。従って、裏面の電極に高電位が印加されるスイッチング素子と制御素子とを、同一のアイランドに実装しても、制御素子がアイランドと絶縁されているので、制御素子の誤作動が防止される。
図１を参照して、本実施の形態に係る半導体装置１０の構成を説明する。図１（Ａ）は半導体装置１０を示す平面図であり、図１（Ｂ）は図（Ａ）のＢ−Ｂ’線に於ける断面図であり、図１（Ｃ）は図１（Ａ）に示す半導体装置をリード１４側から見た平面図である。
図１（Ａ）を参照して、半導体装置１０は、アイランド１２と、アイランド１２の上面に実装されたスイッチング素子１８および制御素子２０と、外部接続端子として機能するリード１４と、これらを一体的に被覆して機械的に支持する封止樹脂１６とを主要に備えた構成となっている。
アイランド１２は、厚みが０．４ｍｍ程度の銅等の金属から成る導電箔を、エッチング加工やパンチング加工により所定形状に成形したものである。アイランド１２は、例えば縦×横＝１２．０ｍｍ×７．０ｍｍ程度の矩形であり、紙面上における上側の側辺を半円形に切り欠いた形状となっている。アイランド１２の紙面上に於ける下側の側辺の中央部からは、外部に連続してリード１４Ｃが延在している。
リード１４は、内蔵されたスイッチング素子１８または制御素子２０と電気的に接続され、一部が外部に露出して外部接続端子として機能している。また、複数あるリード１４の一部は、曲折加工が施されている。即ち、図１（Ａ）、図１（Ｂ）および図１（Ｃ）を参照して、リード１４Ａ、１４Ｃ、１４Ｅに対しては折り曲げ加工が施されており、リード１４Ｂ、１４Ｄに対しては曲折加工が施されていない。従って、リード１４Ａ、１４Ｃ、１４Ｅは、曲折加工により中間部に傾斜部が設けられることで、外部に導出する方の端部が、リード１４Ｂ、１４Ｄよりも上段に位置している。この様にすることにより、リード同士が離間する沿面距離が所定以上に確保され、ショートが防止される。更に、半導体装置１０が実装基板等に実装される際には、リード１４の先端部を実装基板に設けた孔に挿入することにより差込実装される。
スイッチング素子１８としては、裏面に主電極を備えた半導体素子であり、具体的には、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、バイポーラトランジスタ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が採用される。スイッチング素子１８としてＭＯＳＦＥＴが採用された場合は、裏面にドレイン電極が形成され、バイポーラトランジスタが採用された場合は裏面にコレクタ電極が形成される。更に、本実施の形態では、例えば電源回路が半導体装置１０に内蔵されるので、スイッチング素子１８としては、例えば１Ａ以上の大電流のスイッチングを行うパワー系の半導体素子（パワー素子）が採用される。本実施の形態では、一例として、ＭＯＳＦＥＴがスイッチング素子１８として採用され、下面のドレイン電極が導電性接着材を介してアイランド１２の上面に接続され、上面のゲート電極は金属細線２１を経由して制御素子２０と接続され、上面のソース電極は複数の金属細線２１を経由してリード１４Ａと接続される。そして、制御素子２０から供給される制御信号に基づいて、スイッチング素子１８はスイッチング動作を行う。
制御素子２０は、スイッチング素子１８のスイッチングを制御する回路が表面に形成されたＬＳＩである。制御素子２０は、後述するように絶縁シートおよび絶縁性接着材を介してアイランド１２に絶縁された状態で固着され、上面の電極は金属細線２１を経由してリード１４やスイッチング素子１８と接続されている。具体的には、制御素子２０は、スイッチング素子１８、リード１４Ａ、１４Ｂ、１４Ｄ、１４Ｅと、金属細線２１を経由して接続されている。また、制御素子２０は、リード１４が整列する方向に対して、スイッチング素子１８よりもアイランド１２の中央部に配置されている。即ち、リード１４が整列する紙面上の横方向に対して、スイッチング素子１８はアイランド１２の左端付近に配置され、制御素子２０は中央部付近に配置されている。この様にすることで、金属細線２１による制御素子２０とリード１４Ａ等との接続が容易になる利点がある。即ち、金属細線２１を互いに交差させずに形成することができる。
更に、制御素子２０には、一定以上の温度を検知したときにスイッチング素子１８を強制的にオフ状態とする過熱保護回路が内蔵されている。従って、この様な過熱保護回路を備えたアイランド１２を、アイランド１２の中央部に配置することにより、アイランド１２の温度を精度良く検出することが可能となる。
封止樹脂１６は、リード１４の一部、アイランド１２、スイッチング素子１８、制御素子２０、金属細線２１を一体的に被覆して全体を機械的に支持する機能を有する。封止樹脂１６の材料としては、エポキシ樹脂等の熱硬化性樹脂や、アクリル樹脂等の熱可塑性樹脂が採用される。また、封止樹脂１６には、放熱性を向上させるために、粒状のシリカやアルミナ等のフィラーが混入された樹脂材料から成る。更に、封止樹脂１６を厚み方向に貫通して貫通孔２２が設けられている。この貫通孔２２は、半導体装置１０をヒートシンク等に取り付ける際にネジ止め用の孔として用いられる。
図２を参照して、制御素子２０がアイランド１２に実装される構造を説明する。図２（Ａ）はスイッチング素子１８および制御素子２０が実装される構造を示す断面図であり、図２（Ｂ）および図２（Ｃ）は制御素子２０が実装される構造を拡大して示す断面図である。
図２（Ａ）を参照して、上記したように、アイランド１２の上面には、スイッチング素子１８と制御素子２０とが実装されており、スイッチング素子１８はロウ材２４を介して実装され、制御素子２０は絶縁シート２６および絶縁性固着材２８を介して実装されている。上記したように、裏面に主電極を備えたスイッチング素子１８は、導電性固着材であるロウ材２４や導電性ペーストを介して実装される必要がある。
一方、図２（Ｂ）を参照して、裏面が電極として用いられない制御素子２０は、裏面に貼着された絶縁シート２６と、アイランド１２の上面に塗布された絶縁性固着材２８を介して実装されている。換言すると、制御素子２０の固着に用いられる固着材は、絶縁シート２６と絶縁性固着材２８とから成る多層構造である。
絶縁シート２６は、半導体ウェハをダイシングして制御素子２０として分離する際に、半導体ウェハと共にダイシングされる樹脂製のシートであり、ダイアッタチシートとも称されている。絶縁シート２６は、厚さＴ１が２０μｍ〜５０μｍ程度のエポキシ樹脂等の熱硬化性樹脂からなり、基本的にはフィラーが混入されていない。また、絶縁シート２６の平面的な大きさは制御素子２０と同等であり、制御素子２０の側面と絶縁シート２６の側面とは同一平面上に位置している。
絶縁性固着材２８は、絶縁性を備えた樹脂材料から成り、絶縁シート２６の下面とアイランド１２の上面との間に位置し、両者を接着させる機能を有する。絶縁性固着材２８は、エポキシ樹脂等の熱硬化性樹脂からなり、放熱性を向上させるために粒状のフィラーが混入されている。また、絶縁性固着材２８の厚みＴ２は、例えば２０μｍ以上３０μｍ未満である。また、絶縁性固着材２８の側辺は、アイランド１２側に向かって幅が広くなる裾広がりな形状となっている。このことにより、絶縁性固着材２８の側面の沿面距離が長くなり、制御素子２０とアイランド１２とのショートを防止できる効果が大きくなる。更に、絶縁性固着材２８は、絶縁シート２６の側面だけではなく、制御素子２０の側面も被覆しており、このことも制御素子２０の絶縁に寄与している。
上記のように、絶縁シート２６と絶縁性固着材２８とを組みあわせて制御素子２０を実装することにより、制御素子２０を絶縁した状態でアイランド１２の上面に実装することができる。具体的には、絶縁シート２６のみを使用して制御素子２０を実装することも可能である。しかしながら、絶縁シート２６の厚みは２０μｍ程度であり極めて薄いので、絶縁シート２６の側面を経由して電流が流れてしまい結果的に制御素子２０がアイランド１２とショートしてしまう恐れがある。また、絶縁シート２６を使用せずに絶縁性固着材２８のみを使用して制御素子２０を固着する方法もある。しかしながら、この方法であると、固着時の絶縁性固着材２８は液状であるので、絶縁性固着材２８の上部に載置された制御素子２０が傾いてしまい、結果的に制御素子２０の端部がアイランド１２に接触してショートが発生する恐れもある。
そこで、本実施形態では、絶縁性固着材２８をアイランド１２の上面に塗布し、裏面に絶縁シート２６が貼着された制御素子２０を絶縁性固着材２８の上部に載置している。この様にすることで、制御素子２０とアイランドとを確実に絶縁させることができる。具体的には、制御素子２０の裏面に絶縁シート２６を貼着することで、図２（Ｃ）に示すように、制御素子２０が傾斜して実装されても、絶縁シート２６がアイランド１２の上面に接触することにより、制御素子２０の下端がアイランド１２に接触することが防止される。更に、絶縁性固着材２８の側面が裾広がりの形状で有ることにより、制御素子２０とアイランド１２との沿面距離が長く確保される。このことにより、制御素子２０とアイランド１２とのショートが防止される。
更に、絶縁性固着材２８はフィラーが混入されることで熱伝導性が向上されている。従って、スイッチング素子１８から発生した熱エネルギーは、アイランド１２、絶縁性固着材２８および絶縁シート２６を伝導して、制御素子２０の過熱保護部により監視されるが、熱の伝導が容易になり正確に過熱を検出できる利点がある。
図３の回路ブロック図を参照して、次に、半導体装置１０に内蔵される回路の構成を説明する。半導体装置１０には、例えば、入力された直流電圧の電圧を変換するＤＣ−ＤＣコンバータが構成される。
概略的には、半導体装置１０では、出力される電圧が所定の値となるように、スイッチング素子１８のスイッチングが制御素子２０により制御されている。
具体的には、先ず、出力電圧が分圧部４８にフィードバックされて分圧される。そして、オペアンプ４６では、分圧部４８により分圧された電圧と、基準電圧部４２により生成された基準電圧との差に基づく信号が出力される。オペアンプ４６により出力された信号は、コンパレータ４４にて発振部３８から発振された発振信号と比較され、この比較により得られた制御信号は、ドライバ部３６を経由してスイッチング素子１８の制御電極（ＭＯＳＦＥＴの場合はゲート電極）に印加される。そして、スイッチング素子１８は、ドライバ部３６から供給された制御信号に基づいてスイッチングを行う。このことにより半導体装置１０からは所定のパルス幅の電圧が出力される。また、半導体装置１０の外部には、不図示の平滑回路が設けられる。
更に、制御素子２０には、動作を安定化させるために、電圧保護部３０、過熱保護部３４および過電流保護部３２が設けられている。電圧保護部３０は、制御素子２０に入力される電圧が所定の値よりも低いときに、ドライバ部３６からスイッチング素子１８への制御信号の供給を遮断して、スイッチング素子１８をオフ状態とする。過熱保護部３４では、検出された制御素子２０の温度が所定の温度（例えば１６５℃）以上となったときに、電圧保護部３０と同様にスイッチング素子１８を強制的にオフ状態とする。具体的には、過熱保護部３４では、抵抗の温度特性、ダイオードの温度特性またはバイポーラトランジスタの温度特性を使用して、温度を測定している。また、過電流保護部３２では、スイッチング素子１８に設けた検出用のＭＯＳＦＥＴ素子を通過する電流が所定の値以上となったときに、強制的にスイッチング素子１８をオフ状態とする。
また、ソフトスタート部４０は、回路の立ち上がり時に過電圧と成らないように、オペアンプ４６およびコンパレータ４４を制御している回路である。
本実施の形態では、上記したように、スイッチング素子１８と制御素子２０とを同一のアイランドに実装している。従って、スイッチング素子１８が過熱状態となったら、スイッチング素子１８から発生した熱エネルギーがアイランドを経由して直ちに制御素子２０に伝導して制御素子の温度が上昇する。そして、加熱された制御素子２０の温度が一定以上となり過熱と成ったら、この過熱を過熱保護部３４にて検出して、直ちにスイッチング素子１８をオフ状態にすることができる。従って、過熱による半導体装置１０の破損が防止される。
図４から図７を参照して、上記した構成の半導体装置の製造方法を説明する。
先ず、図４を参照して、所定形状のリードフレーム５０を用意する。図４（Ａ）はリードフレーム５０全体を示す平面図であり、図４（Ｂ）はリードフレーム５０に含まれるユニット５４を示す斜視図である。
図４（Ａ）を参照して、リードフレーム５０の外形は短冊形状であり、枠状の外枠５２の内部に複数個のユニット５４が形成されている。ここでユニットとは、１つの半導体装置を構成する要素単位のことである。図では、額縁状の外枠５２と連結された７個のユニット５４が示されているが、外枠５２の内部にマトリックス状に多数個のユニット５４が設けられても良い。ここで、以下の各工程は、リードフレーム５０の各ユニット５４に対して一括して行われる。
図４（Ｂ）を参照して、１つのユニット５４は、１つのアイランド１２と、アイランド１２に一端が接近する複数のリード１４とから成る。アイランド１２は、上面に半導体素子が載置可能な大きさであり、一側辺からはリード１４Ｃが一体的に延在して、外枠５２と連続している。即ち、リード１４Ｃは、アイランド１２を外枠５２に固定する為の吊りリードとして機能している。リード１４Ａ、１４Ｂ、１４Ｄ、１４Ｅは、一端がアイランド１２に接近して他端は外枠５２に連結されている。
図５を参照して、次に、アイランド１２の上面にスイッチング素子１８および制御素子２０を固着する。ここでは、スイッチング素子１８がアイランド１２と導通した状態で実装され、制御素子２０はアイランド１２と絶縁された状態で実装される。
図５（Ａ）を参照して、先ず、スイッチング素子１８を導電性固着材であるロウ材２４を介してアイランド１２の上面に実装する。具体的には、半田クリームをアイランド１２の上面に塗布した後に、半田クリームの上部にスイッチング素子１８を載置し、加熱温度が３５０℃程度のリフロー工程にて半田クリームを溶融させることで、ロウ材２４による実装を行う。ロウ材２４を介して、例えばドレイン電極であるスイッチング素子１８の裏面電極がアイランド１２に接続される。
図５（Ｂ）を参照して、次に、制御素子２０を絶縁された状態でアイランド１２の上面に実装する。制御素子２０は所定の回路が上面に組み込まれたＬＳＩであり、裏面には絶縁シート２６が貼着されている。この絶縁シート２６は、半導体ウェハから制御素子２０をダイシングする際に、半導体ウェハの裏面に貼着されて同時に切断されたものである。絶縁性固着材２８は、例えば、フィラーが混入されたエポキシ樹脂等の熱硬化性樹脂からなり、液状または半固形状の状態でアイランド１２の上面に塗布される。制御素子２０は、絶縁性固着材２８の上面に載置される。
図５（Ｃ）を参照して、例えば１５０℃程度に加熱することにより、熱硬化性樹脂から成る絶縁シート２６と絶縁性固着材２８とを加熱硬化して、制御素子２０をアイランド１２の上面に固着する。制御素子２０の裏面には、絶縁シート２６および絶縁性固着材２８により十分にアイランド１２と離間されている。更に、絶縁性固着材２８の側面は裾広がりの形状と成っているので、この側面の沿面距離が長くなり、絶縁性固着材２８の界面の絶縁性も確保されている。
図６を参照して、次に、アイランド１２に固着された各素子の電気的接続を行う。図６（Ａ）は本工程を示す平面図であり、図６（Ｂ）は１つのユニット５４を拡大した断面図である。
本工程では、直径が５０μｍ程度の金等から成る金属細線２１を用いて、制御素子２０およびスイッチング素子１８の電気的接続を行う。制御素子２０の上面に設けられた電極は、リード１４Ａ、１４Ｂ、１４Ｄ、１４Ｅと、金属細線２１を経由して接続される。また、スイッチング素子１８の上面に設けられたソース電極は、複数の金属細線２１を介して、リード１４Ｅと接続される。更に、スイッチング素子１８のゲート電極は、金属細線２１により制御素子２０の電極と接続される。
本実施形態では、上面に多数の電極が設けられた制御素子２０が、アイランド１２の中央部に実装されているため、端部に配置されたリード１４Ａ、１４Ｅと制御素子２０とを、金属細線を経由して容易に接続することができる。
図７を参照して、次に、制御素子２０等が被覆されるように樹脂封止を行う。図７（Ａ）は本工程を示す断面図であり、図７（Ｂ）は本工程を経たリードフレーム５０を示す平面図である。
図７（Ａ）を参照して、本工程では、モールド金型５６を用いて樹脂封止を行う。このモールド金型５６は、上金型５８と下金型６０とから成り、両者を当接させることで、封止樹脂が注入されるキャビティ６２が形成される。樹脂封止の方法としては、熱硬化性樹脂を用いるトランスファーモールドを採用することができる。
具体的な封止方法は、先ず、制御素子２０およびスイッチング素子１８が上面に実装されたアイランド１２を、キャビティ６２に収納させる。このとき、封止圧によりアイランド１２が曲折することを防止するために、アイランド１２の先端部付近は、押圧部６４、６６により押圧されて厚み方向に固定されている。押圧部６４は、上金型５８に備えられた可動式のピンであり、下端がアイランド１２の上面に接触している。押圧部６６は、下金型６０に設けられた可動式のピンであり、上端がアイランド１２の下面に接触している。次に、モールド金型５６に設けたゲート（不図示）からキャビティ６２の内部に封止樹脂を注入して、アイランド１２、制御素子２０およびリード１４Ｃを樹脂封止する。更に本工程では、キャビティ６２に注入された封止樹脂が硬化する途中段階で押圧部６４、６６を引き抜いているので、アイランド１２の上面および下面は封止樹脂により覆われ外部には露出しない。
図７（Ｂ）に樹脂封止が終了した後のリードフレーム５０を示す。ここでは、リードフレーム５０に設けられた各ユニット５４が一括して同時に樹脂封止される。
本工程が終了した後は、打ち抜き加工を行うことでリードフレーム５０から各ユニット５４を分離し、分離された半導体装置を、例えば実装基板上に実装する。また、外部に露出するリードの酸化を防止するために、リードの表面を半田メッキ等のメッキ膜により被覆する。
以上の工程により、図１に構造を示す半導体装置１０が製造される。
本発明の半導体装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は側面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）及び（Ｃ）は拡大された断面図である。 本発明の半導体装置に備えられる回路の一例を示す回路図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）−（Ｃ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は平面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 背景技術の半導体装置を示す平面図である。
符号の説明
１０ 半導体装置
１２ アイランド
１４，１４Ａ，１４Ｂ，１４Ｃ，１４Ｄ，１４Ｅ リード
１６ 封止樹脂
１８ スイッチング素子
２０ 制御素子
２１ 金属細線
２２ 貫通孔
２４ ロウ材
２６ 絶縁シート
２８ 絶縁性固着材
３０ 電圧保護部
３２ 過電流保護部
３４ 過熱保護部
３６ ドライバ部
３８ 発振部
４０ ソフトスタート部
４２ 基準電圧部
４４ コンパレータ
４６ オペアンプ
４８ 分圧部
５０ リードフレーム
５２ 外枠
５４ ユニット
５６ モールド金型
５８ 上金型
６０ 下金型
６２ キャビティ
６４ 押圧部
６６ 押圧部

Claims (4)

  1. 裏面に主電極を備えるスイッチング素子と、前記スイッチング素子を制御する制御素子とを備え、
    前記スイッチング素子と前記制御素子とは同一のアイランドに実装され、
    前記スイッチング素子は導電性固着材を介して前記アイランドに実装され、
    前記制御素子は、裏面に貼着された絶縁シートおよび絶縁性固着材を介して、前記アイランドに実装され、
    前記制御素子は過熱保護部を備え、前記制御素子は前記アイランドを経由して前記スイッチング素子から熱エネルギーが伝導することで加熱され、前記過熱保護部で検出された前記制御素子の温度が所定以上の時は、前記制御素子から前記スイッチング素子への制御信号の供給を遮断し、
    前記絶縁性固着材はフィラーを含む樹脂材料から成り、前記絶縁シートはフィラーを含まない樹脂材料から成ることを特徴とする半導体装置。
  2. 前記絶縁性固着材は裾広がりの断面形状を備えることを特徴とする請求項１に記載の半導体装置。
  3. 前記制御素子の側面は前記絶縁性固着材により被覆されることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記スイッチング素子または前記制御素子と接続されて外部に突出する複数のリードを備え、
    前記制御素子は、前記リードが整列する方向に対して前記スイッチング素子よりも前記アイランドの中央部付近に実装されることを特徴とする請求項１から請求項３の何れかに記載の半導体装置。
JP2008114733A 2008-04-25 2008-04-25 半導体装置 Active JP5132407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114733A JP5132407B2 (ja) 2008-04-25 2008-04-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114733A JP5132407B2 (ja) 2008-04-25 2008-04-25 半導体装置

Publications (3)

Publication Number Publication Date
JP2009267071A JP2009267071A (ja) 2009-11-12
JP2009267071A5 JP2009267071A5 (ja) 2011-05-26
JP5132407B2 true JP5132407B2 (ja) 2013-01-30

Family

ID=41392543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114733A Active JP5132407B2 (ja) 2008-04-25 2008-04-25 半導体装置

Country Status (1)

Country Link
JP (1) JP5132407B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6227226B2 (ja) * 2012-05-11 2017-11-08 株式会社デンソー 半導体装置
CN109463036B (zh) * 2016-07-01 2020-10-23 罗姆股份有限公司 半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0438063U (ja) * 1990-07-27 1992-03-31
JP2704342B2 (ja) * 1992-04-03 1998-01-26 シャープ株式会社 半導体装置およびその製造方法
JP3036256B2 (ja) * 1992-10-06 2000-04-24 富士電機株式会社 半導体装置
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
KR100317648B1 (ko) * 1998-08-26 2002-02-19 윤종용 절연접착테이프에의하여다이접착되는반도체소자및다이접착방법그리고그장치
KR100335481B1 (ko) * 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
JP3989417B2 (ja) * 2003-07-28 2007-10-10 シャープ株式会社 電源用デバイス

Also Published As

Publication number Publication date
JP2009267071A (ja) 2009-11-12

Similar Documents

Publication Publication Date Title
US8203848B2 (en) Circuit device and method of manufacturing the same
US9716054B2 (en) Semiconductor device
US8629467B2 (en) Semiconductor device
EP2690658B1 (en) Power semiconductor module and power unit device
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
US6841866B2 (en) Power semiconductor device
US9159715B2 (en) Miniaturized semiconductor device
JP2010034350A (ja) 半導体装置
JP4985809B2 (ja) 半導体装置
JP6448418B2 (ja) 電力用半導体装置
JP2010034349A (ja) 半導体装置の製造方法およびリードフレーム
WO2010098501A1 (ja) 半導体装置およびその製造方法
JP2009267054A (ja) 半導体装置およびその製造方法
JP5161688B2 (ja) 半導体装置および半導体モジュール
JP5132407B2 (ja) 半導体装置
JP5341339B2 (ja) 回路装置
JP2009206406A (ja) パワー半導体装置
CN111354709B (zh) 半导体装置及其制造方法
JP5682511B2 (ja) 半導体モジュール
JP2011054625A (ja) 回路装置
JP4610426B2 (ja) 回路装置の製造方法
JP5341473B2 (ja) 半導体装置およびその製造方法
JP2012019084A (ja) 半導体装置及びその製造方法
JP2017157649A (ja) 半導体装置
JP2006339231A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5132407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250