WO2018003827A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018003827A1
WO2018003827A1 PCT/JP2017/023677 JP2017023677W WO2018003827A1 WO 2018003827 A1 WO2018003827 A1 WO 2018003827A1 JP 2017023677 W JP2017023677 W JP 2017023677W WO 2018003827 A1 WO2018003827 A1 WO 2018003827A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating
switching element
unit
driver
signal
Prior art date
Application number
PCT/JP2017/023677
Other languages
English (en)
French (fr)
Inventor
基浩 安東
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to EP17820181.0A priority Critical patent/EP3460979A4/en
Priority to US16/307,398 priority patent/US10833595B2/en
Priority to JP2018525194A priority patent/JP6646744B2/ja
Priority to CN201780040559.9A priority patent/CN109463036B/zh
Publication of WO2018003827A1 publication Critical patent/WO2018003827A1/ja
Priority to US17/037,150 priority patent/US11329572B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F19/00—Fixed transformers or mutual inductances of the signal type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit
    • H03K17/691—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit using transformer coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Definitions

  • the present invention relates to a semiconductor device.
  • inverters which are power conversion devices that convert DC power into AC power, have been used for driving motors and power supply devices (power conditioners, etc.) mounted on various devices.
  • an inverter composed of a power device such as an IGBT (Insulated Gate Bipolar Transistor) or MOSFET (metal-oxide-semiconductor field-effect transistor) and a driver IC for driving the power device is housed in one package.
  • IGBT Insulated Gate Bipolar Transistor
  • MOSFET metal-oxide-semiconductor field-effect transistor
  • driver IC driving the power device
  • IPM Intelligent Power Module
  • FIG. 9 is a diagram showing a schematic configuration of an example of a conventional inverter system configured by mounting an IPM on a printed circuit board.
  • the inverter system 110 illustrated in FIG. 9 includes an MCU (Micro Control Unit) 101, photocouplers 102A to 102F, a photocoupler 103, an IPM 104, and a printed circuit board (PCB) 105.
  • MCU Micro Control Unit
  • PCB printed circuit board
  • the MCU 101, the photocouplers 102A to 102F, the photocoupler 103, and the IPM 104 are mounted on the printed circuit board 105 using solder or the like.
  • the MCU 101 transmits control signals Sci1 to Sci6 to each of the photocouplers 102A to 102F that have a relatively high speed response.
  • the photocouplers 102A to 102F transmit the input control signals Sci6 to Sci6 as control signals Sco1 to Sco6 to the IPM 104 side while being electrically insulated from each other.
  • the IPM 104 functions as a motor driver for driving a three-phase DC brushless motor (not shown), and has three bridge structures (not shown) each composed of an upper switching element and a lower switching element made of IGBT or the like. ing.
  • the driver IC drives each upper switching element and each lower switching element based on the input control signals Sco1 to Sco6. Thereby, the IPC 104 operates as an inverter.
  • the fault signal Fti is transmitted from the IPM 104 to the photocoupler 103 which has a relatively low speed response.
  • the fault signal Fti is transmitted when an abnormality such as an overcurrent or an overheat state occurs.
  • the photocoupler 103 transmits the input fault signal Fti as the fault signal Fto to the MCU 101 side while being electrically insulated. Thereby, the abnormal state can be notified to the MCU 101.
  • the control signals and the photocouplers 102A to 102F and 103 are arranged between the MCU 101 on the low voltage side and the IPM 104 on the high voltage side. Signal insulation of the fault signal is achieved, and malfunction or failure of the MCU 101 is suppressed.
  • such a configuration of the inverter system 110 leads to an increase in the size of the printed circuit board 105 due to an increase in the board mounting area for the following reasons, thereby hindering the downsizing of the system.
  • the photocoupler needs to secure a creepage distance for the terminals for insulation, and the package size of the photocoupler increases. Further, it is necessary to mount photocouplers for the number of signals. In the example of the inverter system 110, seven photocouplers are required. Further, the photocoupler requires an external capacitor for power supply. Further, it is necessary to secure an insulation distance between the wiring patterns on the printed circuit board 105.
  • Patent Document 1 discloses a configuration in which a printed circuit board is disposed on an IPM, and a photocoupler is mounted on the printed circuit board for signal insulation of a PWM signal. However, the same problem as described above occurs.
  • an object of the present invention is to provide a semiconductor device capable of reducing the size of a system by reducing a substrate mounting area.
  • a semiconductor device includes:
  • a semiconductor device includes: A drive unit that drives the upper switching element and the lower switching element in response to a control signal for controlling driving of the upper switching element and the lower switching element that are connected in series to form a bridge circuit; An insulating part having an insulating transformer; A package for sealing at least a part of the insulating part and the driving part, The insulating unit is configured to transmit a signal corresponding to the control signal to the drive unit side while performing signal insulation (first configuration).
  • the driving unit includes an upper driver unit that drives the upper switching element, and a lower driver unit that drives the lower switching element,
  • the insulating part may be arranged at the same plane position sandwiched between the upper driver part and the lower driver part (second configuration).
  • a transmission unit that generates a pulse signal based on the received control signal and outputs the pulse signal to the insulating unit may be further provided (third configuration).
  • the driving unit transmits a detection signal corresponding to a driving state to the insulating unit
  • the insulating unit may transmit the detection signal to the outside of the apparatus while performing signal insulation (fourth configuration).
  • the drive unit may further include a transmission unit that generates a pulse signal based on the received detection signal and outputs the pulse signal to the insulating unit (fifth configuration).
  • a receiving unit that generates a signal based on a pulse output from the insulating unit and transmits the signal to the outside of the apparatus may be further provided (sixth configuration).
  • the insulating portion includes a surface of an insulating substrate having a semiconductor layer or a first coil formed in the insulating substrate, a first coil, and a dielectric. It is good also as having further the 2nd coil formed so that it may oppose on both sides (7th structure).
  • the first coil and the second coil may be arranged so as to overlap in a plan view (eighth configuration).
  • the insulating unit and the drive unit may each have a chip configuration (9th configuration).
  • the upper switching element and the lower switching element use an IGBT or MOSFET using a Si substrate, a SiC substrate, or a wide band gap semiconductor substrate. It may be a conventional IGBT or MOSFET (tenth configuration).
  • An inverter system includes a semiconductor device having any one of the first to tenth configurations, a control unit that transmits a control signal to the semiconductor device, the semiconductor device, and the control unit. Are mounted (the eleventh configuration).
  • a device includes the above inverter system and a motor driven by the inverter system (a twelfth configuration).
  • the power converter device which concerns on another aspect of this invention is A power converter that performs power conversion by driving an upper switching element and a lower switching element that are connected in series to form a bridge circuit, First and second drive circuit chips for driving the upper switching element and the lower switching element with a signal according to a control signal input from the outside; An insulating chip that insulates between the control signal and a signal for driving the first and second driving circuit chips using an insulating transformer; A substrate on which at least the insulating chip is mounted; A package for sealing at least a part of the substrate, the insulating chip, and the first and second driving circuit chips; The insulating chip is configured to be disposed in a region between the first and second drive circuit chips in a plan view (13th configuration).
  • the insulating chip is opposed to the surface of the insulating substrate having a semiconductor layer or the first coil formed in the insulating substrate with the first coil interposed therebetween. And a second coil formed in the surface of the dielectric or in the dielectric (fourteenth configuration).
  • the substrate may include a metal island connected to the lead terminal (fifteenth configuration).
  • the substrate may include an insulating printed board (sixteenth configuration).
  • the substrate may include a metal island connected to the lead terminal and an insulating printed board (a seventeenth configuration).
  • the substrate may further include a transmission / reception chip that transmits and receives the control signal (eighteenth configuration).
  • the first and second drive circuit chips may be mounted on a common island (19th configuration).
  • the system can be reduced in size by reducing the board mounting area.
  • FIG. 1 is a schematic plan view of an IPM (semiconductor package) according to an embodiment of the present invention. It is a schematic block diagram which shows the example of 1 structure of a motor drive system. It is a schematic block diagram which shows the example of 1 structure of a solar energy power generation system. It is an external view which shows an example of the vehicle carrying an electronic device. It is a figure which shows schematic structure of the inverter system which concerns on a prior art example.
  • FIG. 1 is a diagram showing a schematic configuration of an inverter system according to an embodiment of the present invention.
  • An inverter system 10 illustrated in FIG. 1 includes an MCU 1, an IPM 2, and a printed circuit board 3.
  • the MCU 1 and the IPM 2 are mounted on the printed circuit board 3 using solder or the like.
  • the IPM 2 functions as an inverter that drives a three-phase DC brushless motor (not shown) (a motor 15 described later).
  • the MCU 1 transmits six control signals Sc to the IPM 2.
  • the IPM 2 operates as an inverter based on the input control signal Sc. Further, the IPM 2 transmits a fault signal FO to the MCU when an abnormality occurs.
  • the signal isolation between the control signal Sc and the fault signal FO is performed inside the IPM 2. This suppresses malfunction or failure of the MCU 1 on the low voltage side due to the IPM 2 on the high voltage side.
  • FIG. 2 is a diagram specifically illustrating a circuit configuration of the IPM 2.
  • the IPM 2 includes an inverter unit 20, a transmission / reception IC 23, an insulating unit 24, and bootstrap diodes Db1 to Db3. These components are housed in one package. Is done.
  • the IPM 2 also includes external terminal portions T1 to T24 for establishing an electrical connection with the outside.
  • the inverter unit 20 includes an upper driver IC 21, a lower driver IC 22, a first upper switching element HQ1, a second upper switching element HQ2, a third upper switching element HQ3, a first lower switching element LQ1, 2 lower switching element LQ2, third lower switching element LQ3, and diodes D1 to D6.
  • the upper driver IC 21 and the lower driver IC 22 constitute a drive unit.
  • First upper switching element HQ1, second upper switching element HQ2, third upper switching element HQ3, first lower switching element LQ1, second lower switching element LQ2, and third lower switching element LQ3 are each constituted by an IGBT using a Si (silicon) substrate.
  • These switching elements are not limited to IGBTs, and may be constituted by MOSFETs using Si substrates, or by IGBTs or MOSFETs using semiconductor substrates called SiC substrates or wide band gap types. Also good.
  • a power supply voltage P (for example, 600 V) which is a relatively high voltage is applied to the external terminal portion T1.
  • the external terminal portion T1 is connected to the collector of the first upper switching element HQ1.
  • the emitter of the first upper switching element HQ1 is connected to the collector of the first lower switching element LQ1.
  • the emitter of the first lower switching element LQ1 is connected to one end of the resistor R1 via the external terminal portion T5.
  • the first upper switching element HQ1 and the first lower switching element LQ1 are connected in series to form a first bridge.
  • the external terminal portion T1 is connected to the collector of the second upper switching element HQ2.
  • the emitter of the second upper switching element HQ2 is connected to the collector of the second lower switching element LQ2.
  • the emitter of the second lower switching element LQ2 is connected to one end of the resistor R1 via the external terminal portion T6.
  • the second upper switching element HQ2 and the second lower switching element LQ2 are connected in series to form a second bridge.
  • the external terminal portion T1 is connected to the collector of the third upper switching element HQ3.
  • the emitter of the third upper switching element HQ3 is connected to the collector of the third lower switching element LQ3.
  • the emitter of the third lower switching element LQ3 is connected to one end of the resistor R1 via the external terminal portion T7.
  • the third upper switching element HQ3 and the third lower switching element LQ3 are connected in series to form a third bridge.
  • the other end of the resistor R1 is connected to the ground terminal.
  • Diodes D1 to D6 are configured as flywheel diodes (FWD).
  • the cathode of the diode D1 is connected to the collector of the first upper switching element HQ1.
  • the anode of the diode D1 is connected to the emitter of the first upper switching element HQ1.
  • the connection relationship between the diodes D2 to D6 and other switching elements is the same. That is, the diodes D1 to D6 and each switching element are connected in antiparallel.
  • the emitter of the first upper switching element HQ1 is connected to the U-phase terminal of the motor 15, which is a three-phase DC brushless motor, via the external terminal portion T2.
  • the emitter of the second upper switching element HQ2 is connected to the V-phase terminal of the motor 15 via the external terminal portion T3.
  • the emitter of the third upper switching element HQ3 is connected to the W-phase terminal of the motor 15 via the external terminal portion T4.
  • Capacitors Cb1 to Cb3 are for bootstrap.
  • One end of the capacitor Cb1 is connected to the external terminal portion T2.
  • the other end of the capacitor Cb1 is connected to the cathode of the diode Db1 via the external terminal portion T9.
  • the anode of the diode Db1 is connected to the terminal of the upper driver IC 21.
  • One end of the capacitor Cb2 is connected to the external terminal portion T3.
  • the other end of the capacitor Cb2 is connected to the cathode of the diode Db2 via the external terminal portion T10.
  • the anode of the diode Db2 is connected to the terminal of the upper driver IC 21.
  • One end of the capacitor Cb3 is connected to the external terminal portion T4.
  • the other end of the capacitor Cb3 is connected to the cathode of the diode Db3 via the external terminal portion T11.
  • the anode of the diode Db3 is connected to the terminal of the upper driver IC 21
  • a power supply voltage HVCC (for example, 15 V) is applied to the upper driver IC 21 from the outside via the external terminal portion T12.
  • a ground potential is applied to the upper driver IC 21 from the outside via the external terminal portion T13.
  • the upper driver IC 21 includes a first driver 21A for driving the first upper switching element HQ1, a second driver 21B for driving the second upper switching element HQ2, and a third driver for driving the third upper switching element HQ3. 21C.
  • the upper driver IC 21 uses the power supply voltage HVCC to charge the capacitor Cb1 via the diode Db1, thereby generating a voltage VBU that is a higher voltage than the power supply voltage P at the external terminal portion T9. Then, the first driver 21A applies the voltage VBU to the gate of the first upper switching element HQ1, and turns on the first upper switching element HQ1.
  • the upper driver IC 21 uses the power supply voltage HVCC to charge the capacitor Cb2 via the diode Db2, thereby generating a voltage VBV that is a higher voltage than the power supply voltage P at the external terminal portion T10. Then, the second driver 21B applies the voltage VBV to the gate of the second upper switching element HQ2, and turns on the second upper switching element HQ2.
  • the upper driver IC 21 uses the power supply voltage HVCC to charge the capacitor Cb3 via the diode Db3, thereby generating a voltage VBW that is a higher voltage than the power supply voltage P at the external terminal portion T11. Then, the third driver 21C applies the voltage VBW to the gate of the third upper switching element HQ3, and turns on the third upper switching element HQ3.
  • the first driver 21A, the second driver 21B, and the third driver 21C each short-circuit between the gate and emitter of the first upper switching element HQ1, the second upper switching element HQ2, and the third upper switching element HQ3, respectively.
  • the switching element is turned off.
  • the lower driver IC 22 includes a first driver 22A, a second driver 22B, and a third driver 22C.
  • a power supply voltage LVCC (for example, 15 V) is applied to the lower driver IC 22 from the outside through the external terminal portion T22, and a ground potential is applied from the outside through the external terminal T24.
  • the first driver 22A turns on the first lower switching element LQ1 by applying the power supply voltage LVCC to the gate of the first lower switching element LQ1.
  • the second driver 22B turns on the second lower switching element LQ2 by applying the power supply voltage LVCC to the gate of the second lower switching element LQ2.
  • the third driver 22C turns on the third lower switching element LQ3 by applying the power supply voltage LVCC to the gate of the third lower switching element LQ3.
  • the first driver 22A, the second driver 22B, and the third driver 22C respectively short the gates of the first lower switching element LQ1, the second lower switching element LQ2, and the third lower switching element LQ3 to the ground potential. Thus, each switching element is turned off.
  • the switching elements are driven on and off by the upper driver IC 21 and the lower driver IC 22, so that current is supplied to the motor 15 through the U-phase terminal, the V-phase terminal, and the W-phase terminal, and the rotor of the motor 15 is driven. Is driven to rotate.
  • UVLO Under Voltage Lock Out unit 21D of the upper driver IC 21 monitors each voltage VBU, VBV, and VBW.
  • the lower driver IC 22 further includes a comparator 22D, a UVLO unit 22E, and a TSD (Thermal Shut Down) unit 22F.
  • a current detection signal CIN obtained by converting the current flowing through the resistor R1 into a voltage signal is applied to the non-inverting input terminal (+) of the comparator 22D via the external terminal portion T23.
  • a predetermined reference voltage is applied to the inverting input terminal ( ⁇ ) of the comparator 22D.
  • the comparator 22D outputs a high level detection signal.
  • the lower switching elements are turned off by the first driver 22A to the third driver 22C.
  • UVLO unit 22E monitors power supply voltage LVCC.
  • the TSD unit 22F monitors the chip temperature of the lower driver IC 22, and outputs a detection signal to that effect when the chip temperature exceeds a predetermined temperature threshold (for example, 175 ° C.). At this time, the lower switching elements are turned off by the first driver 22A to the third driver 22C.
  • a predetermined temperature threshold for example, 175 ° C.
  • the six control signals Sc transmitted from the MCU 1 shown in FIG. 1 are composed of control signals HINU, HINV, HINW, LINU, LINV, and LINW as shown in FIG.
  • the control signals HINU, HINV, and HINW respectively input to the external terminals T14 to T16 are received by the transmission / reception IC 23, transferred to the insulating unit 24, and transmitted to the upper driver IC 21 while being electrically insulated by the insulating unit 24.
  • the first driver 21A drives the first upper switching element HQ1 on and off based on the control signal HINU.
  • the second driver 21B drives the second upper switching element HQ2 on and off based on the control signal HINV.
  • the third driver 21C drives the third upper switching element HQ3 on and off based on the control signal HINW.
  • the control signals LINU, LINV, and LINW respectively input to the external terminals T17 to T19 are received by the transmission / reception IC 23 and transferred to the insulating unit 24, and are electrically insulated by the insulating unit 24 while being electrically insulated from the lower driver IC 22.
  • the first driver 22A drives the first lower switching element LQ1 on and off based on the control signal LINU.
  • the second driver 22B drives the second lower switching element LQ2 on and off based on the control signal LINV.
  • the third driver 22C drives the third lower switching element LQ3 on and off based on the control signal LINW.
  • a fault signal that is a logic level indicating an abnormal state is output to the insulating unit 24 by the lower driver IC 22.
  • the fault signal is transmitted to the transmission / reception IC 23 while being electrically insulated by the insulating unit 24, and transmitted to the external MCU 1 (FIG. 1) via the external terminal T20 as the fault signal FO by the transmission / reception IC 23. Thereby, the abnormal state can be notified to the MCU 1.
  • FIG. 3 is a diagram illustrating a specific circuit configuration of the transmission / reception IC 23 and the insulating unit 24.
  • the transmission / reception IC 23 includes transmission units 23A to 23F that transmit signals to the isolation transformers Tr1 to Tr6, and a reception unit 23G that receives signals from the isolation transformer Tr7.
  • the transmission / reception IC 23 also includes terminals T25 to T45. Control signals HINU, HINV, HINW, LINU, LINV, and LINW are input to terminals T25 to T30 via external terminal portions T14 to T19, respectively.
  • the insulating unit 24 is an IC chip in which insulating transformers Tr1 to Tr7 are integrated on one chip.
  • the insulating unit 24 also includes terminals T46 to T75.
  • the upper driver IC 21 includes receiving units 211 to 213 that receive signals from the respective isolation transformers Tr1 to Tr3, in addition to the first driver 21A, the second driver 21B, and the third driver 21C.
  • the upper driver IC 21 also has terminals T76 to T81.
  • the lower driver IC 22 transmits signals to the receiving units 221 to 223 that receive signals from the insulating transformers Tr4 to Tr6 and the insulating transformer Tr7.
  • a transmission unit 224 is provided.
  • the lower driver IC 22 also has terminals T82 to T89.
  • the transmission units 23A to 23F have the same configuration, and here, the configuration of the transmission unit 23A is specifically shown in FIG.
  • the receiving units 211 to 213 and 221 to 223 have the same configuration, and here, the configuration of the receiving unit 211 is specifically shown in FIG.
  • the transmission unit 23A includes an inverter 231, an inverter 232, a pulse generator 233, and a pulse generator 234.
  • the input terminal of the inverter 231 is connected to the terminal T25.
  • the output terminal of the inverter 231 is connected to the input terminal of the pulse generator 234 together with the input terminal of the inverter 232.
  • the output terminal of the inverter 232 is connected to the input terminal of the pulse generator 233.
  • the output end of the pulse generator 233 is connected to one end of the primary side winding of the isolation transformer Tr1 via terminals T32 and T46.
  • the output end of the pulse generator 234 is connected to the other end of the primary winding of the isolation transformer Tr1 via terminals T33 and T47. A midpoint between both ends of the primary winding is connected to the ground potential via the terminal T60 and the external terminal portion T21.
  • the receiving unit 211 includes an inverter 211A, an inverter 211B, and a flip-flop 211C.
  • One end of the secondary winding of the transformer Tr1 is connected to the input end of the inverter 211A via a terminal T61 and a terminal T76.
  • the other end of the secondary winding of the transformer Tr1 is connected to the input end of the inverter 211B via a terminal T62 and a terminal T77.
  • a midpoint between both ends of the secondary winding is connected to the ground potential via the terminal T75 and the external terminal portion T8.
  • the output terminal of the inverter 211A is connected to the set terminal S of the flip-flop 211C.
  • the output terminal of the inverter 211B is connected to the reset terminal R of the flip-flop 211C.
  • the output terminal Q of the flip-flop 211C is connected to the input terminal of the first driver 21A.
  • FIG. 4 shows a laminated structure of the chip-shaped insulating transformer Tr1.
  • the other insulating transformers Tr2 to Tr7 have the same configuration.
  • a silicon (Si) substrate (an example of an insulating substrate having a semiconductor layer) is formed on the copper island.
  • the silicon substrate has an insulating layer (silicon oxide film or the like) on the surface side.
  • the silicon substrate may be another dielectric such as an insulating printed board.
  • a copper coil as a primary winding or a secondary winding is formed on the surface of the silicon substrate or in the silicon substrate.
  • a dielectric layer made of SiO2 or the like is laminated so as to cover the copper coil.
  • a copper coil as a secondary winding or a primary winding is formed on the surface of the dielectric layer or in the dielectric layer.
  • the other insulating transformers Tr2 to Tr7 are arranged on the silicon substrate so as to be aligned with the insulating transformer Tr1.
  • Each insulating transformer formed into a chip is thin and can be formed to have a thickness similar to that of other ICs. Therefore, the thickness of the IPM 2 can be made thinner than the conventional one.
  • the primary side winding or the secondary side winding may be formed using aluminum wiring. Further, the primary side winding and the secondary side winding may be formed so as to be arranged in the horizontal direction on the same plane, instead of being superposed in the vertical direction.
  • control signal HINU which is a pulse signal input to the terminal T 25
  • the control signal HINU is input to the inverter 231 and inverted, and is inverted again by the inverter 232 and input to the pulse generator 233. Further, the signal after being inverted by the inverter 231 is input to the pulse generator 234.
  • the pulse generator 233 and the pulse generator 234 generate a pulse signal having a width narrower than that of the control signal HINU using the rising of the input signal as a trigger, and output the pulse signal to the primary side of the isolation transformer Tr1.
  • a change in current due to the pulse signal supplied to the primary winding of the insulation transformer Tr1 generates a current in the secondary winding of the insulation transformer Tr1, which is supplied to the flip-flop 211C via the inverters 211A and 211B.
  • the control signal HINU rises from the low level to the high level
  • the signal input to the pulse generator 233 rises from the low level to the high level, so that the pulse generator 233 generates a pulse and 1 of the transformer Tr1. Output to the next side.
  • the control signal HOU of the high level is output from the output terminal Q to the first driver 21A.
  • control signal HINU which is a pulse signal
  • the control signal HOU is transmitted to the upper driver IC 21.
  • control signal HINV that is a pulse signal input to the terminal T26 is transmitted to the primary side of the transformer Tr2 via the transmission unit 23B, and is transmitted to the reception unit 212 while being electrically insulated by the transformer Tr2.
  • control signal HOV is transmitted to the second driver 21B by the receiving unit 212.
  • control signal HINW which is a pulse signal input to the terminal T27, is transmitted to the primary side of the transformer Tr3 via the transmitter 23C, and transmitted to the receiver 213 while being electrically insulated by the transformer Tr3.
  • the reception unit 213 transmits the control signal HOW to the third driver 21C.
  • control signal LINU which is a pulse signal input to the terminal T28
  • the control signal LINV which is a pulse signal input to the terminal T29
  • the reception unit 222 transmits the control signal LOV to the second driver 22B.
  • control signal LINW which is a pulse signal input to the terminal T30, is transmitted to the primary side of the transformer Tr6 via the transmission unit 23F, and transmitted to the reception unit 223 while being electrically insulated by the transformer Tr6. Then, the reception unit 223 transmits the control signal LOW to the third driver 22C.
  • the transmission unit 224 includes an inverter 224A, an inverter 224B, a pulse generator 224C, and a pulse generator 224D.
  • the fault signal FIN is input to the input terminal of the inverter 224A.
  • the output terminal of the inverter 224A is connected to the input terminal of the pulse generator 224D together with the input terminal of the inverter 224B.
  • the output terminal of the inverter 224B is connected to the input terminal of the pulse generator 224C.
  • the output end of the pulse generator 224C is connected to one end of the primary side winding of the insulating transformer Tr7 via the terminal T88 and the terminal T73.
  • the output end of the pulse generator 224D is connected to the other end of the primary side winding of the insulating transformer Tr7 via a terminal T89 and a terminal T74.
  • the receiving unit 23G includes an inverter 236, an inverter 237, and a flip-flop 235.
  • One end of the secondary side winding of the transformer Tr7 is connected to the input end of the inverter 236 via terminals T58 and T44.
  • the other end of the secondary winding of the transformer Tr7 is connected to the input end of the inverter 237 via terminals T59 and T45.
  • the output terminal of the inverter 236 is connected to the set terminal S of the flip-flop 235.
  • the output terminal of the inverter 237 is connected to the reset terminal R of the flip-flop 235.
  • the output terminal Q of the flip-flop 235 is connected to the terminal T31.
  • the terminal T31 is connected to the external terminal portion T20 (FIG. 2).
  • the configuration including the transmission unit 224, the transformer Tr7, and the reception unit 23G is the same as the configuration including the transmission unit 23A, the transformer Tr1, and the reception unit 211 described above. Therefore, the fault signal FIN is transmitted to the primary side of the transformer Tr7 via the transmission unit 224, and is transmitted to the reception unit 23G while being electrically insulated by the transformer Tr7.
  • the reception unit 23G receives the terminal T31 and the fault signal FO as the fault signal FO. It is transmitted to the MCU 1 (FIG. 1) via the external terminal unit T20.
  • FIG. 5 is a plan view seen from the surface on which the IPM 2 (semiconductor package) is mounted.
  • the sealing resin 200 is indicated by a two-dot chain line.
  • the sealing resin 200 is formed so that the outer shape is substantially rectangular.
  • the sealing resin 200 includes a sealing resin 200, a lead frame 300, an upper driver IC 21, a lower driver IC 22, a transmission / reception IC 23, an insulating unit 24, bootstrap diodes Db1 to Db3, Upper switching element HQ1, second upper switching element HQ2, third upper switching element HQ3, first lower switching element LQ1, second lower switching element LQ2, third lower switching element LQ3, diode D1 to D6 and wires W1 to W13 are provided.
  • the insulating portion 24 and the drive portion are sealed by the sealing resin 200 (package), and at this time, at least a part of the silicon substrate (FIG. 4) is sealed.
  • the lead frame 300 includes island portions 310 to 319, lead terminal pad portions 321 to 326, lead terminals 330 to 337, and suspension leads 340.
  • the lead frame 300 is made of a metal such as Cu.
  • the lead frame 300 is formed, for example, by subjecting a metal plate material to cutting and bending such as punching.
  • the diode Db1 is placed on the island part 310 that is integral with the external terminal part T9.
  • the anode side of the diode Db1 and the terminal of the upper driver IC 21, and the island portion 310 and the terminal of the upper driver IC 21 are connected by a wire W1, respectively.
  • the wires W1 to W13 including the wire W1 are made of, for example, Au wires.
  • the wires W1 to W13 may be made of, for example, Al or Cu wires, and a plurality of wires may be connected in parallel or may be a flat wire.
  • the diode Db2 is placed on the island portion 311 that is integral with the external terminal portion T10.
  • the anode side of the diode Db2 and the terminal of the upper driver IC 21 and the island portion 311 and the terminal of the upper driver IC 21 are connected by a wire W2.
  • the diode Db3 is placed on the island portion 312 that is integral with the external terminal portion T11.
  • the anode side of the diode Db3 and the terminal of the upper driver IC 21 and the island portion 312 and the terminal of the upper driver IC 21 are connected by a wire W3.
  • the lead terminals 330 to 336 including the external terminal portions T14 to T20 are connected to the terminals T25 to T31 of the transmission / reception IC 23 by wires W4 (that is, a total of seven wires W4).
  • the insulating portion 24 is disposed at a position sandwiched between the upper driver IC 21 and the lower driver IC 22.
  • the terminals T32 to T45 included in the transmission / reception IC 23 are connected to the terminals T46 to T59 included in the insulating unit 24 by wires W5 (that is, a total of 14 wires W5).
  • the terminals T61 to T66 included in the insulating unit 24 are connected to the terminals T76 to T81 included in the upper driver IC 21 by wires W6 (that is, a total of six wires W6).
  • the terminals T67 to T74 included in the insulating unit 24 are connected to the terminals T82 to T89 included in the lower driver IC 22 by wires W7 (that is, a total of eight wires W7).
  • the upper switching elements HQ1 to HQ3 and the diodes D1 to D3 are mounted on the island part 313 integrated with the external terminal part T1.
  • the terminals of the upper driver IC 21 are connected to the gates and emitters of the upper switching elements HQ1 to HQ3 by wires W8.
  • the emitters of the upper switching elements HQ1 to HQ3 are connected to the anodes of the diodes D1 to D3 by wires W9, respectively.
  • the emitters of the diodes D1 to D3 are connected by wires W10 to pad portions 321 to 323 that are integral with the external terminal portions T2 to T4, respectively.
  • the first lower switching element LQ1 and the diode D4 are placed on the island part 314 integrated with the pad part 321.
  • the second lower switching element LQ2 and the diode D5 are placed on the island part 315 integrated with the pad part 322.
  • the third lower switching element LQ3 and the diode D6 are placed on the island part 316 integrated with the pad part 323.
  • the terminals of the lower driver IC 22 are connected to the gates of the lower switching elements LQ1 to LQ3 by wires W11.
  • the emitters of the lower switching elements LQ1 to LQ3 are connected to the anodes of the diodes D4 to D6 by wires W12, respectively.
  • the emitters of the diodes D4 to D6 are connected by wires W13 to pad portions 324 to 326 that are integral with the external terminal portions T5 to T7, respectively.
  • the island part 317 on which the transmission / reception IC 23 and the insulating part 24 are placed is integrated with the lead terminal 336.
  • the island part 319 on which the lower driver IC 22 is placed and the island part 318 on which the upper driver IC 21 is placed are connected and integrated.
  • the island part 319 is integrated with the lead terminal 337.
  • the lead terminal 337 includes an external terminal T24.
  • the island part 318 is integrated with the suspension lead 340.
  • the lead frame including the external terminal portion T21 is not shown.
  • This lead frame is a ground terminal on the low voltage side, and the lead frame (not shown) is arranged in the X direction as the same set as each lead frame including the external terminal portions T14 to T20 on the low voltage side.
  • the interval between the lead frames adjacent to each other in the X direction in the set of the lead frames including the external terminal portions T9 to T11 that generate the relatively high voltage is the set of the external terminal portions T14 to T21.
  • the distance between the lead frames adjacent to each other in the X direction in the (second set) is larger.
  • the interval between the first set and the second set is made wider than the intervals between the lead frames adjacent in the X direction in the second set.
  • a groove 210 formed in the sealing resin 200 and recessed in the Y direction is formed between the lead frames adjacent to each other in the X direction in the first group and between the first group and the second group. Is placed.
  • a groove 220 that is recessed in the X direction is formed at a substantially central portion of each side of the sealing resin 200 that faces the X direction.
  • the groove part 220 is used for conveyance and attachment of IPM2, for example.
  • Each lead frame including the external terminal portions T1 to T7 where a relatively high voltage is generated is opposed to one side of the sealing resin 200 in which the lead frames of the first group and the second group are disposed in the Y direction. Are arranged in the X direction on one side.
  • the external terminal portion T8 is not shown in FIG. 5, the lead frame including the external terminal portion T8 is arranged in the same set as each lead frame including the external terminal portions T1 to T7.
  • the lead terminal 337 which is a high-voltage side ground terminal, is spaced apart from the second set at a wider interval than the intervals between the lead frames adjacent in the X direction in the second set.
  • the IPM 2 of the present embodiment by providing the insulating part 24 in the IPM 2 (semiconductor device) with a smaller area and thinner than that using a plurality of the transmission / reception ICs 23 and the photocouplers, the control signal can be generated inside the IPM 2. And signal isolation of the fault signal.
  • the size of the IPM 2 is slightly increased by providing the transmission / reception IC 23 and the insulating portion 24, the effect of reducing the mounting area by removing the photocoupler is great.
  • the area can be greatly reduced. Therefore, the size of the printed circuit board 3 can be reduced, and the inverter system 10 can be reduced in size.
  • the insulating portion 24 can be formed small, even if the insulating portion 24 is arranged at a position sandwiched between the upper driver IC 21 and the lower driver IC 22, the ICs are arranged in the long side of the IPM2. As a result, the lengths of both the wires W6 and W7 connecting the insulating portion 24 and the upper driver IC 21 or the lower driver IC 22 can be shortened as much as possible. Therefore, the length of the wire can be shortened as much as possible, the possibility that the wires are short-circuited at the time of resin sealing can be reduced, and manufacturing can be performed at low cost.
  • a low-voltage terminal and a high-voltage terminal are generally separated from each other in a semiconductor package used in the IPM2, and therefore, a creepage distance of a terminal that must be considered in a photocoupler package There is no need to consider.
  • the internal insulation is performed by the sealing resin used for the IPM2 package. In this case, since the dielectric constant of the resin is lower than that of air, it is possible to save space. If the photocoupler is resin-sealed in the IPM2 package, there is no problem with insulation, but the problem of the thickness of the photocoupler and the problem that the area occupied by the photocoupler does not decrease remain.
  • FIG. 6 is a schematic block diagram showing an example of a motor drive system in FA (factory automation).
  • a motor drive system 60 shown in FIG. 6 is a system for driving the motor 61.
  • the motor 61 is mounted on, for example, an industrial robot.
  • the motor drive system 60 includes a driver unit 60A, a power supply unit 60B, a controller unit 60C, a detection unit 60D, and an interface unit 60E.
  • the driver unit 60A includes a power element, a gate driver, and the like, and is a part that substantially drives the motor 61.
  • the power supply unit 60B includes an AC / DC converter, a DC / DC converter, and the like, and supplies the generated power to the driver unit 60A and the like.
  • the controller unit 60C includes an MCU and the like, and controls the driver unit 60A, the power supply unit 60B, and the like.
  • the detection unit 60 ⁇ / b> D is a sensor that detects the rotational position and rotational speed of the motor 61.
  • the interface unit 60E is configured with a serial communication interface, Bluetooth (registered trademark), or the like. The IPM according to the present invention can be applied to the driver unit 60A.
  • FIG. 7 is a schematic block diagram illustrating an example of a solar power generation system.
  • a photovoltaic power generation system 70 shown in FIG. 7 includes a solar cell array 70A, a step-up DC / DC converter 70B, an inverter 70C, a bidirectional DC / DC converter 70D, a storage battery 70E, a distribution board 70F, and a communication block 70G. .
  • the solar cell array 70A is configured by connecting a plurality of solar cell modules, and receives direct sunlight to generate DC power.
  • Boost DC / DC converter 70B boosts the DC voltage from solar cell array 70A to generate a predetermined DC voltage.
  • Inverter 70C converts the DC power from step-up DC / DC converter 70B into AC power and outputs it to distribution board 70F.
  • Distribution board 70 ⁇ / b> F supplies necessary power out of the power from inverter 70 ⁇ / b> C to a load (such as an electric device in the home) and outputs surplus power to a commercial system. It is also possible to supply the power supplied from the commercial system to the load via the distribution board 70F.
  • the bidirectional DC / DC converter 70D converts the direct current power from the step-up DC / DC converter 70B into a predetermined direct current power and stores it in the storage battery 70E.
  • the bidirectional DC / DC converter 70D performs DC / DC conversion on the electric power discharged from the storage battery 70E, and also supplies it to the load via the inverter 70C and the distribution board 70F.
  • Communication block 70G communicates with inverter 70C, bidirectional DC / DC converter 70D, storage battery 70E, and the like.
  • the IPM according to the present invention can be applied to the inverter 70C, the step-up DC / DC converter 70B, and the like.
  • FIG. 8 is an external view showing a configuration example of a vehicle on which various electronic devices are mounted.
  • the vehicle X of this configuration example includes a battery X10 and various electronic devices X11 to X18 that operate by receiving supply of input voltage from the battery X10. Note that the mounting positions of the battery X10 and the electronic devices X11 to X18 in FIG. 8 may differ from actual ones for convenience of illustration.
  • the electronic device X11 is an engine control unit that performs control related to the engine (injection control, electronic throttle control, idling control, oxygen sensor heater control, auto cruise control, etc.).
  • the electronic device X12 is a lamp control unit that controls turning on and off such as HID [high intensity discharged lamp] and DRL [daytime running lamp].
  • the electronic device X13 is a transmission control unit that performs control related to the transmission.
  • the electronic device X14 is a body control unit that performs control (ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.) related to the movement of the vehicle X.
  • control ABS [anti-lock brake system] control, EPS [electric power steering] control, electronic suspension control, etc.
  • the electronic device X15 is a security control unit that performs drive control such as door locks and security alarms.
  • the electronic device X16 is an electronic device that is incorporated in the vehicle X at the factory shipment stage as a standard equipment item or manufacturer's option product such as a wiper, an electric door mirror, a power window, a damper (shock absorber), an electric sunroof, and an electric seat. It is.
  • the electronic device X17 is an electronic device that is optionally mounted on the vehicle X as a user option product, such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].
  • a user option product such as an in-vehicle A / V [audio / visual] device, a car navigation system, and an ETC [electronic toll collection system].
  • the electronic device X18 is an electronic device equipped with a high-voltage motor such as an in-vehicle blower, an oil pump, a water pump, or a battery cooling fan.
  • a high-voltage motor such as an in-vehicle blower, an oil pump, a water pump, or a battery cooling fan.
  • the inverter system including the IPM according to the present invention can be incorporated into any of the electronic devices X11 to X18 that use a motor or include a power supply device.
  • the configuration of the present invention can be variously modified in addition to the above-described embodiment without departing from the gist of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.
  • the island portion 317 may be separated from the lead terminal 336, and the island portions 318 and 319 may be separated.
  • an insulating printed board may be used as the island part 317, or a transmission / reception IC, an insulating part, an upper driver IC, and a lower driver IC may be mounted on the printed board.
  • the present invention can be used for inverter systems such as motor drive for industrial equipment and power conversion of power supply devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子の駆動を制御するための制御信号に応じて前記上側スイッチング素子と前記下側スイッチング素子を駆動する駆動部と、絶縁トランスを有する絶縁部と、前記絶縁部と前記駆動部の少なくとも一部を封止するパッケージと、を備え、前記絶縁部は、前記制御信号に応じた信号を信号絶縁しつつ前記駆動部側へ伝達する構成の半導体装置としている。

Description

半導体装置
　本発明は、半導体装置に関する。
　従来より、直流電力を交流電力へ変換する電力変換装置であるインバータが、様々な機器に搭載されるモータの駆動や、電源装置（パワーコンディショナ等）に用いられている。
　また、従来、ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）やＭＯＳＦＥＴ（metal-oxide-semiconductor　field-effect　transistor）などのパワーデバイスと、パワーデバイスを駆動するドライバＩＣとからなるインバータを１つのパッケージに収めて構成したＩＰＭ（Intelligent　Power　Module）が登場している。高電圧を用いる電力変換装置では、感電を防止するために入力部の信号や高電圧部の主回路を絶縁する必要がある場合も多い。
　図９は、ＩＰＭをプリント基板に実装することにより構成される従来のインバータシステムの一例の概略構成を示す図である。図９に示すインバータシステム１１０は、ＭＣＵ（Micro　Control　Unit）１０１と、フォトカプラ１０２Ａ～１０２Ｆと、フォトカプラ１０３と、ＩＰＭ１０４と、プリント基板（ＰＣＢ）１０５と、を備えている。
　ＭＣＵ１０１と、フォトカプラ１０２Ａ～１０２Ｆと、フォトカプラ１０３と、ＩＰＭ１０４は、プリント基板１０５に半田等を用いて実装される。
　ＭＣＵ１０１は、比較的に高速応答であるフォトカプラ１０２Ａ～１０２Ｆの各々に制御信号Ｓｃｉ１～Ｓｃｉ６を送信する。フォトカプラ１０２Ａ～１０２Ｆは、入力された制御信号Ｓｃｉ６～Ｓｃｉ６を各々電気的に絶縁をしつつＩＰＭ１０４側へ制御信号Ｓｃｏ１～Ｓｃｏ６として伝達させる。
　ＩＰＭ１０４は、３相ＤＣブラシレスモータ（不図示）を駆動するモータドライバとして機能し、各々ＩＧＢＴ等から成る上側スイッチング素子と下側スイッチング素子とで構成されるブリッジ構造（不図示）を３つ有している。ＩＰＭ１０４においては、入力された制御信号Ｓｃｏ１～Ｓｃｏ６に基づいてドライバＩＣが各上側スイッチング素子および各下側スイッチング素子を駆動する。これにより、ＩＰＣ１０４はインバータとして動作する。
　また、ＩＰＭ１０４からはフォールト信号Ｆｔｉが比較的に低速応答であるフォトカプラ１０３に送信される。フォールト信号Ｆｔｉは、過電流や過熱状態などの異常が発生したときに送信される。フォトカプラ１０３は、入力されたフォールト信号Ｆｔｉを電気的に絶縁しつつＭＣＵ１０１側へフォールト信号Ｆｔｏとして伝達する。これにより、ＭＣＵ１０１に異常状態を通知できる。
特開２００１－１５６２５２号公報
　このように、図９で示した従来のインバータシステム１１０の構成では、低電圧側であるＭＣＵ１０１と高電圧側であるＩＰＭ１０４の間にフォトカプラ１０２Ａ～１０２Ｆ、および１０３を配置することにより制御信号およびフォールト信号の信号絶縁を図り、ＭＣＵ１０１の誤動作または故障を抑制している。しかしながら、このようなインバータシステム１１０の構成では、以下の理由により基板実装面積の増大によるプリント基板１０５の大型化を招き、システムの小型化を阻害している。
　上記問題点の理由の一つとしては、フォトカプラは絶縁のために端子沿面距離を確保する必要があり、フォトカプラのパッケージサイズが大きくなることである。また、フォトカプラを信号数分だけ搭載する必要があることである。インバータシステム１１０の例では７個のフォトカプラが必要である。また、フォトカプラには電源用に外付けコンデンサが必要であることである。また、プリント基板１０５における配線パターン間の絶縁距離を確保する必要があることである。
　なお、特許文献１には、ＩＰＭの上にプリント基板が配置され、当該プリント基板にＰＷＭ信号の信号絶縁用にフォトカプラが実装される構成が開示されており、このような従来構成であっても上記と同様の問題点が生じる。
　上記問題点に鑑み、本発明は、基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供することを目的とする。
　本発明の一態様に係る半導体装置は、
　上記目的を達成するために本発明の一態様に係る半導体装置は、
　直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子の駆動を制御するための制御信号に応じて前記上側スイッチング素子と前記下側スイッチング素子を駆動する駆動部と、
　絶縁トランスを有する絶縁部と、
　前記絶縁部と前記駆動部の少なくとも一部を封止するパッケージと、を備え、
　前記絶縁部は、前記制御信号に応じた信号を信号絶縁しつつ前記駆動部側へ伝達する構成としている（第１の構成）。
　また、上記第１の構成において、前記駆動部は、前記上側スイッチング素子を駆動する上側ドライバ部と、前記下側スイッチング素子を駆動する下側ドライバ部と、を含み、
　前記絶縁部は、前記上側ドライバ部と前記下側ドライバ部とで挟まれる同一平面位置に配置されることとしてもよい（第２の構成）。
　また、上記第１または第２の構成において、受信した前記制御信号に基づいてパルス信号を生成して前記絶縁部に出力する送信部を更に備えることとしてもよい（第３の構成）。
　また、上記第１～第３のいずれかの構成において、前記駆動部は、駆動状態に応じた検出信号を前記絶縁部に送信し、
　前記絶縁部は、前記検出信号を信号絶縁しつつ装置の外部側へ伝達することとしてもよい（第４の構成）。
　また、上記第４の構成において、前記駆動部は、受信した前記検出信号に基づいてパルス信号を生成して前記絶縁部に出力する送信部を更に有することとしてもよい（第５の構成）。
　また、上記第４または第５の構成において、前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を更に備えることとしてもよい（第６の構成）。
　また、上記第１～第６のいずれかの構成において、前記絶縁部は、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように形成された第２のコイルと、を更に有することとしてもよい（第７の構成）。
　また、上記第７の構成において、第１のコイルと第２のコイルとは、平面視で重なるように配置されていることとしてもよい（第８の構成）。
　また、上記第１～第８のいずれかの構成において、前記絶縁部、前記駆動部は、それぞれチップ構成であることとしてもよい（第９の構成）。
　また、上記第１～第９のいずれかの構成において、前記上側スイッチング素子および前記下側スイッチング素子は、Ｓｉ基板を用いたＩＧＢＴまたはＭＯＳＦＥＴ、または、ＳｉＣ基板またはワイドバンドギャップ型の半導体基板を用いたＩＧＢＴまたはＭＯＳＦＥＴであることとしてもよい（第１０の構成）。
　また、本発明の別態様に係るインバータシステムは、上記第１～第１０のいずれかの構成とした半導体装置と、前記半導体装置に制御信号を送信する制御部と、前記半導体装置と前記制御部が実装される基板と、を備えることとしている（第１１の構成）。
　また、本発明の別態様に係る機器は、上記のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備えることとしている（第１２の構成）。
　また、本発明の別態様に係る電力変換装置は、
　直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、
　前記上側スイッチング素子と前記下側スイッチング素子を外部から入力される制御信号に応じた信号で駆動する第１および第２の駆動回路チップと、
　前記制御信号と第１および第２の駆動回路チップを駆動するための信号との間を絶縁トランスを用いて絶縁する絶縁チップと、
　少なくとも前記絶縁チップを搭載する基板と、
　前記基板と前記絶縁チップと第１および第２の駆動回路チップの少なくとも一部を封止するパッケージと、を備え、
　前記絶縁チップは、平面視で、第１および第２の駆動回路チップの間の領域に配置されている構成としている（第１３の構成）。
　また、上記第１３の構成において、前記絶縁チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第２のコイルと、を有することとしてもよい（第１４の構成）。
　また、上記第１３または第１４の構成において、前記基板は、リード端子に繋がる金属製のアイランドを含むこととしてもよい（第１５の構成）。
　また、上記第１３または第１４の構成において、前記基板は、絶縁性のプリント基板を含むこととしてもよい（第１６の構成）。
　また、上記第１３または第１４の構成において、前記基板は、リード端子に繋がる金属製のアイランドと絶縁性のプリント基板とを含むこととしてもよい（第１７の構成）。
　また、上記第１３～第１７のいずれかの構成において、前記基板は、前記制御信号を送受信する送受信チップを更に搭載することとしてもよい（第１８の構成）。
　また、上記第１３～第１８のいずれかの構成において、第１および第２の駆動回路チップは、共通のアイランド上に搭載されることとしてもよい（第１９の構成）。
　本発明によると、基板実装面積を低減することによりシステムを小型化することを可能とする。
本発明の一実施形態に係るインバータシステムの概略構成を示す図である。 本発明の一実施形態に係るＩＰＭの回路構成を示す図である。 本発明の一実施形態に係る送受信ＩＣと絶縁部の構成を示す図である。 絶縁トランスの積層構造例を示す図である。 本発明の一実施形態に係るＩＰＭ（半導体パッケージ）の概略平面図である。 モータ駆動システムの一構成例を示す概略ブロック図である。 太陽光発電システムの一構成例を示す概略ブロック図である。 電子機器を搭載する車両の一例を示す外観図である。 従来例に係るインバータシステムの概略構成を示す図である。
　以下に本発明の一実施形態について図面を参照して説明する。
＜インバータシステムの構成＞
　図１は、本発明の一実施形態に係るインバータシステムの概略構成を示す図である。図１に示すインバータシステム１０は、ＭＣＵ１と、ＩＰＭ２と、プリント基板３と、を備えている。ＭＣＵ１と、ＩＰＭ２は、プリント基板３に半田などを用いて実装される。
　ＩＰＭ２は、不図示の３相ＤＣブラシレスモータ（後述するモータ１５）を駆動するインバータとして機能する。ＭＣＵ１は、ＩＰＭ２に６本の制御信号Ｓｃを送信する。ＩＰＭ２は、入力された制御信号Ｓｃに基づいてインバータとして動作する。また、ＩＰＭ２は、異常発生時にフォールト信号ＦＯをＭＣＵに送信する。インバータシステム１０では、ＩＰＭ２の内部において制御信号Ｓｃおよびフォールト信号ＦＯの信号絶縁を行う構成としている。これにより、高電圧側のＩＰＭ２によって低電圧側のＭＣＵ１が誤動作することや故障することを抑制している。
＜ＩＰＭの構成＞
　次に、本発明の一実施形態に係るＩＰＭ２（半導体パッケージ）の構成について図２を用いて詳述する。図２は、ＩＰＭ２の回路構成を具体的に示す図である。
　図２に示すようにＩＰＭ２は、インバータ部２０と、送受信ＩＣ２３と、絶縁部２４と、ブートストラップ用のダイオードＤｂ１～Ｄｂ３と、を備えており、これらの構成要素を１つのパッケージに収めて構成される。また、ＩＰＭ２は、外部との電気的接続を確立するための外部端子部Ｔ１～Ｔ２４も備えている。
　インバータ部２０は、上側ドライバＩＣ２１と、下側ドライバＩＣ２２と、第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、ダイオードＤ１～Ｄ６と、を有している。上側ドライバＩＣ２１と、下側ドライバＩＣ２２とから駆動部が構成される。
　第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、は、それぞれＳｉ（シリコン）基板を用いたＩＧＢＴにより構成される。なお、これらのスイッチング素子は、ＩＧＢＴに限らず、Ｓｉ基板を用いたＭＯＳＦＥＴにより構成されてもよいし、ＳｉＣ基板やワイドバンドギャップ型と称される半導体基板を用いたＩＧＢＴやＭＯＳＦＥＴで構成してもよい。
　外部端子部Ｔ１には、比較的に高電圧である電源電圧Ｐ（例えば６００Ｖ）が印加される。第１上側スイッチング素子ＨＱ１のコレクタには外部端子部Ｔ１が接続される。第１上側スイッチング素子ＨＱ１のエミッタは、第１下側スイッチング素子ＬＱ１のコレクタに接続される。第１下側スイッチング素子ＬＱ１のエミッタは、外部端子部Ｔ５を介して抵抗Ｒ１の一端に接続される。このように、第１上側スイッチング素子ＨＱ１と、第１下側スイッチング素子ＬＱ１とは直列に接続されて第１ブリッジを構成する。
　第２上側スイッチング素子ＨＱ２のコレクタには外部端子部Ｔ１が接続される。第２上側スイッチング素子ＨＱ２のエミッタは、第２下側スイッチング素子ＬＱ２のコレクタに接続される。第２下側スイッチング素子ＬＱ２のエミッタは、外部端子部Ｔ６を介して抵抗Ｒ１の一端に接続される。このように、第２上側スイッチング素子ＨＱ２と、第２下側スイッチング素子ＬＱ２とは直列に接続されて第２ブリッジを構成する。
　第３上側スイッチング素子ＨＱ３のコレクタには外部端子部Ｔ１が接続される。第３上側スイッチング素子ＨＱ３のエミッタは、第３下側スイッチング素子ＬＱ３のコレクタに接続される。第３下側スイッチング素子ＬＱ３のエミッタは、外部端子部Ｔ７を介して抵抗Ｒ１の一端に接続される。このように、第３上側スイッチング素子ＨＱ３と、第３下側スイッチング素子ＬＱ３とは直列に接続されて第３ブリッジを構成する。
　抵抗Ｒ１の他端は接地端に接続される。
　ダイオードＤ１～Ｄ６は、フライホイールダイオード（ＦＷＤ）として構成される。ダイオードＤ１のカソードは、第１上側スイッチング素子ＨＱ１のコレクタに接続される。ダイオードＤ１のアノードは、第１上側スイッチング素子ＨＱ１のエミッタに接続される。ダイオードＤ２～Ｄ６と、他のスイッチング素子との接続関係も同様である。即ち、ダイオードＤ１～Ｄ６と、各スイッチング素子とは、逆並列に接続される。
　第１上側スイッチング素子ＨＱ１のエミッタは、外部端子部Ｔ２を介して３相ＤＣブラシレスモータであるモータ１５のＵ相端子に接続される。第２上側スイッチング素子ＨＱ２のエミッタは、外部端子部Ｔ３を介してモータ１５のＶ相端子に接続される。第３上側スイッチング素子ＨＱ３のエミッタは、外部端子部Ｔ４を介してモータ１５のＷ相端子に接続される。
　コンデンサＣｂ１～Ｃｂ３は、ブートストラップ用である。コンデンサＣｂ１の一端は、外部端子部Ｔ２に接続される。コンデンサＣｂ１の他端は、外部端子部Ｔ９を介してダイオードＤｂ１のカソードに接続される。ダイオードＤｂ１のアノードは、上側ドライバＩＣ２１の端子に接続される。コンデンサＣｂ２の一端は、外部端子部Ｔ３に接続される。コンデンサＣｂ２の他端は、外部端子部Ｔ１０を介してダイオードＤｂ２のカソードに接続される。ダイオードＤｂ２のアノードは、上側ドライバＩＣ２１の端子に接続される。コンデンサＣｂ３の一端は、外部端子部Ｔ４に接続される。コンデンサＣｂ３の他端は、外部端子部Ｔ１１を介してダイオードＤｂ３のカソードに接続される。ダイオードＤｂ３のアノードは、上側ドライバＩＣ２１の端子に接続される。
　外部端子部Ｔ１２を介して外部より電源電圧ＨＶＣＣ（例えば１５Ｖ）が上側ドライバＩＣ２１に印加される。また、外部端子部Ｔ１３を介して外部より接地電位が上側ドライバＩＣ２１に印加される。
　上側ドライバＩＣ２１は、第１上側スイッチング素子ＨＱ１の駆動用に第１ドライバ２１Ａを、第２上側スイッチング素子ＨＱ２の駆動用に第２ドライバ２１Ｂを、第３上側スイッチング素子ＨＱ３の駆動用に第３ドライバ２１Ｃを、それぞれ有している。
　上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ１を介してコンデンサＣｂ１に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＵを外部端子部Ｔ９に発生させる。そして、第１ドライバ２１Ａは、電圧ＶＢＵを第１上側スイッチング素子ＨＱ１のゲートに印加し、第１上側スイッチング素子ＨＱ１をオンとする。
　同様に、上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ２を介してコンデンサＣｂ２に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＶを外部端子部Ｔ１０に発生させる。そして、第２ドライバ２１Ｂは、電圧ＶＢＶを第２上側スイッチング素子ＨＱ２のゲートに印加し、第２上側スイッチング素子ＨＱ２をオンとする。
　更に同様に、上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ３を介してコンデンサＣｂ３に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＷを外部端子部Ｔ１１に発生させる。そして、第３ドライバ２１Ｃは、電圧ＶＢＷを第３上側スイッチング素子ＨＱ３のゲートに印加し、第３上側スイッチング素子ＨＱ３をオンとする。
　第１ドライバ２１Ａ、第２ドライバ２１Ｂ、および第３ドライバ２１Ｃは、それぞれ第１上側スイッチング素子ＨＱ１、第２上側スイッチング素子ＨＱ２、および第３上側スイッチング素子ＨＱ３のゲート・エミッタ間をショートさせることで各スイッチング素子をオフとする。
　また、下側ドライバＩＣ２２は、第１ドライバ２２Ａと、第２ドライバ２２Ｂと、第３ドライバ２２Ｃと、を有している。下側ドライバＩＣ２２には、外部端子部Ｔ２２を介して外部より電源電圧ＬＶＣＣ（例えば１５Ｖ）が印加されると共に、外部端子Ｔ２４を介して外部より接地電位が印加される。
　第１ドライバ２２Ａは、電源電圧ＬＶＣＣを第１下側スイッチング素子ＬＱ１のゲートに印加することで、第１下側スイッチング素子ＬＱ１をオンする。第２ドライバ２２Ｂは、電源電圧ＬＶＣＣを第２下側スイッチング素子ＬＱ２のゲートに印加することで、第２下側スイッチング素子ＬＱ２をオンする。第３ドライバ２２Ｃは、電源電圧ＬＶＣＣを第３下側スイッチング素子ＬＱ３のゲートに印加することで、第３下側スイッチング素子ＬＱ３をオンする。
　第１ドライバ２２Ａ、第２ドライバ２２Ｂ、および第３ドライバ２２Ｃは、それぞれ第１下側スイッチング素子ＬＱ１、第２下側スイッチング素子ＬＱ２、および第３下側スイッチング素子ＬＱ３のゲートを接地電位とショートさせることで各スイッチング素子をオフとする。
　このように上側ドライバＩＣ２１および下側ドライバＩＣ２２によって各スイッチング素子がオンオフ駆動されることで、Ｕ相端子、Ｖ相端子、およびＷ相端子を介してモータ１５に電流が通電されてモータ１５のロータが回転駆動される。
　また、上側ドライバＩＣ２１が有するＵＶＬＯ（Under　Voltage　Lock　Out）部２１Ｄは、各電圧ＶＢＵ、ＶＢＶ、およびＶＢＷを監視する。
　また、下側ドライバＩＣ２２は、コンパレータ２２Ｄ、ＵＶＬＯ部２２Ｅ、およびＴＳＤ（Thermal　Shut　Down）部２２Ｆを更に有している。抵抗Ｒ１を流れる電流を電圧信号に変換した電流検出信号ＣＩＮが外部端子部Ｔ２３を介してコンパレータ２２Ｄの非反転入力端（＋）に印加される。コンパレータ２２Ｄの反転入力端（－）には、所定の基準電圧が印加される。電流検出信号ＣＩＮが基準電圧に達すると過電流が生じたとして、コンパレータ２２ＤはＨｉｇｈレベルの検出信号を出力する。このとき、第１ドライバ２２Ａ～第３ドライバ２２Ｃによって下側の各スイッチング素子はオフにされる。
　ＵＶＬＯ部２２Ｅは、電源電圧ＬＶＣＣを監視する。ＴＳＤ部２２Ｆは、下側ドライバＩＣ２２のチップ温度を監視し、チップ温度が所定の温度閾値（例えば１７５℃）を上回ると、その旨の検出信号を出力する。このとき、第１ドライバ２２Ａ～第３ドライバ２２Ｃによって下側の各スイッチング素子はオフにされる。
＜信号絶縁に関する構成＞
　図１で示したＭＣＵ１から送信される６本の制御信号Ｓｃは、具体的には図２に示すよう制御信号ＨＩＮＵ、ＨＩＮＶ、ＨＩＮＷ、ＬＩＮＵ、ＬＩＮＶ、およびＬＩＮＷから構成される。外部端子Ｔ１４～Ｔ１６に各々入力された制御信号ＨＩＮＵ、ＨＩＮＶおよびＨＩＮＷは、送受信ＩＣ２３により受信されて絶縁部２４へ受け渡され、絶縁部２４により電気的に絶縁されつつ上側ドライバＩＣ２１へ伝達される。第１ドライバ２１Ａは、制御信号ＨＩＮＵに基づいて第１上側スイッチング素子ＨＱ１をオンオフ駆動する。第２ドライバ２１Ｂは、制御信号ＨＩＮＶに基づいて第２上側スイッチング素子ＨＱ２をオンオフ駆動する。第３ドライバ２１Ｃは、制御信号ＨＩＮＷに基づいて第３上側スイッチング素子ＨＱ３をオンオフ駆動する。
　また、外部端子Ｔ１７～Ｔ１９に各々入力された制御信号ＬＩＮＵ、ＬＩＮＶおよびＬＩＮＷは、送受信ＩＣ２３により受信されて絶縁部２４へ受け渡され、絶縁部２４により電気的に絶縁されつつ下側ドライバＩＣ２２へ伝達される。第１ドライバ２２Ａは、制御信号ＬＩＮＵに基づいて第１下側スイッチング素子ＬＱ１をオンオフ駆動する。第２ドライバ２２Ｂは、制御信号ＬＩＮＶに基づいて第２下側スイッチング素子ＬＱ２をオンオフ駆動する。第３ドライバ２２Ｃは、制御信号ＬＩＮＷに基づいて第３下側スイッチング素子ＬＱ３をオンオフ駆動する。
　また、コンパレータ２２Ｄによって過電流が検出されたり、ＴＳＤ部２２Ｆによって過熱状態が検出されるなどした場合、異常状態を示す論理レベルであるフォールト信号が下側ドライバＩＣ２２によって絶縁部２４に出力される。フォールト信号は、絶縁部２４によって電気的に絶縁されつつ送受信ＩＣ２３へ伝達され、送受信ＩＣ２３によってフォールト信号ＦＯとして外部端子Ｔ２０を介して外部のＭＣＵ１（図１）へ送信される。これにより、ＭＣＵ１へ異常状態を通知することができる。
　ここで、送受信ＩＣ２３および絶縁部２４の構成について図３を用いて詳述する。図３は、送受信ＩＣ２３および絶縁部２４の具体的な回路構成を示す図である。
　図３に示すように、送受信ＩＣ２３は、各絶縁トランスＴｒ１～Ｔｒ６へ信号を送信する送信部２３Ａ～２３Ｆと、絶縁トランスＴｒ７から信号を受信する受信部２３Ｇと、を備えており、これらの構成要素を１チップに集積化したＩＣチップである。また、送受信ＩＣ２３は、端子Ｔ２５～Ｔ４５も備えている。端子Ｔ２５～Ｔ３０には、外部端子部Ｔ１４～Ｔ１９を介して制御信号ＨＩＮＵ、ＨＩＮＶ、ＨＩＮＷ、ＬＩＮＵ、ＬＩＮＶ、およびＬＩＮＷがそれぞれ入力される。
　また、絶縁部２４は、絶縁トランスＴｒ１～Ｔｒ７を１チップに集積化したＩＣチップである。また、絶縁部２４は、端子Ｔ４６～Ｔ７５も備えている。
　上側ドライバＩＣ２１は、第１ドライバ２１Ａ、第２ドライバ２１Ｂ、第３ドライバ２１Ｃに加えて、各絶縁トランスＴｒ１～Ｔｒ３から信号を受信する受信部２１１～２１３を備えている。また、上側ドライバＩＣ２１は、端子Ｔ７６～Ｔ８１も有している。
　下側ドライバＩＣ２２は、第１ドライバ２２Ａ、第２ドライバ２２Ｂ、第３ドライバ２２Ｃに加えて、各絶縁トランスＴｒ４～Ｔｒ６から信号を受信する受信部２２１～２２３と、絶縁トランスＴｒ７へ信号を送信する送信部２２４を備えている。また、下側ドライバＩＣ２２は、端子Ｔ８２～Ｔ８９も有している。
　送信部２３Ａ～２３Ｆは、いずれも同様の構成としており、ここでは代表的に送信部２３Ａの構成を具体的に図３で示している。また、受信部２１１～２１３、２２１～２２３は、いずれも同様の構成としており、ここでは代表的に受信部２１１の構成を具体的に図３で示している。
　そこで、送信部２３Ａ、絶縁トランスＴｒ１、および受信部２１１からなる構成、およびその動作について代表的に説明する。送信部２３Ａは、インバータ２３１、インバータ２３２、パルス発生器２３３、およびパルス発生器２３４を有している。インバータ２３１の入力端は、端子Ｔ２５が接続される。インバータ２３１の出力端は、インバータ２３２の入力端と共にパルス発生器２３４の入力端に接続される。インバータ２３２の出力端は、パルス発生器２３３の入力端に接続される。パルス発生器２３３の出力端は、端子Ｔ３２、およびＴ４６を介して絶縁トランスＴｒ１の１次側巻線の一端に接続される。パルス発生器２３４の出力端は、端子Ｔ３３、およびＴ４７を介して絶縁トランスＴｒ１の１次側巻線の他端に接続される。１次側巻線の両端間の途中点は、端子Ｔ６０および外部端子部Ｔ２１を介して接地電位に接続される。
　受信部２１１は、インバータ２１１Ａ、インバータ２１１Ｂ、およびフリップフロップ２１１Ｃを有している。トランスＴｒ１の２次側巻線の一端は、端子Ｔ６１および端子Ｔ７６を介してインバータ２１１Ａの入力端に接続される。トランスＴｒ１の２次側巻線の他端は、端子Ｔ６２および端子Ｔ７７を介してインバータ２１１Ｂの入力端に接続される。２次側巻線の両端間の途中点は、端子Ｔ７５および外部端子部Ｔ８を介して接地電位に接続される。インバータ２１１Ａの出力端は、フリップフロップ２１１Ｃのセット端子Ｓに接続される。インバータ２１１Ｂの出力端は、フリップフロップ２１１Ｃのリセット端子Ｒに接続される。フリップフロップ２１１Ｃの出力端子Ｑは、第１ドライバ２１Ａの入力端に接続される。
　ここで、チップ化された絶縁トランスＴｒ１の積層構成を図４に示す。なお、他の絶縁トランスＴｒ２～Ｔｒ７も同様の構成である。銅アイランド上にシリコン（Ｓｉ）基板（半導体層を有する絶縁基板の一例）が形成される。シリコン基板は、表面側に絶縁層（シリコン酸化膜等）を有している。なお、シリコン基板は、絶縁性のプリント基板など他の誘電体であってもよい。シリコン基板の表面またはシリコン基板中に１次側巻線または２次側巻線としての銅コイルが形成されている。この銅コイルを覆うようにＳｉＯ２等による誘電体層が積層されている。誘電体層の表面または誘電体層中に、２次側巻線または１次側巻線としての銅コイルが形成されている。このように、１次側銅コイルと２次側銅コイルは、誘電体層により電気的に絶縁されている。他の絶縁トランスＴｒ２～Ｔｒ７は、絶縁トランスＴｒ１と並ぶようにシリコン基板上に配置される。チップ化された各絶縁トランスの厚みは薄く、他のＩＣと同程度の厚みに形成できるので、ＩＰＭ２の厚みを従来のものよりも薄くできるようになる。なお、１次側巻線または２次側巻線はアルミニウム配線を用いて形成してもよい。また、１次側巻線と２次側巻線とを上下方向に重ね合わせるのではなく、同一平面上の横方向に並べるように形成しても構わない。
　説明を図３に戻して、端子Ｔ２５に入力されたパルス信号である制御信号ＨＩＮＵは、インバータ２３１に入力されて反転され、インバータ２３２により再度反転されてパルス発生器２３３に入力される。また、インバータ２３１により反転された後の信号はパルス発生器２３４に入力される。パルス発生器２３３およびパルス発生器２３４は、入力される信号の立上りをトリガーとして、制御信号ＨＩＮＵより幅の狭いパルス信号を生成して絶縁トランスＴｒ１の１次側へ出力する。
　絶縁トランスＴｒ１の１次側巻線に供給されたパルス信号による電流の変化により、絶縁トランスＴｒ１の２次側巻線に電流が発生し、これがインバータ２１１Ａ、２１１Ｂを介してフリップフロップ２１１Ｃに供給される。２次側巻線に流れる電流の向きに応じて、フリップフロップ２１１Ｃのセット端子ＳにＨｉｇｈレベル信号が入力されるか、リセット端子ＲにＨｉｇｈレベル信号が入力されるかが決まる。
　制御信号ＨＩＮＵがＨｉｇｈレベルからＬｏｗレベルに立ち下がったときは、パルス発生器２３４に入力される信号はＬｏｗレベルからＨｉｇｈレベルへ立ち上がるので、パルス発生器２３４がパルスを生成して絶縁トランスＴｒ１の１次側へ出力する。この場合、フリップフロップ２１１Ｃのセット端子ＳにＬｏｗレベル信号が、リセット端子ＲにＨｉｇｈレベル信号が入力されるので、出力端子ＱからはＬｏｗレベルの制御信号ＨＯＵが第１ドライバ２１Ａへ出力される。
　一方、制御信号ＨＩＮＵがＬｏｗレベルからＨｉｇｈレベルに立ち上がったときは、パルス発生器２３３に入力される信号はＬｏｗレベルからＨｉｇｈレベルへ立ち上がるので、パルス発生器２３３がパルスを生成してトランスＴｒ１の１次側へ出力する。この場合、フリップフロップ２１１Ｃのセット端子ＳにＨｉｇｈレベル信号が、リセット端子ＲにＬｏｗレベル信号が入力されるので、出力端子ＱからはＨｉｇｈレベルの制御信号ＨＯＵが第１ドライバ２１Ａへ出力される。
　このようにして、パルス信号である制御信号ＨＩＮＵは、送信部２３Ａを介してトランスＴｒ１の１次側へ送信され、トランスＴｒ１により電気的に絶縁されつつ受信部２１１へ伝達され、受信部２１１により制御信号ＨＯＵとして上側ドライバＩＣ２１に送信される。
　同様にして、端子Ｔ２６に入力されたパルス信号である制御信号ＨＩＮＶは、送信部２３Ｂを介してトランスＴｒ２の１次側へ送信され、トランスＴｒ２により電気的に絶縁されつつ受信部２１２へ伝達され、受信部２１２により制御信号ＨＯＶとして第２ドライバ２１Ｂに送信される。更に同様にして、端子Ｔ２７に入力されたパルス信号である制御信号ＨＩＮＷは、送信部２３Ｃを介してトランスＴｒ３の１次側へ送信され、トランスＴｒ３により電気的に絶縁されつつ受信部２１３へ伝達され、受信部２１３により制御信号ＨＯＷとして第３ドライバ２１Ｃに送信される。
　また、同様にして、端子Ｔ２８に入力されたパルス信号である制御信号ＬＩＮＵは、送信部２３Ｄを介してトランスＴｒ４の１次側へ送信され、トランスＴｒ４により電気的に絶縁されつつ受信部２２１へ伝達され、受信部２２１により制御信号ＬＯＵとして第１ドライバ２２Ａに送信される。更に同様にして、端子Ｔ２９に入力されたパルス信号である制御信号ＬＩＮＶは、送信部２３Ｅを介してトランスＴｒ５の１次側へ送信され、トランスＴｒ５により電気的に絶縁されつつ受信部２２２へ伝達され、受信部２２２により制御信号ＬＯＶとして第２ドライバ２２Ｂに送信される。更に同様にして、端子Ｔ３０に入力されたパルス信号である制御信号ＬＩＮＷは、送信部２３Ｆを介してトランスＴｒ６の１次側へ送信され、トランスＴｒ６により電気的に絶縁されつつ受信部２２３へ伝達され、受信部２２３により制御信号ＬＯＷとして第３ドライバ２２Ｃに送信される。
　次に、送信部２２４、トランスＴｒ７、および受信部２３Ｇからなる構成、およびその動作について説明する。送信部２２４は、インバータ２２４Ａ、インバータ２２４Ｂ、パルス発生器２２４Ｃ、およびパルス発生器２２４Ｄを有している。インバータ２２４Ａの入力端には、フォールト信号ＦＩＮが入力される。
　インバータ２２４Ａの出力端は、インバータ２２４Ｂの入力端と共にパルス発生器２２４Ｄの入力端に接続される。インバータ２２４Ｂの出力端は、パルス発生器２２４Ｃの入力端に接続される。パルス発生器２２４Ｃの出力端は、端子Ｔ８８および端子Ｔ７３を介して絶縁トランスＴｒ７の１次側巻線の一端に接続される。パルス発生器２２４Ｄの出力端は、端子Ｔ８９および端子Ｔ７４を介して絶縁トランスＴｒ７の１次側巻線の他端に接続される。
　受信部２３Ｇは、インバータ２３６、インバータ２３７、およびフリップフロップ２３５を有している。トランスＴｒ７の２次側巻線の一端は、端子Ｔ５８、Ｔ４４を介してインバータ２３６の入力端に接続される。トランスＴｒ７の２次側巻線の他端は、端子Ｔ５９、Ｔ４５を介してインバータ２３７の入力端に接続される。インバータ２３６の出力端は、フリップフロップ２３５のセット端子Ｓに接続される。インバータ２３７の出力端は、フリップフロップ２３５のリセット端子Ｒに接続される。フリップフロップ２３５の出力端子Ｑは、端子Ｔ３１に接続される。端子Ｔ３１は、外部端子部Ｔ２０（図２）に接続される。
　即ち、送信部２２４、トランスＴｒ７、および受信部２３Ｇからなる構成は、先述した送信部２３Ａ、トランスＴｒ１、および受信部２１１からなる構成と同様である。従って、フォールト信号ＦＩＮは、送信部２２４を介してトランスＴｒ７の１次側へ送信され、トランスＴｒ７により電気的に絶縁されつつ受信部２３Ｇへ伝達され、受信部２３Ｇによりフォールト信号ＦＯとして端子Ｔ３１および外部端子部Ｔ２０を介してＭＣＵ１（図１）へ送信される。
＜半導体パッケージの構成＞
　次に、本実施形態に係るＩＰＭ２の半導体パッケージとしての構成について図５を用いて詳述する。図５は、ＩＰＭ２（半導体パッケージ）の実装される側の面から視た平面図である。なお、図５では、便宜上、封止樹脂２００を二点鎖線で示している。封止樹脂２００は、外形が略矩形状として形成される。
　図５に示すＩＰＭ２は、封止樹脂２００と、リードフレーム３００と、上側ドライバＩＣ２１と、下側ドライバＩＣ２２と、送受信ＩＣ２３と、絶縁部２４と、ブートストラップ用のダイオードＤｂ１～Ｄｂ３と、第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、ダイオードＤ１～Ｄ６と、ワイヤＷ１～Ｗ１３と、を備えている。封止樹脂２００（パッケージ）によって、絶縁部２４および駆動部（上側ドライバＩＣ２１および下側ドライバＩＣ２２）が封止され、このときシリコン基板（図４）の少なくとも一部が封止される。
　リードフレーム３００は、アイランド部３１０～３１９と、リード端子のパッド部３２１～３２６と、リード端子３３０～３３７と、吊りリード３４０と、を含んでいる。リードフレーム３００は、例えばＣｕなどの金属から構成される。リードフレーム３００は、例えば金属製の板材料に対して打ち抜きなどの切断加工および曲げ加工を施すことによって形成される。
　外部端子部Ｔ９と一体であるアイランド部３１０には、ダイオードＤｂ１が載置される。ダイオードＤｂ１のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１０と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ１によって接続される。なお、ワイヤＷ１を含むワイヤＷ１～Ｗ１３は、例えばＡｕワイヤなどによって構成される。ワイヤＷ１～Ｗ１３は、例えばＡｌやＣｕワイヤで構成されていてもよく、複数本を並列に接続したり、平板状のワイヤでも構わない。外部端子部Ｔ１０と一体であるアイランド部３１１には、ダイオードＤｂ２が載置される。ダイオードＤｂ２のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１１と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ２によって接続される。外部端子部Ｔ１１と一体であるアイランド部３１２には、ダイオードＤｂ３が載置される。ダイオードＤｂ３のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１２と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ３によって接続される。
　外部端子部Ｔ１４～Ｔ２０をそれぞれ含むリード端子３３０～３３６は、それぞれ送受信ＩＣ２３が有する端子Ｔ２５～Ｔ３１にワイヤＷ４によって接続される（即ちワイヤＷ４は計７本）。平面視で、絶縁部２４は、上側ドライバＩＣ２１と、下側ドライバＩＣ２２とによって挟まれる位置に配置される。送受信ＩＣ２３が有する端子Ｔ３２～Ｔ４５は、それぞれ絶縁部２４が有する端子Ｔ４６～Ｔ５９にワイヤＷ５によって接続される（即ちワイヤＷ５は計１４本）。
　絶縁部２４が有する端子Ｔ６１～Ｔ６６は、それぞれ上側ドライバＩＣ２１が有する端子Ｔ７６～Ｔ８１にワイヤＷ６によって接続される（即ちワイヤＷ６は計６本）。絶縁部２４が有する端子Ｔ６７～Ｔ７４はそれぞれ下側ドライバＩＣ２２が有する端子Ｔ８２～Ｔ８９にワイヤＷ７によって接続される（即ちワイヤＷ７は計８本）。
　外部端子部Ｔ１と一体であるアイランド部３１３には、上側の各スイッチング素子ＨＱ１～ＨＱ３と、ダイオードＤ１～Ｄ３とが載置される。上側ドライバＩＣ２１の各端子は、上側の各スイッチング素子ＨＱ１～ＨＱ３の各ゲートと各エミッタにワイヤＷ８によって接続される。上側の各スイッチング素子ＨＱ１～ＨＱ３の各エミッタは、ダイオードＤ１～Ｄ３の各アノードにそれぞれワイヤＷ９によって接続される。ダイオードＤ１～Ｄ３の各エミッタは、外部端子部Ｔ２～Ｔ４とそれぞれ一体であるパッド部３２１～３２３にワイヤＷ１０によって接続される。
　パッド部３２１と一体であるアイランド部３１４には、第１下側スイッチング素子ＬＱ１とダイオードＤ４が載置される。パッド部３２２と一体であるアイランド部３１５には、第２下側スイッチング素子ＬＱ２とダイオードＤ５が載置される。パッド部３２３と一体であるアイランド部３１６には、第３下側スイッチング素子ＬＱ３とダイオードＤ６が載置される。
　下側ドライバＩＣ２２の各端子は、下側の各スイッチング素子ＬＱ１～ＬＱ３の各ゲートにワイヤＷ１１によって接続される。下側の各スイッチング素子ＬＱ１～ＬＱ３の各エミッタは、ダイオードＤ４～Ｄ６の各アノードにそれぞれワイヤＷ１２によって接続される。ダイオードＤ４～Ｄ６の各エミッタは、外部端子部Ｔ５～Ｔ７とそれぞれ一体であるパッド部３２４～３２６にワイヤＷ１３によって接続される。
　送受信ＩＣ２３と絶縁部２４が載置されるアイランド部３１７は、リード端子３３６と一体化されている。下側ドライバＩＣ２２が載置されるアイランド部３１９と、上側ドライバＩＣ２１が載置されるアイランド部３１８は、接続されて一体化されている。アイランド部３１９は、リード端子３３７と一体化される。リード端子３３７は、外部端子Ｔ２４を含む。アイランド部３１８は、吊りリード３４０と一体化される。
　図５では、外部端子部Ｔ２１を含むリードフレームについては図示をしていない。このリードフレームは低圧側のグランド端子であり、同様に低電圧側である外部端子部Ｔ１４～Ｔ２０を含む各リードフレームと同じ組として上記不図示のリードフレームはＸ方向に配列される。
　比較的に高電圧が生じる外部端子部Ｔ９～Ｔ１１を含む各リードフレームからなる組（第１の組）におけるＸ方向に隣接するリードフレーム間の各間隔は、外部端子部Ｔ１４～Ｔ２１からなる組（第２の組）におけるＸ方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第１の組と上記第２の組との間の間隔は、上記第２の組におけるＸ方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第１の組におけるＸ方向に隣接するリードフレーム間、および上記第１の組と上記第２の組との間には、封止樹脂２００に形成されるＹ方向に凹んだ溝部２１０が配置される。なお、封止樹脂２００におけるＸ方向に対向する各辺の略中央部には、Ｘ方向に凹んだ溝部２２０が形成される。溝部２２０は、例えばＩＰＭ２の搬送や取付けに用いられる。
　比較的に高電圧が生じる外部端子部Ｔ１～Ｔ７を含む各リードフレームは、上記第１の組および上記第２の組の各リードフレームが配置される封止樹脂２００の一辺とＹ方向に対向する一辺側に、Ｘ方向に配列される。また、外部端子部Ｔ８については図５で図示していないが、外部端子部Ｔ８を含むリードフレームは、外部端子部Ｔ１～Ｔ７を含む各リードフレームと同じ組として配置される。また、高圧側のグランド端子であるリード端子３３７は、上記第２の組におけるＸ方向に隣接するリードフレーム間の各間隔に比して広い間隔にて、上記第２の組と隔てて配置される。
＜本実施形態によって奏される効果＞
　本実施形態のＩＰＭ２によれば、送受信ＩＣ２３とフォトカプラを複数用いたものよりも小面積で薄型に形成できる絶縁部２４をＩＰＭ２（半導体装置）の内部に設けることで、ＩＰＭ２の内部で制御信号およびフォールト信号の信号絶縁を図っている。これにより、送受信ＩＣ２３と絶縁部２４を設けることによってＩＰＭ２のサイズが若干増大したとしても、フォトカプラを削除することによる実装面積削減効果が大きいので、全体として図１に示すようなプリント基板における実装面積を大幅に削減できる。従って、プリント基板３のサイズを小型化でき、インバータシステム１０の小型化につなげることができる。また、ＩＰＭ２のパッケージ構成において、絶縁部２４を小さく形成できるので、絶縁部２４を上側ドライバＩＣ２１と下側ドライバＩＣ２２とで挟まれる位置に配置しても、ＩＰＭ２の長辺内に各ＩＣを並べて配置できるようになり、絶縁部２４と上側ドライバＩＣ２１、または下側ドライバＩＣ２２とをそれぞれ接続するワイヤＷ６、Ｗ７の両方の長さをなるべく短くすることができる。従って、ワイヤの長さをなるべく短くすることができ、樹脂封止時にワイヤ同士が短絡する虞を低減できるとともに、安価に製造が可能となる。
　また、絶縁機能をＩＰＭ２に内蔵させる効果として、例えば、ＩＰＭ２に用いる半導体パッケージでは低電圧端子と高電圧端子が一般的に離れているため、フォトカプラのパッケージでは考慮が必要であった端子沿面距離を考慮する必要がない。また、フォトカプラを用いる構成では空気中の放電を防止するために基板における配線パターン間距離を確保する必要があったが、本実施形態では、ＩＰＭ２のパッケージに使用する封止樹脂で内部絶縁を行い、樹脂の誘電率は空気の誘電率よりも低いため、省スペース化が可能となる。なお、仮にフォトカプラをＩＰＭ２のパッケージ内で樹脂封止すれば、絶縁に関する問題はなくなるが、フォトカプラの厚みの問題や、フォトカプラの占める面積が小さくならないという問題は残ってしまう。
＜産業機器への適用＞
　ここで、本発明に係るＩＰＭの適用先の一例として産業機器への適用について説明する。図６は、ＦＡ（ファクトリーオートメーション）におけるモータ駆動システムの一例を示す概略ブロック構成図である。図６に示すモータ駆動システム６０は、モータ６１を駆動するためのシステムである。モータ６１は、例えば産業ロボットに搭載されるものである。モータ駆動システム６０は、ドライバ部６０Ａ、電源部６０Ｂ、コントローラ部６０Ｃ、検知部６０Ｄ、およびインタフェース部６０Ｅを備えている。
　ドライバ部６０Ａは、パワー素子やゲートドライバなどを含み、モータ６１を実質的に駆動する部位である。電源部６０Ｂは、ＡＣ／ＤＣコンバータやＤＣ／ＤＣコンバータなどを含み、生成した電力をドライバ部６０Ａなどに供給する。コントローラ部６０Ｃは、ＭＣＵなどを含み、ドライバ部６０Ａ、電源部６０Ｂなどを制御する。検知部６０Ｄは、モータ６１の回転位置・回転速度などを検知するセンサである。インタフェース部６０Ｅは、シリアル通信インタフェースやBluetooth（登録商標）などで構成される。本発明に係るＩＰＭは、ドライバ部６０Ａに適用することが可能である。
＜太陽光発電システムへの適用＞
　ここでは、本発明に係るＩＰＭの適用先の別の一例として、太陽光発電システムについて述べる。図７は、太陽光発電システムの一例を示す概略ブロック構成図である。図７に示す太陽光発電システム７０は、太陽電池アレイ７０Ａ、昇圧ＤＣ／ＤＣコンバータ７０Ｂ、インバータ７０Ｃ、双方向ＤＣ／ＤＣコンバータ７０Ｄ、蓄電池７０Ｅ、分電盤７０Ｆ、および通信ブロック７０Ｇを備えている。
　太陽電池アレイ７０Ａは、複数の太陽電池モジュールが接続されて構成され、太陽光を受けて直流電力を生成する。昇圧ＤＣ／ＤＣコンバータ７０Ｂは、太陽電池アレイ７０Ａからの直流電圧を昇圧して所定の直流電圧を生成する。インバータ７０Ｃは、昇圧ＤＣ／ＤＣコンバータ７０Ｂからの直流電力を交流電力に変換して分電盤７０Ｆへ出力する。分電盤７０Ｆは、インバータ７０Ｃからの電力のうち必要な電力を負荷（家庭内の電気機器など）へ供給し、余剰の電力を商用系統へ出力する。商用系統から供給される電力を分電盤７０Ｆを介して負荷へ供給することも可能である。双方向ＤＣ／ＤＣコンバータ７０Ｄは、昇圧ＤＣ／ＤＣコンバータ７０Ｂからの直流電力を所定の直流電力へ変換し、蓄電池７０Ｅに蓄電させる。双方向ＤＣ／ＤＣコンバータ７０Ｄは、蓄電池７０Ｅから放電された電力をＤＣ／ＤＣ変換し、インバータ７０Ｃ、分電盤７０Ｆを介して負荷へ供給もする。通信ブロック７０Ｇは、インバータ７０Ｃ、双方向ＤＣ／ＤＣコンバータ７０Ｄ、および蓄電池７０Ｅなどと通信を行う。本発明に係るＩＰＭは、インバータ７０Ｃや昇圧ＤＣ／ＤＣコンバータ７０Ｂ等に適用することが可能である。
＜車両への適用＞
　ここで、本実施形態に係るＩＰＭの適用先の一例として車両への適用について説明する。図８は、各種の電子機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリＸ１０と、バッテリＸ１０から入力電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８と、を搭載している。なお、図８におけるバッテリＸ１０および電子機器Ｘ１１～Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
　電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など）を行うエンジンコントロールユニットである。
　電子機器Ｘ１２は、ＨＩＤ［high　intensity　discharged　lamp］やＤＲＬ［daytime　running　lamp］などの点消灯制御を行うランプコントロールユニットである。
　電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
　電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock　brake　system］制御、ＥＰＳ［electric　power　steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
　電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
　電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
　電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic　toll　collection　system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
　電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
　本発明に係るＩＰＭを含むインバータシステムは、電子機器Ｘ１１～Ｘ１８のうちモータを使用するものや電源装置を含むもの等のいずれにも組み込むことが可能である。
＜その他＞
　なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。例えば、アイランド部３１７はリード端子３３６と別体であっても良く、アイランド部３１８と３１９も別体であっても良い。更に、アイランド部３１７として絶縁性のプリント基板を用いたり、プリント基板の上に送受信ＩＣ、絶縁部、上側ドライバＩＣ、下側ドライバＩＣを搭載するようにしても構わない。
　本発明は、例えば産業機器用のモータ駆動、電源装置の電力変換などのインバータシステムに利用することができる。
　　　１　ＭＣＵ
　　　２　ＩＰＭ
　　　３　プリント基板
　　　１０　インバータシステム
　　　１５　モータ
　　　２１　上側ドライバＩＣ
　　　２２　下側ドライバＩＣ
　　　２３　送受信ＩＣ
　　　２４　絶縁部
　　　２００　封止樹脂
　　　２１０、２２０　溝部
　　　３００　リードフレーム
　　　３１０～３１９　アイランド部
　　　３２１～３２６　パッド部
　　　３３０～３３７　リード端子
　　　３４０　吊りリード
　　　Ｗ１～Ｗ１３　ワイヤ
　　　ＨＱ１　第１上側スイッチング素子
　　　ＨＱ２　第２上側スイッチング素子
　　　ＨＱ３　第３上側スイッチング素子
　　　ＬＱ１　第１下側スイッチング素子
　　　ＬＱ２　第２下側スイッチング素子
　　　ＬＱ３　第３下側スイッチング素子
　　　Ｄ１～Ｄ６　ダイオード
　　　Ｄｂ１～Ｄｂ３　ダイオード
　　　Ｃｂ１～Ｃｂ３　コンデンサ
　　　Ｒ１　抵抗
　　　Ｔ１～Ｔ２４　外部端子部
　　　Ｔ２５～Ｔ７５　端子
　　　Ｔｒ１～Ｔｒ７　絶縁トランス
　　　２３Ａ～２３Ｆ　送信部
　　　２３Ｇ　受信部
　　　２１１～２１３、２２１～２２３　受信部
　　　２２４　送信部
　　　６０　モータ駆動システム
　　　６０Ａ　ドライバ部
　　　６０Ｂ　電源部
　　　６０Ｃ　コントローラ部
　　　６０Ｄ　検知部
　　　６０Ｅ　インタフェース部
　　　６１　モータ
　　　７０　太陽光発電システム
　　　７０Ａ　太陽電池アレイ
　　　７０Ｂ　昇圧ＤＣ／ＤＣコンバータ
　　　７０Ｃ　インバータ
　　　７０Ｄ　双方向ＤＣ／ＤＣコンバータ
　　　７０Ｅ　蓄電池
　　　７０Ｆ　分電盤
　　　７０Ｇ　通信ブロック
　　　Ｘ　車両
　　　Ｘ１０　バッテリ
　　　Ｘ１１～Ｘ１８　電子機器

Claims (19)

  1. 　直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子の駆動を制御するための制御信号に応じて前記上側スイッチング素子と前記下側スイッチング素子を駆動する駆動部と、
    　絶縁トランスを有する絶縁部と、
    　前記絶縁部と前記駆動部の少なくとも一部を封止するパッケージと、を備え、
    　前記絶縁部は、前記制御信号に応じた信号を信号絶縁しつつ前記駆動部側へ伝達することを特徴とする半導体装置。
  2. 　前記駆動部は、前記上側スイッチング素子を駆動する上側ドライバ部と、前記下側スイッチング素子を駆動する下側ドライバ部と、を含み、
    　前記絶縁部は、前記上側ドライバ部と前記下側ドライバ部とで挟まれる同一平面位置に配置されることを特徴とする請求項１に記載の半導体装置。
  3. 　受信した前記制御信号に基づいてパルス信号を生成して前記絶縁部に出力する送信部を更に備えることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 　前記駆動部は、駆動状態に応じた検出信号を前記絶縁部に送信し、
    　前記絶縁部は、前記検出信号を信号絶縁しつつ装置の外部側へ伝達することを特徴とする請求項１～請求項３のいずれか１項に記載の半導体装置。
  5. 　前記駆動部は、受信した前記検出信号に基づいてパルス信号を生成して前記絶縁部に出力する送信部を更に有することを特徴とする請求項４に記載の半導体装置。
  6. 　前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を更に備えることを特徴とする請求項４または請求項５に半導体装置。
  7. 　前記絶縁部は、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように形成された第２のコイルと、を更に有することを特徴とする請求項１～請求項６のいずれか１項に記載の半導体装置。
  8. 　第１のコイルと第２のコイルとは、平面視で重なるように配置されていることを特徴とする請求項７に記載の半導体装置。
  9. 　前記絶縁部、前記駆動部は、それぞれチップ構成であることを特徴とする請求項１～請求項８のいずれか１項に記載の半導体装置。
  10. 　前記上側スイッチング素子および前記下側スイッチング素子は、Ｓｉ基板を用いたＩＧＢＴまたはＭＯＳＦＥＴ、または、ＳｉＣ基板またはワイドバンドギャップ型の半導体基板を用いたＩＧＢＴまたはＭＯＳＦＥＴであることを特徴とする請求項１～請求項９のいずれか１項に記載の半導体装置。
  11. 　請求項１～請求項１０のいずれか１項に記載の半導体装置と、前記半導体装置に制御信号を送信する制御部と、前記半導体装置と前記制御部が実装される基板と、を備えることを特徴とするインバータシステム。
  12. 　請求項１１に記載のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備えることを特徴とする機器。
  13. 　直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、前記上側スイッチング素子と前記下側スイッチング素子を外部から入力される制御信号に応じた信号で駆動する第１および第２の駆動回路チップと、
    　前記制御信号と第１および第２の駆動回路チップを駆動するための信号との間を絶縁トランスを用いて絶縁する絶縁チップと、
    　少なくとも前記絶縁チップを搭載する基板と、
    　前記基板と前記絶縁チップと第１および第２の駆動回路チップの少なくとも一部を封止するパッケージと、を備え、
    　前記絶縁チップは、平面視で、第１および第２の駆動回路チップの間の領域に配置されていることを特徴とする電力変換装置。
  14. 　前記絶縁チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第２のコイルと、を有することを特徴とする請求項１３に記載の電力変換装置。
  15. 　前記基板は、リード端子に繋がる金属製のアイランドを含むことを特徴とする請求項１３または請求項１４に記載の電力変換装置。
  16. 　前記基板は、絶縁性のプリント基板を含むことを特徴とする請求項１３または請求項１４に記載の電力変換装置。
  17. 　前記基板は、リード端子に繋がる金属製のアイランドと絶縁性のプリント基板とを含むことを特徴とする請求項１３または請求項１４に記載の電力変換装置。
  18. 　前記基板は、前記制御信号を送受信する送受信チップを更に搭載することを特徴とする請求項１３～請求項１７のいずれか１項に記載の電力変換装置。
  19. 　第１および第２の駆動回路チップは、共通のアイランド上に搭載されることを特徴とする請求項１３～請求項１８のいずれか１項に記載の電力変換装置。
PCT/JP2017/023677 2016-07-01 2017-06-28 半導体装置 WO2018003827A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP17820181.0A EP3460979A4 (en) 2016-07-01 2017-06-28 SEMICONDUCTOR COMPONENT
US16/307,398 US10833595B2 (en) 2016-07-01 2017-06-28 Semiconductor device with upper and lower switching devices and isolation transformer
JP2018525194A JP6646744B2 (ja) 2016-07-01 2017-06-28 半導体パッケージ
CN201780040559.9A CN109463036B (zh) 2016-07-01 2017-06-28 半导体器件
US17/037,150 US11329572B2 (en) 2016-07-01 2020-09-29 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-131539 2016-07-01
JP2016131539 2016-07-01

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/307,398 A-371-Of-International US10833595B2 (en) 2016-07-01 2017-06-28 Semiconductor device with upper and lower switching devices and isolation transformer
US17/037,150 Continuation US11329572B2 (en) 2016-07-01 2020-09-29 Semiconductor device

Publications (1)

Publication Number Publication Date
WO2018003827A1 true WO2018003827A1 (ja) 2018-01-04

Family

ID=60785306

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/023677 WO2018003827A1 (ja) 2016-07-01 2017-06-28 半導体装置

Country Status (5)

Country Link
US (2) US10833595B2 (ja)
EP (1) EP3460979A4 (ja)
JP (3) JP6646744B2 (ja)
CN (1) CN109463036B (ja)
WO (1) WO2018003827A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019154116A (ja) * 2018-03-01 2019-09-12 株式会社豊田中央研究所 非接触制御装置
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
WO2020095738A1 (ja) * 2018-11-08 2020-05-14 ローム株式会社 電力変換装置
DE202020005603U1 (de) 2019-12-27 2021-10-08 Rohm Co., Ltd. Halbleitervorrichtung
WO2022004602A1 (ja) 2020-06-29 2022-01-06 ダイキン工業株式会社 インバータ装置
JP2023015040A (ja) * 2018-04-02 2023-01-31 ローム株式会社 スイッチ駆動装置
WO2023008344A1 (ja) * 2021-07-29 2023-02-02 ローム株式会社 パワー半導体モジュール、半導体装置
US11682975B2 (en) 2018-11-08 2023-06-20 Rohm Co., Ltd. Power conversion device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10892591B2 (en) * 2018-04-03 2021-01-12 Fermi Research Alliance, Llc High speed driver for particle beam deflector
JP7268637B2 (ja) * 2020-05-11 2023-05-08 三菱電機株式会社 半導体パッケージ
CN112947170B (zh) * 2021-02-02 2024-04-12 宁波奥克斯电气股份有限公司 一种双风机控制电路及空调器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165409A (ja) * 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置
JP2015515242A (ja) * 2012-02-17 2015-05-21 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． プログラマブルゲートコントローラシステムおよび方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156252A (ja) 1999-11-29 2001-06-08 Hitachi Ltd パワーデバイスの駆動装置
US6654262B2 (en) * 2000-11-30 2003-11-25 Mitsubishi Denki Kabushiki Kaisha Inverter with pre-charging capacitor to reduce inrush current
JP4884665B2 (ja) 2004-11-12 2012-02-29 ローム株式会社 直流−交流変換装置、そのコントローラｉｃ、及び直流−交流変換装置の並行運転システム
JP4918795B2 (ja) * 2006-03-16 2012-04-18 富士電機株式会社 パワーエレクトロニクス機器
CN100566111C (zh) * 2007-10-30 2009-12-02 黑龙江工商职业技术学院 一种六开关五电平电压源型逆变装置及其控制方法
JP4528841B2 (ja) * 2008-03-12 2010-08-25 日立オートモティブシステムズ株式会社 電力変換装置
JP5303167B2 (ja) * 2008-03-25 2013-10-02 ローム株式会社 スイッチ制御装置及びこれを用いたモータ駆動装置
JP5132407B2 (ja) * 2008-04-25 2013-01-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
WO2010113383A1 (ja) * 2009-03-31 2010-10-07 日本電気株式会社 半導体装置
JP5426228B2 (ja) * 2009-05-11 2014-02-26 株式会社アキブホールディングス ネットワークシステム、ホストコンピュータ、ｈｕｂ装置、ｎｉｃ装置、及び通信方法
JP5411630B2 (ja) * 2009-09-03 2014-02-12 ローム株式会社 負荷駆動装置
JP5719627B2 (ja) * 2011-02-22 2015-05-20 ローム株式会社 地絡保護回路及びこれを用いたスイッチ駆動装置
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP6129659B2 (ja) * 2013-06-25 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2996232B1 (en) 2013-11-22 2019-01-02 Fuji Electric Co., Ltd. Power semiconductor module drive control system and power semiconductor module control circuit
US11036269B2 (en) 2014-09-02 2021-06-15 Delta Electronics (Shanghai) Co., Ltd. Power module and manufacturing method thereof
US10447166B2 (en) 2015-08-31 2019-10-15 Delta Electronics, Inc. Power module
CN106329930B (zh) 2015-07-06 2019-02-12 台达电子工业股份有限公司 功率变换器
CN105449987B (zh) 2014-09-02 2019-06-25 台达电子工业股份有限公司 电源装置
JP6487280B2 (ja) * 2015-06-11 2019-03-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6490027B2 (ja) * 2016-06-10 2019-03-27 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165409A (ja) * 2004-12-10 2006-06-22 Hitachi Ltd 電力変換装置
JP2010263671A (ja) * 2009-04-30 2010-11-18 Hitachi Automotive Systems Ltd 電力変換装置
JP2013055739A (ja) * 2011-09-01 2013-03-21 Mitsubishi Electric Corp 半導体装置
JP2015515242A (ja) * 2012-02-17 2015-05-21 コンバーサント・インテレクチュアル・プロパティ・マネジメント・インコーポレイテッドＣｏｎｖｅｒｓａｎｔ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｍａｎａｇｅｍｅｎｔ Ｉｎｃ． プログラマブルゲートコントローラシステムおよび方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3460979A4 *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019154116A (ja) * 2018-03-01 2019-09-12 株式会社豊田中央研究所 非接触制御装置
JP7096011B2 (ja) 2018-03-01 2022-07-05 株式会社豊田中央研究所 非接触制御装置
JP7371200B2 (ja) 2018-04-02 2023-10-30 ローム株式会社 スイッチ駆動装置
JP2023015040A (ja) * 2018-04-02 2023-01-31 ローム株式会社 スイッチ駆動装置
US11437354B2 (en) 2018-06-20 2022-09-06 Rohm Co, Ltd. Semiconductor device
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
US11804478B2 (en) 2018-06-20 2023-10-31 Rohm Co., Ltd. Semiconductor device
JPWO2019244372A1 (ja) * 2018-06-20 2021-03-25 ローム株式会社 半導体装置
JP7357719B2 (ja) 2018-06-20 2023-10-06 ローム株式会社 半導体装置
JP7071499B2 (ja) 2018-06-20 2022-05-19 ローム株式会社 半導体装置
JP2022105164A (ja) * 2018-06-20 2022-07-12 ローム株式会社 半導体装置
JPWO2020095738A1 (ja) * 2018-11-08 2021-10-07 ローム株式会社 電力変換装置
US11451153B2 (en) 2018-11-08 2022-09-20 Rohm Co., Ltd. Power conversion device
US11682975B2 (en) 2018-11-08 2023-06-20 Rohm Co., Ltd. Power conversion device
JP7343522B2 (ja) 2018-11-08 2023-09-12 ローム株式会社 電力変換装置
CN112997394A (zh) * 2018-11-08 2021-06-18 罗姆股份有限公司 电力变换装置
WO2020095738A1 (ja) * 2018-11-08 2020-05-14 ローム株式会社 電力変換装置
DE112020006357T5 (de) 2019-12-27 2022-10-27 Rohm Co. Ltd. Halbleitervorrichtung
DE202020005603U1 (de) 2019-12-27 2021-10-08 Rohm Co., Ltd. Halbleitervorrichtung
WO2022004602A1 (ja) 2020-06-29 2022-01-06 ダイキン工業株式会社 インバータ装置
US11750112B2 (en) 2020-06-29 2023-09-05 Daikin Industries, Ltd. Inverter device including a bootstrap circuit
WO2023008344A1 (ja) * 2021-07-29 2023-02-02 ローム株式会社 パワー半導体モジュール、半導体装置

Also Published As

Publication number Publication date
JPWO2018003827A1 (ja) 2019-03-28
US20210028716A1 (en) 2021-01-28
US11329572B2 (en) 2022-05-10
JP7121834B2 (ja) 2022-08-18
CN109463036A (zh) 2019-03-12
JP6646744B2 (ja) 2020-02-14
US20190305689A1 (en) 2019-10-03
CN109463036B (zh) 2020-10-23
US10833595B2 (en) 2020-11-10
JP2020065078A (ja) 2020-04-23
JP6905607B2 (ja) 2021-07-21
EP3460979A1 (en) 2019-03-27
EP3460979A4 (en) 2020-01-22
JP2021166300A (ja) 2021-10-14

Similar Documents

Publication Publication Date Title
JP7121834B2 (ja) 半導体装置
US10177676B2 (en) Power converter
US7961472B2 (en) Electric circuit device, electric circuit module, and power converter
US8654554B2 (en) Semiconductor device
EP2006987A2 (en) Power converter device
US20150305188A1 (en) Electric Power Converter
JP2008118753A (ja) 電力変換装置
JP2006303455A (ja) パワー半導体モジュール
WO2014030458A1 (ja) パワー半導体モジュール
JP2008004953A (ja) 半導体モジュール及びそれを用いた電力変換装置
JP2014036145A (ja) 抵抗装置
JP4128645B2 (ja) 回転電機内蔵用インバータ
US11128235B2 (en) Power conversion device
JP5948106B2 (ja) パワー半導体モジュール及びそれを用いた電力変換装置
US10109759B2 (en) Semiconductor module and power conversion device
CN110622307B (zh) 半导体模块以及电力变换装置
JP4581911B2 (ja) 半導体装置
JP6447914B2 (ja) パワーモジュールの直流側配線基板及びその製造方法
JP7106007B2 (ja) 半導体装置および電力変換装置
US20240213887A1 (en) Power conversion device
JP2006269933A (ja) 扁平形電解コンデンサ及びそれを用いた電力変換装置
CN118077131A (zh) 电力转换装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018525194

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17820181

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017820181

Country of ref document: EP

Effective date: 20181218

NENP Non-entry into the national phase

Ref country code: DE