JP2008135735A - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP2008135735A JP2008135735A JP2007281919A JP2007281919A JP2008135735A JP 2008135735 A JP2008135735 A JP 2008135735A JP 2007281919 A JP2007281919 A JP 2007281919A JP 2007281919 A JP2007281919 A JP 2007281919A JP 2008135735 A JP2008135735 A JP 2008135735A
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- circuit board
- circuit
- land portion
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】本発明の回路装置は、表面が絶縁層12により被覆された回路基板11と、絶縁層12の表面に形成された導電パターン13と、導電パターン13に電気的に接続された回路素子と、導電パターン13から成るパッド13Aに接続されたリード25とを具備する。更に、リード25Aの一部から成るランド部18Aの上面には、制御素子15Aが固着されており、ランド部18Aの裏面は回路基板11の上面から離間されている。
【選択図】図1
Description
更に、発熱量が極めて大きい半導体素子105Aの近傍にLSI等を配置すると、熱伝導性に優れる基板101を半導体素子105Aから発生した熱が伝導して、この熱によりLSIが加熱されて特性が劣化してしまう虞もあった。
本形態では、図1から図3を参照して、回路装置の一例として混成集積回路装置10の構造を説明する。
図1を参照して、本形態の混成集積回路装置10の構成を説明する。図1(A)は混成集積回路装置10を斜め上方から見た斜視図である。図1(B)は全体を封止する封止樹脂14を省いた混成集積回路装置10の斜視図である。
上記構成により、ランド部18Aの下方に対応する領域の回路基板11の上面には、導電パターン13および回路素子19が配置できる。このことにより、回路基板11の上面により多数の導電パターン13や回路素子を配置することが可能となり、実装密度が向上される。特に制御素子15Aは、他の回路素子と比較すると占有する実装面積が大きな回路素子である。従って、大型の制御素子15Aの下方の領域に導電パターン13や回路素子19を配置することで、より複雑で高機能な電気回路を装置に内蔵させることができる。更に、ランド部18Aの裏面と回路基板11の上面との間の間隙には、封止樹脂14が充填されている。
本形態では、図4から図6を参照して、上述した構成の混成集積回路装置の製造方法を説明する。前述したように、リードは、SIP、DIP、QIP型で可能であるが、ここではDIP型で説明する。
本発明は、これを一揆に解決するものとして、本発明のリードを採用した。このリードは、通常のリードフレームであり、パンチングやエッチングで製造できる。そして膜厚は、ある程度任意に選択できるので、前述した厚い導電パターンの代わりにすることが可能である。ここでは、約10倍の400μm厚を採用した。またヒートシンク26とは、全く別に形成されるもので有り、ヒートシンクよりも薄いものである。
これにより導電パターンは、薄いCu箔を貼ってパターニングし、しかも小信号の導電パターンのみパターニングすればよい。よって膜厚で決定されるパターン間隔も厚いパターンが必要ないことから、高密度化できる。
リード25Bは、外部リードであり、ランドであり、或る意味基板の上を長きに渡り延在しているので配線でもある。更には、厚みがあることからヒートシンクでもあり、放熱手段である。つまりパッケージから外に延在したリードがフィンになる。
続いて、リード25Xについて説明する。これは、配線として機能させるものである。一つは、パッド13Aから回路基板の内部に延在され、薄い導電パターンの端子と回路基板の側辺にある外部リード端子を接続している。この部分は、例えば配線として機能させることができる。またここでは外部リードとして成っているが、外部リード端子の部分で終結しても良い。
もう一つは、2つの外部リード端子をつなぐように設けられている。これは外部リードとして機能しておらず、封止樹脂から外部に出ていない。
また25Xは、別途小片として用意し、これをマニュピレータ等で実装しても良い。
以上説明したように、一般に厚薄の導電パターンを回路基板上で実現しようとした際、厚いリードフレームで用意することで、プロセスフローを簡略化でき、しかも薄いパターンのみのエッチングで良いため、パターン間隔を狭くすることができる。
更には、大電流路、ヒートシンク、放熱フィンとして機能させることも可能であるため、放熱性も優れる。
11 回路基板
12 絶縁層
13 導電パターン
13A パッド
14 封止樹脂
15A 制御素子
15B、15C パワー素子
15D チップ素子
16、16A、16B 接合材
17 金属細線
18A、18B ランド部
19 回路素子
22A 上金型
22B 下金型
23 キャビティ
25、25A、25B リード
26 ヒートシンク
40 リードフレーム
41 外枠
46 ユニット
Claims (12)
- 回路基板と、前記回路基板上の絶縁層に形成された第1の導電パターンと、前記第1の導電パターンに電気的に接続された複数の回路素子と、を具備し、
前記第1の導電パターンの膜厚よりも厚く形成された第2の導電パターンが別途前記絶縁層上に設けられ、
前記回路素子の中の大電流を扱う回路素子と電気的に接続されて、配線またはヒートシンクとして機能させることを特徴とする回路装置。 - 前記回路基板は、導電材料から成る請求項1に記載の回路装置。
- 前記第2の導電パターンは、基板の周囲に設けられた外部リード用パッドの配置領域上、またはその近傍に配置される請求項2に記載の回路装置。
- 前記第2の導電パターンと前記外部リードは、同一のCu箔より成る請求項3に記載の回路装置。
- 回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードとを具備し、
前記リードの一部から成るランド部の上面に半導体素子を実装し、
前記ランド部の下面を前記回路基板の上面から離間させることを特徴とする回路装置。 - 前記ランド部に実装された前記半導体素子の上面に設けられた電極は、前記導電パターンから成るパッドと金属細線を経由して接続されることを特徴とする請求項5記載の回路装置。
- 前記ランド部の下方の領域の前記回路基板に、前記導電パターンを延在させることを特徴とする請求項5記載の回路装置。
- 前記ランド部の下方の領域の前記回路基板に、前記回路素子を配置することを特徴とする請求項5記載の回路装置。
- 前記回路素子および前記導電パターンが被覆されるように封止樹脂が形成され、
前記封止樹脂は前記ランド部と前記回路基板との間に充填されることを特徴とする請求項5記載の回路装置。 - 前記導電パターンの少なくとも一部を覆う樹脂皮膜が設けられ、
前記樹脂皮膜の上面に前記ランド部が載置されることを特徴とする請求項5記載の回路装置。 - 前記回路基板の上面を被覆する絶縁層の上面に前記導電パターンが形成され、前記回路素子および前記導電パターンが被覆されるように封止樹脂が形成され、
前記絶縁層には、前記封止樹脂よりも多量のフィラーが充填されることを特徴とする請求項5記載の回路装置。 - 回路基板と、前記回路基板の上面を被覆する絶縁層と、前記絶縁層の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードとを具備し、
前記回路素子には、小信号系の半導体素子と、前記小信号系の半導体素子よりも大きな電流が通過する大信号系の半導体素子とが含まれ、
前記小信号系の半導体素子は、前記リードの一部から成り且つ前記絶縁層から離間したランド部の上面に実装され、
前記大信号系の半導体素子は、前記導電パターンまたは前記導電パターンに固着されたヒートシンクに実装されることを特徴とする回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281919A JP5341339B2 (ja) | 2006-10-31 | 2007-10-30 | 回路装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006296255 | 2006-10-31 | ||
JP2006296255 | 2006-10-31 | ||
JP2007281919A JP5341339B2 (ja) | 2006-10-31 | 2007-10-30 | 回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135735A true JP2008135735A (ja) | 2008-06-12 |
JP5341339B2 JP5341339B2 (ja) | 2013-11-13 |
Family
ID=39560317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007281919A Active JP5341339B2 (ja) | 2006-10-31 | 2007-10-30 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5341339B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034347A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 回路装置 |
JP2012099794A (ja) * | 2010-09-08 | 2012-05-24 | Vincotech Holdings Sarl | 焼結金属接合、好ましくは焼結銀接合を有するパワー半導体モジュールおよびその製造方法 |
WO2016125363A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社 村田製作所 | パワー半導体モジュール |
US9472538B2 (en) | 2013-07-04 | 2016-10-18 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
WO2021251126A1 (ja) * | 2020-06-08 | 2021-12-16 | ローム株式会社 | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226481A (ja) * | 1994-02-10 | 1995-08-22 | Hitachi Ltd | パワー半導体モジュールとその製造方法 |
JP2005150209A (ja) * | 2003-11-12 | 2005-06-09 | Denso Corp | 電子装置およびその製造方法 |
-
2007
- 2007-10-30 JP JP2007281919A patent/JP5341339B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07226481A (ja) * | 1994-02-10 | 1995-08-22 | Hitachi Ltd | パワー半導体モジュールとその製造方法 |
JP2005150209A (ja) * | 2003-11-12 | 2005-06-09 | Denso Corp | 電子装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034347A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 回路装置 |
JP2012099794A (ja) * | 2010-09-08 | 2012-05-24 | Vincotech Holdings Sarl | 焼結金属接合、好ましくは焼結銀接合を有するパワー半導体モジュールおよびその製造方法 |
US9472538B2 (en) | 2013-07-04 | 2016-10-18 | Mitsubishi Electric Corporation | Semiconductor device manufacturing method and semiconductor device |
WO2016125363A1 (ja) * | 2015-02-06 | 2016-08-11 | 株式会社 村田製作所 | パワー半導体モジュール |
JPWO2016125363A1 (ja) * | 2015-02-06 | 2017-10-26 | 株式会社村田製作所 | パワー半導体モジュール |
WO2021251126A1 (ja) * | 2020-06-08 | 2021-12-16 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5341339B2 (ja) | 2013-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203848B2 (en) | Circuit device and method of manufacturing the same | |
US7957158B2 (en) | Circuit device | |
US9589869B2 (en) | Packaging solutions for devices and systems comprising lateral GaN power transistors | |
CN101681897B (zh) | 双侧冷却集成功率装置封装和模块及其制造方法 | |
US20160307826A1 (en) | PACKAGING SOLUTIONS FOR DEVICES AND SYSTEMS COMPRISING LATERAL GaN POWER TRANSISTORS | |
US7166926B2 (en) | Method for producing semiconductor device and semiconductor device | |
US7529093B2 (en) | Circuit device | |
WO2012111254A1 (ja) | 半導体装置及びその製造方法 | |
JP2004296588A (ja) | 半導体装置 | |
JPH09139461A (ja) | 半導体パワーモジュール | |
JP4254527B2 (ja) | 半導体装置 | |
JP6266168B2 (ja) | 半導体装置 | |
JP6813259B2 (ja) | 半導体装置 | |
JP2019071412A (ja) | チップパッケージ | |
JP2010034350A (ja) | 半導体装置 | |
JP5341339B2 (ja) | 回路装置 | |
JP2009081281A (ja) | 回路装置 | |
JP4845090B2 (ja) | 回路装置の製造方法 | |
JP2011199148A (ja) | 半導体装置 | |
US7102211B2 (en) | Semiconductor device and hybrid integrated circuit device | |
JP2010109255A (ja) | 半導体装置 | |
US8120169B2 (en) | Thermally enhanced molded leadless package | |
JP4207791B2 (ja) | 半導体装置 | |
JP2004048084A (ja) | 半導体パワーモジュール | |
KR20190085587A (ko) | 고열전도성 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130311 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5341339 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |