JP2009081281A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2009081281A
JP2009081281A JP2007249557A JP2007249557A JP2009081281A JP 2009081281 A JP2009081281 A JP 2009081281A JP 2007249557 A JP2007249557 A JP 2007249557A JP 2007249557 A JP2007249557 A JP 2007249557A JP 2009081281 A JP2009081281 A JP 2009081281A
Authority
JP
Japan
Prior art keywords
side wall
circuit board
case material
wall portion
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007249557A
Other languages
English (en)
Other versions
JP5096094B2 (ja
Inventor
Hideshi Saito
秀史 西塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007249557A priority Critical patent/JP5096094B2/ja
Priority to US12/237,650 priority patent/US7746658B2/en
Priority to CN200810168333XA priority patent/CN101399263B/zh
Publication of JP2009081281A publication Critical patent/JP2009081281A/ja
Application granted granted Critical
Publication of JP5096094B2 publication Critical patent/JP5096094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】ケース材の反りが抑制された回路装置を提供する。
【解決手段】本発明の回路装置は、導電パターン２２および回路素子から成る混成集積回路が上面に組み込まれた回路基板１８と、額縁状に構成された４つの側壁部を備えて回路基板１８に当接することで回路素子が封止される空間を回路基板１８の上面に構成するケース材１２と、導電パターン２２から成るパッド１３に固着されて外部に延在するリード１４とを具備している。更に、ケース材１２の角部にて側壁部の内壁を連続させる支持部３０Ａが設けられている。
【選択図】図２

Description

本発明は回路装置に関し、特に、回路基板の上面に構築された混成集積回路がケース材を用いて封止される回路装置に関するものである。
図７を参照して、ケース材１１１が採用された構成集積回路装置１５０の構成を説明する。先ず、矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成され、この導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
ケース材１１１は、略額縁形状を有して基板１０１の側面に当接している。更に、基板１０１の上面に封止する空間を確保するために、ケース材１１１の上端部は、基板１０１の上面よりも上方に位置している。そして、基板１０１の上方にてケース材１１１により囲まれる空間には封止樹脂１０８が充填され、この封止樹脂１０８により半導体素子等の回路素子がされている。この構成により、基板１０１が比較的大きいものであっても、ケース材１１１等により囲まれる空間に封止樹脂１０８を充填させることで、基板１０１の上面を組み込まれた回路素子を樹脂封止することができる。
特開２００７−０３６０１４号公報
しかしながら、上記した混成集積回路装置１５０では、ケース材１１１に反りが発生してしまう問題があった。具体的には、図８（Ａ）を参照して、樹脂封止のために使用されるケース材１１１は、上方から見ると略額縁形状を呈する形状である必要がある。
しかしながら、熱可塑性樹脂等を射出成形することにより形成されるケース材１１１の各側壁部が内側に向かって反る現象が発生する（図８（Ｂ）参照）。この様に、ケース材１１１の側壁部が内側に反るように変形してしまうと、ケース材１１１により基板の上面を封止することが困難になる。
上記の様にケース材１１１に反りが発生する理由としては次のものが考えられる。即ち、ケース材１１１の厚みが不均一であること、ケース材１１１を射出成形する際のモールド金型の温度が不均一であること、モールド金型のキャビティ内部の圧力が不均一であること、ケース材１１１を構成する樹脂に含まれるフィラー等の異方性、等がこの理由として考えられる。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、ケース材の反りが抑制された回路装置を提供することにある。
本発明の回路装置は、導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、額縁状に構成された４つの側壁部を備え、前記回路基板に当接することで前記回路素子が封止される空間を前記回路基板の上面に構成するケース材と、前記導電パターンから成るパッドに固着されて外部に延在するリードと、を具備し、前記ケース材の角部にて前記側壁部の内壁を連続させる支持部が設けられることを特徴とする。
本発明によれば、ケース材の角部にて、ケース材を構成する側壁部同士を連続させる支持部を設けている。従って、内側に向かって反るような応力がケース材の側壁部に作用しても、支持部により側壁部がサポートされているので、側壁部の内側への変形が抑止される。
更に、本発明では、回路基板と当接するための段差領域をケース材の側壁部に設け、支持部の一主面を段差領域と同一平面上に位置させている。この様にすることで、ケース材を回路基板に接着させる際に、段差領域と共に支持部も接着のための領域として用いることが可能となる。従って、ケース材と回路基板とが密着する面積が大きくなり、両者の接着する強度を大きくすることができる。
図１を参照して、回路装置の一例として混成集積回路装置１０の構造を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図であり、図１（Ｃ）は図１（Ａ）のＣ−Ｃ’線に於ける断面図である。
図１の各図を参照して、混成集積回路装置１０は、導電パターン２２および半導体素子２４等（回路素子）から成る混成集積回路が上面に組み込まれた回路基板１８と、額縁状の形状を有して回路基板１８に当接することで混成集積回路が封止される領域を形成するケース材１２と、ケース材１２に囲まれる領域に充填されて混成集積回路を封止する封止樹脂１６と、導電パターン２２から成るパッド１３に固着されて外部に延在するリード１４とを有する構成となっている。
本実施の形態では、回路基板１８の上面に、導電パターン２２および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、四角形形状（ここでは長方形）の回路基板１８の上面は絶縁層２０により被覆され、絶縁層２０の上面に形成された導電パターン２２の所定の箇所に、半導体素子２４やチップ素子２６等の回路素子が電気的に接続されている。更に、回路基板１８の上面に形成された導電パターン２２および回路素子は封止樹脂１６により被覆されている。また、リード１４は、装置に内蔵された混成集積回路と電気的に接続されて封止樹脂１６から外部に導出し、入出力端子として機能している。
回路基板１８は、アルミニウム（Ａｌ）や銅（Ｃｕ）等を主材料とする金属基板である。回路基板１８の具体的な大きさは、例えば、縦×横＝６１ｍｍ×８８ｍｍ程度である。そして、回路基板１８の厚みは、例えば１．５ｍｍまたは２．０ｍｍ程度である。回路基板１８としてアルミニウムより成る基板を採用した場合は、回路基板１８の両主面は陽極酸化膜により被覆される。ここで、樹脂材料や、セラミックに代表される無機材料等の絶縁材料から回路基板１８が構成されても良い。
絶縁層２０は、回路基板１８の上面全域を覆うように形成されている。絶縁層２０は、ＡＬ２Ｏ３等のフィラーが例えば６０重量％〜８０重量％程度に高充填されたエポキシ樹脂等から成る。フィラーが混入されることにより、絶縁層２０の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層２０および回路基板１８を経由して良好に外部に放出することができる。絶縁層２０の具体的な厚みは、例えば５０μｍ程度である。また、図１（Ｂ）では、回路基板１８の上面のみが絶縁層２０により被覆されているが、回路基板１８の下面も絶縁層２０により被覆されても良い。このようにすることで、回路基板１８の裏面を外部に露出させても、回路基板１８の裏面を外部と絶縁させることができる。
導電パターン２２は銅等の金属から成り、所定の電気回路が形成されるように絶縁層２０の表面に形成される。また、リード１４が固着される部分に、導電パターン２２からなるパッド１３が設けられる。更に、半導体素子２４の周囲にも多数個のパッドが形成され、このパッドと半導体素子２４とは金属細線１１により接続される。ここでは単層の導電パターン２２が図示されているが、絶縁層を介して積層された多層の導電パターン２２が回路基板１８の上面に形成されても良い。
導電パターン２２は、絶縁層２０の上面に設けた厚みが５０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。従って、導電パターン２２の幅は５０μｍ〜１００μｍ程度に狭く形成することができる。また、導電パターン２２同士が離間する距離も５０μｍ〜１００μｍ程度に狭くすることもできる。従って、半導体素子２４が数百個の電極を有する素子であっても、電極の数に応じたパッドを半導体素子２４の周囲に形成することができる。更に、微細に形成される導電パターン２２により複雑な電気回路を回路基板１８の上面に形成することもできる。
導電パターン２２に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン２２に固着することができる。図１（Ｂ）を参照すると、回路基板１８の上面には、回路素子として半導体素子２４およびチップ素子２６が配置されている。ここで、発熱量の多いパワー素子が半導体素子２４として採用された場合は、導電パターン２２の上面に固着された金属片から成るヒートシンクの上面に半導体素子２４が載置されても良い。このことにより、半導体素子２４から発生する熱を効率的にヒートシンクおよび回路基板１８を経由して外部に放出させることができる。
封止樹脂１６は、回路基板１８に構築された混成集積回路を封止する機能を有し、具体的には、回路基板１８の上面に形成された導電パターン２２、半導体素子２４等の回路素子、リード１４およびリード１４の接合箇所が封止されるように、回路基板１８の上面に封止樹脂１６が形成されている。封止樹脂１６の材料としては、熱硬化性樹脂または熱可塑性樹脂が採用される。更に、封止樹脂１６には、熱伝導性の向上等を目的として、酸化シリコン等のフィラーが例えば１０重量％〜２０重量％程度混入されても良い。
リード１４は、回路基板１８の対向する側辺に沿って設けられており、混成集積回路装置１０の入出力端子として機能している。これらのリードは、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。図では、各リード１４は上方に引き出されているが、リード１４は途中で直角に曲折されて側方に引き出されても良い。
図１（Ａ）を参照して、額縁状の形状を呈するケース材１２は、回路基板１８の４つの側辺に対応して、４つの側壁部を有する。具体的には、第１側壁部１２Ａ、第２側壁部１２Ｂ、第３側壁部１２Ｃおよび第４側壁部１２Ｄから主にケース材１２は構成されている。紙面上における各側壁部の位置を説明すると、第１側壁部１２Ａは奥側に位置し、第２側壁部１２Ｂは手前側に位置し、第３側壁部１２Ｃは左側に位置し、第４側壁部１２Ｄは右側に位置する。更に、第２側壁部１２Ｂから連続して内側に内部側壁部１２Ｆが形成されている。また、第１側壁部１２Ａから連続して内側に内部側壁部１２Ｅが形成されている。ケース材１２の更なる詳細は、図２を参照して後述する。
ここで、ケース材１２のサイズは、各側壁部の内壁が回路基板１８の側面に当接する大きさとなっている。そして、図１（Ｂ）を参照して、各側壁部（第３側壁部１２Ｃおよび第４側壁部１２Ｄ）の下端の内側は回路基板１８の厚みと同様の深さに堀込まれて段差領域３２が形成されている。従って、ケース材１２に回路基板１８と嵌合させると、ケース材１２の下面と回路基板１８の下面とは、同一平面上に位置する。なお、ケース材１２は、エポキシ樹脂等の樹脂材料を射出成形して形成されたものである。
更に、上記したケース材１２の各側壁部の上端は、回路基板１８の上面よりも上方に位置している。このことにより、液体もしくは半固形状の封止樹脂１６を回路基板１８の上面に塗布するときに、各側壁部がダムの様に作用し、塗布された封止樹脂１６の外部への流出が防止される。
図１（Ｃ）を参照して、ケース材１２に設けられる内部側壁部１２Ｆの構成を説明する。内部側壁部１２Ｆは、第２側壁部１２Ｂから一体的に連続して内側に延在して、回路基板１８の上面の一領域を囲むように形成されている。ここでは、内部側壁部１２Ｆは、回路基板１８を貫通する貫通孔２８が設けられる領域を囲むように延在している。更に、内部側壁部１２Ｆの下端は回路基板１８の上面（絶縁層２０の上面）に接着されている。従って、ケース材１２により囲まれる他の領域に封止樹脂１６を塗布しても、内部側壁部１２Ｆにより囲まれた領域には封止樹脂１６は進入しない。内部側壁部１２Ｆに囲まれた領域は、ビス等の固定手段により混成集積回路装置１０を固定するための領域として用いられる。従って、この領域に対応する回路基板１８の上面は封止樹脂１６により被覆されずに露出している。この様な構成は、図１（Ａ）に示した内部側壁部１２Ｅに関しても同様である。
図２を参照して、上記した混成集積回路装置１０に用いられるケース材１２の構成を説明する。図２（Ａ）はケース材１２を下方からみた斜視図であり、図２（Ｂ）はケース材１２の部分的な平面図であり、図２（Ｃ）は図２（Ａ）のＣ−Ｃ’線から見た断面図である。
図２（Ａ）を参照して、ケース材１２は概略的に額縁状の形状を有し、具体的には第１側壁部１２Ａ、第２側壁部１２Ｂ、第３側壁部１２Ｃおよび第４側壁部１２Ｄを主要に有している。更に、第１側壁部１２Ａから連続して内側に内部側壁部１２Ｅが設けられており、第２側壁部１２Ｂから連続して内側に内部側壁部１２Ｆが設けられている。
更に本形態では、各側壁部が直角に連続する箇所に支持部を設けている。具体的には、第１側壁部１２Ａと第３側壁部１２Ｃとが連続する角部に、両者の内壁から一体的に連続する棒状の支持部３０Ａが設けられている。同様の構成で、第１側壁部１２Ａと第４側壁部１２Ｄとが連続する角部に支持部３０Ｄが形成されている。更に、第４側壁部１２Ｄと第２側壁部１２Ｂとが連続する角部に支持部３０Ｈが設けられ、第２側壁部１２Ｂと第３側壁部１２Ｃとが連続する角部に支持部３０Ｅが形成されている。また、支持部３０Ａ等は、各側壁部を補強する作用があることから「リブ」と称される場合もある。
更に、本形態では、ケース材１２の内部領域に設けられる内部側壁部１２Ｅ、１２Ｆと各側壁部との間にも支持部を設けている。具体的には、第１側壁部１２Ａと内部側壁部１２Ｅとの間に、支持部３０Ｂ、３０Ｃを設けている。更に、第２側壁部１２Ｂと内部側壁部１２Ｆとの間に、支持部３０Ｆ、３０Ｇが設けられている。
図２（Ｂ）を参照して、第３側壁部１２Ｃと第１側壁部１２Ａとの間に設けられる支持部３０Ａの構成を説明する。支持部３０Ａは、ケース材１２のコーナーに於いて直角に連続する第３側壁部１２Ｃの内壁と、第１側壁部１２Ａの内壁とを連続させるように形成されている。支持部３０Ａの断面は、ケース材１２を構成する側壁部よりも小さく形成される。例えば、第１側壁部１２Ａの断面が縦×横＝７ｍｍ×４ｍｍの場合は、支持部３０Ａの断面は縦×横＝１ｍｍ×１．５ｍｍ程度となる。この様な形状は他の支持部３０Ｂ等に関しても同様である。
図２（Ｃ）を参照して、各側壁部の下端の内側を窪ませることにより、段差領域３２が設けられている。ここでは、第４側壁部１２Ｄおよび第３側壁部１２Ｃの下端の内側を上方に窪ませて、段差領域３２が形成されている。段差領域３２は、図１に示した回路基板１８が収納される領域であり、その深さは回路基板１８と同等で良い。また、この段差領域３２は、第１側壁部１２Ａおよび第２側壁部１２Ｂにも同様に形成される。
更に、支持部３０Ｈ、３０Ｇ、３０Ｆ、３０Ｅの下面は、第３側壁部１２Ｃおよび第４側壁部１２Ｄに設けられる段差領域３２の上面と同一平面上に位置する。この事項は、他の支持部３０Ａ等も同様である。また、内部側壁部１２Ｆの下面も、段差領域３２の上面と同一平面上に位置する。
本実施の形態では、ケース材の側壁が内側に反ってしまう背景技術の問題を回避するために、ケース材１２の側壁部同士を角部で連続させる支持部３０Ａ等を設けている。具体的には、図２（Ｂ）を参照して、ケース材１２の角部に於いて、第３側壁部１２Ｃの内壁と、第１側壁部１２Ａの内壁とを、棒状の支持部３０Ａにより連結している。ケース材１２は熱可塑性樹脂により形成されていることから、ケース材１２の射出成形を行うと、ケース材１２には成形後収縮が発生する。従って、この成形後収縮に対する対策を施さなければ、ケース材１２は、図８（Ｂ）に示すケース材１１１のように、側壁部が内側に沿ってしまうそれがある。本形態では、ケース材１２の側壁部の内側への反りを抑制するために、ケース材１２の各角部に、上記した構成の支持部３０Ａ等を設けている。支持部３０Ａを設けることにより、図２（Ｂ）に示す第３側壁部１２Ｃと第１側壁部１２Ａに内側に反るような応力が作用しても、支持部３０Ａにより第３側壁部１２Ｃと第１側壁部１２Ａが外側に向かって支持されている。従って、ケース材１２の樹脂の収縮に伴い、第３側壁部１２Ｃおよび第１側壁部１２Ａが内側に反ることが抑制される。この事項は、他の側壁部（第２側壁部１２Ｂおよび第３側壁部１２Ｃ）に関しても同様である。
上記した支持部３０Ａの形成に加えて、本実施の形態では、各側壁部（第１側壁部１２Ａ、第２側壁部１２Ｂ、第３側壁部１２Ｃおよび第４側壁部１２Ｄ）の断面の大きさを均一にしている。この様にすることで、成形後収縮時に側壁部に対して内側に反ろうとする力が作用しても、支持部３０Ａ等による突っ張り効果が発生するので、ケース材１２の反り変形が抑制される。
更に、本形態では、上記した支持部３０Ａ等をケース材１２の角部に設けている。具体的には、側壁部の反りを防止する支持部３０Ａ等の効果を考慮した場合、例えば、図２（Ａ）を参照して、第３側壁部１２Ｃの中央部から第４側壁部１２Ｄの中央部まで延在する支持部を形成することも可能である。しかしながら、このような形状の支持部を形成してしまうと、図１（Ｂ）に示す半導体素子２４等の回路素子や導電パターン２２の位置が支持部により規制されてしまう。一方、図２（Ａ）に示す本形態の支持部３０Ａ等は、導電パターンや回路素子が設けられないケース材１２のコーナー（角部）に設けられる。従って、本実施の形態の支持部３０Ａ等により、回路基板１８の上面に形成される導電パターン２２の形状や回路素子の位置が規制されてしまう恐れが小さくなる。
更にまた、支持部３０Ａ等の断面は、ケース材１２を構成する各側壁部の断面よりも小さく形成されている。単にケース材１２の変形を防止するためには、例えば、図２（Ｂ）を参照して、第３側壁部１２Ｃおよび第１側壁部１２Ａと一体化した支持部３０Ａを構成することも可能である。しかしながら、この様にすると、ケース材１２の角部に於ける側壁部の肉厚が他の部分よりも厚くなり、ケース材１２の形成工程に於いて、この部分にヒケが発生する恐れがある。この問題を回避するために、本形態では、支持部３０Ａを第１側壁部１２Ａ等よりも細い棒状の形状としている。このことにより、ケース材１２を構成する４つの側壁部（第１側壁部１２Ａ、第２側壁部１２Ｂ、第３側壁部１２Ｃおよび第４側壁部１２Ｄ）の厚みが、側壁部同士が連続する角部も含めて均一となり、上記したヒケが防止される。
更に、図２（Ｃ）を参照して、支持部３０Ｈ、３０Ｇ、３０Ｆ、３０Ｅの下面は、段差領域３２の下面と実質的に同一平面上に位置している。この様にすることで、ケース材１２と回路基板１８との密着強度が向上させる。具体的には、ケース材１２と回路基板１８（図１（Ｂ）参照）とは樹脂製の接着剤を介して接着されるが、この接着剤を段差領域３２に加えて支持部３０Ｈ、３０Ｇ、３０Ｆ、３０Ｅの下面にも塗布させて、これらの部位を回路基板１８の上面に接着させることができる。結果的に、回路基板１８とケース材１２との密着強度が向上して、ケース材１２の回路基板１８からの剥離が抑止される。
次に、図３から図６を参照して、上記した混成集積回路装置の製造方法を説明する。
図３を参照して、先ず、回路基板１８の上面に導電パターン２２および回路素子から成る混成集積回路を形成する。回路基板１８は、上述したようにアルミニウム等の金属を主材料とした大判の金属基板を、所定の大きさの四角形状に分離して形成される。金属基板を回路基板１８に分離する方法としては、打ち抜き金型を使用したパンチング加工、ダイシング、曲折加工等が考えられる。また、回路基板１８として、樹脂製の基板やセラミック等の無機物から成る絶縁基板を採用することも可能である。
ここでは、回路基板１８として金属から成る基板が採用され、回路基板１８の上面は樹脂を主成分とする絶縁層２０により被覆されており、この絶縁層２０の上面に所定形状の導電パターン２２が形成される。導電パターン２２の形成は、所望の厚さの銅などから成る導電箔を、選択的エッチング加工によりパターニングすることで得られる。
導電パターン２２の所定の箇所には、半導体素子２４やチップ素子２６から成る回路素子が固着されている。半導体素子２４は導電性または絶縁性の接着剤を介して、その裏面がランド状の導電パターン２２の上面に固着され、上面の電極が金属細線１１を経由してパッド形状の導電パターン２２と接続される。更に、チップ素子２６は両端の電極が半田等の導電性接着剤を介して、パッド形状の導電パターン２２に固着される。更に、導電パターン２２から成るパッドの上面にはリード１４が固着される。ここで、リード１４の固着は、後述するケース材１２と回路基板１８との接着が終了した後に行われても良い。
上記した回路素子およびリードの固着は、導電パターン２２の所定の位置に半田クリームを塗布して、各種部品を半田クリームの上面に載置した後に、この半田クリームを溶融させることで行われる。この様な実装方法はリフロー工程と称されている。
図４を参照して、次に、回路基板１８にケース材１２を接着する。図４（Ａ）は本工程を示す断面図であり、図４（Ｂ）はケース材１２を示す平面図であり、図４（Ｂ）はケース材１２を部分的に拡大して示す平面図である。
図４（Ａ）を参照して、本工程では、所定の箇所に接着剤が塗布されたケース材１２を、上方から回路基板１８に嵌合させて接着する。ケース材１２の側壁部の下端には、内側を窪ませた段差領域３２が設けられており、この段差領域３２の側面および底面が、回路基板１８の側面および上面に当接される。
図４（Ｂ）および図４（Ｃ）に、上記したケース材１２を下方から見た平面図を示す。ケース材１２の構成は、図２を参照して説明した通りである。この図では、接着剤が塗布される部分を、点のハッチングにて示している。先ず、接着剤は、第１側壁部１２Ａ、第２側壁部１２Ｂ、第３側壁部１２Ｃおよび第４側壁部１２Ｄの内側に形成された段差領域３２に塗布される。更に、接着剤は、支持部３０Ａ〜３０Ｈおよび内部側壁部１２Ｅ、１２Ｆの裏面にも塗布されている。そして、これらの部位の裏面が接着剤を介して回路基板１８の上面に固着される。ここで、使用される接着剤としては、エポキシ樹脂等の熱硬化性樹脂でも良いし、アクリル樹脂等の熱可塑性樹脂でも良い。接着剤として熱硬化性樹脂が採用された場合は、上記した嵌合を行った後に、接着剤が加熱硬化される。
図５を参照して、次に、ケース材１２にて囲まれる空間に封止樹脂１６を充填させることにより、導電パターン２２および回路素子を封止する。
図５（Ａ）を参照して、本工程では、ノズル３４を回路基板１８の上方に移動させた後に、ケース材１２にて囲まれる回路基板１８の上面に、ノズル３４の先端から封止樹脂１６を供給する。封止樹脂１６は、シリカまたはアルミナ等から成るフィラーが混入された樹脂材料から成る。ここで、封止樹脂１６を構成する樹脂材料としては、熱硬化性樹脂または熱可塑性樹脂のいずれでも良い。また、封止樹脂１６として熱硬化性樹脂が採用された場合は、封止樹脂１６を加熱硬化させるプロセスが必要となる。
図５（Ｂ）を参照して、本工程では、内部側壁部１２Ｆにより囲まれた領域には封止樹脂１６は充填されない。内部側壁部１２Ｆにて囲まれる領域は、後の工程にて回路基板１８がビス止めされる領域であるので、回路基板１８の上面が封止樹脂１６により被覆されずに露出される必要がある。図１（Ａ）を参照して、同様に内部側壁部１２Ｅに囲まれる領域にも封止樹脂１６は充填されない。
以上の工程により図１に示したような混成集積回路装置１０が製造される。
図６の断面図を参照して、混成集積回路装置１０がヒートシンク３８に取り付けられる構成を説明する。
本形態の混成集積回路装置１０では、大電流のスイッチングを行うパワートランジスタが半導体素子２４として採用される。このことから、半導体素子２４から発生する大量の熱を外部に良好に放出させるために、混成集積回路装置１０の回路基板１８の下面は、ヒートシンク３８に当接される。ヒートシンク３８は、銅やアルミニウム等の放熱性に優れた金属から成り、回路基板１８を経由して伝達された熱を外部に効率的に放出させる機能を有する。
混成集積回路装置１０のヒートシンク３８への取り付けは、ネジ３６によるビス止めによる方法が採用される。具体的な取り付け方法は、先ず、ヒートシンク３８の平滑な上面に混成集積回路装置１０を載置して、回路基板１８の貫通孔２８とヒートシンク３８の孔部４０とを位置合わせする。次に、貫通孔２８および孔部４０にネジを貫通させて締め付け、回路基板１８の裏面をヒートシンク３８の上面に密着させることにより、混成集積回路装置１０をヒートシンク３８に搭載する。同様に、図１（Ａ）を参照して、内部側壁部１２Ｅの内部に於いても、上述したネジ３６による回路基板１８の固定が行われる。
ここで、ヒートシンク３８に搭載される前の混成集積回路装置１０は、全体的に若干下方向に凸状となるように湾曲している。即ち、混成集積回路装置１０を構成する回路基板１８、封止樹脂１６およびケース材１２が、若干下方向に凸となるように湾曲している。この様に混成集積回路装置１０が湾曲を呈する理由は、回路基板１８の上面を全面的に被覆する封止樹脂１６が硬化収縮するからである。
一方、ヒートシンク３８の上面は平坦な面である。従って、ネジ３６の押圧力により回路基板１８の裏面をヒートシンク３８の上面に当接させると、回路基板１８の形状は平坦に矯正される。一方、混成集積回路装置１０の他の部材（特にケース材１２）には、ネジ３６の押圧力は作用しない。このことから、形状が平坦に矯正される回路基板１８と、下側に凸となる形状を維持しようとするケース材１２との間に、両者を剥離させる力が作用する。
本実施の形態では、ケース材１２の回路基板１８からの剥離を防止するために、ケース材１２と回路基板１８とが密着する面積を大きくしている。具体的には、図４（Ｂ）および図４（Ｃ）を参照して、ケース材１２の裏面に於いては、各側壁部の段差領域３２に加えて、支持部３０Ａ等の裏面、内部側壁部１２Ｅ、１２Ｆの裏面にも接着剤を塗布して、回路基板１８の上面に密着させている。このことにより、ケース材１２と回路基板１８との密着強度が非常に強固になっている。結果的に、ヒートシンク３８に混成集積回路装置１０を取り付ける工程に於いて、ケース材１２を回路基板１８から剥離させる力が作用しても、両者の剥離が防止されている。
本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。 本発明の回路装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。 本発明の回路装置の製造方法を示す断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す断面図である。 従来の混成集積回路装置を示す断面図である。 従来の混成集積回路装置を示す図であり、（Ａ）および（Ｂ）は平面図である。
符号の説明
１０ 混成集積回路装置
１１ 金属細線
１２ ケース材
１２Ａ 第１側壁部
１２Ｂ 第２側壁部
１２Ｃ 第３側壁部
１２Ｄ 第４側壁部
１２Ｅ 内部側壁部
１２Ｆ 内部側壁部
１３ パッド
１４ リード
１６ 封止樹脂
１８ 回路基板
２０ 絶縁層
２２ 導電パターン
２４ 半導体素子
２６ チップ素子
２８ 貫通孔
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈ 支持部
３２ 段差領域
３４ ノズル
３６ ネジ
３８ ヒートシンク
４０ 孔部

Claims (5)

  1. 導電パターンおよび回路素子から成る混成集積回路が上面に組み込まれた回路基板と、
    額縁状に構成された４つの側壁部を備え、前記回路基板に当接することで前記回路素子が封止される空間を前記回路基板の上面に構成するケース材と、
    前記導電パターンから成るパッドに固着されて外部に延在するリードと、を具備し、
    前記ケース材の角部にて前記側壁部の内壁を連続させる支持部が設けられることを特徴とする回路装置。
  2. 前記側壁部の内側を部分的に窪ませることで、前記回路基板が収納される段差領域が形成され、
    前記支持部の一主面は前記段差領域と同一平面上にあり、
    前記段差領域および前記支持部に塗布された接着剤を介して前記ケース材が前記回路基板に固着されることを特徴とする請求項１記載の回路装置。
  3. 前記側壁部の断面積は同一に形成され、
    前記支持部の断面積は、前記側壁部の断面積よりも小さいことを特徴とする請求項１記載の回路装置。
  4. 前記支持部は、前記ケース材の４つの角部の各々に対応して設けられることを特徴とする請求項１記載の回路装置。
  5. 前記側壁部の内壁と連続すると共に、前記回路基板がネジ止めされる領域を囲む内部側壁を更に具備し、
    前記側壁部の内壁と前記内部側壁とを前記支持部により連続させることを特徴とする請求項１記載の回路装置。
JP2007249557A 2007-09-26 2007-09-26 回路装置 Active JP5096094B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007249557A JP5096094B2 (ja) 2007-09-26 2007-09-26 回路装置
US12/237,650 US7746658B2 (en) 2007-09-26 2008-09-25 Circuit device
CN200810168333XA CN101399263B (zh) 2007-09-26 2008-09-26 电路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249557A JP5096094B2 (ja) 2007-09-26 2007-09-26 回路装置

Publications (2)

Publication Number Publication Date
JP2009081281A true JP2009081281A (ja) 2009-04-16
JP5096094B2 JP5096094B2 (ja) 2012-12-12

Family

ID=40517678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249557A Active JP5096094B2 (ja) 2007-09-26 2007-09-26 回路装置

Country Status (3)

Country Link
US (1) US7746658B2 (ja)
JP (1) JP5096094B2 (ja)
CN (1) CN101399263B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021125A (ja) * 2011-07-11 2013-01-31 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2017216468A (ja) * 2014-11-20 2017-12-07 日本精工株式会社 電子部品搭載用放熱基板
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484351B1 (en) 2008-10-08 2013-07-09 Google Inc. Associating application-specific methods with tables used for data storage
DE102010038294A1 (de) * 2010-07-22 2012-01-26 Endress + Hauser Gmbh + Co. Kg Elektronische Baugruppe mit einem von einer Vergussmasse umschlossenen Bauteil und Verfahren zu deren Herstellung
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
CN106711099B (zh) * 2015-11-13 2019-04-05 原相科技股份有限公司 封装结构
US10522442B2 (en) * 2017-06-29 2019-12-31 Performance Motion Devices, Inc. Dissipating heat from an electronic device in a protective housing
US10959323B1 (en) 2019-09-06 2021-03-23 Performance Motion Devices, Inc. Over-torque protection features for mounting an electronic device to a heat dissipation object

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2004134569A (ja) * 2002-10-10 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165056A (ja) * 1998-11-30 2000-06-16 Koyo Electronics Ind Co Ltd 電子機器の筐体
US6945788B2 (en) * 2003-07-31 2005-09-20 Tyco Electronics Corporation Metal contact LGA socket
US8033411B2 (en) * 2004-04-13 2011-10-11 S.C. Johnson Home Storage, Inc. Collapsible storage device
JP4769973B2 (ja) 2005-07-28 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 回路装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2004134569A (ja) * 2002-10-10 2004-04-30 Mitsubishi Electric Corp 電力用半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021125A (ja) * 2011-07-11 2013-01-31 Sanken Electric Co Ltd 半導体装置およびその製造方法
JP2017216468A (ja) * 2014-11-20 2017-12-07 日本精工株式会社 電子部品搭載用放熱基板
US10192818B2 (en) 2014-11-20 2019-01-29 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate

Also Published As

Publication number Publication date
US7746658B2 (en) 2010-06-29
CN101399263A (zh) 2009-04-01
CN101399263B (zh) 2011-03-16
US20090091899A1 (en) 2009-04-09
JP5096094B2 (ja) 2012-12-12

Similar Documents

Publication Publication Date Title
JP5096094B2 (ja) 回路装置
US8203848B2 (en) Circuit device and method of manufacturing the same
JP4785139B2 (ja) 回路装置およびその製造方法
US7957158B2 (en) Circuit device
JP6266168B2 (ja) 半導体装置
JP4254527B2 (ja) 半導体装置
JP2012134430A (ja) 回路装置およびその製造方法
JP5285347B2 (ja) 回路装置
JP2020098885A (ja) 半導体装置
JP4845090B2 (ja) 回路装置の製造方法
JP5341339B2 (ja) 回路装置
JP2006100759A (ja) 回路装置およびその製造方法
JP2005191146A (ja) 混成集積回路装置の製造方法
JP2008187144A (ja) 回路装置およびその製造方法
JP2005191147A (ja) 混成集積回路装置の製造方法
JP2010010568A (ja) 回路装置
JP2010010569A (ja) 回路装置およびその製造方法
JP5536975B2 (ja) 回路装置およびその製造方法
JP2010109255A (ja) 半導体装置
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP6111284B2 (ja) 中空パッケージの製造方法、固体撮像素子の製造方法、中空パッケージおよび固体撮像素子
JP2005347356A (ja) 回路装置の製造方法
JP6869602B2 (ja) 半導体装置
JP2011139088A (ja) マルチチップモジュールパッケージの製造方法
JP2008112928A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100608

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120920

R150 Certificate of patent or registration of utility model

Ref document number: 5096094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250