CN101399263B - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN101399263B
CN101399263B CN200810168333XA CN200810168333A CN101399263B CN 101399263 B CN101399263 B CN 101399263B CN 200810168333X A CN200810168333X A CN 200810168333XA CN 200810168333 A CN200810168333 A CN 200810168333A CN 101399263 B CN101399263 B CN 101399263B
Authority
CN
China
Prior art keywords
side wall
mentioned
wall portion
housing member
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810168333XA
Other languages
English (en)
Other versions
CN101399263A (zh
Inventor
西塔秀史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101399263A publication Critical patent/CN101399263A/zh
Application granted granted Critical
Publication of CN101399263B publication Critical patent/CN101399263B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10946—Leads attached onto leadless component after manufacturing the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供一种抑制壳体构件的弯曲的电路装置。本发明的电路装置具备：电路基板(18)，其在上表面安装有由导电图案(22)和电路元件构成的混合集成电路；壳体构件(12)，其具备构成为框缘形状的四个侧壁部，通过与电路基板(18)抵接而在电路基板(18)的上表面构成密封电路元件的空间；以及引线(14)，其被固定在由导电图案(22)构成的焊盘(13)上并延伸到外部。并且，在壳体构件(12)的角部设置有使侧壁部的内部连续的支承部(30A)。

Description

电路装置 
技术领域
本发明涉及一种电路装置，特别是涉及一种利用壳体构件密封构建于电路基板的上表面的混合集成电路的电路装置。 
背景技术
参照图7来说明采用了壳体构件111的混合集成电路装置150的结构。首先，在矩形基板101的表面通过绝缘层102形成导电图案103，在该导电图案103的期望的位置上固定电路元件，由此形成规定的电路。在此，半导体元件105A和芯片元件105B作为电路元件连接在导电图案103上。引线104被连接在由形成在基板101的周边部的导电图案103构成的焊盘109上，作为外部端子而发挥功能。密封树脂108具有密封形成于基板101的表面的电路的功能。 
壳体构件111大致具有框缘形状，抵接在基板101的侧面。并且，为了在基板101上表面确保用于密封的空间，壳体构件111的上端部位于基板101上表面的上方。并且，在基板101上表面由壳体构件111包围的空间填充有密封树脂108，通过该密封树脂108来密封半导体元件等电路元件。通过这种结构，即使基板101较大的情况下，也能够向由壳体构件111等包围的空间填充密封树脂108，由此对安装在基板101的上表面的电路元件进行树脂密封。 
专利文献1：日本特开2007-036014号公报 
发明内容
发明要解决的问题
然而，上述混合集成电路装置150存在壳体构件111产生弯曲的问题。具体地说，参照图8的(A)，当从上方观察时，为了进行树脂密封而使用的壳体构件111需要大致呈框缘形状的形状。 
然而，发生如下现象：通过对热可塑性树脂等进行注射成形而形成的壳体构件111的各侧壁部向内侧弯曲(参照图8的(B))。这样，当壳体构件111的侧壁部向内侧弯曲那样变形时，难以通过壳体构件111来密封基板的上表面。 
作为如上所述的壳体构件111中产生弯曲的原因而可考虑如下情况。即，考虑如下原因：壳体构件111的厚度不均匀；对壳体构件111进行注射成形时的铸型模具的温度不均匀；铸型模具的空腔内部的压力不均匀；以及包含在构成壳体构件111的树脂中的填料等的各向异性等。 
本发明是鉴于上述问题而完成的，本发明的主要目的在于提供一种抑制壳体构件的弯曲的电路装置。 
用于解决问题的方案
本发明的电路装置的特征在于，具备：电路基板，其在上表面安装有由导电图案和与上述导电图案电连接的电路元件构成的混合集成电路；壳体构件，其具备构成为框缘状的四个侧壁部，通过使上述四个侧壁部的下端的内壁凹陷来形成落差区域并使上述电路基板的侧面与上述落差区域抵接，从而在上述电路基板的上表面构成密封上述电路元件的空间；以及引线，其被固定在由上述导电图案构成的焊盘上并延伸到外部，其中，在上述壳体构件的角部设置有使构成上述角部的两个侧壁部的内壁连续的支承部，上述支承部的背面位于与上述落差区域的上表面相同平面上，上述壳体构件通过涂敷在上述落差区域的上表面和上述支承部的背面上的粘接剂而被固定在上述电路基板上，上述支承部的背面被粘接到上述电路基板的上表面并且上述支承部的上表面和侧面被设置于上述被密封的空间内的密封树脂覆盖，由此支承上述侧壁部的上述支承部被固定。 
发明的效果
根据本发明，在壳体构件的角部设置有使构成壳体构件的侧壁部之间连续的支承部。因而，即使向内侧弯曲的应力作用于壳体构件的侧壁部，也通过支承部来支承侧壁部，因此能够抑制侧壁部向内侧变形。 
并且，在本发明中，将用于与电路基板抵接的落差区域设置在壳体构件的侧壁部，使支承部的一个主面位于与落差区域相同平面上。由此，当将壳体构件粘接到电路基板时，支承部也能够与落差区域一起作为用于粘接的区域而使用。因而，壳体构件与电路基板之间粘合的面积变大，从而能够加强两者粘接的强度。 
附图说明
图1是表示本发明的电路装置的图，(A)是立体图，(B)是截面图，(C)是截面图。 
图2是表示本发明的电路装置的图，(A)是立体图，(B)是俯视图，(C)是截面图。 
图3是表示本发明的电路装置的制造方法的截面图。 
图4是表示本发明的电路装置的制造方法的图，(A)是截面图，(B)是俯视图，(C)是俯视图。 
图5是表示本发明的电路装置的制造方法的图，(A)是截面图，(B)是截面图。 
图6是表示本发明的电路装置的制造方法的截面图。 
图7是表示以往的混合集成电路装置的截面图。 
图8是表示以往的混合集成电路装置的图，(A)和(B)是俯视图。 
附图标记说明
10：混合集成电路装置；11：金属细线；12：壳体构件；12A：第一侧壁部；12B：第二侧壁部；12C：第三侧壁部；12D：第四侧壁部；12E：内部侧壁部；12F：内部侧壁部；13：焊盘；14：引线；16：密封树脂；18：电路基板；20：绝缘层；22： 导电图案；24：半导体元件；26：芯片元件；28：贯通孔；30A、30B、30C、30D、30E、30F、30G、30H：支承部；32：落差区域；34：喷嘴；36：螺栓；38：散热片；40：孔部。 
具体实施方式
参照图1来说明作为电路装置的一例的混合集成电路装置10的构造。图1的(A)是从斜上方观察混合集成电路装置10的立体图。图1的(B)是图1的(A)的B-B’线上的截面图，图1的(C)是图1的(A)的C-C’线上的截面图。 
参照图1的各图，混合集成电路装置10构成为具有：电路基板18，其在上表面安装了由导电图案22和半导体元件24等(电路元件)构成的混合集成电路；壳体构件12，其具有框缘状的形状，通过与电路基板18抵接而形成密封混合集成电路的区域；密封树脂16，其填充到由壳体构件12包围的区域来密封混合集成电路；以及引线14，其被固定在由导电图案22构成的焊盘13上并延伸到外部。 
在本实施方式中，在电路基板18的上表面构成有由导电图案22和电路元件构成的具有规定功能的混合集成电路。具体地说，首先，在四边形形状(在此为长方形)的电路基板18的上表面被绝缘层20覆盖，在绝缘层20的上表面形成的导电图案22的规定的位置上电连接有半导体元件24、芯片元件26等电路元件。并且，在电路基板18的上表面形成的导电图案22和电路元件被密封树脂16覆盖。另外，引线14与内置在装置中的混合集成电路电连接并从密封树脂16导出到外部，作为输入输出端子而发挥功能。 
电路基板18是以铝(Al)、铜(Cu)等为主材料的金属基板。电路基板18的具体尺寸例如是长×宽＝61mm×88mm左右。并且， 电路基板18的厚度例如是1.5mm或2.0mm左右。在采用由铝构成的基板作为电路基板18的情况下，电路基板18的两个主面被阳极氧化膜覆盖。在此，也可以由树脂材料、以陶瓷为代表的无机材料等绝缘材料构成电路基板18。 
绝缘层20形成为覆盖电路基板18的上表面的整个区域。绝缘层20由例如60重量％～80重量％左右高填充了Al2O3等填料的环氧树脂等构成。通过掺入填料，绝缘层20的热电阻降低，因此经过绝缘层20和电路基板18能够良好地将从内置的电路元件产生的热量放出到外部。绝缘层20的具体厚度例如是50μm左右。另外，在图1的(B)中，仅是电路基板18的上表面被绝缘层20覆盖，但是电路基板18的下表面也可以利用绝缘层20覆盖。这样，即使将电路基板18的背面露出在外部，也能够使电路基板18的背面与外部绝缘。 
导电图案22由铜等金属构成，在绝缘层20的表面上形成导电图案22使得形成规定的电路。另外，在固定有引线14的部分设置由导电图案22构成的焊盘13。并且，在半导体元件24的周围也形成多个焊盘，通过金属细线11连接该焊盘与半导体元件24。在此图示了单层导电图案22，但是还可以在电路基板18的上表面形成通过绝缘层层叠而成的多层导电图案22。 
导电图案22是设置在绝缘层20的上表面的、对厚度为50μm～100μm左右的薄导电膜进行图案化而成的。因而，能够将导电图案22的宽度较窄地形成为50μm～100μm左右。另外，也能够将导电图案22彼此分离的距离缩小到50μm～100μm左右。因而，即使半导体元件24是具有数百个电极的元件，也能够在半导体元件24的周围形成与电极的数量相应的焊盘。并且，通过精细地形成的导电图案22还能够在电路基板18的上表面形成复杂的电路。
作为电连接到导电图案22的电路元件，一般采用有源元件、无源元件。具体地说，能够采用晶体管、LSI芯片、二极管、芯片电阻、芯片电容器、电感、热敏电阻、天线、振荡器等作为电路元件。并且，也能够将树脂密封型的封装体等固定在导电图案22来作为电路元件。参照图1的(B)，作为电路元件在电路基板18的上表面配置有半导体元件24和芯片元件26。在此，在作为半导体元件24而采用了发热量较大的功率元件的情况下，也可以在由固定在导电图案22的上表面的金属片构成的散热片的上面载置半导体元件24。由此，能够经由散热片和电路基板18高效率地将从半导体元件24产生的热量放出到外部。 
密封树脂16具有密封构建于电路基板18上的混合集成电路的功能，具体地说，在电路基板18的上表面形成密封树脂16，使得密封被形成在电路基板18的上表面的导电图案22、半导体元件24等电路元件、引线14及引线14的接合位置。采用热固性树脂或热可塑性树脂作为密封树脂16的材料。并且，以提高导热性等为目的，也可以在密封树脂16中掺入例如10重量％～20重量％左右的氧化硅等填料。 
沿着电路基板18上的相向的侧边设置有引线14，该引线14作为混合集成电路装置10的输入输出端子而发挥功能。这些引线由以铜(Cu)、铝(Al)或Fe-Ni的合金等为主成分的金属构成。在附图中，各引线14被引出到上方，但是引线14也可以在中途被直角弯曲后引出到侧方。 
参照图1的(A)，呈框缘形状的壳体构件12与电路基板18的四个侧边相对应地具有四个侧壁部。具体地说，主要由第一侧壁部12A、第二侧壁部12B、第三侧壁部12C以及第四侧壁部12D构成壳体构件12。说明纸面上的各侧壁部的位置，第一侧壁部12A位于内侧，第二侧壁部12B位于前侧，第三侧壁部12C位于 左侧，第四侧壁部12D位于右侧。并且，从第二侧壁部12B连续而在内侧形成有内部侧壁部12F。另外，从第一侧壁部12A连续而在内侧形成有内部侧壁部12E。后面参照图2更详细说明壳体构件12。 
在此，壳体构件12的尺寸成为各侧壁部的内壁与电路基板18的侧面抵接而成的大小。并且，参照图1的(B)，各侧壁部(第三侧壁部12C和第四侧壁部12D)下端的内侧挖成与电路基板18的厚度相同的深度，形成落差区域32。因而，当使壳体构件12与电路基板18嵌合时，壳体构件12的下表面与电路基板18的下表面位于相同平面上。此外，壳体构件12是对环氧树脂等树脂材料进行注射成形而成的构件。 
并且，上述壳体构件12的各侧壁部的上端位于电路基板18的上表面的上方。由此，当将液体或半固态状的密封树脂16涂敷在电路基板18的上表面时，各侧壁部起隔墙作用，防止所涂敷的密封树脂16向外部流出。 
参照图1的(C)来说明在壳体构件12上设置的内部侧壁部12F的结构。内部侧壁部12F从第二侧壁部12B一体地连续而延伸到内侧，形成为包围电路基板18的上表面的一个区域。在此，内部侧壁部12F延伸至包围设置有贯通孔28的区域，其中，上述贯通孔28贯穿电路基板18。并且，内部侧壁部12F的下端粘接在电路基板18的上表面(绝缘层20的上表面)。因而，即使在由壳体构件12包围的其它区域涂敷密封树脂16，也不会在由内部侧壁部12F包围的区域内进入密封树脂16。由内部侧壁部12F包围的区域用于利用螺丝等固定部件来固定混合集成电路装置10的区域。因而，与该区域对应的电路基板18的上表面不被密封树脂16覆盖而露出。这种结构在图1的(A)示出的内部侧壁部12E的情况下也相同。
参照图2来说明在上述混合集成电路装置10中使用的壳体构件12的结构。图2的(A)是从下方观察壳体构件12的立体图，图2的(B)是壳体构件12的局部俯视图，图2的(C)是从图2的(A)的C-C’线观察的截面图。 
参照图2的(A)，壳体构件12具有大致框缘形状的形状，具体地说，主要具有第一侧壁部12A、第二侧壁部12B、第三侧壁部12C以及第四侧壁部12D。并且，从第一侧壁部12A连续而在内侧设置有内部侧壁部12E，从第二侧壁部12B连续而在内侧设置有内部侧壁部12F。 
并且，在本方式中，各侧壁部直角连续的位置上设置有支承部。具体地说，在第一侧壁部12A与第三侧壁部12C连续的角部设置有从两者的内壁一体连续的棒状的支承部30A。以相同结构，在第一侧壁部12A与第四侧壁部12D连续的角部形成支承部30D。并且，在第四侧壁部12D与第二侧壁部12B连续的角部设置有支承部30H，在第二侧壁部12B与第三侧壁部12C连续的角部形成支承部30E。另外，支承部30A等具有加固各侧壁部的作用，因此有时还被称为“肋”。 
并且，在本方式中，在壳体构件12的内部区域设置的内部侧壁部12E、12F与各侧壁部之间也设置有支承部。具体地说，在第一侧壁部12A与内部侧壁部12E之间设置有支承部30B、30C。并且，在第二侧壁部12B与内部侧壁部12F之间设置有支承部30F、30G。 
参照图2的(B)来说明在第三侧壁部12C与第一侧壁部12A之间设置的支承部30A的结构。支承部30A形成为使在壳体构件12的角上直角连续的第三侧壁部12C的内壁与第一侧壁部12A的内壁连续。支承部30A的截面形成为小于构成壳体构件12的侧壁部。例如，在第一侧壁部12A的截面为长×宽＝7mm×4mm的 情况下，支承部30A的截面为长×宽＝1mm×1.5mm左右。这种形状在其它支承部30B等的情况下也相同。 
参照图2的(C)，使各侧壁部下端的内侧凹陷，由此设置落差区域32。在此，使第四侧壁部12D和第三侧壁部12C的下端的内侧向上方凹陷来形成落差区域32。落差区域32是容纳图1示出的电路基板18的区域，其深度只要与电路基板18相同即可。另外，在第一侧壁部12A和第二侧壁部12B上也同样形成该落差区域32。 
并且，支承部30H、30G、30F、30E的下表面位于与在第三侧壁部12C和第四侧壁部12D上设置的落差区域32的上表面相同平面上。该特征在其它支承部30A等的情况下也相同。另外，内部侧壁部12F的下表面也位于与落差区域32的上表面相同平面上。 
在本实施方式中，为了避免壳体构件的侧壁向内侧弯曲的背景技术的问题，设置有在角部使壳体构件12的侧壁部之间连续的支承部30A等。具体地说，参照图2的(B)，在壳体构件12的角部通过棒状的支承部30A使第三侧壁部12C的内壁与第一侧壁部12A的内壁连结。壳体构件12由热可塑性树脂形成，因此当进行壳体构件12的注射成形时，在壳体构件12中产生成形后收缩。因而，如果不实施应对该成形后收缩的对策，则如图8的(B)所示的壳体构件111那样，有可能导致壳体构件12的侧壁部顺着内侧。在本方式中，为了抑制壳体构件12的侧壁部向内侧弯曲，在壳体构件12的各角部设置有上述结构的支承部30A等。通过设置支承部30A，在如图2的(B)所示第三侧壁部12C与第一侧壁部12A上即使向内侧弯曲那样的应力起作用，也通过支承部30A向外侧支承第三侧壁部12C与第一侧壁部12A。因而，可抑制随着壳体构件12的树脂的收缩而第三侧壁部12C和 第一侧壁部12A向内侧弯曲。该特征在其它侧壁部(第二侧壁部12B与第三侧壁部12C)的情况下也相同。 
除了上述支承部30A的形成以外，在本实施方式中，使各侧壁部(第一侧壁部12A、第二侧壁部12B、第三侧壁部12C及第四侧壁部12D)的截面大小均等。由此，即使在成形后收缩时向内侧弯曲的力对侧壁部起作用，也通过支承部30A等产生支承效果，因此能够抑制壳体构件12的弯曲变形。 
并且，在本方式中，在壳体构件12的角部设置了上述支承部30A等。具体地说，在考虑到防止侧壁部的弯曲的支承部30A等效果的情况下，例如参照图2的(A)，还可以形成从第三侧壁部12C的中央部到第四侧壁部12D的中央部为止延伸的支承部。然而，如果形成这种形状的支承部，则导致由于支承部而图1的(B)所示半导体元件24等电路元件、导电图案22的位置受限制。另一方面，图2的(A)所示的本方式的支承部30A等被设置在没有设置导电图案、电路元件的壳体构件12的角部(corner)上。因而，通过本实施方式的支承部30A等，减少在电路基板18的上表面形成的导电图案22的形状、电路元件的位置受限制的担忧。 
并且，支承部30A等的截面形成为小于构成壳体构件12的各侧壁部的截面。为了简单地防止壳体构件12的变形，例如参照图2的(B)，还可以构成与第三侧壁部12C和第一侧壁部12A成一体的支承部30A。然而，在这种情况下，壳体构件12的角部的侧壁部的厚度比其它部分厚，在壳体构件12的形成工序中，在该部分有可能产生收缩。为了避免这种问题，在本方式中，将支承部30A设为比第一侧壁部12A等细的棒状形状。由此，构成壳体构件12的四个侧壁部(第一侧壁部12A、第二侧壁部12B、第三侧壁部12C及第四侧壁部12D)的厚度和在侧壁部之间连续 的角部的厚度都均等，从而防止上述收缩。 
并且，参照图2的(C)，支承部30H、30G、30F、30E的下面实质上位于与落差区域32的下面相同平面上。由此，提高壳体构件12与电路基板18之间的粘合强度。具体地说，壳体构件12与电路基板18(参照图1的(B))之间通过树脂制粘接剂来进行粘接，但是除了落差区域32以外还将该粘接剂涂敷到支承部30H、30G、30F、30E的下面，能够将这些部位粘接到电路基板18的上表面。结果，提高了电路基板18与壳体构件12之间的粘合强度，从而抑制壳体构件12从电路基板18剥离。 
接着，参照图3至图6来说明上述混合集成电路装置的制造方法。 
参照图3，首先，在电路基板18的上表面形成由导电图案22和电路元件构成的混合集成电路。电路基板18形成为将如上所述那样的以铝等金属为主要材料的大的金属基板分离为规定大小的四角形状。作为使金属基板与电路基板18分离的方法，可考虑使用了冲孔模具的冲孔加工、切割、弯曲加工等。另外，还可以采用树脂制基板、由陶瓷等无机物构成的绝缘基板作为电路基板18。 
在此，采用由金属构成的基板作为电路基板18，电路基板18的上表面被主要成分为树脂的绝缘层20覆盖，在该绝缘层20的上表面形成规定形状的导电图案22。选择性地通过蚀刻加工对期望厚度的由铜等构成的导电箔进行图案化，由此形成导电图案22。 
在导电图案22的规定位置上固定有由半导体元件24、芯片元件26构成的电路元件。通过导电性或绝缘性粘接剂，半导体元件24其背面被固定在图形状的导电图案22的上面，上面的电极经过金属细线11与焊盘形状的导电图案22连接。并且，芯片 元件26的两端的电极通过焊锡等导电性粘接剂被固定在焊盘形状的导电图案22上。并且，在由导电图案22构成的焊盘上面固定引线14。在此，也可以在后述的壳体构件12与电路基板18之间的粘接结束之后固定引线14。 
在导电图案22的规定位置涂敷焊锡膏并将各种部件载置在焊锡膏上面之后使该焊锡膏熔化来固定上述电路元件和引线。这种安装方法被称为回流工序。 
参照图4，接着，在电路基板18上粘接壳体构件12。图4的(A)是表示本工序的截面图，图4的(B)是表示壳体构件12的俯视图，图4的(B)是表示局部扩大了壳体构件12的俯视图。 
参照图4的(A)，在本工序中，使在规定位置涂敷了粘接剂的壳体构件12从上方嵌合到电路基板18来进行粘接。在壳体构件12的侧壁部的下端设置有使内侧凹陷的落差区域32，该落差区域32的侧面和底面与电路基板18的侧面和上表面抵接。 
图4的(B)和图4的(C)示出了从下方观察上述壳体构件12的俯视图。壳体构件12的结构与参照图2说明的情况相同。在该图中，以点阴影表示涂敷有粘接剂的部分。首先，在第一侧壁部12A、第二侧壁部12B、第三侧壁部12C以及第四侧壁部12D的内侧形成的落差区域32中涂敷粘接剂。并且，支承部30A～30H以及内部侧壁部12E、12F的背面也涂敷粘接剂。然后，这些部位的背面通过粘接剂被固定到电路基板18的上表面。在此，作为能够使用的粘接剂，可以是环氧树脂等热固性树脂，也可以是丙烯酸树脂等热可塑性树脂。在采用热固性树脂作为粘接剂的情况下，在进行了上述嵌合之后，使粘接剂加热固化。 
参照图5，接着，在由壳体构件12包围的空间内填充密封树脂16，由此密封导电图案22和电路元件。 
参照图5的(A)，在本工序中，将喷嘴34移动到电路基板18 的上方之后，从喷嘴34的前端对由壳体构件12包围的电路基板18的上表面提供密封树脂16。密封树脂16由掺入由硅或铝等构成的填料的树脂材料构成。在此，作为构成密封树脂16的树脂材料，可以是热固性树脂和热可塑性树脂中的任一个。另外，在采用热固性树脂作为密封树脂16的情况下，需要使密封树脂16加热固化的处理工序。 
参照图5的(B)，在本工序中，在由内部侧壁部12F包围的区域中不填充密封树脂16。由内部侧壁部12F包围的区域是在之后的工序中电路基板18被螺丝固定的区域，因此需要电路基板18的上表面不被密封树脂16覆盖而露出。参照图1的(A)，同样地在由内部侧壁部12E包围的区域中不填充密封树脂16。 
通过上述工序制造出图1所示那样的混合集成电路装置10。 
参照图6的截面图来说明混合集成电路装置10被安装在散热片38的结构。 
在本方式的混合集成电路装置10中。采用进行大电流开关的功率晶体管作为半导体元件24。由此，为了将从半导体元件24产生的大量的热量良好地放出到外部，混合集成电路装置10的电路基板18的下表面抵接在散热片38。散热片38由铜、铝等放热性较好的金属构成，具有将经过电路基板18传递的热量高效率地放出到外部的功能。 
采用利用螺栓36的螺栓固定的方法来将混合集成电路装置10安装到散热片38。具体的安装方法是首先在散热片38的平滑的上表面上载置混合集成电路装置10，使电路基板18的贯通孔28和散热片38的孔部40对位。接着，将螺栓贯穿贯通孔28和孔部40后拧紧，使电路基板18的背面贴紧散热片38的上表面，由此将混合集成电路装置10装载到散热片38。同样，参照图1 的(A)，在内部侧壁部12E的内部也利用上述螺栓36来固定电路基板18。 
在此，在散热片38上装载之前的混合集成电路装置10整体弯曲成稍微向下方呈凸状。即，构成混合集成电路装置10的电路基板18、密封树脂16以及壳体构件12弯曲成稍微向下方呈凸状。这样混合集成电路装置10呈弯曲是因为全面覆盖电路基板18上表面的密封树脂16固化收缩。 
另一方面，散热片38的上表面是平坦的面。因而，当通过螺栓36的推压力使电路基板18的背面抵接在散热片38的上表面时，电路基板18的形状被矫正为平坦。另一方面，螺栓36的按压力不对混合集成电路装置10的其它构件(特别是壳体构件12)起作用。由此，在形状被矫正为平坦的电路基板18与要维持下侧呈凸状形状的壳体构件12之间使两者剥离的力量起作用。 
在本实施方式中，为了防止壳体构件12从电路基板18的剥离，增加壳体构件12与电路基板18之间粘合的面积。具体地说，参照图4的(B)及图4的(C)，壳体构件12的背面除了各侧壁部的落差区域32以外在支承部30A等的背面、内部侧壁部12E、12F的背面也涂敷粘接剂，被粘合到电路基板18的上表面。由此，壳体构件12与电路基板18之间的粘合强度非常坚固。结果，在将混合集成电路装置10安装到散热片38的工序中，即使使壳体构件12从电路基板18剥离的力起作用，也能够防止两者的剥离。

Claims (4)

1.一种电路装置，其特征在于，具备：
电路基板，其在上表面安装有由导电图案和与上述导电图案电连接的电路元件构成的混合集成电路；
壳体构件，其具备构成为框缘状的四个侧壁部，通过使上述四个侧壁部的下端的内壁凹陷来形成落差区域并使上述电路基板的侧面与上述落差区域抵接，从而在上述电路基板的上表面构成密封上述电路元件的空间；以及
引线，其被固定在由上述导电图案构成的焊盘上并延伸到外部，
其中，在上述壳体构件的角部设置有使构成上述角部的两个侧壁部的内壁连续的支承部，
上述支承部的背面位于与上述落差区域的上表面相同平面上，
上述壳体构件通过涂敷在上述落差区域的上表面和上述支承部的背面上的粘接剂而被固定在上述电路基板上，
上述支承部的背面被粘接到上述电路基板的上表面并且上述支承部的上表面和侧面被设置于上述被密封的空间内的密封树脂覆盖，由此支承上述侧壁部的上述支承部被固定。
2.根据权利要求1所述的电路装置，其特征在于，
上述侧壁部的截面积形成为相同，
上述支承部的截面积小于上述侧壁部的截面积。
3.根据权利要求1所述的电路装置，其特征在于，
与上述壳体构件的四个角部中的每个角部相对应地设置上述支承部。
4.根据权利要求1所述的电路装置，其特征在于，
还具备内部侧壁，该内部侧壁与上述侧壁部的内壁连续，并且包围对上述电路基板进行螺栓固定的区域，
通过上述支承部使上述侧壁部的内壁与上述内部侧壁连续。
CN200810168333XA 2007-09-26 2008-09-26 电路装置 Expired - Fee Related CN101399263B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007249557 2007-09-26
JP2007-249557 2007-09-26
JP2007249557A JP5096094B2 (ja) 2007-09-26 2007-09-26 回路装置

Publications (2)

Publication Number Publication Date
CN101399263A CN101399263A (zh) 2009-04-01
CN101399263B true CN101399263B (zh) 2011-03-16

Family

ID=40517678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810168333XA Expired - Fee Related CN101399263B (zh) 2007-09-26 2008-09-26 电路装置

Country Status (3)

Country Link
US (1) US7746658B2 (zh)
JP (1) JP5096094B2 (zh)
CN (1) CN101399263B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8484351B1 (en) 2008-10-08 2013-07-09 Google Inc. Associating application-specific methods with tables used for data storage
DE102010038294A1 (de) * 2010-07-22 2012-01-26 Endress + Hauser Gmbh + Co. Kg Elektronische Baugruppe mit einem von einer Vergussmasse umschlossenen Bauteil und Verfahren zu deren Herstellung
JP5796956B2 (ja) * 2010-12-24 2015-10-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2013021125A (ja) * 2011-07-11 2013-01-31 Sanken Electric Co Ltd 半導体装置およびその製造方法
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate
JP6179679B2 (ja) * 2014-11-20 2017-08-16 日本精工株式会社 電子部品搭載用放熱基板
CN106711099B (zh) * 2015-11-13 2019-04-05 原相科技股份有限公司 封装结构
US10522442B2 (en) * 2017-06-29 2019-12-31 Performance Motion Devices, Inc. Dissipating heat from an electronic device in a protective housing
US10959323B1 (en) 2019-09-06 2021-03-23 Performance Motion Devices, Inc. Over-torque protection features for mounting an electronic device to a heat dissipation object

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6945788B2 (en) * 2003-07-31 2005-09-20 Tyco Electronics Corporation Metal contact LGA socket

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165056A (ja) * 1998-11-30 2000-06-16 Koyo Electronics Ind Co Ltd 電子機器の筐体
JP2004103846A (ja) * 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP3864130B2 (ja) * 2002-10-10 2006-12-27 三菱電機株式会社 電力用半導体装置
US8033411B2 (en) * 2004-04-13 2011-10-11 S.C. Johnson Home Storage, Inc. Collapsible storage device
JP4769973B2 (ja) 2005-07-28 2011-09-07 オンセミコンダクター・トレーディング・リミテッド 回路装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6945788B2 (en) * 2003-07-31 2005-09-20 Tyco Electronics Corporation Metal contact LGA socket

Also Published As

Publication number Publication date
US20090091899A1 (en) 2009-04-09
JP2009081281A (ja) 2009-04-16
JP5096094B2 (ja) 2012-12-12
CN101399263A (zh) 2009-04-01
US7746658B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
CN101399263B (zh) 电路装置
US5841192A (en) Injection molded ball grid array casing
CN101253627B (zh) 电路装置及其制造方法
KR101316289B1 (ko) 회로 장치 및 그 제조 방법
CN100388469C (zh) 电路装置及其制造方法
JPH09260568A (ja) 半導体装置及びその製造方法
US20190267300A1 (en) Circuit device and method of manufacturing the same
KR101236141B1 (ko) 회로 장치의 제조 방법
CN103887265B (zh) 具有印刷电路层的集成电路封装及其制作方法
KR100304754B1 (ko) 밀봉수지부내에방열판을내장한반도체패키지및그제조방법
JP2707979B2 (ja) ハイブリッドｉｃ及びその製造方法
JPH0815165B2 (ja) 樹脂絶縁型半導体装置の製造方法
CN104600038B (zh) 半导体装置
JP2006100759A (ja) 回路装置およびその製造方法
CN104934188B (zh) 电子封装结构及其封装方法
US20160225699A1 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP5484532B2 (ja) 微細配線パッケージ
JP2010010569A (ja) 回路装置およびその製造方法
JP2009231296A (ja) 放熱型多穿孔半導体パッケージ
JP5058144B2 (ja) 半導体素子の樹脂封止方法
KR101316273B1 (ko) 회로 장치
JP3421591B2 (ja) 混成集積回路装置の製造方法
JP2010157631A (ja) 電子装置の封止樹脂部の形成方法、その形成方法により得られる電子装置体
US20010048999A1 (en) Reinforced flexible substrates and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110316

Termination date: 20210926

CF01 Termination of patent right due to non-payment of annual fee