JP2012019084A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2012019084A
JP2012019084A JP2010155821A JP2010155821A JP2012019084A JP 2012019084 A JP2012019084 A JP 2012019084A JP 2010155821 A JP2010155821 A JP 2010155821A JP 2010155821 A JP2010155821 A JP 2010155821A JP 2012019084 A JP2012019084 A JP 2012019084A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat radiating
radiating plate
heat
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010155821A
Other languages
English (en)
Inventor
Hiroyuki Ogino
博之 荻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010155821A priority Critical patent/JP2012019084A/ja
Publication of JP2012019084A publication Critical patent/JP2012019084A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】パワー半導体チップの温度上昇を適正に検知して制御を行うＩＰＭを得る。
【解決手段】このパワー半導体モジュール１０においては、互いに分離して形成された第１の放熱板３１と第２の放熱板３２とが用いられる。このうち、第１の放熱板３１の一方の主面にはパワー半導体チップ（第１の半導体チップ）４１が搭載され、第２の放熱板３２の主面には制御用ＩＣチップ（第２の半導体チップ）４２が搭載される。リード２１〜２７が配列された側面からその反対側の側面に向かう方向にわたって、第１の放熱板３１と第２の放熱板３２とが分離されている。制御用ＩＣチップ４２は、第２の放熱板３２における突出部３１Ａに隣接する箇所に搭載されている。
【選択図】図１

Description

本発明は、大電力動作をするパワー半導体チップ、及びこれを制御する制御用の半導体チップが共に放熱板上に搭載され、パッケージ中に内蔵された半導体装置の構造に関する。また、この半導体装置の製造方法に関する。
大電流のスイッチングや整流を行うパワー半導体素子（整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ等）は、動作中での発熱量が大きい。このため、こうしたパワー半導体素子をモールド材中に封止したパワー半導体モジュールにおいては、その放熱効率が高い事が望まれる。
また、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と呼ばれる半導体装置においては、同一のパッケージ内に、パワー半導体チップと、このパワー半導体チップの制御を行う制御用チップとが搭載される。制御用チップは制御回路を内蔵し、このパワー半導体チップ中の素子の制御を行う。特にこの制御の中で重要なものは、パワー半導体チップに過電流が流れてその温度が上昇した場合に、この動作をオフすることによって破損を防止する制御である。
ここで、一般に、制御回路はシリコンのトランジスタ等を用いた集積回路として制御用ＩＣチップ中に形成され、その耐熱性はパワー半導体素子よりも低い。このため、パワー半導体チップの発する熱が制御用ＩＣチップに伝わると、この熱によって制御用回路自身の動作に悪影響を与え、正常な動作ができなくなるおそれがある。こうした悪影響を抑制するための構造をＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型のパッケージに採用した例が特許文献１に記載されている。この構造においては、パッケージ中の放熱板を２つに分割し、一方にパワー半導体チップを搭載し、他方に制御用ＩＣチップを搭載している。パッケージに一方の側面に複数のリードが設けられ、各リードは、ボンディングワイヤによってパワー半導体チップの電極（ボンディングパッド）と電気的に接続される。リードが設けられた側と逆の側面には、パワー半導体チップが搭載された側の放熱板が突出しており、その放熱を行う。この半導体装置が使用される際には、プリント基板に各リードを差し込んだ形態とされる。
この構成により、ＳＩＰ型のパッケージを用いたＩＰＭが構成でき、制御用ＩＣチップ（制御回路）の動作を適正に行わせることができる。パワー半導体チップの温度を検知する温度センサは、直接パワー半導体チップに設置することも可能であるが、温度センサの製造工程と制御用ＩＣチップの製造工程との適合性が高いため、制御用ＩＣチップに搭載する方が、低コスト化のためにはより好ましい。この場合には、温度センサは間接的にパワー半導体チップの温度を測定し、その上昇の度合いによって制御回路はパワー半導体チップの制御を行う。
特開平２−７４５５号公報
特許文献１に記載の構成によって、制御回路の動作を適正に行わせることができる一方で、温度センサが制御用ＩＣチップに搭載されている場合には、パワー半導体チップの温度上昇を迅速に検知することが困難となる。このため、制御回路の動作は適正に行われるが、実際にはパワー半導体チップの制御を短い時定数で行うことが困難となる。
従って、パワー半導体チップの温度上昇を適正に検知して制御を行うＩＰＭを得ることは困難であった。
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、第１の半導体チップが搭載された第１の放熱板と、前記第１の半導体チップの制御を行う第２の半導体チップが搭載された第２の放熱板とが用いられ、前記第１の半導体チップ又は前記第１の半導体チップと接続された複数のリードが一つの側面に突出して配列された形態を具備する半導体装置であって、前記側面と反対側の側面から前記側面に向かう方向において、前記第１の放熱板と前記第２の放熱板とを分離する空隙が形成されており、前記第１の放熱板には、前記第２の放熱板の側に向かって突出した突出部が設けられ、前記第２の放熱板には、前記空隙の間隔が維持されるように前記突出部と対応した形状をもつ引込部が設けられ、前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記空隙が、モールド材中に封止された構成を具備することを特徴とする。
本発明の半導体装置において、前記第２の半導体チップには温度センサが搭載されていることを特徴とする。
本発明の半導体装置において、前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記空隙は、パッケージ中において前記モールド材中に封止され、前記パッケージは、その内側に、前記第１の半導体チップが搭載された側の前記第１の放熱板の表面である第１の表面と対向する第１の内面と、前記第１の放熱板における前記第１の表面と反対側の表面である第２の表面と対向し、前記第１の半導体チップが搭載された箇所における前記第１の放熱板と略平行に形成され、かつ前記第２の表面との間の間隔が前記第１の内面と前記第１の表面との間の間隔よりも狭く設定された第２の内面と、を具備することを特徴とする。
本発明の半導体装置は、前記第１の放熱板において前記第１の半導体チップが搭載された箇所から前記側面と反対側の側面に向かう箇所において、前記反対側の側面に向かうに従って前記第２の表面と前記第２の内面との間の距離が遠くなるように、前記第１の放熱板及び前記第２の放熱板が曲げられた形状とされたことを特徴とする。
本発明の半導体装置は、前記第１の放熱板において前記第１の半導体チップが搭載された箇所よりも前記側面から見て遠い側において、前記空隙が前記側面と略平行に延びた形態とされた水平溝が形成されたことを特徴とする。
本発明の半導体装置は、前記第１の内面において、前記水平溝よりも前記側面に近い側に突起部が形成されたことを特徴とする。
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記第１の放熱板、前記第２の放熱板、及び前記複数のリードが、外枠部の内側に一体化されて形成された構成を具備し、前記第１の放熱板において前記第１の半導体チップが搭載される箇所を構成する平面と前記外枠部を構成する平面とが異なる高さに設定された構成のリードフレームが用いられ、前記リードフレーム上に前記第１の半導体チップ及び前記第２の半導体チップとを搭載するチップ搭載工程と、前記リードフレームを前記パッケージ中に設置し、前記側面と反対側の側面から溶融状態のモールド材を前記パッケージ中に流し込んで硬化させることによって前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記複数のリードのそれぞれの一部を、前記モールド材中に封止するモールド工程と、前記第１の放熱板、前記第２の放熱板、及び前記複数のリードから前記外枠部を切り離す分断工程と、を具備することを特徴とする。
本発明は以上のように構成されているので、パワー半導体チップの温度上昇を適正に検知して制御を行うＩＰＭを得ることができる。
本発明の実施の形態に係る半導体装置の構成を示す正面からの透視図（ａ）及び側面からの透視図（ｂ）である。 本発明の実施の形態に係る半導体装置の外観を示す正面図（ａ）、及び側面図（ｂ）である。 本発明の実施の形態に係る半導体装置の製造において用いられるリードフレームの平面図及び側面図である。 本発明の実施の形態に係る半導体装置の製造の際のモールド材の流れを示す図である。
以下、本発明の実施の形態となる半導体装置として、パワー半導体モジュールについて説明する。このパワー半導体モジュールは、パワー半導体チップと制御用ＩＣチップが同一パッケージ内に搭載されたＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）である。また、この半導体装置は、パッケージの一側面のみにリードが設けられたＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型である。
図１（ａ）は、このパワー半導体モジュール（半導体装置）１０を正面から見た透視図であり、図１（ｂ）は、その側面から見た透視図である。ここで、図中の一点鎖線はパッケージ１００の内面の形態を示し、これらの図は、パッケージ１００を透視した状態を示している。なお、パッケージ１００内における空洞部として記載されている箇所には、モールド材が充填されているが、その記載は省略されている。また、図２（ａ）はこの半導体装置１０の正面図であり、図２（ｂ）はその側面図である。この半導体装置１０においては、略矩形体形状のパッケージ１００の下側の側面から７本のリード２１〜２７が突出している。また、パッケージ１００には、これをビスを用いて固定するための貫通穴であるビス穴１０１が形成されている。このパワー半導体モジュール１０と外部配線との接続は、７本のリード２１〜２７をプリント基板に差し込んで接続することによってなされる。また、パッケージ１００の内面には、図１（ｂ）中の左側に位置する第１の内面１０２と、右側に位置する第２の内面１０３がある。第１の内面１０２には、突起部１０４が形成されている。突起部１０４は、図１（ａ）における左右方向にわたって形成されている。
このパワー半導体モジュール１０においては、互いに分離して形成された第１の放熱板３１と第２の放熱板３２とが用いられる。このうち、第１の放熱板３１の一方の主面（第１の表面３１１）にはパワー半導体チップ（第１の半導体チップ）４１が搭載され、第２の放熱板３２の主面には制御用ＩＣチップ（第２の半導体チップ）４２が搭載される。パッケージ１００における第１の内面１０２は、第１の放熱板３１における第１の表面３１１に対向している。パッケージ１００における第２の内面１０３は、第１の放熱板３１において第１の表面３１１の反対側の面となる第２の表面３１２に対向している。
パッケージ１００における第２の内面１０３は、第１の放熱板３１においてパワー半導体チップ４１が搭載された箇所においては第２の表面３１２と近接して略平行に設置される。これらの間の間隔は、この箇所におけるパッケージ１００の第１の内面１０２と第１の放熱板３１の第１の表面３１１との間の間隔よりも狭い。この狭い空間においても、モールド材が充填されている。
リード２１は、第１の放熱板３１に一体化されて接続されており、リード２７は、第２の放熱板３２に一体化されて接続されている。その他のリード２２〜２６は、それぞれこれらとは独立に設置されており、それらの上端には、ボンディングワイヤ５１が接続される幅広部が形成されている。リード２１〜２７は、それぞれの一部（上側にある部分）がパッケージ１００中でモールド材中に封止されており、これ以外の部分は、図１、２における下側に突出している。
ここで、パワー半導体チップ（第１の半導体チップ）４１においては、整流用ダイオード、パワーＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等、高電圧が印加され、大電流が流されて動作する半導体素子が形成されている。パワー半導体チップ（第１の半導体チップ）４１の一方の主面は導電性接着材（図示せず）を介して第１の放熱板３１の第１の表面３１１に電気的に接続され、他方の主面には、複数のボンディングパッド（電極）が設けられている。
制御用ＩＣチップ（第２の半導体チップ）４２は、パワー半導体チップ４１を制御する回路が構成されたＩＣであり、その上面には、パワー半導体チップ４１と同様に複数のボンディングパッドが設けられている。また、その内部には、制御回路と共に温度センサが形成されている。温度センサ、パワー半導体チップ４１の温度を電気的に感知し、制御回路に出力する。制御回路は、パワー半導体チップ４１の温度がその正常動作時の温度と比べて高くなった場合に、パワー半導体チップ４１を強制的にオフするように機能する。
リード２２とパワー半導体チップ４１上のボンディングパッドの一つ、及び制御用ＩＣチップ４２上のボンディングパッドの一つとは、ボンディングワイヤ５１で接続されている。また、パワー半導体チップ４１上のボンディングパッドの他の一つと制御用ＩＣチップ４２上のボンディングパッドの他の一つ、第１の放熱板３１と制御用ＩＣチップ４２上のボンディングパッドの他の一つも、ボンディングワイヤ５１で接続されている。リード２３〜２６それぞれの上端の幅広部と制御用ＩＣチップ４２上のボンディングパッドも同様に接続されている。
この構成においては、パワー半導体チップ４１が発する熱は、これに直接接続された第１の放熱板３１やその周囲のモールド材を介してパッケージ１００から放熱される。ただし、第１の放熱板３１は熱伝導率の高い金属で構成されるため、この熱伝導に関しては第１の放熱板３１の寄与が大きい。また、図１（ｂ）の側面図においては、第１の放熱板３１の右側（第２の表面３１２側）におけるモールド材は左側（第１の表面３１１側）に比べて薄くなっている。このため、特にこの図において右側には薄いモールド材を介してパッケージ１００に放熱される割合が高くなっている。実際には、このパワー半導体モジュール１０は、ビス穴１０１に固定用のビスを図２（ｂ）中の左側から通すことによって右側に設置された金属板等に固定されるため、この右側への放熱効率を高めることは有効である。なお、第１の放熱板３１とリード２１とは一体化されているため、リード２１を介してこのパワー半導体モジュール１０が固定されるプリント基板へも放熱される。
上記の構成においては、リード２１〜２７が配列された側面からその反対側の側面に向かう方向（図１（ａ）中の上下方向）にわたって、第１の放熱板３１と第２の放熱板３２とが分離されている。このため、第１の放熱板３１と第２の放熱板３２との間の空隙は、図１（ａ）に示されるように、図１（ａ）中で上側（リード２１〜２７が設けられた側と反対の側）から下側（リード２１〜２７が設けられた側）に向かって形成されている。
ただし、図１（ａ）中で上側から下側に向かってこの空隙は一定の幅、形状をなしていない。まず、最上部では、この空隙は図１（ａ）中の左右方向の中心部において上下方向に形成されており、その下側には、空隙がビス穴１０１に対応した略円形の形態をなしている円形空隙部２０１が存在する。ビスが貫通できるように、円形空隙部２０１中にはモールド材も設けられていない。
その下側には、この空隙が図中で左右方向（リード２１〜２７が配列された側面と略平行な方向）に溝が形成されているような形態とされている水平溝２０２が存在する。水平溝２０２によって、この空隙は一旦図中右側に曲がった形態とされるが、その後また下側に曲がり、更に左側に曲がった後に再び下側に曲がることによって再び上下方向となって、リード２１〜２７が設けられた側に達する。図１中では、水平溝２０２の左右方向の長さを確保するために、水平溝２０２は、この右側に曲がった箇所から左側にも延びている。
こうした水平溝２０２よりも下側の構成は、第１の放熱板３１において右側（第２の放熱板３２側）に突出する突出部３１Ａが形成されており、第２の放熱板３２において、空隙の間隔が維持されるように突出部３１Ａと対応した形状をもつ引込部が設けられた形態とされていることにより、実現されている。すなわち、第１の放熱板３１と第２の放熱板３２は、空隙を介して嵌合した形態とされる。
制御用ＩＣチップ４２は、第２の放熱板３２におけるこの突出部３１Ａに隣接する箇所に搭載されている。このため、制御用ＩＣチップ４２からみてその左方向と上方向においては第１の放熱板３１の一辺が存在する。これらの辺に制御用ＩＣチップ４２は囲まれた形態となるため、制御用ＩＣチップ４２に搭載された温度センサは、第１の放熱板３１の温度上昇を敏感に検知することができる。一方で、第１の放熱板３１と第２の放熱板３２との間の間隔は空隙によって維持されているため、パワー半導体チップ４１の発熱による制御回路（制御用ＩＣチップ４２）の過度の温度上昇は抑制される。
従って、上記の構成により、このパワー半導体モジュール１０は、パワー半導体チップの温度上昇を適正に検知して制御を行うことのできるＩＰＭとなる。特に、ＳＩＰ型の半導体モジュールにおいてこれを実現することができる。
この構成のパワー半導体モジュール１０は、以下のようにして製造することができる。図３は、このパワー半導体モジュール１０を製造するに際して用いられるリードフレーム５００の平面図（左側）、側面図（右側）であり、この形態は図１に対応している。第１の放熱板３１、第２の放熱板３２、リード２１〜２７は、このリードフレーム５００中に一体化されて形成され、これが適宜切断されることによって最終的に図１の形態とされる。
このリードフレーム５００は、所望の機械的強度と放熱効果が得られる厚さの銅又は銅合金、鉄または鉄合金、アルミニウムまたはアルミニウム合金等で構成される。図３の平面図（左側）に示されたように、その形状は、平面視において、第１の放熱板３１、第２の放熱板３２、リード２１〜２７が配置されたものが、外枠部５０１、５０２、５０３、５０４，外枠接続部５０５、５０６、内枠部５０７を用いることによって一体化された構成とされている。外枠接続部５０５と第１の放熱板３１との接続部、及び外枠接続部５０６と第２の放熱板３２との接続部には、円形開口５０８が形成されている。
ただし、図３右側にその側面図が示されるように、外枠部５０１〜５０４を構成する平面と、第１の放熱板３１においてパワー半導体チップ４１が搭載される箇所を構成する平面とは、異なる高さに設定されている。また、第１の放熱板３１においてパワー半導体チップ４１が搭載される箇所と第２の放熱板３２とは同一平面上に形成されている。
以下では、図３右側の側面図における左側を上、右側を下として説明する。この側面図においてパワー半導体チップ４１、制御用ＩＣチップ４２が搭載される領域である領域Ｃは、このパターンの中で、最も低い位置に設定され、領域Ｃは、その外側に位置する領域Ａ、領域Ｅよりも低い位置に設定されており、領域Ｃにおいては、第１の放熱板３１、第２の放熱板３２は平面をなすように形成されている。領域Ａにおいて外枠部５０１、外枠接続部５０５、５０６、第１の放熱板３１、第２の放熱板３２は、領域Ｃよりも高い位置で平面をなすように形成され、領域Ｂにおいて第１の放熱板３１、第２の放熱板３２は、傾斜した形状となるように形成されている。領域Ｅにおいては、リード２１〜２７となるべき箇所、及び外枠部５０２〜５０４は、領域Ｃよりも高い位置で平面をなすように形成されている。リード２２〜２６となるべき箇所は、領域Ｄにおいてもこれらと同一平面となっている。リード２１、リード２７となるべき箇所は、領域Ｄにおいては、領域Ｂにおける第１の放熱板３１、第２の放熱板３２と同様に、この形態が実現されるように傾斜した形状となるように形成されている。
上記の構成のリードフレーム５００は、例えば平面の金属板を上記の平面形状となるようにプレス打ち抜き加工やエッチング加工を行った後に、プレス加工を行うことによって製造することができる。この構成においては、第１の放熱板３１、第２の放熱板３２は、外枠部５０１〜５０４によって外側から吊り下げられた形態となっている。
このリードフレーム５００を用いてパワー半導体モジュール１０を製造するに際しては、まず、パワー半導体チップ４１、制御用ＩＣチップ４２を図１に示されるように第１の放熱板３１、第２の放熱板３２上にそれぞれ搭載する（チップ搭載工程）。その後、図１に示されるようにボンディングワイヤ５１をそれぞれ接続する。
その後、この構成をパッケージ１００中に設置し、溶融状態のモールド材をこの中に流し込んだ後でこれを硬化させる（モールド工程）。溶融状態のモールド材を流し込む前に円形空隙部２０１に予めピンを差し込んでおき、硬化後にこのピンを抜き取ることによって、ビス穴１０１を形成することができる。このモールド工程は、以下の通りに行われる。
このモールド材を流し込む際の形態を図４に示す。ここでは、リード２１〜２７の先端部が最下部にくるように配置し、その反対側（上側）からパッケージ１００内に溶融状態のモールド材を流し込んでいる。この際のモールド材の流れを矢印で模式的に示している。以下では、リードフレーム５００（第１の放熱板３１等）において、パワー半導体チップ４１等が搭載される側を表側、その反対側を裏側と呼称する。
上側から注入された溶融状態のモールド材は、白矢印で示す方向の充填圧力によって、領域Ａから領域Ｄに向かって下側に流れるが、この際、リードフレーム５００の表側（第１の表面３１１側）と裏側（第２の表面３１２側）に沿って流れる。この際、表側においては、どの領域においてもモールド材の流れの障害となる構造は少ないために、モールド材を充分に行き渡らせることができる。これに対して、裏側においては、特に領域Ｃにおいて、リードフレーム５００とパッケージ１００の内面との間隔が狭いために、表側よりもモールド材が通りにくくなっている。この箇所にモールド材が行き渡らずに空洞が形成されると、その箇所における熱伝導の低下や絶縁不良が発生する。このため、このリードフレーム５００においては、第１の放熱板３１においてパワー半導体チップ４１が搭載された箇所から上側（リード２１〜２７が形成された側面の反対側）に向かう領域において、上側に向かうに従って第２の表面３１２と第２の内面１０３との間が遠くなるように、リードフレーム５００（第１の放熱板３１と第２の放熱板３２）が曲がった形状とされている。これにより、領域Ｃに到達する前に、領域Ｂにおいて裏面全体にモールド材が行き渡る。
また、領域Ｃにおける第１の放熱板３１においてパワー半導体チップ４１が搭載される箇所よりも上側に、水平溝２０２が形成されている。更に、水平溝２０２の下側（リード２１〜２７が設けられた側面の側）において、パッケージ１００の第１の内面１０２において突起部１０４が形成されている。突起部１０４により、表側におけるモールド材の流れは阻害されるため、その一部は水平溝２０２を通って裏面に達しやすくなる。このため、特に領域Ｃにおいてパワー半導体チップ４１が搭載される箇所の裏面には強制的にモールド材が注入され、空洞が形成されにくくなる。その後、領域Ｄにおいてはリードフレーム５００とパッケージ１００の内面との間隔は再び広がるため、裏面におけるモールド材の流れは良好となる。また、どの領域においても、表側ではモールド材の流れの障害となる構造は突起部１０４以外にはないため、裏面と比べて充分広い空間が存在し、モールド材は充分に行き渡る。
上記の構成のリードフレーム５００においては、第１の放熱板３１、第２の放熱板３２を、外枠部５０１〜５０４によって外側から吊り下げた形態としているために、領域Ｂにおいては、リードフレーム５００（第２の表面３１１）とパッケージ１００の内面（第２の内面１０３）との間隔が充分あり、表側、裏面側共に充分にモールド材を行き渡らせることができる。一方、パワー半導体チップ４１が搭載される領域Ｃにおいては、水平溝２０２と突起部１０４を設けることにより、裏面にモールド材を行き渡らせることができる。すなわち、第１の放熱板３１、第２の放熱板３２を、外枠部５０１〜５０４によって外側から吊り下げた形態としているために、領域Ｃにおける第１の放熱板３１とパッケージ１００の第２の内面１０３との間隔を狭く、かつこの狭い空間にモールド材を行き渡らせることが可能となる。この際、水平溝２０２、突起部１０４によって更にこの効果を高めることができる。これにより、パッケージ１００の内部において、第１の放熱板３１、第２の放熱板３２、パワー半導体チップ４１、制御用ＩＣチップ４２、及び第１の放熱板３１と第２の放熱板３２との間の空隙がモールド材中に封止された構造を得ることができる。
モールド材の硬化後に、外枠部５０１〜５０４を第１の放熱板３１、第２の放熱板３２、リード２１〜２７から分断する（分断工程）。まず、パッケージ１００を固定した状態で、外枠部５０１を上方へ引っ張ることにより、円形開口５０８が形成された箇所で外枠接続部５０５、５０６は破断する。また、外枠部５０２とリード２１との間、リード２１とリード２２との間、リード２２とリード２３との間、リード２３とリード２４との間、リード２５とリード２６との間、リード２６とリード２７との間、リード２７と外枠部５０４との間において内枠部５０７をパンチ金型等を用いて切断する。更に、リード２１〜２７と外枠部５０３との間も切断することにより、図１の形態でリード２１〜２７が分離されて得られる。同時に、第１の放熱板３１と第２の放熱板３２も外枠部５０１等から分離され、図１の形態となる。
このように、上記の形態のリードフレーム５００を用いてこのパワー半導体モジュール１０を容易に製造することができる。この際、第１の放熱板３１（第２の表面３１２）とパッケージ１００（第２の内面１０３）との間の狭い空間にモールド材を確実に充填することができるため、放熱効果の高いパワー半導体モジュール１０を高い歩留まりで得ることが可能である。
また、ＳＩＰ型の半導体モジュールは、リードをプリント基板に差し込んで固定されるために、パッケージ１００から突出したリード２１〜２７の長さを充分確保することが必要になる。これに対して、上記の構成のリードフレーム５００においては、第１の放熱板３１、第２の放熱板３２と共に、リード２１〜２７を外枠部５０１〜５０４によって外側から吊り下げた形態としているために、全体の機械的強度を確保することができ、リード２１〜２７の製造工程途中におけるばたつき等を抑制することができる。
上記の構成においては、第１の放熱板３１と第２の放熱板３２が、外枠接続部５０５、５０６や内枠部５０７を用いて外枠部５０１〜５０４に接続されて一体化されたリードフレーム５００が用いられたが、第１の放熱板と第２の放熱板とが外枠部の内側で吊り下げられた構成とされて一体化されたリードフレームであれば、上記と同様の構成を実現でき、水平溝等を形成することができる。すなわち、リードフレームの構成は、第１の放熱板、第２の放熱板を上記の構成とすることができる限りにおいて適宜設定することが可能である。
また、上記の構成においては、リード２１は第１の放熱板３１と、リード２７は第２の放熱板３２とそれぞれ一体化され、これらと独立した５本のリード２２〜２６を設けた構成としたが、これらの構成は任意であり、ＳＩＰ型の半導体モジュールであれば、同様の構成を適用できることは明らかである。
また、上記の例においては、各放熱板にパワー半導体チップ、制御用ＩＣチップをそれぞれ搭載するとしたが、これら以外のチップも同時に各放熱板に搭載することができる。更に、これら以外の半導体チップも同時に各放熱板に搭載できることも明らかである。
１０ パワー半導体モジュール（半導体装置）
２１〜２７ リード端子
３１ 第１の放熱板
３１Ａ 突出部
３２ 第２の放熱板
４１ パワー半導体チップ（第１の半導体チップ）
４２ 制御用ＩＣチップ（第２の半導体チップ）
５１ ボンディングワイヤ
１００ パッケージ
１０１ ビス穴
１０２ 第１の内面
１０３ 第２の内面
１０４ 突起部
２０１ 円形空隙部
２０２ 水平溝
３１１ 第１の表面
３１２ 第２の表面
５００ リードフレーム
５０１〜５０４ 外枠部
５０５、５０６ 外枠接続部
５０７ 内枠部
５０８ 円形開口

Claims (7)

  1. 第１の半導体チップが搭載された第１の放熱板と、前記第１の半導体チップの制御を行う第２の半導体チップが搭載された第２の放熱板とが用いられ、前記第１の半導体チップ又は前記第１の半導体チップと接続された複数のリードが一つの側面に突出して配列された形態を具備する半導体装置であって、
    前記側面と反対側の側面から前記側面に向かう方向において、前記第１の放熱板と前記第２の放熱板とを分離する空隙が形成されており、
    前記第１の放熱板には、前記第２の放熱板の側に向かって突出した突出部が設けられ、
    前記第２の放熱板には、前記空隙の間隔が維持されるように前記突出部と対応した形状をもつ引込部が設けられ、
    前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記空隙が、モールド材中に封止された構成を具備することを特徴とする半導体装置。
  2. 前記第２の半導体チップには温度センサが搭載されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記空隙は、パッケージ中において前記モールド材中に封止され、
    前記パッケージは、その内側に、
    前記第１の半導体チップが搭載された側の前記第１の放熱板の表面である第１の表面と対向する第１の内面と、
    前記第１の放熱板における前記第１の表面と反対側の表面である第２の表面と対向し、前記第１の半導体チップが搭載された箇所における前記第１の放熱板と略平行に形成され、かつ前記第２の表面との間の間隔が前記第１の内面と前記第１の表面との間の間隔よりも狭く設定された第２の内面と、
    を具備することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第１の放熱板において前記第１の半導体チップが搭載された箇所から前記側面と反対側の側面に向かう箇所において、前記反対側の側面に向かうに従って前記第２の表面と前記第２の内面との間の距離が遠くなるように、
    前記第１の放熱板及び前記第２の放熱板が曲げられた形状とされたことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の放熱板において前記第１の半導体チップが搭載された箇所よりも前記側面から見て遠い側において、
    前記空隙が前記側面と略平行に延びた形態とされた水平溝が形成されたことを特徴とする請求項３又は４に記載の半導体装置。
  6. 前記第１の内面において、前記水平溝よりも前記側面に近い側に突起部が形成されたことを特徴とする請求項５に記載の半導体装置。
  7. 請求項３から請求項６までのいずれか１項に記載の半導体装置の製造方法であって、
    前記第１の放熱板、前記第２の放熱板、及び前記複数のリードが、外枠部の内側に一体化されて形成された構成を具備し、前記第１の放熱板において前記第１の半導体チップが搭載される箇所を構成する平面と前記外枠部を構成する平面とが異なる高さに設定された構成のリードフレームが用いられ、
    前記リードフレーム上に前記第１の半導体チップ及び前記第２の半導体チップとを搭載するチップ搭載工程と、
    前記リードフレームを前記パッケージ中に設置し、前記側面と反対側の側面から溶融状態のモールド材を前記パッケージ中に流し込んで硬化させることによって前記第１の半導体チップ、前記第２の半導体チップ、前記第１の放熱板、前記第２の放熱板、及び前記複数のリードのそれぞれの一部を、前記モールド材中に封止するモールド工程と、
    前記第１の放熱板、前記第２の放熱板、及び前記複数のリードから前記外枠部を切り離す分断工程と、
    を具備することを特徴とする半導体装置の製造方法。
JP2010155821A 2010-07-08 2010-07-08 半導体装置及びその製造方法 Pending JP2012019084A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010155821A JP2012019084A (ja) 2010-07-08 2010-07-08 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010155821A JP2012019084A (ja) 2010-07-08 2010-07-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2012019084A true JP2012019084A (ja) 2012-01-26

Family

ID=45604113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010155821A Pending JP2012019084A (ja) 2010-07-08 2010-07-08 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2012019084A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779340A (zh) * 2012-10-23 2014-05-07 瑞萨电子株式会社 半导体器件和制造半导体器件的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779340A (zh) * 2012-10-23 2014-05-07 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
JP2014086536A (ja) * 2012-10-23 2014-05-12 Renesas Electronics Corp 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US9613888B2 (en) Semiconductor device and semiconductor module
US9252028B2 (en) Power semiconductor module and method of manufacturing the same
JP5163055B2 (ja) 電力半導体モジュール
JPWO2012111254A1 (ja) 半導体装置及びその製造方法
KR20160143802A (ko) 전력용 반도체 장치 및 그 제조 방법
US20200273790A1 (en) Clip Frame Assembly, Semiconductor Package Having a Lead Frame and a Clip Frame, and Method of Manufacture
JP2017055043A (ja) 半導体装置および電子装置
JP2007184501A (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置及びその製法
US7821116B2 (en) Semiconductor die package including leadframe with die attach pad with folded edge
CN106252301A (zh) 具有增大的爬电距离的电子装置
JP4985809B2 (ja) 半導体装置
JP2010034350A (ja) 半導体装置
CN102412211A (zh) 电子器件
JP5180722B2 (ja) 半導体装置の製造方法
JP5161688B2 (ja) 半導体装置および半導体モジュール
CN104218007A (zh) 小脚印半导体封装
JP2011199148A (ja) 半導体装置
JP2017092056A (ja) 電力半導体装置
CN110959191A (zh) 半导体装置
JP2010177619A (ja) 半導体モジュール
JP2010003858A (ja) 半導体装置
JP2008135735A (ja) 回路装置
JP2012019084A (ja) 半導体装置及びその製造方法
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
JP2017069351A (ja) 半導体装置