KR20160143802A - 전력용 반도체 장치 및 그 제조 방법 - Google Patents

전력용 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160143802A
KR20160143802A KR1020167031397A KR20167031397A KR20160143802A KR 20160143802 A KR20160143802 A KR 20160143802A KR 1020167031397 A KR1020167031397 A KR 1020167031397A KR 20167031397 A KR20167031397 A KR 20167031397A KR 20160143802 A KR20160143802 A KR 20160143802A
Authority
KR
South Korea
Prior art keywords
metal plate
power semiconductor
sealing resin
die pad
semiconductor element
Prior art date
Application number
KR1020167031397A
Other languages
English (en)
Other versions
KR101915873B1 (ko
Inventor
히로시 가와시마
겐 사카모토
다케토시 시카노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160143802A publication Critical patent/KR20160143802A/ko
Application granted granted Critical
Publication of KR101915873B1 publication Critical patent/KR101915873B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

리드 프레임을 준비하고, 그 다이 패드(3)상에 전력용 반도체 소자(5)를 고착한다. 다이 패드(3)의 하면에 절연막(9)을 사이에 두고 금속판(8)을 고착한다. 하부 금형(12a)과 상부 금형(12b)의 사이의 캐비티(13) 내에, 이너 리드(1a), 다이 패드(3), 전력용 반도체 소자(5), 절연막(9), 및 금속판(8)을 배치하여 봉지 수지(10)에 의해 봉지한다. 하부 금형(12a)은, 이너 리드(1a)의 아래쪽에 있어서 캐비티(13)의 저면에 마련된 단차부(14)를 갖는다. 단차부(14)의 상면의 높이는 캐비티(13) 내에 배치된 전력용 반도체 소자(5)의 상면의 높이보다 높다. 캐비티(13) 내에 봉지 수지(10)를 주입할 때에, 금속판(8)의 하면은 캐비티(13)의 저면에 접하고, 봉지 수지(10)를 단차부(14)의 위쪽으로부터 전력용 반도체 소자(5)의 상면으로 향해 아래 방향으로 흘린다.

Description

전력용 반도체 장치 및 그 제조 방법{POWER SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME}
본 발명은, 전력용 반도체 소자를 봉지 수지에 의해 봉지하는 전력용 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 장치 중에서도 전력용 반도체 장치는, 철도 차량, 하이브리드 카, 전기 자동차 등의 차량, 가전 기기, 산업용 기계 등에 있어서, 비교적 큰 전력을 제어, 정류하기 위해 이용되고 있다. 사용시에 전력용 반도체 소자가 발열하기 때문에, 전력용 반도체 장치에는 소자의 방열성이 요구된다. 또한, 수백 V 이상의 고전압이 인가되기 때문에 장치 외부와의 절연이 필요하게 된다.
여기서, IPM(Intelligent Power Module)은 전력용 반도체 소자와 제어용 반도체 소자가 일체가 된 모듈이다. 배선 재료에 리드 프레임을 이용하는 경우, 전력용 반도체 소자와 제어용 반도체 소자는 물리적으로 분리된 다이 패드에 실장되고, 그 후 금속 세선 등으로 전기적으로 접속하는 경우가 많다. 전력용 반도체 소자는 대전류를 통전하기 때문에, 발열이 크고 모듈로서의 방열성이 요구된다.
방열 구조의 하나로서 다이 패드의 이면에 방열성이 높은 절연막을 사이에 두고 금속판을 열압착하고, 그것들을 트랜스퍼 몰드에 의해 성형하는 구조가 있다(예컨대, 특허 문헌 1 참조).
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2004-172239호 공보
트랜스퍼 몰드에서 사용하는 봉지 수지는 열경화성을 갖고, 열에 의해 일단 용융되고, 그 후 화학 반응에 의해 경화되어 간다. 이 때문에 한정된 시간 내에 완전히 주입하지 않으면 안 되고, 특히 대면적의 패키지 등에서는 주입 속도를 빠르게 할 필요가 있었다. 그러나, 속도를 빠르게 하여 주입하면, 다이 패드와 이너 리드를 연결하는 굴곡부에 걸리는 유동 저항이 높아져, 다이 패드가 절연막으로부터 떼어지는 힘을 받는다. 이 때문에, 다이 패드와 절연막의 접착성이 불안정하게 되고, 절연 내압이 저하한다. 또한, 전력용 반도체 소자에 대한 면압이 내려가고, 전력용 반도체 소자와 다이 패드의 접합 강도가 약해진다. 이 결과, 수율이 저하한다.
절연막의 전면이 다이 패드와 접착하는 것이 아니고, 배선의 형편상, 절연막의 외주부나 일부에서는 접착하지 않는 부분이 생긴다. 이때 접착하고 있지 않은 외주부에서는, 절연막과 금속판의 선팽창 계수의 차이에 의한 휘어짐이 발생한다. 절연막은 주로 수지이고, 금속보다 선팽창 계수가 크기 때문에, 휘어짐은 아래쪽으로 볼록한 형상이 된다. 트랜스퍼 몰드에 있어서, 휜 금속판을 하부 금형에 탑재하면, 금형으로부터 뜨는 부분이 생긴다. 이대로 수지 주입하면 수평 방향으로 흐르는 봉지 수지가 금속판의 하면과 하부 금형의 사이에 들어가, 수지 버(resin burr)가 발생한다. 그리고 수지 버가 많은 경우는 방열성이 저하한다.
본 발명은, 상술한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 그 목적은 수율과 방열성을 향상시킬 수 있는 전력용 반도체 장치 및 그 제조 방법을 얻는 것이다.
본 발명과 관련되는 전력용 반도체 장치의 제조 방법은, 이너 리드(inner lead)와, 상기 이너 리드에 접속된 아우터 리드(outer lead)와, 상기 이너 리드보다 아래쪽에 배치된 다이 패드와, 상기 이너 리드와 상기 다이 패드를 연결하는 굴곡부를 갖는 리드 프레임을 준비하는 공정과, 상기 다이 패드상에 전력용 반도체 소자를 고착하는 공정과, 상기 다이 패드의 하면에 절연막을 사이에 두고 금속판을 고착하는 공정과, 하부 금형과 상부 금형의 사이의 캐비티 내에 상기 이너 리드, 상기 다이 패드, 상기 전력용 반도체 소자, 상기 절연막, 및 금속판을 배치하여 봉지 수지에 의해 봉지하는 공정을 구비하고, 상기 하부 금형은, 상기 이너 리드의 아래쪽에 있어서 상기 캐비티의 저면에 마련된 단차부를 갖고, 상기 단차부의 상면의 높이는 상기 캐비티 내에 배치된 상기 전력용 반도체 소자의 상면보다 높고, 상기 캐비티 내에 상기 봉지 수지를 주입할 때에, 상기 금속판의 하면은 상기 캐비티의 저면에 접하고, 상기 봉지 수지를 상기 단차부의 위쪽으로부터 상기 전력용 반도체 소자의 상면으로 향해 아래 방향으로 흘리는 것을 특징으로 한다.
본 발명에서는, 봉지 수지를 단차부의 위쪽으로부터 전력용 반도체 소자의 상면으로 향해 아래 방향으로 흘려, 다이 패드를 아래쪽으로 누른다. 또한, 단차부를 마련하는 것에 의해 굴곡부에 대한 유동 저항이 저감된다. 이것에 의해, 다이 패드와 절연막의 접착성이 안정되기 때문에, 절연 내압이 향상된다. 또한, 전력용 반도체 소자도 누름으로써 면압이 올라가고, 전력용 반도체 소자의 바로 아래의 다이 패드와 절연막의 접합 강도가 높아진다. 이 결과, 수율이 향상된다. 또한, 단차부를 마련함으로써, 수지 주입시에 봉지 수지가 금속판에 도달하기까지 봉지 수지의 수평 방향의 흐름이 적어져, 금속판과 하부 금형의 사이에 봉지 수지가 들어가기 어려워진다. 그리고, 절연막 및 금속판을 아래쪽으로 눌러서 금속판의 휘어짐을 억제함으로써, 금속판과 하부 금형의 사이에 봉지 수지가 더욱 들어가기 어려워진다. 이 때문에, 금속판의 하면의 수지 버 발생이 억제되고, 핀 등의 외부 냉각기의 설치시에 수지 버가 개재되지 않기 때문에, 방열성이 향상된다.
도 1은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치를 나타내는 하면도이다.
도 2는 도 1의 Ⅰ-Ⅱ에 따른 단면도이다.
도 3은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 내부를 나타내는 상면도이다.
도 4는 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 측면도이다.
도 5는 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 6은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 상면도이다.
도 7은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 확대 단면도이다.
도 8은 비교예와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 확대 단면도이다.
도 9는 본 발명의 실시의 형태 2와 관련되는 전력용 반도체 장치를 나타내는 하면도이다.
도 10은 도 9의 Ⅰ-Ⅱ에 따른 단면도이다.
도 11은 본 발명의 실시의 형태 2와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 12는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치를 나타내는 하면도이다.
도 13은 도 12의 Ⅰ-Ⅱ에 따른 단면도이다.
도 14는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 15는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치의 변형예를 나타내는 하면도이다.
도 16은 도 15의 Ⅰ-Ⅱ에 따른 단면도이다.
도 17은 본 발명의 실시의 형태 4와 관련되는 전력용 반도체 장치를 나타내는 하면도이다.
도 18은 본 발명의 실시의 형태 4와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
도 19는 본 발명의 실시의 형태 5와 관련되는 전력용 반도체 장치를 나타내는 하면도이다.
도 20은 도 19의 Ⅰ-Ⅱ에 따른 단면도이다.
본 발명의 실시의 형태와 관련되는 전력용 반도체 장치 및 그 제조 방법에 대하여 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
도 1은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치를 나타내는 하면도이다. 도 2는 도 1의 Ⅰ-Ⅱ에 따른 단면도이다. 도 3은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 내부를 나타내는 상면도이다. 도 4는 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 측면도이다. 이 전력용 반도체 장치는 DIP 타입의 패키지이다.
리드 프레임은 이너 리드(1a, 1b, 1c)와, 이너 리드(1a, 1b, 1c)에 각각 접속된 아우터 리드(2a, 2b, 2c)와, 이너 리드(1a)보다 아래쪽에 배치된 다이 패드(3)와, 이너 리드(1a)와 다이 패드(3)를 연결하는 굴곡부(4)를 갖는다. 이너 리드(1a, 1b)는 파워 이너 리드이고, 이너 리드는 제어 이너 리드이다. 아우터 리드(2a, 2b)는 파워 아우터 리드이고, 아우터 리드(2c)는 각각과 제어 아우터 리드이다.
전력용 반도체 소자(5)가 다이 패드(3)상에 무연 땜납을 이용하여 고착되어 있다. 전력용 반도체 소자(5)는 RC-IGBT(Reverse Conducting Insulated Gate Bipolar Transistor)이다. 제어용 반도체 소자(6)가 이너 리드(1c)상에 도전성 접착제를 이용하여 고착되어 있다. 또, 전력용 반도체 소자(5)와 다이 패드(3)의 접합에는 땜납에 한하지 않고 도전성 접착제 등의 도전성을 가진 접합재를 이용할 수 있다.
전력용 반도체 소자(5)의 상면에는 이미터 전극과 게이트 전극이 마련되어 있다. Al 와이어(7a)가 이미터 전극과 이너 리드(1b)를 접속하고, Au 와이어(7b)가 게이트 전극과 제어용 반도체 소자(6)를 접속하고, Au 와이어(7c)가 제어용 반도체 소자(6)와 이너 리드(1c)를 접속하고 있다. 또, Al 와이어나 Au 와이어 대신에 Cu 와이어를 이용하더라도 좋다.
금속판(8)이 다이 패드(3)의 하면에 방열성이 높은 절연막(9)을 사이에 두고 고착되어 있다. 금속판(8)은 Cu나 Al 등의 방열성이 높은 재료로 이루어진다. 절연막(9)은 수지와 열전도성의 필러(filler)의 혼합물이고, 절연막(9)의 수지는 열가소성이더라도 열경화성이더라도 접착성을 얻을 수 있으면 된다. 필러는 SiO2, Al2O3, BN 등 전기 절연과 높은 열전도율이 양립하면 된다.
봉지 수지(10)가 이너 리드(1a, 1b, 1c), 다이 패드(3), 전력용 반도체 소자(5), 절연막(9), Al 와이어(7a), Au 와이어(7b, 7c), 및 금속판(8)을 봉지한다. 금속판(8)의 하면은 봉지 수지(10)의 하면으로부터 노출되어 있다. 장치 양단으로부터 아우터 리드(2a, 2b, 2c)가 각각 돌출하고 있다. 이너 리드(1a, 1b)의 아래쪽에 있어서 봉지 수지(10)의 하면에 단차부(11)가 마련되어 있다. 단차부(11)에 있어서의 봉지 수지(10)의 하면의 높이 h1은 전력용 반도체 소자(5)의 상면의 높이 h2보다 높다.
계속하여, 본 실시의 형태와 관련되는 전력용 반도체 장치의 제조 방법을 설명한다. 도 5는 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다. 도 6은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 상면도이다.
우선, 리드 프레임을 준비하고, 그 다이 패드(3)상에 무연 땜납을 이용하여 전력용 반도체 소자(5)를 고착하고, 이너 리드(1c)상에 도전성 접착제를 이용하여 제어용 반도체 소자(6)를 고착한다. 전력용 반도체 소자(5)의 이미터 전극과 이너 리드(1a)를 Al 와이어(7a)에 의해 접속하고, 전력용 반도체 소자(5)의 게이트 전극과 제어용 반도체 소자(6)를 Au 와이어(7b)에 의해 접속하고, 제어용 반도체 소자(6)와 이너 리드(1c)를 Au 와이어(7c)에 의해 접속한다.
미리 금속판(8)이 붙은 반경화의 절연막(9)을 다이 패드(3)의 하면에 열압착으로 가접착시킨다. 여기서 반경화란, 상온에서는 고체이지만, 고온에서는 일단 용융된 후에 완전 경화로 향하는, 경화가 불완전한 상태를 말한다.
다음으로, 도 5 및 도 6에 나타내는 바와 같이, 하부 금형(12a)과 상부 금형(12b)의 사이의 캐비티(13) 내에, 이너 리드(1a, 1b, 1c), 다이 패드(3), 전력용 반도체 소자(5), Al 와이어(7a), Au 와이어(7b, 7c), 금속판(8), 및 절연막(9) 등을 배치한다. 이때에 캐비티(13)의 저면에 있어서 하부 금형(12a)으로부터 위치 결정용의 가동 핀(12c)을 돌출시켜, 금속판(8) 및 절연막(9)을 위치 결정한다. 그리고, 금형 고정 후에 아우터 리드(2a, 2b) 사이에 있는 주입 게이트로부터 캐비티(13) 내에 봉지 수지(10)를 주입하여, 이 봉지 수지(10)에 의해 봉지한다(트랜스퍼 몰드). 이 봉지 수지(10)의 주입 압력에 의해 절연막(9)을 완전하게 열압착함과 아울러 봉지체를 형성한다.
수지 주입에서는 제어용의 이너 리드(1c)상의 Au 와이어(7c)에 대한 봉지 수지(10)의 유동 저항을 줄이기 위해, 전력용의 이너 리드(1a, 1b)측으로부터 제어용의 이너 리드(1c)측으로 향하여 봉지 수지(10)를 흘린다. 주입 중에 위치 결정용의 가동 핀(12c)을 뽑아내서, 금형 내에 정수압(hydrostatic pressure)을 건다. 봉지 수지(10)가 경화된 후에 금형의 탈형(脫型)에 의해 이형(離型)한다.
하부 금형(12a)은, 이너 리드(1a)의 아래쪽에 있어서 캐비티(13)의 저면에 마련된 단차부(14)를 갖는다. 단차부(14)의 상면의 높이 h1은 캐비티(13) 내에 배치된 전력용 반도체 소자(5)의 상면의 높이 h2보다 높다. 캐비티(13) 내에 봉지 수지(10)를 주입할 때에, 금속판(8)의 하면은 캐비티(13)의 저면에 접하고, 봉지 수지(10)를 단차부(14)의 위쪽으로부터 전력용 반도체 소자(5)의 상면으로 향해 아래 방향으로 흘린다.
트랜스퍼 몰드 후에 아우터 리드(2a, 2b) 사이의 주입 게이트에 잔존한 봉지 수지(10)를 봉지체로부터 떼어낸다. 봉지체의 측면에는 도 4에 나타내는 바와 같은 표면 거칠기(Rz) 20㎛ 이상의 게이트 수지 제거 자국(15)이 남는다. 그 후, 아우터 리드(2a, 2b, 2c)에 방수 처리 등의 후처리를 실시하고, 소정의 형태로 외형 가공한다.
계속하여, 본 실시의 형태의 효과를 비교예와 비교하면서 설명한다. 도 7은 본 발명의 실시의 형태 1과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 확대 단면도이다. 도 8은 비교예와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 확대 단면도이다. 본 실시의 형태에서는, 이너 리드(1a)의 아래쪽에 있어서 캐비티(13)의 저면에 단차부(14)를 마련하지만, 비교예에서는 단차부(14)를 마련하지 않는다.
비교예에서는 단차부(14)가 없기 때문에, 주입한 봉지 수지(10)가 절연막(9)이나 다이 패드(3)에 대하여 수평 방향(평면 방향)으로 흐른다. 따라서, 굴곡부(4)는 봉지 수지(10)로부터 위쪽을 향한 유동 저항을 받기 때문에, 수지 주입 중에 절연막(9)으로부터 다이 패드(3)를 떼어내는 힘이 연속적으로 가해져, 절연막(9)과 다이 패드(3)의 접착성이 불안정하게 된다. 또한, 전력용 반도체 소자(5)에 대한 면압이 내려가고, 전력용 반도체 소자(5)와 다이 패드(3)의 접합 강도가 약해진다. 수평 방향으로 흐르는 봉지 수지(10)가 금속판(8)의 하면과 하부 금형의 사이에 들어가, 수지 버가 발생한다.
한편, 본 실시의 형태에서는, 봉지 수지(10)를 단차부(14)의 위쪽으로부터 전력용 반도체 소자(5)의 상면으로 향해 아래 방향으로 흘려 다이 패드(3)를 아래쪽으로 누른다. 또한, 단차부(14)를 마련하는 것에 의해 굴곡부(4)에 대한 유동 저항이 저감된다. 이것에 의해, 절연막(9)과 다이 패드(3)의 접착성이 안정되기 때문에, 절연 내압이 향상된다. 또한, 전력용 반도체 소자(5)도 누름으로써 면압이 올라가고, 전력용 반도체 소자(5)의 바로 아래의 다이 패드(3)와 절연막(9)의 접합 강도가 높아진다. 이 결과, 수율이 향상된다.
또한, 단차부(14)를 마련함으로써, 수지 주입시에 봉지 수지(10)가 금속판(8)에 도달하기까지 봉지 수지(10)의 수평 방향의 흐름이 적어져, 금속판(8)과 하부 금형(12a)의 사이에 봉지 수지(10)가 들어가기 어려워진다. 그리고, 절연막(9) 및 금속판(8)을 아래쪽으로 눌러서 금속판(8)의 휘어짐을 억제함으로써, 금속판(8)과 하부 금형(12a)의 사이에 봉지 수지(10)가 더욱 들어가기 어려워진다. 이 때문에, 금속판(8)의 하면의 수지 버 발생이 억제되고, 핀 등의 외부 냉각기의 설치시에 수지 버가 개재되지 않기 때문에, 방열성이 향상된다.
또한, 본 실시의 형태에서는, 이너 리드(1a)의 아래쪽에 있어서 봉지 수지(10)의 하면에 단차부(11)가 마련되어 있다. 이 단차부(11)에 의해 아우터 리드(2a, 2b)와 금속판(8)의 사이의 연면 거리(creeping distance가 길어지기 때문에, 전력용 반도체 장치를 소형화할 수 있다.
또, 실시의 형태 1에서는 하부 금형(12a)에 가동 핀(12c)을 마련하는 영역을 확보하기 위해, 단차부(14)와 금속판(8)의 사이를 일정한 간격(0.5~3㎜)만큼 떼어 놓을 필요가 있다. 따라서, 제조 후의 장치에 있어서 단차부(11)와 금속판(8)의 사이에 일정한 폭의 봉지 수지(10)의 저면이 필요하게 된다.
실시의 형태 2.
도 9는 본 발명의 실시의 형태 2와 관련되는 전력용 반도체 장치를 나타내는 하면도이다. 도 10은 도 9의 Ⅰ-Ⅱ에 따른 단면도이다. 도 11은 본 발명의 실시의 형태 2와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
단차부(14)와 금속판(8)의 사이에 있어서 캐비티(13)의 저면에 단차부(14)보다 높이가 낮은 돌기(16)가 2개 마련되어 있다. 이 하부 금형(12a)의 돌기(16)가 전사됨으로써, 단차부(11)와 금속판(8)의 사이에 있어서 봉지 수지(10)의 하면에 단차부(11)보다 깊이가 얕은 홈(17)이 2개 마련된다. 홈(17)의 높이는 금속판(8)과 절연막(9)의 합계 두께보다 작은 것이 바람직하다.
하부 금형(12a)의 돌기(16)를 따라 금속판(8)을 위치 결정하여 탑재할 수 있기 때문에, 실시의 형태 1에서 이용한 위치 결정용의 가동 핀(12c)을 없앨 수 있다. 이것에 의해, 하부 금형(12a)상에서 가동 핀(12c)을 마련하는 영역을 생략할 수 있기 때문에, 봉지 수지(10)의 저면의 폭을 좁게 할 수 있고, 전력용 반도체 장치를 소형화할 수 있다.
또한, 돌기(16)에 의해 금속판(8)의 측면과 하부 금형(12a)의 간격을 더욱 좁게 할 수 있기 때문에, 굴곡부(4)에 대한 유동 저항이 더욱 저감되고, 절연막(9)과 다이 패드(3)의 접착성이 더욱 안정된다. 그리고, 금속판(8)의 하면과 하부 금형(12a)의 저면의 사이에 봉지 수지(10)가 더욱 들어가기 어려워진다.
또한, 금속판(8)의 측면과 하부 금형(12a)의 단차부(14)의 간격이 장소에 따라 상이하면, 금속판(8)으로의 수평 방향의 흐름이 불균일하게 되기 때문에 수지 버가 발생되는 방법이 달라진다. 그래서, 돌기(16)를 2개 이상으로 하는 것이 바람직하다. 그리고, 금속판(8)과 절연막(9)을 하부 금형(12a)상에 두었을 때에 돌기(16)에 의해 회전하는 일 없이 안정되게 위치 고정할 수 있다. 따라서, 금속판(8)의 측면과 하부 금형(12a)의 단차부(14)의 간격이 균등하게 되기 때문에, 제조 격차가 작아진다. 돌기(16)를 2개 이상으로 한 경우에는, 제조 후의 장치에 있어서 봉지 수지(10)의 하면에 홈(17)이 2개 이상 마련된다.
또한, 본 실시의 형태 2에 의하면 하부 금형(12a)상에서 가동 핀(12c)을 마련하는 영역을 생략할 수 있다. 따라서, 제조 후의 장치에 있어서 봉지 수지(10)의 저면의 폭을 좁게 할 수 있기 때문에, 제품의 소형화가 가능하게 된다.
실시의 형태 3.
도 12는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치를 나타내는 하면도이다. 도 13은 도 12의 Ⅰ-Ⅱ에 따른 단면도이다. 도 14는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다.
실시의 형태 2의 돌기(16) 대신에, 단차부(11)와 금속판(8)의 사이에 있어서 캐비티(13)의 저면에 단차부(14)보다 높이가 낮은 소 단차부(18)가 마련되어 있다. 이 하부 금형(12a)의 소 단차부(18)가 전사됨으로써, 단차부(11)와 금속판(8)의 사이에 있어서 봉지 수지(10)의 하면에 단차부(11)보다 깊이가 얕은 소 단차부(19)가 마련된다. 소 단차부(18)는 홈(17)에 비하여 구조가 단순하고 직선적인 형상이기 때문에, 금형의 청소가 쉽고, 정비성이 향상된다. 소 단차부(18)의 높이는 금속판(8)과 절연막(9)의 합계 두께보다 작은 것이 바람직하다.
도 15는 본 발명의 실시의 형태 3과 관련되는 전력용 반도체 장치의 변형예를 나타내는 하면도이다. 도 16은 도 15의 Ⅰ-Ⅱ에 따른 단면도이다. 단차부(11)와 소 단차부(18)의 경사면을 연결하여 전체적인 경사로 하고, 그 경사를 금속판(8)의 근처까지 연장한다. 이 경우에도 실시의 형태 3의 효과를 얻을 수 있다.
실시의 형태 4.
도 17은 본 발명의 실시의 형태 4와 관련되는 전력용 반도체 장치를 나타내는 하면도이다. 도 18은 본 발명의 실시의 형태 4와 관련되는 전력용 반도체 장치의 제조 방법을 나타내는 단면도이다. 도 18은 도 17의 장치의 Ⅰ-Ⅱ에 따른 단면에 대응한다.
실시의 형태 1과 마찬가지로 금속판(8)의 긴 변을 따라 단차부(11)가 마련되고, 그것에 더하여 금속판(8)의 짧은 변을 따라 캐비티(13)의 저면에 있어서 하부 금형(12a)에 볼록부(20)가 마련되어 있다. 이 하부 금형(12a)의 볼록부(20)가 전사됨으로써, 금속판(8)의 짧은 변을 따라 봉지 수지(10)의 하면의 나사 구멍 부근에 오목부(21)가 마련된다.
볼록부(20)에 의해 짧은 변 쪽에서도 봉지 수지(10)의 수평 방향의 흐름이 적어지기 때문에, 금속판(8)의 짧은 변 방향의 휘어짐에 대해서도 수지 버 발생이 억제된다. 볼록부(20)의 높이(오목부(21)의 깊이)는 금속판(8)의 두께보다 큰 것이 바람직하다.
실시의 형태 5.
도 19는 본 발명의 실시의 형태 5와 관련되는 전력용 반도체 장치를 나타내는 하면도이다. 도 20은 도 19의 Ⅰ-Ⅱ에 따른 단면도이다. 본 실시의 형태에서는 실시의 형태 1 등의 단차부(14)가 금속판(8)의 외주를 둘러싸도록 마련되어 있다. 이 하부 금형(12a)의 단차부(14)가 전사됨으로써, 봉지 수지(10)의 하면에 있어서 단차부(11)가 금속판(8)의 외주를 둘러싸도록 마련된다. 수지 주입 게이트를 금속판(8)의 짧은 변 쪽에 마련하고 있다. 이와 같이 수지 주입 게이트를 파워 리드측 이외의 방향에 마련한 경우에도, 단차부(14)를 금속판(8)의 외주를 둘러싸도록 마련하는 것에 의해 절연막(9)과 다이 패드(3)의 접착성을 안정시키고, 또한 금속판의 이면의 수지 버를 억제할 수 있다.
또, 전력용 반도체 소자(5)는, 규소에 의해 형성된 것에 한하지 않고, 규소에 비하여 밴드 갭이 큰 와이드 밴드 갭 반도체에 의해 형성된 것이더라도 좋다. 와이드 밴드 갭 반도체는, 예컨대, 탄화규소, 질화갈륨계 재료, 또는 다이아몬드이다. 이와 같은 와이드 밴드 갭 반도체에 의해 형성된 전력용 반도체 소자(5)는, 내전압성이나 허용 전류 밀도가 높기 때문에, 소형화할 수 있다. 이 소형화된 소자를 이용함으로써, 이 소자를 포함한 전력용 반도체 장치도 소형화할 수 있다. 또한, 소자의 내열성이 높기 때문에, 히트 싱크의 방열 핀을 소형화할 수 있고, 수랭부를 공랭화할 수 있으므로, 반도체 모듈을 더욱 소형화할 수 있다. 또한, 소자의 전력 손실이 낮고 고효율이기 때문에, 전력용 반도체 장치를 고효율화할 수 있다.
1a : 이너 리드
2a : 아우터 리드
3 : 다이 패드
4 : 굴곡부
5 : 전력용 반도체 소자
8 : 금속판
9 : 절연막
10 : 봉지 수지
12a : 하부 금형
12b : 상부 금형
13 : 캐비티
14 : 단차부
16 : 돌기
17 : 홈
18 : 소 단차부
19 : 소 단차부
20 : 볼록부
21 : 오목부

Claims (11)

  1. 이너 리드(inner lead)와, 상기 이너 리드에 접속된 아우터 리드(outer lead)와, 상기 이너 리드보다 아래쪽에 배치된 다이 패드와, 상기 이너 리드와 상기 다이 패드를 연결하는 굴곡부를 갖는 리드 프레임을 준비하는 공정과,
    상기 다이 패드상에 전력용 반도체 소자를 고착하는 공정과,
    상기 다이 패드의 하면에 절연막을 사이에 두고 금속판을 고착하는 공정과,
    하부 금형과 상부 금형의 사이의 캐비티 내에 상기 이너 리드, 상기 다이 패드, 상기 전력용 반도체 소자, 상기 절연막, 및 금속판을 배치하여 봉지 수지에 의해 봉지하는 공정
    을 구비하고,
    상기 하부 금형은, 상기 이너 리드의 아래쪽에 있어서 상기 캐비티의 저면에 마련된 단차부를 갖고,
    상기 단차부의 상면의 높이는 상기 캐비티 내에 배치된 상기 전력용 반도체 소자의 상면보다 높고,
    상기 캐비티 내에 상기 봉지 수지를 주입할 때에, 상기 금속판의 하면은 상기 캐비티의 저면에 접하고, 상기 봉지 수지를 상기 단차부의 위쪽으로부터 상기 전력용 반도체 소자의 상면으로 향해 아래 방향으로 흘리는
    것을 특징으로 하는 전력용 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 하부 금형은, 상기 단차부와 상기 금속판의 사이에 있어서 상기 캐비티의 저면에 마련되고, 상기 단차부보다 높이가 낮은 돌기를 갖는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.
  3. 제 1 항에 있어서,
    상기 하부 금형은, 상기 단차부와 상기 금속판의 사이에 있어서 상기 캐비티의 저면에 마련되고, 상기 단차부보다 높이가 낮은 소 단차부를 갖는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속판의 긴 변을 따라 상기 단차부가 마련되고,
    상기 하부 금형은, 상기 금속판의 짧은 변을 따라 상기 캐비티의 저면에 마련된 볼록부를 갖는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 단차부는 상기 금속판의 외주를 둘러싸도록 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치의 제조 방법.
  6. 이너 리드와, 상기 이너 리드에 접속된 아우터 리드와, 상기 이너 리드보다 아래쪽에 배치된 다이 패드와, 상기 이너 리드와 상기 다이 패드를 연결하는 굴곡부를 갖는 리드 프레임과,
    상기 다이 패드상에 고착된 전력용 반도체 소자와,
    상기 다이 패드의 하면에 절연막을 사이에 두고 고착된 금속판과,
    상기 이너 리드, 상기 다이 패드, 상기 전력용 반도체 소자, 상기 절연막, 및 금속판을 봉지하는 봉지 수지
    를 구비하고,
    상기 금속판의 하면은 상기 봉지 수지의 하면으로부터 노출되고,
    상기 이너 리드의 아래쪽에 있어서 상기 봉지 수지의 하면에 단차부가 마련되고,
    상기 단차부에 있어서의 상기 봉지 수지의 하면의 높이는 상기 전력용 반도체 소자의 상면의 높이보다 높은
    것을 특징으로 하는 전력용 반도체 장치.
  7. 제 6 항에 있어서,
    상기 단차부와 상기 금속판의 사이에 있어서 상기 봉지 수지의 하면에 상기 단차부보다 깊이가 얕은 홈이 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치.
  8. 제 7 항에 있어서,
    상기 홈은 2개 이상 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치.
  9. 제 6 항에 있어서,
    상기 단차부와 상기 금속판의 사이에 있어서 상기 봉지 수지의 하면에 상기 단차부보다 깊이가 얕은 소 단차부가 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 금속판의 긴 변을 따라 상기 단차부가 마련되고, 상기 금속판의 짧은 변을 따라 상기 봉지 수지의 하면에 오목부가 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치.
  11. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 단차부는 상기 금속판의 외주를 둘러싸도록 마련되어 있는 것을 특징으로 하는 전력용 반도체 장치.
KR1020167031397A 2014-05-12 2014-05-12 전력용 반도체 장치 및 그 제조 방법 KR101915873B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062608 WO2015173862A1 (ja) 2014-05-12 2014-05-12 電力用半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160143802A true KR20160143802A (ko) 2016-12-14
KR101915873B1 KR101915873B1 (ko) 2018-11-06

Family

ID=54479436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167031397A KR101915873B1 (ko) 2014-05-12 2014-05-12 전력용 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9716072B2 (ko)
JP (1) JP6195019B2 (ko)
KR (1) KR101915873B1 (ko)
CN (1) CN106463420B (ko)
DE (1) DE112014006660B4 (ko)
WO (1) WO2015173862A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6546892B2 (ja) * 2016-09-26 2019-07-17 株式会社 日立パワーデバイス 半導体装置
US10483178B2 (en) * 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
DE112017007957B4 (de) 2017-08-23 2023-01-26 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
CN109637983B (zh) * 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
US20200031661A1 (en) * 2018-07-24 2020-01-30 Invensense, Inc. Liquid proof pressure sensor
JP7053897B2 (ja) * 2019-01-18 2022-04-12 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法
JP7459465B2 (ja) * 2019-08-28 2024-04-02 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7196815B2 (ja) * 2019-10-23 2022-12-27 三菱電機株式会社 半導体モジュール及び電力変換装置
JP2021145036A (ja) * 2020-03-12 2021-09-24 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP6851559B1 (ja) * 2020-03-13 2021-03-31 三菱電機株式会社 半導体装置および電力変換装置
US11765528B2 (en) * 2020-09-28 2023-09-19 Lite-On Singapore Pte. Ltd. Sensing device and method for packaging the same
JP7479771B2 (ja) * 2020-10-01 2024-05-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び電力変換装置
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
WO2023058437A1 (ja) * 2021-10-08 2023-04-13 三菱電機株式会社 半導体装置、電力変換装置、および、半導体装置の製造方法
EP4369394A1 (en) * 2022-11-10 2024-05-15 Infineon Technologies Austria AG Power semiconductor package and method for fabricating the same
WO2024103986A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和设备
CN116247049B (zh) * 2023-02-28 2024-01-23 海信家电集团股份有限公司 功率模块及具有其的电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324401A (ja) * 2005-05-18 2006-11-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20070132112A1 (en) * 2005-12-12 2007-06-14 Mitsubishi Electric Corporation Semiconductor device and mold for resin-molding semiconductor device
US20120032316A1 (en) * 2010-08-09 2012-02-09 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, mold, and sealing device
US20120206196A1 (en) * 2011-02-14 2012-08-16 Mitsubishi Electric Corporation Semiconductor module

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02152260A (ja) * 1988-12-05 1990-06-12 Fujitsu Ltd 樹脂封止半導体装置およびそれの製造に用いる金型
JP2771838B2 (ja) * 1989-03-31 1998-07-02 ポリプラスチックス株式会社 電子部品の樹脂封止方法、樹脂封止用成形金型及び電子部品封止成形品
JPH09129661A (ja) * 1995-10-31 1997-05-16 Hitachi Ltd 成形装置および成形方法
JP4073559B2 (ja) * 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP4277168B2 (ja) 2002-11-18 2009-06-10 サンケン電気株式会社 樹脂封止型半導体装置及びその製法
JP2005109100A (ja) * 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法
JP5720514B2 (ja) 2011-09-27 2015-05-20 三菱電機株式会社 半導体装置の製造方法
JP5680011B2 (ja) * 2012-03-26 2015-03-04 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006324401A (ja) * 2005-05-18 2006-11-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20070132112A1 (en) * 2005-12-12 2007-06-14 Mitsubishi Electric Corporation Semiconductor device and mold for resin-molding semiconductor device
US7808085B2 (en) * 2005-12-12 2010-10-05 Mitsubishi Electric Corporation Semiconductor device and mold for resin-molding semiconductor device
US20120032316A1 (en) * 2010-08-09 2012-02-09 Renesas Electronics Corporation Semiconductor device, method of manufacturing semiconductor device, mold, and sealing device
US8598693B2 (en) * 2010-08-09 2013-12-03 Renesas Electronics Corporation Die pad package with a concave portion in the sealing resin
US20120206196A1 (en) * 2011-02-14 2012-08-16 Mitsubishi Electric Corporation Semiconductor module

Also Published As

Publication number Publication date
DE112014006660T5 (de) 2017-01-19
CN106463420A (zh) 2017-02-22
CN106463420B (zh) 2019-07-26
JP6195019B2 (ja) 2017-09-13
JPWO2015173862A1 (ja) 2017-04-20
US20160343644A1 (en) 2016-11-24
US9716072B2 (en) 2017-07-25
KR101915873B1 (ko) 2018-11-06
WO2015173862A1 (ja) 2015-11-19
DE112014006660B4 (de) 2019-10-31

Similar Documents

Publication Publication Date Title
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
JP5873998B2 (ja) 半導体装置及びその製造方法
US8569890B2 (en) Power semiconductor device module
WO2017175612A1 (ja) パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP6115738B2 (ja) 半導体装置およびその製造方法
US10177084B2 (en) Semiconductor module and method of manufacturing semiconductor module
JP6183226B2 (ja) 電力用半導体装置の製造方法
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
US10262912B2 (en) Semiconductor device
US20090127681A1 (en) Semiconductor package and method of fabricating the same
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN111095537A (zh) 半导体装置及具备该半导体装置的功率转换装置
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
JP5720514B2 (ja) 半導体装置の製造方法
US11152275B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11145578B2 (en) Semiconductor package with top or bottom side cooling and method for manufacturing the semiconductor package
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
JP2014120619A (ja) 半導体装置及びその製造方法
CN112928092A (zh) 半导体装置和半导体装置的制造方法
WO2018092185A1 (ja) 半導体モジュール及び半導体装置
CN116705721A (zh) 半导体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant