CN112928092A - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN112928092A
CN112928092A CN202011178384.8A CN202011178384A CN112928092A CN 112928092 A CN112928092 A CN 112928092A CN 202011178384 A CN202011178384 A CN 202011178384A CN 112928092 A CN112928092 A CN 112928092A
Authority
CN
China
Prior art keywords
front surface
circuit pattern
semiconductor device
resin substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011178384.8A
Other languages
English (en)
Inventor
小川裕贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112928092A publication Critical patent/CN112928092A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供半导体装置和半导体装置的制造方法，削减制造成本而进行特性改善。半导体装置(10)具有绝缘电路基板(22)，该基板具有：散热板(25)，具备正面；树脂基板(23)，具备正面和固接于该正面的背面，且含有树脂；电路图案(24a、24b)，具备正面和固接于该正面的背面。半导体装置(10)具有接合于正面的第一半导体芯片(21a)、第二半导体芯片(21b)和外部连接端子(41a)中的至少任一方，电路图案(24b)的至少对置的一对侧部各自由树脂基板(23)支撑。在这样的半导体装置(10)中，在通过超声波接合将外部连接端子(41a)接合于电路图案(24b)时，电路图案(24b)由于由树脂基板(23)支撑，所以不会从树脂基板(23)剥离。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置和半导体装置的制造方法。
背景技术
半导体装置包括半导体芯片和控制IC(Integrated Circuit，集成电路)。半导体芯片使用功率器件的开关元件。开关元件例如是IGBT(Insulated Gate BipolarTransistor，绝缘栅双极型晶体管)、功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效应晶体管)。控制IC进行该半导体芯片的驱动控制。这样的半导体装置包括设置有半导体芯片的基板、收纳该基板的壳体和对壳体内进行封装的封装树脂。壳体嵌件成型有布线部件和控制端子。布线部件与半导体芯片的主电极通过键合线电连接。此外，控制端子也与控制IC通过键合线电连接。
现有技术文献
专利文献
专利文献1：日本特开2014-146704号公报
发明内容
技术问题
但是，为了制造所述的半导体装置，进行如下的工序。首先，进行用于将布线部件和控制端子与壳体一体成形的成形工序。此外，进行将基板粘接于该壳体的粘接工序。进而，还进行键合工序，该工序通过键合线将设置有半导体芯片的电路图案和与壳体一体成形了的布线部件电连接。这样，在制造半导体装置时，需要大量的工序和部件，从而制造成本增加。特别是，在键合工序中，由于如下原因，该工序需要时间。随着半导体装置的功率容量的增加，电流量也增加。因此，键合线的条数也必须增加。与此相伴，键合工序将比以往耗费更多的时间。
本发明是鉴于这一点而实现的，其目的在于提供一种削减了制造成本且进行了特性改善的半导体装置和半导体装置的制造方法。
技术方案
根据本发明的一个观点，提供一种半导体装置，其具有：绝缘电路基板，其具有散热板、树脂基板和电路图案，所述散热板具备第一正面，所述树脂基板具备第二正面和固接于所述第一正面的第二背面且所述树脂基板含有树脂，所述电路图案具备第三正面和固接于所述第二正面的第三背面；以及接合于所述第三正面的半导体芯片和布线部件中的至少任一方，所述电路图案的至少对置的一对侧部各自由所述树脂基板支撑。
此外，根据本发明的一个观点，提供一种半导体装置的制造方法，其包括：准备工序，准备散热板、电路图案和布线部件；半固化基板成形工序，使半固化基板成形，所述半固化基板含有半固化状态的热固性树脂；树脂基板制造工序，在所述散热板的第一正面配置所述半固化基板，在所述半固化基板的第二正面配置所述电路图案，将所述电路图案朝向所述第一正面按压并对所述半固化基板进行加热而使所述半固化基板固化，来制造树脂基板，所述树脂基板以对所述电路图案的至少对置的一对侧部分别进行支撑的方式固接有所述电路图案；以及接合工序，在所述电路图案的第三正面接合所述布线部件。
技术效果
根据公开的技术，能够削减制造成本并进行特性改善。
附图说明
图1是说明实施方式的半导体装置的外观的图。
图2是实施方式的半导体装置的侧剖面图。
图3是实施方式的半导体装置的俯视剖面图。
图4是表示实施方式的半导体装置的制造方法的流程图(之一)。
图5是表示实施方式的半导体装置的制造方法的流程图(之二)。
图6是用于说明实施方式的半导体装置的制造方法中包含的外部连接端子的接合工序的图。
图7是用于说明实施方式的半导体装置的制造方法的半导体芯片、电子部件的接合工序和基于键合线进行的接合工序的图。
图8是用于说明实施方式的半导体装置的制造方法中包含的封装工序的图。
图9是说明实施方式的向半固化状态的半固化基板接合电路图案的图(之一)。
图10是说明实施方式的向半固化状态的半固化基板接合电路图案的图(之二)。
图11是说明实施方式的向半固化状态的半固化基板接合电路图案的图(之三)。
图12是说明实施方式的向半固化状态的半固化基板接合电路图案的图(之四)。
图13是说明实施方式的向半固化状态的半固化基板接合电路图案的图(之五)。
图14是表示实施方式的半导体装置的另外的绝缘电路基板的图(之一)。
图15是表示实施方式的半导体装置的另外的绝缘电路基板的图(之二)。
符号说明
10半导体装置，21a第一半导体芯片，21b第二半导体芯片，22绝缘电路基板，22a元件区，23树脂基板，23a约束凸部，23b结合约束凸部，24、24a、24b、24c、24d电路图案，25散热板，26键合线，30、31、32、33控制端子，30a控制区，34控制布线部，40、41a、41b、41c、41d外部连接端子，41a1接合部，41a2连结部，41a3端子部，50电子部件，60封装构件，80成型模具，81上部模具，82下部模具，83流路，84型腔，241毛刺，242塌边
具体实施方式
以下，参照附图对实施方式进行说明。应予说明，在以下的说明中，“正面”和“上表面”在图2的半导体装置10中表示朝向上侧的面。同样地，“上”在图2的半导体装置10中表示上侧的方向。“背面”和“下表面”在图2的半导体装置10中表示朝向下侧的面。同样地，“下”在图2的半导体装置10中表示下侧的方向。根据需要，在其他的图中也表示相同的方向性。“正面”、“上表面”、“上”、“背面”、“下表面”、“下”、“侧面”只是便于确定相对的位置关系的表述，并不限定本发明的技术思想。例如，“上”和“下”不一定表示相对于地面的铅锤方向。也就是说，“上”和“下”的方向不限于重力方向。
使用图1～图3说明实施方式的半导体装置。图1是说明实施方式的半导体装置的外观的图。应予说明，图1的(A)是半导体装置10的(从图1的(B)的上侧或下侧观察的)侧视图，图1的(B)是半导体装置10的俯视图。图2是实施方式的半导体装置的侧剖面图。此外，图3是实施方式的半导体装置的俯视剖面图。应予说明，图2是图3的单点划线X-X处的剖面图，图3是图2的单点划线X-X处的剖面图。此外，图3对应于图1的(B)的俯视图。
首先，如图1所示，半导体装置10的整个部件由封装构件60封装而呈立体形状。应予说明，半导体装置10的封装构件60可以是立体形状，且在角部具有曲率。此外，半导体装置10从封装构件60的长边的两侧面分别延伸出多个控制端子30和多个外部连接端子40。应予说明，在本实施方式中，在不特别区分控制端子和外部连接端子的情况下，作为控制端子30和外部连接端子40而进行说明。
这样的半导体装置10的如图2和图3所示的部件通过封装构件60封装。即，半导体装置10具有：6组的第一半导体芯片21a和第二半导体芯片21b、绝缘电路基板22、控制端子30(包含控制端子31～33)、外部连接端子40(包含外部连接端子41a～41d)和电子部件50。此外，在半导体装置10中，控制端子30、电子部件50、第一半导体芯片21a、第二半导体芯片21b和外部连接端子40之间适宜地通过键合线26电连接。应予说明，在图3中，省略了与电子部件50连接的键合线的图示。并且，半导体装置10的这样的部件通过封装构件60封装。应予说明，键合线26由导电性优异的铝、铜等金属或至少含有这些金属中的一种的合金等构成。此外，键合线26的直径优选为100μm以上且1mm以下。
第一半导体芯片21a包含例如IGBT、功率MOSFET等开关元件。在第一半导体芯片21a是IGBT的情况下，在背面具备集电极作为主电极，并且在正面具备栅电极和作为主电极的发射电极。在第一半导体芯片21a是功率MOSFET的情况下，在背面具备漏电极作为主电极，在正面具备栅电极和作为主电极的源电极。上述的第一半导体芯片21a的背面通过焊料(省略图示)接合于绝缘电路基板22的电路图案24a、24b、24c、24d上。第二半导体芯片21b包括例如SBD(Schottky Barrier Diode，肖特基势垒二极管)、PiN(P-intrinsic-N，P-本征-N)二极管等FWD(Free Wheeling Diode，续流二极管)。这样的第二半导体芯片21b在背面具备输出电极(阴极电极)作为主电极，并且在正面具备输入电极(阳极电极)作为主电极。上述的第二半导体芯片21b的背面通过焊料(省略图示)接合于电路图案24a、24b、24c、24d上。应予说明，也可以使用兼具IGBT和FWD的功能的RC(Reverse-Conducting，逆导)-IGBT，来代替第一半导体芯片21a和第二半导体芯片21b。此外，在图3中仅示出设置有6组的第一半导体芯片21a和第二半导体芯片21b的情况。不限于6组，能够设置与半导体装置10的规格等相应的组数。
绝缘电路基板22具有树脂基板23、电路图案24a、24b、24c、24d和散热板25。树脂基板23含有环氧树脂、聚酰亚胺或聚四氟乙烯中的任一种树脂。进而，树脂基板23除了这些树脂之外，还可以含有无机物填料。应予说明，树脂基板23的厚度优选为0.09mm以上且0.15mm以下。
电路图案24a、24b、24c、24d形成在树脂基板23的正面。电路图案24a、24b、24c、24d中的至少对置的一对侧部分别由树脂基板23支撑。电路图案24a、24b、24c、24d在树脂基板23的正面的形成的详情将在后面描述。这样的电路图案24a、24b、24c、24d由导电性优异的金属构成。这样的金属例如是铜或铜合金。应予说明，图2和图3的电路图案24a、24b、24c、24d的形状是一例。电路图案24a、24b、24c、24d通过对形成在树脂基板23的正面的导电性的板或箔进行蚀刻而生成。或者，电路图案24a、24b、24c、24d通过将导电性的板粘贴于树脂基板23的正面而形成。应予说明，电路图案24a、24b、24c、24d的厚度优选为0.10mm以上且1.00mm以下，更优选为0.20mm以上且0.50mm以下。此外，如图2和图3所示，电路图案24a、24b、24c、24d形成于绝缘电路基板22的主面的元件区22a。电路图案24a、24b、24c、24d分别通过焊料(省略图示)接合有第一半导体芯片21a和第二半导体芯片21b。应予说明，电路图案24a、24b、24c、24d的形状、配置位置及个数、第一半导体芯片21a及第二半导体芯片21b的配置位置为一例，不限于图2及图3，而根据设计、规格等进行适宜设定。应予说明，以下，依情况，在对电路图案24a、24b、24c、24d不特别区分的情况下，有时作为电路图案24而进行说明。
散热板25形成在树脂基板23的背面。这样的散热板25由导热性优异的金属构成。这样的金属例如是铝、铁、银、铜或至少含有这些金属中的一种的合金。此外，为了使耐腐蚀性提高，例如可以通过镀覆处理等在散热板25的表面形成镍等材料。作为镍以外的材料，还有镍-磷合金、镍-硼合金等。进而，还可以经由焊锡或银焊料等在该散热板25的背面安装冷却器(省略图示)。由此，能够使半导体装置10的散热性进一步提高。该情况下的冷却器由导热性优异的金属构成。这样的金属例如是铝、铁、银、铜、或者至少含有这些金属中的一种的合金等。此外，作为冷却器，能够应用散热片或者由多个散热片构成的散热器、以及利用水冷实现的冷却装置等。此外，散热板25可以与这样的冷却器一体化。在该情况下，散热板25也由上面举出的导热性优异的金属构成。此外，对于冷却器，也可以与上面同样，在冷却器的表面形成用于使耐腐蚀性提高的材料。应予说明，散热板25的厚度优选为0.1mm以上且2.0mm以下。
作为布线部件的多个外部连接端子40的一端部设置在绝缘电路基板22的图3中右侧，另一端部从半导体装置10的图3中右侧的侧面向外侧延伸。多个外部连接端子40中的外部连接端子41b、41a、41c、41d分别接合于绝缘电路基板22的电路图案24a、24b、24c、24d。此外，外部连接端子41a具备接合部41a1、连结部41a2和端子部41a3。接合部41a1相对于绝缘电路基板22的正面平行并接合于电路图案24b。连结部41a2呈倾斜且将接合部41a1与端子部41a3一体地连接。端子部41a3与连结部41a2的倾斜相应地与绝缘电路基板22的正面分开，并且相对于该正面平行地从绝缘电路基板22向外部延伸。应予说明，虽然省略图示，但是外部连接端子41b、41c和41d也形成与外部连接端子41a同样的结构。应予说明，布线部件不限于外部连接端子40。布线部件将半导体装置10内的部件之间电连接。例如，布线部件将第一半导体芯片21a和第二半导体芯片21b与电路图案24a、24b、24c、24d之间连接。此外，布线部件将电路图案24a、24b、24c、24d彼此连接。进而，布线部件将电路图案24a、24b、24c、24d与外部连接端子40电连接。这样的布线部件是引线框、键合带或键合线。
多个控制端子30(包括控制端子31、32、33)设置于封装构件60的控制区30a。控制区30a是与绝缘电路基板22的另一个侧部相邻的区域，该另一个侧部是与绝缘电路基板22的接合有多个外部连接端子40的一个侧部对置的侧部。该控制区30a位于比绝缘电路基板22的正面更靠高处的位置。控制端子30从半导体装置10的图3中左侧的侧面向外侧延伸。多个控制端子30还包含控制布线部34。控制布线部34配置在控制区30a。此外，电子部件50经由焊料(省略图示)设置在控制布线部34。控制布线部34位于与控制端子30的从侧面向外侧延伸的部分相同的高度处。控制布线部34位于比外部连接端子40的与电路图案24a、24b、24c、24d接合的位置高的位置。此外，控制端子30与外部连接端子41a、41b、41c、41d的端子部41a3(外部连接端子41b、41c、41d的端子部省略图示)位于相同的高度。
这样的多个外部连接端子40和控制端子30(包含控制端子31、32、33)由导电性优异的金属构成。这样的金属例如是铜或铜合金。进而，可以用镍或镍合金等金属覆盖多个外部连接端子40和控制端子30(包含控制端子31、32、33)的表面。
电子部件50经由焊料(省略图示)接合于控制布线部34。为了使半导体装置10实现所期望的功能，设置所需的数量的电子部件50。此外，为了实现这样的功能，适宜地应用控制IC、热敏电阻、电容器、电阻等作为电子部件50。封装构件60封装上面说明的部件。这样的封装构件60含有环氧树脂、酚醛树脂、马来酰亚胺树脂等热固性树脂和热固性树脂中含有的填充剂。作为封装构件60的一例，有含有填充剂的环氧树脂。填充剂使用无机物填料。作为无机物填料的一例，有氧化硅、氧化铝、氮化硼或氮化铝。
接着，使用图4～图8说明这样的半导体装置10的制造方法。图4和图5是表示实施方式的半导体装置的制造方法的流程图。图6是用于说明实施方式的半导体装置的制造方法中包含的外部连接端子的接合工序的图。图7是用于说明实施方式的半导体装置的制造方法的半导体芯片、电子部件的接合工序和基于键合线进行的接合工序的图。并且，图8是用于说明实施方式的半导体装置的制造方法中包含的封装工序的图。应予说明，图6～图8是与图3中的单点划线X-X的位置对应的剖面图。
首先，准备树脂基板的原料、金属图案、散热板25、第一半导体芯片21a、第二半导体芯片21b、引线框(省略图示)、电子部件50等半导体装置10的构成部件，所述引线框是多个控制端子30和多个外部连接端子40通过连接杆(tie bar)连接而成。应予说明，金属图案对应于电路图案24。金属图案通过从金属板剪切来形成。此外，如后所述，通过对设置在半固化基板上的金属板进行蚀刻来形成金属图案。或者，通过从金属板冲切来形成金属图案。从金属板冲切而形成的金属图案产生毛刺和塌边。应予说明，可以根据需要通过对金属图案的后处理来去除毛刺和塌边中的至少一方。接着，使用树脂基板的原料进行半固化状态的半固化基板的成形(步骤S2)。这里，进一步说明步骤S2的详情(步骤S2a～S2d)。
首先，准备作为热固性树脂的液状树脂(A阶段)和与该液状树脂混合的无机物填料(步骤S2a)。这里使用的树脂有酚醛树脂、环氧树脂、三聚氰胺树脂等。此外，在无机物填料中，使用二氧化硅填料等作为脱模剂。作为无机物填料，无需配合卤素系、锑系、氢氧化金属系等阻燃剂，通过使用二氧化硅填料，就能够保持高阻燃性。接着，在液状树脂中混合90％以上的无机物填料。对混合有无机物填料的液状树脂加热并生成半固化的半固化原料(B阶段)(步骤S2b)。应予说明，此时的加热、加温时间根据生产节拍时间而适宜设定，依赖于树脂的催化剂种类。例如，加热温度为100℃以上且200℃以下。接着，将半固化状态的半固化原料粉末化(步骤S2c)。接着，将粉末化了的半固化原料分别填充到预定的模具并按压后，分离该模具。由此，半固化状态的平板状的半固化基板成形(步骤S2d)。通过以上过程，半固化状态的半固化基板的成形完成。应予说明，步骤S1、S2只要在以下的步骤S3之前完成即可，步骤S1、S2的顺序可以是相反的，也可以同时进行。
接着，将这样成形了的半固化基板设置于散热板25上(步骤S3)。半固化基板的俯视尺寸与散热板25的俯视尺寸大致相同。接着，通过冲压将金属图案与半固化基板层叠，进而通过预定的压力机对金属图案朝向散热板25加压。由此，金属图案的下部埋设于半固化基板。这样，金属图案接合于半固化基板(步骤S4)。应予说明，与此时的加压相应地，可以使金属图案对于半固化基板的埋设深度不同。接着，对这样接合有金属图案的半固化基板与散热板25一起进行加热。由此，埋设有金属图案的半固化基板固化，从而制造出固接有电路图案24的树脂基板23(步骤S5)。从而，获得具备散热板25、树脂基板23和电路图案24的绝缘电路基板22。应予说明，此时的加热温度为120℃以上且180℃以下。或者，可以在步骤S5之后的工序中进行后固化，使半固化基板完全固化。
接着，引线框中包含的控制端子30(在图6中显示控制端子31、32、33)的控制布线部34位于控制区30a。同时，引线框中包含的外部连接端子41a(外部连接端子41b、41c、41d也同样)的接合部41a1(外部连接端子41b、41c、41d的接合部省略图示)位于绝缘电路基板22的电路图案24b(电路图案24a、24c、24d也同样)。应予说明，此时，对控制端子30和控制布线部34使用预定的冶具等(省略图示)以使其维持在处于比绝缘电路基板22的主面高的位置的控制区30a。然后，如图6所示，对设置到了绝缘电路基板22的电路图案24b的引线框中包含的外部连接端子41a的接合部41a1(沿箭头方向)通过超声波接合进行接合。同样地，对设置到了绝缘电路基板22的电路图案24a、24c、24d的引线框中包含的外部连接端子41b、41c、41d也同样地通过超声波接合而进行接合(步骤S6)。应予说明，此时的超声波接合例如频率为20KHz以上且80KHz以下，接合负荷为20N以上且150N以下，振荡时间为50msec以上且500msec以下。如前以述，电路图案24的下部埋设于树脂基板23中。因此，即使对树脂基板23上的电路图案24a、24b、24c、24d进行超声波接合，电路图案24a、24b、24c、24d也能够切实地传导超声波振动而不会从树脂基板23剥离，并且能够稳定地接合外部连接端子40。
接着，如图7所示，将第一半导体芯片21a和第二半导体芯片21b分别介由焊料接合于电路图案24a。同样地，将第一半导体芯片21a和第二半导体芯片21b分别介由焊料接合于电路图案24b、24c、24d。此外，将电子部件50介由焊料接合于控制布线部34(步骤S7)。接着，如图7所示，用键合线26将控制端子30、电子部件50、第一半导体芯片21a、第二半导体芯片21b、外部连接端子40(在图7中为外部连接端子41a)之间适宜地电连接(步骤S8)。
接着，用成型模具80的上部模具81和下部模具82夹入这样构成的图7所示的装置。于是，如图8所示，绝缘电路基板22、引线框的多个控制端子30和多个外部连接端子40被收纳于由上部模具81和下部模具82构成的型腔84中。然后，从下部模具82的流路83注入封装构件60的原料，来填充型腔84内。由此，绝缘电路基板22、引线框的多个控制端子30和多个外部连接端子40由封装构件60封装。此时，绝缘电路基板22通过外部连接端子41a、41b、41c、41d维持为水平而被封装。在成形后，将上部模具81和下部模具82分离并取出半导体装置10。最后，去除封装构件60的毛刺、引线框的连接杆、从半导体装置10延伸出的部分等不需要部位。于是，获得图1～图3所示的半导体装置10(步骤S9)。
接着，使用图9～图13说明由表示上述的半导体装置的制造方法的流程图中的步骤S5制造出且接合有电路图案24的树脂基板23。图9～图13是说明实施方式的向半固化状态的半固化基板接合电路图案的图。应予说明，图9～图13示出了与图2的剖面图对应的接合有电路图案24的树脂基板23。此外，图9～图13仅表示接合有电路图案24的树脂基板23。省略了散热板25的记载。
图9表示接合有电路图案24的树脂基板23。在上述流程图的步骤S1中，准备从金属板剪切且截面为矩形状的金属图案。金属图案接合于半固化基板(步骤S4)，并且经过步骤S5，由此获得接合有电路图案24的树脂基板23。图9的(A)～(C)的任一个中，电路图案24的正面从树脂基板23露出，且背面埋入树脂基板23中。即，图9的(A)～(C)表示电路图案24的背面位于比树脂基板23的正面靠下方的位置的情况。应予说明，在此，上方、下方分别指从树脂基板23的背面朝向正面的方向和从正面朝向背面的方向。将从树脂基板23的背面向正面远离的一方表示为上方，将从树脂基板23的正面接近背面的一方表示为下方。这样，在图9的任一情况下，电路图案24的侧部都由树脂基板23支撑。因此，当在上述的流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，可防止电路图案24从树脂基板23剥离。超声波振动能够通过外部连接端子40切实地传递到电路图案24，能够将外部连接端子40恰当地接合于电路图案24。
此外，图9的(A)示出电路图案24的正面位于比树脂基板23的正面靠上方的位置的情况。图9的(B)示出电路图案24的正面与树脂基板23的正面成同一平面的情况。进而，图9的(C)示出电路图案24的正面位于比树脂基板23的正面靠下方的位置的情况。在图9的(A)中，电路图案24的正面从树脂基板23的正面突出。因此，在以后的工序中将布线部件接合于电路图案24时，接合用的工具容易进入，能够简便地接合外部连接端子40。另一方面，图9的(B)、(C)这一方与图9的(A)相比，电路图案24的侧部与树脂基板23接触的面积增加。因此，图9的(B)、(C)这一方能够比图9的(A)更切实地将外部连接端子40接合于电路图案24。
但是，在图9的(B)、(C)的情况下，在将金属图案接合于半固化基板时，半固化基板的材质有可能附着在金属图案的正面。若在半固化基板的材质附着于金属图案的正面的状态下制造树脂基板23，则电路图案24的正面的接合面积减少。此外，在该状态下将外部连接端子40与电路图案24接合时，有可能会发生电不良。因此，在图9的(B)、(C)中，需要除去电路图案24的正面的附着物的工序。
此外，在图9的(C)的情况下，电路图案24的正面处于比树脂基板23的正面靠下方的位置。如果另外有相邻的电路图案24，则能够维持这些电路图案24之间的爬电距离。另一方面，如果电路图案24的背面与树脂基板23的背面之间的距离过近，则有时例如无法保持与树脂基板23的背面的散热板25的绝缘性。因此，电路图案24的正面与树脂基板23的正面之间的距离、电路图案24的背面与树脂基板23的背面之间的距离必须恰当地设定为保持该绝缘性的程度。
图10也与图9同样地表示了接合有截面为矩形状的电路图案24的树脂基板23。但是，图10是在步骤S4中将金属图案按压于半固化基板时生成覆盖金属图案的侧部的约束凸部，且在该状态下制造接合有电路图案24的树脂基板23的情况。图10的(A)～(D)的任一个中，电路图案24的正面从树脂基板23露出，背面与树脂基板23接触，且侧部被树脂基板23的约束凸部23a以及结合约束凸部23b覆盖。应予说明，俯视时，电路图案24的所有侧部可以被树脂基板23的约束凸部23a和结合约束凸部23b全部覆盖，此外也可以被覆盖一部分。只要至少在电路图案24的对置的一对侧部存在约束凸部23a和结合约束凸部23b即可。此外，在剖视时，从电路图案24的背面侧朝向正面侧，可以使电路图案24的全部侧部被约束凸部23a和结合约束凸部23b覆盖，此外，也可以覆盖到中途。应予说明，在此情况下，优选地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，对置的一对侧部在超声波的振动方向上相对向。通过在超声波的振动方向上存在约束凸部23a和结合约束凸部23b，能够切实地传递超声波振动，能够将外部连接端子40恰当地接合于电路图案24。
图10的(A)中，电路图案24的背面与树脂基板23的正面为同一平面。进而，示出了电路图案24的侧部由约束凸部23a支撑的情况。图10的(B)也与图10的(A)同样。但是，在图10的(B)中，示出了形成有相邻的电路图案24的间隙的约束凸部彼此结合而成的结合约束凸部23b的情况。图10的(C)示出了相对于图10的(A)的情况，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。因此，在图10的(C)中，通过电路图案24的位于比树脂基板23的正面靠下方的位置的背面和由约束凸部23a覆盖的侧部，将电路图案24支撑于树脂基板23。图10的(D)示出了相对于图10的(B)的情况，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。因此，在图10的(D)中，通过电路图案24的位于比树脂基板23的正面靠下方的位置的背面和由约束凸部23a及结合约束凸部23b覆盖的侧部，将电路图案24支撑于树脂基板23。这里，上方、下方分别指从树脂基板23的背面朝向正面的方向和从正面朝向背面的方向。将从树脂基板23的背面向正面远离的一方表示为上方，将从树脂基板23的正面向背面接近的一方表示为下方。
在此情况下，也与图9的情况同样地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，可防止电路图案24从树脂基板23剥离。超声波振动能够通过外部连接端子40切实地传递到电路图案24，能够将外部连接端子40恰当地接合于电路图案24。此外，图10的(C)、(D)这一方与图10的(A)、(B)相比，电路图案24的侧部与树脂基板23接触的面积增加。因此，图10的(C)、(D)这一方能够比图10的(A)、(B)更切实地将外部连接端子40接合于电路图案24。
在图11中，示出了在上述流程图的步骤S1中从金属板冲切的金属图案接合于半固化基板(步骤S4)，并经过步骤S5，由此得到接合有电路图案24的树脂基板23的情况。这样的电路图案24在其背面的对置的一对边缘部形成有突起状的突起部(毛刺241)，在正面的与该毛刺241对置的边缘部形成有曲面形状的塌边242。此外，电路图案24的具有毛刺241的背面侧设置于树脂基板23的正面。应予说明，在此情况下，优选地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，对置的一对边缘部在超声波的振动方向上相对向。
图11的(A)～(D)的任一个中，电路图案24的正面从树脂基板23露出，背面与树脂基板23接触，且毛刺241埋入树脂基板23。即，图11的(A)～(D)示出了电路图案24的毛刺241位于比树脂基板23的正面靠下方的位置的情况。应予说明，这里，上方、下方分别指从树脂基板23的背面朝向正面的方向和从正面朝向背面的方向。将从树脂基板23的背面向正面远离的一方表示为上方，将从树脂基板23的正面向背面接近的一方表示为下方。
图11的(A)示出了电路图案24的背面与树脂基板23的正面位于同一平面，并且电路图案24的毛刺241进入到树脂基板23的正面的情况。图11的(B)示出了从图11的(A)，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。图11的(C)示出了从图11的(B)，电路图案24的正面进一步与树脂基板23的正面成为同一平面的情况。此外，图11的(D)示出了从图11的(C)，电路图案24的正面进一步更位于比树脂基板23的正面靠下方的位置的情况。进而，在图11的(D)的情况下，电路图案24的塌边242被树脂基板23覆盖，并且被按压向电路图案24的中心部侧。因此，电路图案24牢固地固定于树脂基板23。
在此情况下，也与图9的情况同样地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，可防止电路图案24从树脂基板23剥离。超声波振动能够通过外部连接端子40切实地传递到电路图案24，能够将外部连接端子40恰当地接合于电路图案24。特别是，在图11的情况下，由于电路图案24的毛刺241进入树脂基板23，因此与图9、图10的情况相比，电路图案24被树脂基板23更牢固地接合。在图11的(A)、(B)中，电路图案24的正面从树脂基板23的正面突出。因此，在以后的工序中将布线部件接合于电路图案24时，接合用的工具容易进入，能够简便地接合外部连接端子40。另一方面，图11的(C)、(D)这一方与图11的(A)、(B)相比，电路图案24的侧部与树脂基板23接触的面积增加。因此，图11的(C)、(D)这一方能够比图11的(A)、(B)更切实地将外部连接端子40接合于电路图案24。
图12与图11同样地，示出在上述流程图的步骤S1中从金属板冲切的金属图案接合于半固化基板(步骤S4)，并经过步骤S5，由此得到接合有电路图案24的树脂基板23的情况。这样的电路图案24在其背面的对置的一对边缘部形成有突起状的突起部(毛刺241)，正面的与该毛刺241对置的边缘部的塌边242被除去，正面呈大致平面状。此外，电路图案24的具有毛刺241的背面侧设置于树脂基板23的正面。
在图12的(A)～(D)的任一个中，电路图案24的正面从树脂基板23露出，背面与树脂基板23接触，且毛刺241埋入树脂基板23。即，图12的(A)～(D)示出了电路图案24的毛刺241位于比树脂基板23的正面靠下方的位置的情况。应予说明，这里，上方、下方分别指从树脂基板23的背面朝向正面的方向和从正面朝向背面的方向。将从树脂基板23的背面向正面远离的一方表示为上方，将从树脂基板23的正面向背面接近的一方表示为下方。
图12的(A)与图11的(A)同样地，示出了电路图案24的背面与树脂基板23的正面位于同一平面，并且电路图案24的毛刺241进入树脂基板23的正面的情况。图12的(B)与图11的(B)同样地，示出了从图12的(A)，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。图12的(C)示出了从图12的(B)，电路图案24的正面进一步与树脂基板23的正面成为同一平面的情况。此外，图12的(D)示出了从图12的(C)，电路图案24的正面进一步更位于比树脂基板23的正面靠下方的位置的情况。
在此情况下，也与图9的情况同样地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，可防止电路图案24从树脂基板23剥离。超声波振动能够通过外部连接端子40切实地传递到电路图案24，能够将外部连接端子40恰当地接合于电路图案24。特别是，在图12的情况下，由于电路图案24的毛刺241进入树脂基板23，因此与图9、图10的情况相比，电路图案24被树脂基板23更牢固地接合。此外，在图12的(A)、(B)中，电路图案24的正面从树脂基板23的正面突出。因此，在以后的工序中将布线部件接合于电路图案24时，接合用的工具容易进入，能够简便地接合外部连接端子40。另一方面，图12的(C)、(D)这一方与图12的(A)、(B)相比，电路图案24的侧部与树脂基板23接触的面积增加。因此，图12的(C)、(D)这一方能够比图12的(A)、(B)更切实地将外部连接端子40接合于电路图案24。
图13中是对图10的情况应用了图11、图12的电路图案24而成的情况。即，图13示出在上述流程图的步骤S1中从金属板冲切的金属图案接合于半固化基板(步骤S4)，并经过步骤S5，由此得到接合有电路图案24的树脂基板23的情况。图13的(A)、(C)的电路图案24在其背面的对置的一对边缘部形成有突起状的毛刺241，在正面的与该毛刺241对置的边缘部形成有曲面形状的塌边242。另一方面，图13的(B)、(D)中，电路图案24的正面的边缘部的塌边242被除去，正面呈大致平面状。此外，电路图案24的具有毛刺241的背面侧设置于树脂基板23的正面。
在图13的(A)～(D)的任一个中，电路图案24的正面从树脂基板23露出，背面与树脂基板23接触，侧部由树脂基板23的约束凸部23a覆盖，且毛刺241埋入树脂基板23。即，图13的(A)～(D)示出了电路图案24的毛刺241位于比树脂基板23的正面靠下方的位置的情况。
图13的(A)示出了图11的电路图案24的背面与树脂基板23的正面为同一平面，并且电路图案24的侧部由约束凸部23a支撑的情况。图13的(B)示出了图12的电路图案24的背面与树脂基板23的正面为同一平面，并且电路图案24的侧部由约束凸部23a支撑的情况。图13的(C)示出了相对于图13的(A)的情况，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。图13的(D)示出了相对于图13的(B)的情况，电路图案24的背面进一步更位于比树脂基板23的正面靠下方的位置的情况。
在此情况下，也与图9的情况同样地，当在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，可防止电路图案24从树脂基板23剥离。超声波振动能够通过外部连接端子40切实地传递到电路图案24，能够将外部连接端子40恰当地接合于电路图案24。特别是，在图13的情况下，由于电路图案24的毛刺241进入树脂基板23，因此与图9、图10的情况相比，电路图案24被树脂基板23更牢固地接合。此外，图13的(C)、(D)这一方与图13的(A)、(B)相比，电路图案24的侧部与树脂基板23接触的面积增加。因此，图13的(C)、(D)这一方能够比图13的(A)、(B)更切实地将外部连接端子40接合于电路图案24。进而，图13的(C)的电路图案24的塌边242由树脂基板23覆盖，能够比其他的图13的(A)、(B)、(D)更切实地将外部连接端子40接合于电路图案24。
在这样形成于半导体装置10的绝缘电路基板22的电路图案24中，优选地，至少与外部连接端子40进行超声波接合的电路图案24接合于树脂基板23并且至少对置的一对侧面被树脂基板23支撑。使用图14和图15说明这样的绝缘电路基板22的另外的例子。图14和图15是表示实施方式的半导体装置的另外的绝缘电路基板的图。应予说明，在图14和图15中，示出了半导体装置10中的绝缘电路基板22和外部连接端子41a。
例如，如图14所示，厚度大致相等的电路图案24a、24b安装于树脂基板23。其中，接合外部连接端子41a的电路图案24b接合于树脂基板23，并且一对侧面被树脂基板23支撑。另一方面，接合有第一半导体芯片21a和第二半导体芯片21b的电路图案24a的背面与树脂基板23的正面为大致同一面且固接，并且侧面不被树脂基板23支撑。在此情况下，电路图案24b的正面位于比电路图案24a的正面靠下方的位置。此外，电路图案24b的背面位于比电路图案24a的背面靠下方的位置。即，电路图案24a的下方的树脂基板23的厚度厚。因此，能够缓和因半导体芯片21a、21b的发热引起的应力。
此外，如图15所示，厚度不同的电路图案24a、24b安装于树脂基板23。电路图案24a加工得比电路图案24b薄。其中，接合外部连接端子41a的电路图案24b接合于树脂基板23，并且一对侧面被树脂基板23支撑。另一方面，接合有第一半导体芯片21a和第二半导体芯片21b的电路图案24a的背面与树脂基板23的正面为大致同一面且固接，并且侧面不被树脂基板23支撑。在此情况下，电路图案24b的正面与电路图案24a的正面位于大致相等的高度。此外，电路图案24b的背面位于比电路图案24a的背面靠下方的位置。即，电路图案24a的下方的树脂基板23的厚度厚。因此，能够缓和因半导体芯片21a、21b的发热引起的应力。
上述半导体装置10具备绝缘电路基板22，绝缘电路基板22具有：散热板25，其具备正面；树脂基板23，其具备固接于该正面的背面和正面，且包含树脂；以及电路图案24，其具备固接于该正面的背面和正面。半导体装置10具有接合于正面的第一半导体芯片21a、第二半导体芯片21b和外部连接端子40中的至少任一方，并且电路图案24的至少对置的一对侧部被树脂基板23分别支撑。应予说明，在此情况下，优选地，在上述流程图的步骤S6中将外部连接端子40与电路图案24进行超声波接合时，对置的一对侧部在超声波的振动方向上相对向。在这样的半导体装置10中，由于在通过超声波接合将外部连接端子40接合于电路图案24时，电路图案24被树脂基板23支撑，因此电路图案24不会从树脂基板23剥离。因此，来自外部连接端子40的超声波传递到电路图案24，能够切实地进行接合。然后，这样将外部连接端子40直接接合于电路图案24。因此，与通过键合线将外部连接端子40与电路图案24接合的情况相比，能够降低电阻。此外，半导体装置10使用绝缘电路基板22。因此，半导体装置10能够高效地从散热板25释放来自第一半导体芯片21a和第二半导体芯片21b的热，能够抑制温度上升。此外，配置有控制端子30中包含的控制布线部34的控制区30a相对于绝缘电路基板22的元件区22a位于高处。因此，能够抑制因在各区域中产生的噪声造成的影响，半导体装置10能够稳定地驱动。从而，能够实现半导体装置10的特性改善。并且，半导体装置10不使用一体形成有控制端子30和外部连接端子40等的壳体。因此，不需要使这样的壳体成形的工序和将绝缘电路基板22粘接于壳体的工序。因而，能够简化半导体装置10的制造工序，削减制造成本。

Claims (15)

1.一种半导体装置，其特征在于，具有：
绝缘电路基板，其具有散热板、树脂基板和电路图案，所述散热板具备第一正面，所述树脂基板具备第二正面和固接于所述第一正面的第二背面且所述树脂基板含有树脂，所述电路图案具备第三正面和固接于所述第二正面的第三背面；以及
接合于所述第三正面的半导体芯片和布线部件中的至少任一方，
所述电路图案的至少对置的一对侧部各自由所述树脂基板支撑。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述侧部被支撑的所述电路图案的所述第三正面接合有所述布线部件。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述电路图案以所述第三背面位于比所述树脂基板的所述第二正面靠下方的位置的方式被接合。
4.根据权利要求3所述的半导体装置，其特征在于，
所述电路图案以所述第三正面位于与所述树脂基板的所述第二正面相同的位置，或者位于比所述第二正面靠下方的位置的方式被接合。
5.根据权利要求1所述的半导体装置，其特征在于，
所述电路图案的侧部由所述树脂基板的所述第二正面的突起状的约束凸部支撑。
6.根据权利要求5所述的半导体装置，其特征在于，
在隔开间隙地设置有多个所述电路图案的情况下，在所述间隙形成有结合约束凸部，所述结合约束凸部通过所述约束凸部连结而构成。
7.根据权利要求1所述的半导体装置，其特征在于，
在所述电路图案的所述第三背面的对置的一对边缘部，形成有突起状的突起部，所述突起部进入所述树脂基板的所述第二正面。
8.根据权利要求7所述的半导体装置，其特征在于，
在所述电路图案的所述第三正面的与所述突起部对置的边缘部形成有曲面形状的塌边。
9.根据权利要求1所述的半导体装置，其特征在于，
所述树脂是酚醛树脂、环氧树脂和三聚氰胺树脂中的任一种。
10.根据权利要求1所述的半导体装置，其特征在于，
所述布线部件是引线框、键合带或键合线。
11.根据权利要求1所述的半导体装置，其特征在于，
所述布线部件通过超声波接合与所述电路图案接合。
12.一种半导体装置的制造方法，其特征在于，包括：
准备工序，准备散热板、电路图案和布线部件；
半固化基板成形工序，使半固化基板成形，所述半固化基板含有半固化状态的热固性树脂；
树脂基板制造工序，在所述散热板的第一正面配置所述半固化基板，在所述半固化基板的第二正面配置所述电路图案，将所述电路图案朝向所述第一正面按压并对所述半固化基板进行加热而使所述半固化基板固化，来制造树脂基板，所述树脂基板以对所述电路图案的至少对置的一对侧部分别进行支撑的方式固接有所述电路图案；以及
接合工序，在所述电路图案的第三正面接合所述布线部件。
13.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述接合工序中，通过超声波接合将所述布线部件与所述第三正面接合。
14.根据权利要求12所述的半导体装置的制造方法，其特征在于，
在所述半固化基板成形工序中，包括将液状的热固性树脂与粉末状的无机物填料混合并加热来形成粉末状的半固化原料的工序。
15.根据权利要求14所述的半导体装置的制造方法，其特征在于，
在所述半固化基板成形工序中，包括将所述半固化原料填充于预定的模具内，并按压所述模具内的所述半固化原料使所述半固化基板成形的工序。
CN202011178384.8A 2019-12-06 2020-10-29 半导体装置和半导体装置的制造方法 Pending CN112928092A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019221210A JP7404834B2 (ja) 2019-12-06 2019-12-06 半導体装置及び半導体装置の製造方法
JP2019-221210 2019-12-06

Publications (1)

Publication Number Publication Date
CN112928092A true CN112928092A (zh) 2021-06-08

Family

ID=76162520

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011178384.8A Pending CN112928092A (zh) 2019-12-06 2020-10-29 半导体装置和半导体装置的制造方法

Country Status (3)

Country Link
US (1) US11178770B2 (zh)
JP (1) JP7404834B2 (zh)
CN (1) CN112928092A (zh)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3312723B2 (ja) 1996-10-09 2002-08-12 松下電器産業株式会社 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JPH11354662A (ja) 1998-06-11 1999-12-24 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
ES2709692T3 (es) * 1998-06-26 2019-04-17 Tq Delta Llc Comunicación mediante múltiples portadoras con velocidad aérea variable
JP3830726B2 (ja) * 2000-04-26 2006-10-11 松下電器産業株式会社 熱伝導基板とその製造方法およびパワーモジュール
JP2009043882A (ja) * 2007-08-08 2009-02-26 Panasonic Corp 高温回路モジュールとその製造方法
WO2009069308A1 (ja) * 2007-11-30 2009-06-04 Panasonic Corporation 放熱構造体基板とこれを用いたモジュール及び放熱構造体基板の製造方法
JP5175989B1 (ja) * 2012-03-09 2013-04-03 福島双羽電機株式会社 平板形状の半導体装置
JP2016029676A (ja) * 2012-12-19 2016-03-03 富士電機株式会社 半導体装置
JP2014146704A (ja) 2013-01-29 2014-08-14 Fuji Electric Co Ltd 半導体装置
JP6265693B2 (ja) * 2013-11-12 2018-01-24 三菱電機株式会社 半導体装置およびその製造方法
JP6249892B2 (ja) * 2014-06-27 2017-12-20 三菱電機株式会社 半導体装置の製造方法
JP2016039302A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板とその製造方法および半導体パッケージ
JP6290758B2 (ja) * 2014-09-19 2018-03-07 ルネサスエレクトロニクス株式会社 半導体装置
WO2016166835A1 (ja) 2015-04-15 2016-10-20 三菱電機株式会社 半導体装置
JP6370257B2 (ja) * 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
JP6790684B2 (ja) * 2016-09-30 2020-11-25 富士電機株式会社 半導体装置
JP6705393B2 (ja) * 2017-02-03 2020-06-03 三菱電機株式会社 半導体装置及び電力変換装置
JP6816691B2 (ja) * 2017-09-29 2021-01-20 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20210176863A1 (en) 2021-06-10
JP7404834B2 (ja) 2023-12-26
JP2021093388A (ja) 2021-06-17
US11178770B2 (en) 2021-11-16

Similar Documents

Publication Publication Date Title
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8497572B2 (en) Semiconductor module and method of manufacturing the same
US9431326B2 (en) Semiconductor device and manufacturing method thereof
CN111276447B (zh) 双侧冷却功率模块及其制造方法
US11817327B2 (en) Semiconductor device and manufacturing method thereof
US11587855B2 (en) Method of attaching an insulation sheet to encapsulated semiconductor device
CN110959191A (zh) 半导体装置
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
US11177224B2 (en) Method of manufacturing semiconductor device
CN112447691A (zh) 半导体装置及半导体装置的制造方法
JP7404834B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
CN117043937A (zh) 半导体装置以及半导体装置的制造方法
US20230187323A1 (en) Semiconductor device
US20230050112A1 (en) Semiconductor device manufacturing method
US20230066154A1 (en) Semiconductor device and method of manufacturing the same
CN116913904A (zh) 半导体模块
JP2024106085A (ja) 半導体装置、電力変換装置、及び半導体装置の製造方法
CN118471929A (zh) 半导体装置
JP2020072101A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
JP2021145037A (ja) 半導体装置の製造方法及び半導体装置
JP2014056916A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination