JP5175989B1 - 平板形状の半導体装置 - Google Patents

平板形状の半導体装置 Download PDF

Info

Publication number
JP5175989B1
JP5175989B1 JP2012053841A JP2012053841A JP5175989B1 JP 5175989 B1 JP5175989 B1 JP 5175989B1 JP 2012053841 A JP2012053841 A JP 2012053841A JP 2012053841 A JP2012053841 A JP 2012053841A JP 5175989 B1 JP5175989 B1 JP 5175989B1
Authority
JP
Japan
Prior art keywords
diode element
semiconductor device
anode electrode
shaped
bowl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012053841A
Other languages
English (en)
Other versions
JP2013187511A (ja
Inventor
本田剛
小藪繁信
Original Assignee
福島双羽電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 福島双羽電機株式会社 filed Critical 福島双羽電機株式会社
Priority to JP2012053841A priority Critical patent/JP5175989B1/ja
Application granted granted Critical
Publication of JP5175989B1 publication Critical patent/JP5175989B1/ja
Publication of JP2013187511A publication Critical patent/JP2013187511A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Abstract

【課題】半導体装置の薄型化と剥離強度の維持をした平板形状の半導体装置を提供する。
【解決手段】平板形状のカソード電極1の一端に底部が平坦な椀形状部12を形成し、前記椀形状部12の内部にダイオード素子3をはんだ付けし、前記ダイオード素子3の上面に、平板形状のアノード電極2の一端21をはんだ付けし、前記椀形状部の内部を絶縁樹脂で充填した。
【選択図】図1

Description

本発明は、半導体装置に関する。
半導体装置は、一般にカソード電極、ダイオード素子、アノード電極からなり、上記3つの部品がはんだ付け等により一体化されて半導体装置となる。電子機器等の薄型化に伴い、半導体装置自体も薄型化が要求されるようになっている。通常はカソード電極と、ダイオード素子と、アノード電極とが一体化された部分が絶縁樹脂によりモールドされている。
平板形状の半導体装置を薄型化するための構成として、特許文献1に記載の半導体装置が知られている。この半導体装置では、ダイオード素子の上面に形成されたカソード電極に、平板状のカソードリードを接続し、ダイオード素子の側面部分に形成されたアノード電極に、平板状のアノードリードをろう付けしている。カソードリード、カソード電極、ダイオード素子、アノード電極、アノードリードを接続した部分をトランスファーモールド等により絶縁樹脂で封止する。
この半導体装置の厚さは、カソード電極上の絶縁樹脂の厚さ、カソードリード及びカソード電極の厚さ、カソードリードとカソード電極とのろう付け部分の厚さ、ダイオード素子の厚さ、アノード電極の厚さ、アノード電極下の絶縁樹脂の厚さからなる。この半導体装置では、絶縁樹脂のモールド部分の厚さによって半導体装置全体の厚さが決まるため、半導体装置全体として薄型化が困難である。
一方、特許文献2記載の半導体装置が知られている。この半導体装置では、2枚のフレキシブル・リードの間にアニュラリングを介在させてフレキシブル・リードの間に空間を形成する。そして、下方のフレキシブル・リードとダイオード素子とをろうでろう付けし、上方のフレキシブル・リードとダイオード素子とをろうでろう付けして接続し、当該空間内にダイオード素子を収納している。この半導体装置は、それぞれのフレキシブル・リードとダイオード素子とをろう付け等により接続している。そのため、フレキシブル・リード及びアニュラリングの外側部分のモールドは行われていない。
この半導体装置の厚さは、下方のフレキシブル・リードの厚さ、下方のフレキシブル・リードとダイオード素子の間のろうの厚さ、ダイオード素子の厚さ、ダイオード素子と上方のフレキシブル・リードの間のろうの厚さ、上方のフレキシブル・リードの厚さからなる。そのため、特許文献2記載の半導体装置は、絶縁樹脂のモールド部分の厚さを省略することができ、特許文献1記載の半導体装置よりも薄型化が可能である。
しかしながら、特許文献2記載の半導体装置では、上方部材及び下方部材がそれぞれのフレキシブル・リードとダイオード素子とをろう付け等により接続しているのみである。そのため、一体化した2枚のフレキシブル・リードとダイオード素子との間の剥離強度を強くすることができない。
この半導体装置がソーラーパネル装置に直接取り付けられた場合、半導体装置が高温から低温まで変化する外部環境におかれるため、フレキシブル・リードが膨張及び収縮する度合いが大きい。そのため、ろう付けのみで一体化した2枚のフレキシブル・リードとダイオード素子とが剥離してしまうという問題が生じやすい。
特開2002−231972号公報 特開2010−522445号公報
本発明は、このような従来技術の状況に鑑み、薄型で剥離強度を向上した半導体装置を提供するものである。
本発明の半導体装置は、平板形状のカソード電極の一端部に底部が平坦な椀形状部を形成し、前記椀形状部の内部にダイオード素子をはんだ付けし、前記ダイオード素子の上面に、平板形状のアノード電極の一端部をはんだ付けし、前記椀形状部の内部を絶縁樹脂で充填して前記ダイオード素子、前記アノード電極及び前記カソード電極が一体に固着され、前記ダイオード素子を覆う前記アノード電極の一端部を前記ダイオード素子の外側で前記ダイオード素子の厚さ方向に屈曲して、外方に延びる埋め込み片を形成し、前記埋め込み片が前記絶縁樹脂に埋め込まれていることを特徴とする(第1発明)。
これによれば、椀形状部の内部のみを絶縁樹脂で充填したため、椀形状部の外側を絶縁樹脂でモールドする必要がなく、半導体装置全体の厚さを減らすことができる。また、ダイオード素子とアノード電極及びカソード電極が、椀形状部内の絶縁樹脂により固着されているため、単にはんだ付けにより固着された場合よりも剥離強度が向上している。さらに、絶縁樹脂とアノード電極とが埋め込み片によって結合され、アノード電極の剥離強度が向上している。
上記第発明の半導体装置において、前記アノード電極の一端部の前記ダイオード素子の外側に位置するばり穴を設け、前記ばり穴のばりが前記絶縁樹脂に埋め込まれていることを特徴とする(第発明)。
これによれば、絶縁樹脂とアノード電極とがばり穴のばりによって結合され、アノード電極の剥離強度が向上している。
上記第1又は第2発明の半導体装置において、前記椀形状部と前記カソード電極の平板状のリード部との境界に、長手方向に直角に屈曲部が設けられ、前記アノード電極に長手方向に直角に屈曲部が設けられていることを特徴とする(第発明)。
これによれば、カソード電極又はアノード電極が、外部温度変化によって軸線方向に収縮又は膨張しても、屈曲部がその収縮又は膨張を吸収する。そのため、基板に固定された際に、剥離強度が向上する。
上記第発明の半導体装置において、前記椀形状部と前記カソード電極の平板状リード部との境界の前記屈曲部の中央に向かって前記椀形状部の側壁の一部が突出成形されていることを特徴とする(第発明)。
屈曲部を設けた半導体装置は、前記椀形状部と前記カソード電極の平板状のリード部との境界で屈曲するよう形成されている。そのため、前記椀形状部と前記カソード電極の平板状リード部との境界で折れ曲がりやすい。この折れ曲がりが何度も起こると、前記椀形状部と前記カソード電極の平板状リード部との境界で金属疲労を起こし切断するおそれがある。
そこで、第4発明の半導体装置は、前記椀形状部と前記カソード電極の平板状リード部との境界の前記屈曲部の中央に向かって前記椀形状部分の側壁の一部が突出成形されている。これによれば、突出成形される部分があるため、前記椀形状部と前記カソード電極の平板状リード部との境界でカソード電極の過度な折れ曲がりを防止できる。
本発明に係る半導体装置の分解斜視図である。 本発明に係るカソード電極の平面図である。 図2のA-A’線断面図である。 本発明に係るアノード電極の平面図である。 本発明に係る半導体装置の平面図である。 図5のA−A’線断面の部分拡大図である。
以下、図1〜6を参照して本発明の実施の形態を詳述する。図1は本発明に係る半導体装置の分解図である。図1に示すように、本件発明に係る半導体装置は、平板形状のカソード電極1と、平板形状のアノード電極2と、ダイオード素子3と、カソード電極1とダイオード素子3とを接合する第1のはんだ41と、アノード電極2とダイオード素子3とを接合する第2のはんだ42と、絶縁樹脂5とからなる。カソード電極1の椀形状部12の内部に、ダイオード素子3を第1のはんだ41によりはんだ付けし、ダイオード素子3の上部に、平板形状のアノード電極2の先端部21を第2のはんだ42によりはんだ付けし、椀形状部12の内部を絶縁樹脂5で充填する。椀形状部12の内部を絶縁樹脂5で充填するとカソード電極1、ダイオード素子3及びアノード電極2が一体に固着する。
図2は本発明に係るカソード電極1の平面図である。カソード電極1は、平板状リード部11及び椀形状部12とからなる。椀形状部12は、平坦な底部と側壁とからなる。椀形状部12の底部の平面視の形状は略矩形であり、ダイオード素子3がはんだ付けにより接着する部分である。椀形状部12の側壁のうち、平板状リード部11側の側壁以外の側壁は底部からほぼ垂直に立ち上がり、さらに外方に延びる。椀形状部12の側壁のうち、平板状リード部11側の側壁は、底部から平板状リード部11方向に傾斜しながら立ち上がり、平板状リード部11につながっている。椀形状部12の内側の底面及び側壁は、絶縁樹脂5との接合度が高くなるように、CZ処理等により粗面加工がされている。
椀形状部12の側壁のうち、平板状リード部11とは反対側の側壁の高さは、アノード電極2の一端部21がはんだ付けされた際に一端部21が側壁と接触しないように、他の側壁の高さよりも低い。
図2及び図3に示すように、平板状リード部11と椀形状部12との境界には、突出成形されている部分13が設けられている。突出成形されている部分13は、椀形状部12の側壁のうち平板状リード部11側の側壁を半円状に突出成形することにより設けられている。
平板状リード部11には目印としての切欠き15を設けてもよい。切欠きが設けられた電極はカソード電極1であり、切欠きが設けられていない電極はアノード電極2となるため、半導体装置を組み立てる際に、電極の平板状部分を見れば一目でカソード電極1とアノード電極2とが識別できる。
図3に示すように、平板状リード部11と椀形状部12との境界には、長手方向に直角に屈曲部14が設けられている。屈曲部14は椀形状部12の平板状リード部11側の側壁の上側縁から屈曲し、水平に延びる平板状リード部11につながっている。
図4に示すように、アノード電極2は全体が平板形状であり、一端部21を有する。アノード電極2の一端部21には、埋め込み片211及びばり穴212が形成されている。一端部21の横幅は、埋め込み片211の外方へ伸びる部分の幅も含めて、椀形状部12の縁に触れないような幅となっている。一端部21はカソード電極1及びダイオード素子3と一体化した時にダイオード素子3の上部をすべて覆う大きさである。
埋め込み片211は、一端部21の両縁に形成されている。埋め込み片211は、組み立て時にダイオード素子3に触れないように、ダイオード素子3の外側で厚さ方向に屈曲し、外方に延びている。埋め込み片211は、図4では一端部21の両縁に形成されているが、さらに一端部21の先端縁に設けられてもよい。図5及び図6に示すように、一端部21の埋め込み片211は、組み立てた際に絶縁樹脂5の中に埋め込まれている。埋め込み片211は、ダイオード素子3と厚さ方向で重ならないように、ダイオード素子3の外側で厚さ方向に屈曲し、さらに外方に広がっている。一端部21の埋め込み片211は平面視で絶縁樹脂5中に存在するため、図5では点線で示されている。
一端部21のばり穴212は、一端部21の平板部分に設けられている。ばり穴212は平面視で、ダイオード素子3の外側に設けられている。図5では、ばり穴212の数は3つであるが、その数は限定されない。図6に示すように、ばり穴212の下側には、ばり213が設けられている。ばり穴212は、正面視でダイオード素子3の外周をはさむように、一端部21のカソード電極1側に1つ、一端部21のアノード電極2側に2つ形成されている。アノード電極2には長手方向に直角に屈曲部22が形成される。屈曲部22は一端部21の縁から屈曲し、アノード電極2の平板状リード部23に延びている。平板状リード部23は平面視で矩形である。
本実施例では、椀形状部12の内部のみを絶縁樹脂5で充填したため、椀形状部12の外側を絶縁樹脂5でモールドする必要がなくなる。そのため、半導体装置全体の厚さを減らすことができる。カソード電極1と、ダイオード素子3と、アノード電極2とを椀形状部12の内部で絶縁樹脂5により一体に固着させたため、カソード電極1、ダイオード素子3、アノード電極2との相互間の剥離強度が向上する。
椀形状部12のアノード電極2がはんだ付けされる側の側壁の高さは、アノード電極2の一端部21がはんだ付けされた際に一端部21が側壁と接触しないように、他の側壁の高さよりも低い。この構成によって、アノード電極2は、椀形状部12のアノード電極2がはんだ付けされる側の側壁の上縁よりも高い位置で、かつ、椀形状部12のアノード電極2がはんだ付けされる側の側壁以外の側壁と同じ高さ以下の位置に固定される。そのため、本実施例の半導体装置は、アノード電極2の板厚が半導体装置全体の厚さに影響せず、半導体装置全体の厚さを減らすことができる。
また、図6に示すように、椀形状部12のアノード電極2がはんだ付けされる側の側壁の上縁とアノード電極2との間には絶縁樹脂5が充填されている。そのため、アノード電極2が上下に屈曲しても、椀形状部12の側壁の縁とアノード電極2とを確実に絶縁できる。カソード電極1、アノード電極2、ダイオード素子3が一体化した際に、埋め込み片211は、椀形状部12内で絶縁樹脂5に埋め込まれる。そのため、アノード電極2と絶縁樹脂5との接合力が増す。埋め込み片211は、ダイオード素子3の外側で屈曲し外方に延びた形状で絶縁樹脂5に埋め込まれているため、埋め込み片211が半導体装置全体の厚さに影響せず、半導体装置全体の厚さを減らすことができる。
カソード電極1、アノード電極2、ダイオード素子3が一体化した際に、絶縁樹脂5がばり穴212の穴を充填するため、ばり穴212のばり213が絶縁樹脂5に埋め込まれる。そのため、アノード電極2と絶縁樹脂5との接合力が増す。ばり穴212は、正面視でダイオード素子3をはさむように、一端部21のカソード電極1側に1つ、一端部21のアノード電極2側に2つ形成されている。そのため、ダイオード素子3とアノード電極2とが第2のはんだ42を介して一体化されている部分が剥離しにくい形状となっており、はんだ付け部分が強固に固着されている。
平板状リード部11が、熱応力によって長手方向に収縮または膨張しても、その収縮または膨張を屈曲部14で吸収することができる。また、アノード電極2が熱応力によって長手方向に収縮または膨張しても、その収縮または膨張を屈曲部22で吸収することができる。
平板状リード部11が椀形状部12との境界の屈曲部で折れ曲がろうとする際に、突出成形される部分13の円弧状の部分が力を受ける。これにより、平板状リード部11が、熱応力によって収縮または膨張して平板状リード部11が椀形状部12との境界で過剰に折れ曲がるのを防止できる。
1・・・カソード電極、11・・・平板状リード部、12・・・椀形状部、13・・・突出成形される部分、14・・・屈曲部、15・・・切欠き、2・・・アノード電極、21・・・一端部、211・・・埋め込み片、212・・・ばり穴、213・・・ばり、22・・・屈曲部、23・・・平板状リード部、3・・・ダイオード素子、41・・・第1のはんだ、42・・・第2のはんだ、5・・・絶縁樹脂





















Claims (4)

  1. 平板形状のカソード電極の一端部に底部が平坦な椀形状部を形成し、
    前記椀形状部の内部にダイオード素子をはんだ付けし、
    前記ダイオード素子の上面に、平板形状のアノード電極の一端部をはんだ付けし、
    前記椀形状部の内部を絶縁樹脂で充填して前記ダイオード素子、前記アノード電極及び前記カソード電極が一体に固着され
    前記ダイオード素子を覆う前記アノード電極の一端部を前記ダイオード素子の外側で前記ダイオード素子の厚さ方向に屈曲して、外方に延びる埋め込み片を形成し、前記埋め込み片が前記絶縁樹脂に埋め込まれていることを特徴とする半導体装置。
  2. 前記アノード電極の一端部には前記ダイオード素子の外側に位置するばり穴を形成し、前記ばり穴のばりが前記絶縁樹脂に埋め込まれていることを特徴とする請求項記載の半導体装置。
  3. 前記椀形状部と前記カソード電極の平板状のリード部との境界に、長手方向に直角に屈曲部が設けられ、前記アノード電極に長手方向に直角に屈曲部が設けられていることを特徴とする請求項1又は2記載の半導体装置。
  4. 前記椀形状部と前記カソード電極の平板状リード部との境界の前記屈曲部の中央に向かって前記椀形状部の側壁の一部が突出成形されていることを特徴とする請求項記載の半導体装置。
JP2012053841A 2012-03-09 2012-03-09 平板形状の半導体装置 Expired - Fee Related JP5175989B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012053841A JP5175989B1 (ja) 2012-03-09 2012-03-09 平板形状の半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012053841A JP5175989B1 (ja) 2012-03-09 2012-03-09 平板形状の半導体装置

Publications (2)

Publication Number Publication Date
JP5175989B1 true JP5175989B1 (ja) 2013-04-03
JP2013187511A JP2013187511A (ja) 2013-09-19

Family

ID=48189389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012053841A Expired - Fee Related JP5175989B1 (ja) 2012-03-09 2012-03-09 平板形状の半導体装置

Country Status (1)

Country Link
JP (1) JP5175989B1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10168208B2 (en) 2015-04-03 2019-01-01 Hitachi High-Technologies Corporation Light amount detection device, immune analyzing apparatus and charged particle beam apparatus that each use the light amount detection device
CN108109983A (zh) * 2017-12-14 2018-06-01 常州星海电子股份有限公司 一种汽车专用整流二极管结构
JP7065953B2 (ja) * 2018-05-08 2022-05-12 三菱電機株式会社 配線部材及びこれを備えた半導体モジュール
JP7404834B2 (ja) 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7292352B2 (ja) * 2021-11-02 2023-06-16 三菱電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120848U (ja) * 1989-03-14 1990-09-28
JP2002329804A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2003273303A (ja) * 2002-03-19 2003-09-26 Rohm Co Ltd 半導体装置
JP2006128555A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP3128168U (ja) * 2006-10-16 2006-12-28 パワード株式会社 太陽電池用端子箱のダイオード素子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02120848U (ja) * 1989-03-14 1990-09-28
JP2002329804A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
JP2003273303A (ja) * 2002-03-19 2003-09-26 Rohm Co Ltd 半導体装置
JP2006128555A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP3128168U (ja) * 2006-10-16 2006-12-28 パワード株式会社 太陽電池用端子箱のダイオード素子装置

Also Published As

Publication number Publication date
JP2013187511A (ja) 2013-09-19

Similar Documents

Publication Publication Date Title
JP5175989B1 (ja) 平板形状の半導体装置
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP5939041B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP5935374B2 (ja) 半導体モジュールの製造方法
JP2017212376A5 (ja)
JP6057016B2 (ja) 半導体装置及びその製造方法
JP5788584B2 (ja) 電子モジュールおよびその製造方法
US9455208B2 (en) Semiconductor device
JP5556531B2 (ja) 電子モジュールの取付構造
JP5481111B2 (ja) 半導体装置
JP5135101B2 (ja) 基板キャリア用の密閉機構を備えるパワー半導体モジュールおよびその製造方法
JP7304540B2 (ja) 電力変換装置、及び電力変換装置の製造方法
JP6092645B2 (ja) 半導体装置
WO2013038722A1 (ja) 太陽電池モジュール用端子ボックス
JP6032840B2 (ja) 電子機器及びその製造方法
JP5277597B2 (ja) モジュール
JP2018117071A (ja) 半導体装置およびその製造方法
JP5088696B2 (ja) 電子機器
JP6384270B2 (ja) 半導体モジュール
JP6216140B2 (ja) ブレーカー及びそれを備えた安全回路並びに2次電池回路
JP6797505B1 (ja) 半導体装置
JP2013093620A (ja) モジュール
JP5401242B2 (ja) 半導体パッケージ及びその製造方法
JP2020024981A (ja) パワーモジュール
JP6683141B2 (ja) 半導体装置の製造方法および端子固定治具

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130107

R150 Certificate of patent or registration of utility model

Ref document number: 5175989

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees