JP2003273303A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003273303A JP2003273303A JP2002077064A JP2002077064A JP2003273303A JP 2003273303 A JP2003273303 A JP 2003273303A JP 2002077064 A JP2002077064 A JP 2002077064A JP 2002077064 A JP2002077064 A JP 2002077064A JP 2003273303 A JP2003273303 A JP 2003273303A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- solder
- semiconductor device
- lead frame
- surface electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 一対のリードフレームによって半導体素子を
挟んだ状態で、両者をはんだ等の接合剤で接合する半導
体装置において、接合剤の溶融、固化に起因して半導体
素子のずれ、短絡、接合不良が起こらないようにする。 【解決手段】 半導体素子３の上面電極３ａに接合する
リードフレーム１の前記上面電極３ａに対応する箇所に
孔１ａを形成し、かつ、前記上面電極３ａには前記孔１
ａに嵌合する凸部を形成し、更に、前記半導体素子３の
底面電極に接合する下部リードフレーム２の、前記底面
電極に対応する箇所には凹部２ａを形成し、前記半導体
素子３を前記凹部２ａに配置した。
挟んだ状態で、両者をはんだ等の接合剤で接合する半導
体装置において、接合剤の溶融、固化に起因して半導体
素子のずれ、短絡、接合不良が起こらないようにする。 【解決手段】 半導体素子３の上面電極３ａに接合する
リードフレーム１の前記上面電極３ａに対応する箇所に
孔１ａを形成し、かつ、前記上面電極３ａには前記孔１
ａに嵌合する凸部を形成し、更に、前記半導体素子３の
底面電極に接合する下部リードフレーム２の、前記底面
電極に対応する箇所には凹部２ａを形成し、前記半導体
素子３を前記凹部２ａに配置した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子をはん
だ等の接合剤を介してリードフレームで挟み込んで接合
して樹脂封止を行う製品に関し、特にそのリードフレー
ム及び半導体素子の電極の形状に特徴を有する半導体装
置に関する。
だ等の接合剤を介してリードフレームで挟み込んで接合
して樹脂封止を行う製品に関し、特にそのリードフレー
ム及び半導体素子の電極の形状に特徴を有する半導体装
置に関する。
【０００２】
【従来の技術】図３はダイオード等の半導体装置の断面
構造を示す図である。その構造は、図示のように例えば
ダイオード等の半導体素子３を上下のリードフレーム
１，２で挟んでその上面及び底面電極をペースト状のは
んだ等の接合材４で接合し、更に全体を樹脂５で封止し
た構成からなっている。
構造を示す図である。その構造は、図示のように例えば
ダイオード等の半導体素子３を上下のリードフレーム
１，２で挟んでその上面及び底面電極をペースト状のは
んだ等の接合材４で接合し、更に全体を樹脂５で封止し
た構成からなっている。
【０００３】ところで、半導体装置の製造段階におい
て、ペースト状のはんだ等の接合剤４で半導体素子３を
接合する場合、半導体素子３を接合する両側のはんだ等
の接合剤が冷えて固まるときに、本来狙うべき素子位置
から大きくずれて、素子がリードフレーム上のアイラン
ドから外れてしまうため、リードフレームに比して大き
な素子を載せることはできなかった。また、一旦製品に
なった後にはんだ等の接合剤の融点よりも高い温度に上
がると、例えばはんだが溶けることではんだだれによる
ショートが発生したり、或いは接合面積の不足を招く
等、製品としての特性に問題が生じることがあった。
て、ペースト状のはんだ等の接合剤４で半導体素子３を
接合する場合、半導体素子３を接合する両側のはんだ等
の接合剤が冷えて固まるときに、本来狙うべき素子位置
から大きくずれて、素子がリードフレーム上のアイラン
ドから外れてしまうため、リードフレームに比して大き
な素子を載せることはできなかった。また、一旦製品に
なった後にはんだ等の接合剤の融点よりも高い温度に上
がると、例えばはんだが溶けることではんだだれによる
ショートが発生したり、或いは接合面積の不足を招く
等、製品としての特性に問題が生じることがあった。
【０００４】図４Ａ、Ｂ、Ｃは上述の問題を説明するた
めの図であって、図４Ａは半導体装置の製造段階におい
て、上下のリードフレーム１，２で挟んだ状態で半導体
素子３の上下をはんだ等の接合剤４で接合した状態を示
す。この状態ではんだ等の接合剤４が冷えて固まる際に
冷却速度が不均一となることから、折角所定の位置に位
置決めされた半導体素子がその段階で動く（ずれる）こ
とがあることを示している。図４Ａの矢印Ｙは半導体素
子の移動の方向を示している。また、図４Ｂは、半導体
装置になった後に加熱された状態を示している。この状
態では、はんだ等の接合剤４が溶けて、図示のように上
面電極のところから半導体素子３の側面に沿って流れ、
半導体素子３の下側のはんだ等の接合剤４と接合する結
果、上下のリードフレームが短絡している。更に、図４
Ｃは、図４Ｂと同様に半導体装置として製品になった後
に加熱された状態を示しているが、この状態では、下側
のはんだ等の接合剤４が溶けて流動し、その結果半導体
素子３と下部リードフレーム２との接合面積が不足し、
外れやすくなったり或いは半導体素子３と下部リードフ
レーム２との接触抵抗が増大する等の問題が生じること
を示している。なお、図４Ｂと図４Ｃの問題は個別に発
生するだけでなく、両者が同時に発生することも当然あ
り得ることである。
めの図であって、図４Ａは半導体装置の製造段階におい
て、上下のリードフレーム１，２で挟んだ状態で半導体
素子３の上下をはんだ等の接合剤４で接合した状態を示
す。この状態ではんだ等の接合剤４が冷えて固まる際に
冷却速度が不均一となることから、折角所定の位置に位
置決めされた半導体素子がその段階で動く（ずれる）こ
とがあることを示している。図４Ａの矢印Ｙは半導体素
子の移動の方向を示している。また、図４Ｂは、半導体
装置になった後に加熱された状態を示している。この状
態では、はんだ等の接合剤４が溶けて、図示のように上
面電極のところから半導体素子３の側面に沿って流れ、
半導体素子３の下側のはんだ等の接合剤４と接合する結
果、上下のリードフレームが短絡している。更に、図４
Ｃは、図４Ｂと同様に半導体装置として製品になった後
に加熱された状態を示しているが、この状態では、下側
のはんだ等の接合剤４が溶けて流動し、その結果半導体
素子３と下部リードフレーム２との接合面積が不足し、
外れやすくなったり或いは半導体素子３と下部リードフ
レーム２との接触抵抗が増大する等の問題が生じること
を示している。なお、図４Ｂと図４Ｃの問題は個別に発
生するだけでなく、両者が同時に発生することも当然あ
り得ることである。
【０００５】
【発明が解決すべき課題】そこで、本発明は、例えば上
下のリードフレーム間に半導体素子を挟み込んでペース
ト状のはんだ等の接合剤で固定して樹脂封止するダイオ
ード等の電子部品において、はんだ等の接合剤の固化或
いは溶融に起因する前記従来の問題を解決を図ることを
その目的としている。
下のリードフレーム間に半導体素子を挟み込んでペース
ト状のはんだ等の接合剤で固定して樹脂封止するダイオ
ード等の電子部品において、はんだ等の接合剤の固化或
いは溶融に起因する前記従来の問題を解決を図ることを
その目的としている。
【０００６】
【課題を解決するための手段】請求項１の発明は、半導
体素子をはんだ等の接合剤を介して一対のリードフレー
ムで挟み込んで接合する半導体装置において、半導体装
置の上面電極に接合するリードフレームの前記上面電極
に対応する箇所に孔を形成し、かつ、前記上面電極には
前記孔に嵌合する凸部を形成したことを特徴とする半導
体装置である。
体素子をはんだ等の接合剤を介して一対のリードフレー
ムで挟み込んで接合する半導体装置において、半導体装
置の上面電極に接合するリードフレームの前記上面電極
に対応する箇所に孔を形成し、かつ、前記上面電極には
前記孔に嵌合する凸部を形成したことを特徴とする半導
体装置である。
【０００７】請求項２の発明は、請求項１に記載された
半導体装置において、該半導体装置の底面電極に接合す
るリードフレームの、前記底面電極に対応する箇所には
凹部を形成し、前記半導体を前記凹部に配置したことを
特徴とする半導体装置である。
半導体装置において、該半導体装置の底面電極に接合す
るリードフレームの、前記底面電極に対応する箇所には
凹部を形成し、前記半導体を前記凹部に配置したことを
特徴とする半導体装置である。
【０００８】
【発明の実施の形態】本発明を図面に示す実施形態につ
いて説明する。図１は本発明の半導体装置の第１の実施
形態の要部正面図である。この実施形態においては、上
部リードフレーム１を図のように半導体素子３の上面電
極３ａと接合する部分に孔１ａを設け、また、半導体素
子３の上面電極３ａには前記孔１ａに嵌合する凸状の上
面電極３ａを設ける。以上の構成により、組み立てたと
きに上部リードフレーム１に半導体素子３の上面電極３
ａが嵌り込み、かつ、接合は上部リードフレーム１の孔
１ａ内で行うことができるため、組立時における位置決
めができると共に製品化後におけるはんだだれが防止で
きる。
いて説明する。図１は本発明の半導体装置の第１の実施
形態の要部正面図である。この実施形態においては、上
部リードフレーム１を図のように半導体素子３の上面電
極３ａと接合する部分に孔１ａを設け、また、半導体素
子３の上面電極３ａには前記孔１ａに嵌合する凸状の上
面電極３ａを設ける。以上の構成により、組み立てたと
きに上部リードフレーム１に半導体素子３の上面電極３
ａが嵌り込み、かつ、接合は上部リードフレーム１の孔
１ａ内で行うことができるため、組立時における位置決
めができると共に製品化後におけるはんだだれが防止で
きる。
【０００９】つまり、上部リードフレーム１の先端側に
半導体素子３の電極３ａに対応する個所に孔１ａを形成
し、他方、下部リードフレーム２上に実装された半導体
素子３の上面電極３ａは、前記上部リードフレーム１の
前記孔１ａに嵌合するように凸状に形成したため、生産
段階において上部リードフレーム１に対する半導体素子
３の位置決めは、単に上部リードフレーム１の孔１ａに
上面電極３ａの対応部分を挿入することで実施できる。
また、仮に、はんだ等の接合剤が固化するときに移動し
ても、半導体素子３はその上面電極３ａの突部が上部リ
ードフレーム１の孔１ａに嵌合しているため、その移動
が阻止され半導体素子３が所定の位置からずれることは
ない。また、製品化後において温度が上昇して、はんだ
等が溶けるようなことがあっても、はんだ等は上部リー
ドフレーム１の孔１ａに嵌合されていると共に、その孔
１ａは半導体素子３の上面電極３ａの突部により塞がれ
ているから、はんだ等の接合剤４が溶けたとしても、溶
けたはんだ等の接合剤４は上部リードフレーム１中の前
記孔１ａ内に保持され、それが流出して従来のようにシ
ョート不良を起こすことはない。
半導体素子３の電極３ａに対応する個所に孔１ａを形成
し、他方、下部リードフレーム２上に実装された半導体
素子３の上面電極３ａは、前記上部リードフレーム１の
前記孔１ａに嵌合するように凸状に形成したため、生産
段階において上部リードフレーム１に対する半導体素子
３の位置決めは、単に上部リードフレーム１の孔１ａに
上面電極３ａの対応部分を挿入することで実施できる。
また、仮に、はんだ等の接合剤が固化するときに移動し
ても、半導体素子３はその上面電極３ａの突部が上部リ
ードフレーム１の孔１ａに嵌合しているため、その移動
が阻止され半導体素子３が所定の位置からずれることは
ない。また、製品化後において温度が上昇して、はんだ
等が溶けるようなことがあっても、はんだ等は上部リー
ドフレーム１の孔１ａに嵌合されていると共に、その孔
１ａは半導体素子３の上面電極３ａの突部により塞がれ
ているから、はんだ等の接合剤４が溶けたとしても、溶
けたはんだ等の接合剤４は上部リードフレーム１中の前
記孔１ａ内に保持され、それが流出して従来のようにシ
ョート不良を起こすことはない。
【００１０】次に、図２は本発明の第２の実施形態を示
している。この実施形態では、更に、下側のリードフレ
ーム２に凹部２ａを形成し、この凹部内に半導体３の底
面電極を配置してはんだ等の接合剤４で固定している。
この構成を採ることにより、上面電極、底面電極のそれ
ぞれ上下に配置されたはんだ等の接合剤４が冷却固化す
るときにその冷却速度の不均一により動こうとしても、
はんだ等自体が上部リードフレーム１の孔１ａ及び下部
リードフレーム２の凹部２ａ中で拘束されているから動
き難く、また、半導体素子３自体も上下部リードフレー
ム１，２により移動し難いように保持されているから所
定位置からずれるおそれはない。また、はんだ等は下部
リードフレーム２中の凹部２ａ内に保持されているか
ら、製品になった後に加熱されても、下部リードフレー
ム２の凹部２ａ内のはんだ等が流れ出ることがないた
め、従来のように半導体素子３のはんだ等の接合剤４と
の接合面積が不足するおそれはない。
している。この実施形態では、更に、下側のリードフレ
ーム２に凹部２ａを形成し、この凹部内に半導体３の底
面電極を配置してはんだ等の接合剤４で固定している。
この構成を採ることにより、上面電極、底面電極のそれ
ぞれ上下に配置されたはんだ等の接合剤４が冷却固化す
るときにその冷却速度の不均一により動こうとしても、
はんだ等自体が上部リードフレーム１の孔１ａ及び下部
リードフレーム２の凹部２ａ中で拘束されているから動
き難く、また、半導体素子３自体も上下部リードフレー
ム１，２により移動し難いように保持されているから所
定位置からずれるおそれはない。また、はんだ等は下部
リードフレーム２中の凹部２ａ内に保持されているか
ら、製品になった後に加熱されても、下部リードフレー
ム２の凹部２ａ内のはんだ等が流れ出ることがないた
め、従来のように半導体素子３のはんだ等の接合剤４と
の接合面積が不足するおそれはない。
【００１１】
【発明の効果】本発明によれば、リードフレームによっ
て半導体素子を容易に位置決めすることができ、生産設
備にダイボンド位置精度を求めなくてもよく、生産段階
においてはんだ等の接合剤が固まるときの素子位置のず
れによる応力上昇、完成品になった後における加熱によ
り、はんだ等の接合剤が融点以上になったときのはんだ
等のだれ、接合不良を防止することができ、その結果接
合剤の材料として低融点のものを用いることができる。
て半導体素子を容易に位置決めすることができ、生産設
備にダイボンド位置精度を求めなくてもよく、生産段階
においてはんだ等の接合剤が固まるときの素子位置のず
れによる応力上昇、完成品になった後における加熱によ
り、はんだ等の接合剤が融点以上になったときのはんだ
等のだれ、接合不良を防止することができ、その結果接
合剤の材料として低融点のものを用いることができる。
【図１】 本発明の半導体装置の１実施形態の要部断面
図である。
図である。
【図２】 本発明の半導体装置の他の実施形態の要部断
面図である。
面図である。
【図３】 従来の半導体装置の断面図である。
【図４】 従来の半導体装置における半導体素子のける
問題を説明するための図である。
問題を説明するための図である。
１・・・上部リードフレーム、１ａ・・・孔、２・・・下部リー
ドフレーム、２ａ・・・凹部３・・・半導体素子、３ａ・・・上
面電極、４・・・はんだ等の接合剤、５・・・樹脂封止。
ドフレーム、２ａ・・・凹部３・・・半導体素子、３ａ・・・上
面電極、４・・・はんだ等の接合剤、５・・・樹脂封止。
Claims (2)
- 【請求項１】 半導体素子をはんだ等の接合剤を介して
一対のリードフレームで挟み込んで接合する半導体装置
において、半導体素子の上面電極に接合するリードフレ
ームの前記上面電極に対応する箇所に孔を形成し、か
つ、前記上面電極には前記孔に嵌合する凸部を形成した
ことを特徴とする半導体装置。 - 【請求項２】 請求項１に記載された半導体装置におい
て、該半導体装置の底面電極に接合するリードフレーム
の、前記底面電極に対応する箇所には凹部を形成し、前
記半導体を前記凹部に配置したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077064A JP2003273303A (ja) | 2002-03-19 | 2002-03-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077064A JP2003273303A (ja) | 2002-03-19 | 2002-03-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273303A true JP2003273303A (ja) | 2003-09-26 |
Family
ID=29205585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077064A Pending JP2003273303A (ja) | 2002-03-19 | 2002-03-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273303A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175989B1 (ja) * | 2012-03-09 | 2013-04-03 | 福島双羽電機株式会社 | 平板形状の半導体装置 |
-
2002
- 2002-03-19 JP JP2002077064A patent/JP2003273303A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175989B1 (ja) * | 2012-03-09 | 2013-04-03 | 福島双羽電機株式会社 | 平板形状の半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| US20060049517A1 (en) | Flip chip semiconductor device and manufacturing method thereof | |
| US20050218494A1 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| KR101928681B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
| JP2005039242A (ja) | 半導体装置及びその製造方法 | |
| US9076782B2 (en) | Semiconductor device and method of manufacturing same | |
| JP2008140788A (ja) | 半導体装置 | |
| JP2014146645A (ja) | 半導体装置 | |
| JP2003273303A (ja) | 半導体装置 | |
| JP2003273304A (ja) | 半導体装置 | |
| JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
| JP5206399B2 (ja) | レーザ装置及びその製造方法 | |
| JP2007281292A (ja) | 半導体デバイスの実装構造 | |
| JP2005303107A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
| US20070273010A1 (en) | Design and Method for Attaching a Die to a Leadframe in a Semiconductor Device | |
| WO2024116933A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP4321742B2 (ja) | 半導体チップを使用した半導体装置 | |
| JP2005033043A (ja) | リードフレームおよび半導体装置並びにそれらの製造方法 | |
| JP2004071648A (ja) | 半導体装置の製造方法 | |
| JP3213578B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH10223825A (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| JP2007059712A (ja) | 実装方法 | |
| JP2008034830A (ja) | 半導体装置およびリードフレームとその製造方法 | |
| JP2006310415A (ja) | モジュール | |
| JP2849878B2 (ja) | 電子部品搭載用基板の製造方法 |