JP2014146645A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014146645A
JP2014146645A JP2013013141A JP2013013141A JP2014146645A JP 2014146645 A JP2014146645 A JP 2014146645A JP 2013013141 A JP2013013141 A JP 2013013141A JP 2013013141 A JP2013013141 A JP 2013013141A JP 2014146645 A JP2014146645 A JP 2014146645A
Authority
JP
Japan
Prior art keywords
insulating substrate
solder
heat spreader
semiconductor device
dimple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013013141A
Other languages
English (en)
Other versions
JP6008750B2 (ja
Inventor
Nobuhiro Asaji
伸洋 浅地
Shingo Sudo
進吾 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013013141A priority Critical patent/JP6008750B2/ja
Publication of JP2014146645A publication Critical patent/JP2014146645A/ja
Application granted granted Critical
Publication of JP6008750B2 publication Critical patent/JP6008750B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】本発明は、はんだの引け巣の抑制し、少なくとも引け巣の深さを実質的に軽減することにより、はんだ付け工程後の半導体装置の手直しおよび廃棄のロスを軽減し、生産性の高い半導体装置を得ることを目的とする。
【解決手段】本発明に係る半導体装置は、表面および裏面に導電パターンを有し、はんだを介してヒートスプレッダに接合された絶縁基板と、前記絶縁基板の表面側の前記導電パターン上に接合された電力半導体素子とを備え、前記ヒートスプレッダは、前記絶縁基板との間のはんだ接合面に、前記絶縁基板の周縁部に沿って配置された複数の第１のディンプルを有することを特徴とするものである。
【選択図】図２

Description

本発明は電力半導体装置に関するものである。
これまで提案された一般的な電力半導体装置は、絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）および回生動作ダイオード（Free Wheeling Diode：ＦＷＤ）などの電力半導体素子を、はんだ付けで絶縁基板へ接合し、さらに絶縁基板を放熱性の高いヒートスプレッダにはんだ付けで接合したものを樹脂ケース内に収容してパッケージ化したものである。このような電力半導体装置の製造工程においては、通常、電力半導体素子、絶縁基板、およびヒートスプレッダのはんだ付けは一括で行われている（リフローはんだ付け工程）。
また近年のリフローはんだ付け工程においては、鉛フリーはんだの使用が主流となっている。鉛フリーはんだのような非共晶系はんだは、共晶系はんだに比べて、液相から固相に変化する際の体積収縮率が大きいという特徴を有し、はんだが経時的に最後に凝固する領域においてその体積が大きく収縮するため、はんだが引ける「引け巣」が生じやすい。引け巣は、特に絶縁基板のように面積が比較的大きい（はんだ全体の体積が比較的大きい）場合に、その周縁部領域において発生しやすくなる。そして引け巣が発生すると、半導体装置が作動時に半導体素子から生じる熱の放熱が妨げられるため、リフローはんだ付け工程後、不良品として判定され、または手作業による修正または廃棄を余儀なくされ、ロスコストとなっていた。
これに対して、はんだメーカでは特許文献１のように、はんだ合金組成の改善により、引け巣の低減を試みている。すなわち特許文献１は、とりわけＳｎ−Ｂｉ−Ａｇ−Ｃｕ系はんだ合金において、各元素の含有率を変化させて作製したはんだ合金について各種試験を行い、固相線と液相線との温度差を低減し、引け巣の発生を抑制することができるはんだ合金を提案している。
ＷＯ２００９/１３１１７８パンフレット
しかしながら鉛フリーはんだは、一般に、温度変化に伴う体積収縮率が大きく、接合部に「引け巣」と呼ばれる空隙が発生しやすい。特に、はんだ付け面積の大きい基板間のはんだ付けに際しては、体積収縮量が大きくなるために、特許文献１のようにはんだ合金組成の改善を行っても、引け巣を十分に解消することはできない。たとえば絶縁基板をヒートスプレッダにはんだ付けする場合には、絶縁基板のはんだ付け面積が大きいので、絶縁基板の周縁部において、はんだの引け巣の発生を完全に避けることはできない。引け巣は、はんだが凝固する温度に到達するのが最も遅く、最後に凝固する位置、すなわち絶縁基板の周縁部で発生しやすい。特に、半導体素子またはワイヤ接合部の直下において引け巣が発生すると、半導体装置自体を手直しするか、廃棄するといったロスが発生してしまう。
そこで本発明は、上記のような課題を解決するためになされたもので、はんだの引け巣の抑制し、少なくとも引け巣の深さを実質的に軽減することにより、はんだ付け工程後の半導体装置の手直しおよび廃棄のロスを軽減し、生産性の高い半導体装置を得ることを目的とする。
本発明に係る半導体装置は、表面および裏面に導電パターンを有し、はんだを介してヒートスプレッダに接合された絶縁基板と、前記絶縁基板の表面側の前記導電パターン上に接合された電力半導体素子とを備え、前記ヒートスプレッダは、前記絶縁基板との間のはんだ接合面に、前記絶縁基板の周縁部に沿って配置された複数の第１のディンプルを有することを特徴とするものである。
本発明によれば、はんだの引け巣の抑制し、少なくとも引け巣の深さを実質的に軽減することにより、はんだ付け工程後の半導体装置の手直しおよび廃棄のロスを軽減し、生産性の高い半導体装置を実現することができる。
本発明の実施の形態１に係る半導体装置の平面図であって、樹脂パッケージを省略して示すものである。 （ａ）は図１のII−II線から見た断面図で、（ｂ）はその一部の拡大断面図である。 絶縁基板等がはんだ接合される前の実施の形態１に係るヒートスプレッダの平面図である。 実施の形態１に係る半導体装置および冷却プレートの図２（ａ）と同様の断面図である。 従来技術に係る半導体装置の図２（ａ）と同様の断面図である。 本発明の実施の形態２に係る半導体装置の平面図であって、樹脂パッケージを省略して示すものである。 （ａ）は図６のVII−VII線から見た断面図で、（ｂ）はその一部の拡大断面図である。 実施の形態２に係るヒートスプレッダの平面図である。 従来技術に係る半導体装置の図７（ａ）と同様の断面図である。 （ａ）は変形例１に係るヒートスプレッダの平面図で、（ｂ）は図２（ｂ）と同様の拡大断面図である。 変形例２に係るヒートスプレッダの平面図である。 変形例３に係るヒートスプレッダの平面図である。 本発明の実施の形態３に係る半導体装置の図２（ａ）と同様の断面図である。
実施の形態１．
図１〜図５を参照しながら、本発明に係る半導体装置の実施の形態１について以下説明する。図１は、実施の形態１に係る半導体装置１の平面図であって、樹脂パッケージを省略して図示したものである。また図２（ａ）は、図１のII−II線から見た断面図であり、図２（ｂ）は、その一部拡大図である。この半導体装置１は、概略、ヒートスプレッダ１０、絶縁基板２０、半導体素子３０、および樹脂パッケージ（図示せず）を有する。
ヒートスプレッダ１０は、たとえば銅（Ｃｕ）からなり、１００ｍｍ×６０ｍｍの平面寸法および数ｍｍの厚さを有する。絶縁基板２０は、たとえば窒化アルミニウム（ＡｌＮ）などの絶縁材料からなり、４０ｍｍ×４０ｍｍの平面寸法および約０．３ｍｍの厚みを有する。なお、現在生産されている電力半導体装置として一般に用いられる最も小さい絶縁基板２０の平面寸法は３０ｍｍ×３０ｍｍである。また絶縁基板２０は、その表面および裏面には活性金属のろう材（図示せず）を用いて接合された銅板からなる厚さが０．２５ｍｍの回路パターン２２ａ，２２ｂを有し、厚さが０．３ｍｍの鉛フリーはんだ４０で絶縁基板２０（裏面側の回路パターン２２ｂ）に接合されている。図３は、絶縁基板２０等がはんだ接合される前のヒートスプレッダ１０の平面図であって、概略、ソルダレジスト１４が塗布される領域２４、絶縁基板２０が対向する領域（はんだ４０が塗布される領域）２５、および本発明に係る複数のディンプル（第１のディンプル）４２を示すものである。
半導体素子３０は、たとえば絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor：ＩＧＢＴ）３０ａおよび回生動作ダイオード（Free Wheeling Diode：ＦＷＤ）３０ｂとなどの電力半導体素子３０を含み、同様に、厚さが０．３ｍｍの鉛フリーはんだ４０で絶縁基板２０（表面側の回路パターン２２ｂ）に接合されている。またＩＧＢＴ３０ａおよびＦＷＤ３０ｂの表面電極（図示せず）と、絶縁基板２０の表面側の回路パターン２２ａとが、アルミニウム等の導電性ワイヤ３２を介して接続され、インバータ回路を構成している。
ヒートスプレッダ１０と絶縁基板２０とのはんだ４０による接合、および絶縁基板２０と半導体素子３０とのはんだによる接合は、はんだリフロー工程により行われる。ヒートスプレッダ１０は、上述のように銅からなり、その熱膨張係数が絶縁基板２０より大きいので、リフロー工程の冷却過程で平坦な冷却プレート１２に載置されるとき、図４に示すように、冷却プレート１２に対して裏面側に凸反りとなる（下に凸となるように湾曲する）。なおヒートスプレッダ１０が短辺および長辺を含む矩形の平面形状を有する場合、とりわけ長辺に沿ってより大きく湾曲する。
すなわちヒートスプレッダ１０と絶縁基板２０との間のはんだ４０は、絶縁基板２０の中央部分から冷却される。このとき従来技術に係る半導体装置においては、はんだ４０が液相から固相へ相転移する際の体積収縮により、図５に示すように、はんだ４０が最後に凝固する絶縁基板２０の周縁部に沿っていわゆる「引け巣」４６が生じてしまう。特に、絶縁基板２０の平面寸法（はんだ付け面積）が大きい場合には、はんだ４０が凝固する際の全体的な収縮量も大きくなるため、最後に凝固する領域でより大きな引け巣４６が生じやすくなる。
しかしながら、本発明に係る実施の形態１によれば、ヒートスプレッダ１０は、とりわけ図２（ｂ）および図３に示すように、絶縁基板２０との間のはんだ４０の接合面であって、絶縁基板２０の周縁部に沿って複数のディンプル４２を有するので、はんだ４０がディンプル４２内に充填され、ヒートスプレッダ１０に接触するはんだ４０の接触面積（表面積）を増大させることにより、引け巣４６の発生を抑制することができる。図２（ａ）および図２（ｂ）に示すように、はんだ４０の厚さが０．３ｍｍで、はんだ付け面積が３０ｍｍ四方以上である場合、各ディンプル４２は、直径が０．６ｍｍ以上で、深さが０．３ｍｍ以上の半球状のものであってもよい。
すなわち本発明に係る実施の形態１によれば、引け巣４６が発生しやすい絶縁基板２０の周縁部に沿って複数のディンプル４２をヒートスプレッダ１０に設けたことにより、はんだ４０がディンプル４２内に侵入して金属間化合物を形成しながら濡れ広がり、その結果、ヒートスプレッダ１０に接触するはんだ４０の接触面積（表面積）を増大させ、はんだ部材への濡れ力（濡れ性）が高くなり、凝固するはんだ４０の流動性を低減させることができる。また、ディンプル４２内のはんだ４０のアンカー効果による流動の抑制も期待できる。特にはんだ４０が固相線と液相線との間の温度におけるはんだ４０の酸化皮膜や凝固したはんだ４０の結晶の存在により、見かけ上の粘度が高くなり、流動性が低下するため、固相線と液相線の間が広いはんだ４０を用いた場合には更なる効果が期待できる。
このように本発明によれば、ヒートスプレッダ１０と絶縁基板２０とを接合するはんだ４０に生じる引け巣４６を抑制し、または少なくとも引け巣４６の深さを軽減することにより、リフロー工程後のはんだ手直し作業を省略し、または不良品として廃棄する必要性を低減して、より生産性の高い半導体装置を実現することができる。
実施の形態２．
図６〜図１２を参照しながら、本発明に係る半導体装置の実施の形態２について以下詳細に説明する。実施の形態２に係る半導体装置２は、単一のヒートスプレッダ１０上に２つまたはそれ以上の絶縁基板２０をはんだ接合し、各絶縁基板２０上に電力半導体素子３０を実装した点を除き、実施の形態１の半導体装置１と同様の構成を有するので、重複する点については説明を省略する。
図６および図７はそれぞれ実施の形態２に係る半導体装置２の平面図および断面図であって、図１および図２と同様、樹脂パッケージを省略して図示したものである。上述のとおり、実施の形態２に係る半導体装置２は、単一のヒートスプレッダ１０上に２つの絶縁基板２０をはんだ接合したものである。各絶縁基板２０上には、ＩＧＢＴ３０ａおよびＦＷＤ３０ｂなどの電力半導体素子３０が実装され、それぞれの表面電極（図示せず）と、絶縁基板２０の表面側の回路パターン２２ｂとが、アルミニウム等の導電性ワイヤ３２を介して接続され、各絶縁基板２０の表面側の回路パターン２２ｂが同様に導電性ワイヤ３２を介して接続され、インバータ回路を構成している。
図８は、絶縁基板２０等がはんだ接合される前のヒートスプレッダ１０の図３と同様の平面図であって、ヒートスプレッダ１０のはんだ接合面に形成された複数のディンプル４２を示すものである。実施の形態２に係るヒートスプレッダ１０は、実施の形態１と同様、絶縁基板２０の周縁部に沿って複数のディンプル４２を有するので、はんだ４０がディンプル４２内に充填され、ヒートスプレッダ１０に接触するはんだ４０の接触面積（表面積）を増大させることにより、図９に示すようにディンプル４２を設けない場合に発生する引け巣４６の発生を抑制することができる。したがって本発明に係る実施の形態２によれば、リフロー工程後のはんだ手直し作業を省略し、または不良品として廃棄する必要性を低減して、より生産性の高い半導体装置を実現することができる。
変形例１．
上記実施の形態１および２に係るヒートスプレッダ１０は、絶縁基板２０の周縁部に沿って連続的に配置されたディンプル４２を有するものであるであった。これに対し、変形例１に係るヒートスプレッダ１０のディンプル４２は、図１０（ａ），（ｂ）に示すように複数列に配置することにより、はんだ４０に生じる引け巣４６を抑制する効果を高めることができる。また複数列のディンプル４２を千鳥模様（市松模様）に配置することにより（図示せず）、引け巣４６を抑制する効果をさらに改善することができる。
変形例２．
また上述のように、ヒートスプレッダ１０は、短辺および長辺を含む矩形の平面形状を有する場合、とりわけ長辺に沿ってより大きく湾曲する。したがって、はんだ４０の引け巣４６は、絶縁基板２０の中央部からより離れた領域において、すなわち絶縁基板２０の周縁部であって、ヒートスプレッダ１０の短辺に沿って発生しやすい。そこで、変形例２に係るヒートスプレッダ１０のディンプル４２は、絶縁基板２０の周縁部全体に沿って配置されるのではなく、図１１に示すように、絶縁基板２０の周縁部であって、ヒートスプレッダ１０の短辺側のみに沿って配置することが好ましい。これにより、ヒートスプレッダ１０にディンプル４２を形成する作業工数を削減して、はんだ４０の引け巣４６の発生を抑制しつつ、より安価なヒートスプレッダ１０を採用して、生産コストを低減することができる。
変形例３．
はんだ４０の引け巣４６は、とりわけ電力半導体素子３０の直下に発生すると、電力半導体素子３０から生じる熱をヒートスプレッダ１０に十分に伝熱することができず、電力半導体素子３０の放熱性および信頼性が損なわれる惧れがある。同様に、はんだ４０の引け巣４６がワイヤ接合部３４の直下に発生するとワイヤ接合不良が発生しやすい。そこで、変形例３に係るヒートスプレッダ１０のディンプル４２は、図１２に示すように、電力半導体素子３０およびワイヤ接合部３４の直下近傍のヒートスプレッダ１０のはんだ接合領域にのみ配置することにより、これらの部材の直下におけるはんだ４０の引け巣４６の発生を回避することができる。こうして、電力半導体素子３０およびワイヤ接合部３４の信頼性を改善しつつ、加工すべきディンプル４２の個数（作業工数）を減らすことにより、生産コストを低減することができる。
なお上記において、変形例１〜３に係る発明について、実施の形態２に係る半導体装置２を用いて説明したが、実施の形態１に係る半導体装置１にも同様に適応することができる。
実施の形態３．
図１３を参照しながら、本発明に係る半導体装置の実施の形態３について以下詳細に説明する。実施の形態３に係る半導体装置３は、ヒートスプレッダ１０に第１のディンプル４２を形成することに加え、またはこれに代わって、絶縁基板２０の裏面側の回路パターン２２ｂにも第２のディンプル４４を形成する点を除き、実施の形態１および２の半導体装置と同様の構成を有するので、重複する点については説明を省略する。
図１３は、実施の形態３に係る半導体装置３の図２（ａ）と同様の拡大断面図である。図２（ａ）に示すヒートスプレッダ１０は、上記実施の形態２の変形例１と同様、絶縁基板２０の周縁部に沿って複数列の第１のディンプル４２を有する。そして実施の形態３に係る絶縁基板２０は、その裏面側の回路パターン２２ｂにおいて、第１のディンプル４２に対向する第２のディンプル４４を有するものである。回路パターン２２ｂの厚さが０．２５ｍｍであるとき、第２のディンプル４４は、直径が０．３ｍｍ以上で、深さが０．１５ｍｍ（厚さの６０％）であることが好ましい。
すなわち実施の形態３によれば、はんだ４０がディンプル４２内に充填され、ヒートスプレッダ１０に接触するはんだ４０の接触面積（表面積）を増大させ、凝固するはんだ４０の流動性を低減して、引け巣４６の発生を抑制することができる。また第２のディンプル４４を絶縁基板２０の裏面側の回路パターン２２ｂに形成することにより、熱履歴（熱衝撃）による絶縁基板２０に加わる熱応力が緩和されるといった相乗効果が期待できる。
特に、上述のようにリフロー工程の冷却過程において、ヒートスプレッダ１０が冷却プレート１２に当接して冷却されるため、ヒートスプレッダ１０から離れたはんだ４０、すなわち絶縁基板２０に近接するはんだ４０が凝固しにくく、引け巣がより発生しやすい。しかしながら、実施の形態３によれば、絶縁基板２０の裏面側の回路パターン２２ｂにも第２のディンプル４４を設けたので、引け巣４６の抑制効果をよりいっそう発揮させることができる。
また、リフロー工程の冷却過程において、はんだ４０の局所的部分について、ランプヒータなどで加熱して、凝固温度に到達する時間を他の部分より長くすることにより、はんだ４０が最後に凝固する局所的部分を制御することができ、はんだ４０の上記局所的部分に近接した領域にのみ、第１および第２のディンプル４２，４４の少なくとも一方を配設してもよい。すなわちランプヒータを用いてはんだ４０の一部を加熱して、引け巣が発生しやすい状況を意図的に形成するものの、本発明に係る第１または第２のディンプル４２，４４を配置することにより引け巣４６を抑制するとともに、局所的に加熱されないその他の領域では、はんだ４０が十分に濡れるようにしてもよい。
１〜３…半導体装置、１０…ヒートスプレッダ、１２…冷却プレート、１４…ソルダレジスト、２０…絶縁基板、２２ａ，２２ｂ…回路パターン、２４…ソルダレジスト塗布領域、２５…はんだ塗布領域、３０…半導体素子、３０ａ…ＩＧＢＴ、３０ｂ…ＦＷＤ、３２…導電性ワイヤ、３４…ワイヤ接合部、４０…はんだ、４２…第１のディンプル、４４…第２のディンプル、４６…引け巣。

Claims (5)

  1. 表面および裏面に導電パターンを有し、はんだを介してヒートスプレッダに接合された絶縁基板と、
    前記絶縁基板の表面側の前記導電パターン上に接合された電力半導体素子とを備え、
    前記ヒートスプレッダは、前記絶縁基板との間のはんだ接合面に、前記絶縁基板の周縁部に沿って配置された複数の第１のディンプルを有することを特徴とする半導体装置。
  2. 前記ヒートスプレッダは、短辺および長辺を含む矩形の平面形状を有し、前記はんだを介して前記絶縁基板に接合された後、冷却されるとき、長辺に沿ってより大きく湾曲し、
    前記第１のディンプルは、前記絶縁基板の周縁部において、前記ヒートスプレッダの短辺のみに沿って配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１のディンプルは、前記絶縁基板の周縁部において、前記電力半導体素子に対向する領域のみに配置されることを特徴とする請求項１に記載の半導体装置。
  4. 前記絶縁基板の裏面側の前記導電パターンは、前記第１のディンプルと対向する位置に複数の第２のディンプルを有することを特徴とする請求項１〜３のいずれか１に記載の半導体装置。
  5. 前記第１のディンプルは、前記絶縁基板がはんだを介して前記ヒートスプレッダに接合されて、前記はんだが冷却されて凝固するとき、前記はんだを局所的に加熱する領域のみに配置されることを特徴とする請求項１〜４のいずれか１に記載の半導体装置。
JP2013013141A 2013-01-28 2013-01-28 半導体装置 Expired - Fee Related JP6008750B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013013141A JP6008750B2 (ja) 2013-01-28 2013-01-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013013141A JP6008750B2 (ja) 2013-01-28 2013-01-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2014146645A true JP2014146645A (ja) 2014-08-14
JP6008750B2 JP6008750B2 (ja) 2016-10-19

Family

ID=51426676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013013141A Expired - Fee Related JP6008750B2 (ja) 2013-01-28 2013-01-28 半導体装置

Country Status (1)

Country Link
JP (1) JP6008750B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178261A (ja) * 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造
JP2018014357A (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体装置
CN107808879A (zh) * 2017-11-20 2018-03-16 深圳顺络电子股份有限公司 一种开关电源模组及其封装方法
WO2018061517A1 (ja) * 2016-09-29 2018-04-05 三菱電機株式会社 パワーモジュール、その製造方法および電力変換装置
JP2021128988A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 電力用半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2000277876A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに製造装置
JP2006140402A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
US20090243089A1 (en) * 2008-03-31 2009-10-01 Infineon Technologies Ag Module including a rough solder joint
JP2011054732A (ja) * 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール
JP2012114203A (ja) * 2010-11-24 2012-06-14 Mitsubishi Electric Corp 絶縁基板とその製造方法および電力半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JP2000277876A (ja) * 1999-03-25 2000-10-06 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに製造装置
JP2006140402A (ja) * 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置
US20090243089A1 (en) * 2008-03-31 2009-10-01 Infineon Technologies Ag Module including a rough solder joint
JP2011054732A (ja) * 2009-09-01 2011-03-17 Toyota Motor Corp 半導体モジュール
JP2012114203A (ja) * 2010-11-24 2012-06-14 Mitsubishi Electric Corp 絶縁基板とその製造方法および電力半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016178261A (ja) * 2015-03-23 2016-10-06 カルソニックカンセイ株式会社 ハンダ付け構造
JP2018014357A (ja) * 2016-07-19 2018-01-25 三菱電機株式会社 半導体装置
CN107634036A (zh) * 2016-07-19 2018-01-26 三菱电机株式会社 半导体装置
CN107634036B (zh) * 2016-07-19 2020-06-30 三菱电机株式会社 半导体装置
WO2018061517A1 (ja) * 2016-09-29 2018-04-05 三菱電機株式会社 パワーモジュール、その製造方法および電力変換装置
CN107808879A (zh) * 2017-11-20 2018-03-16 深圳顺络电子股份有限公司 一种开关电源模组及其封装方法
JP2021128988A (ja) * 2020-02-12 2021-09-02 三菱電機株式会社 電力用半導体装置およびその製造方法
JP7282048B2 (ja) 2020-02-12 2023-05-26 三菱電機株式会社 電力用半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6008750B2 (ja) 2016-10-19

Similar Documents

Publication Publication Date Title
JP6578900B2 (ja) 半導体装置及びその製造方法
JP6032294B2 (ja) 半導体装置
CN109314063B (zh) 电力用半导体装置
WO2012157583A1 (ja) 半導体装置とその製造方法
JP6008750B2 (ja) 半導体装置
JP2007110001A (ja) 半導体装置
JP5214936B2 (ja) 半導体装置
JP2018157157A (ja) 半導体装置とその製造方法
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
JP2007281274A (ja) 半導体装置
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2008187101A (ja) 半導体装置及び半導体装置の実装構造
WO2016092791A1 (ja) 半導体装置およびその製造方法
JP6448418B2 (ja) 電力用半導体装置
JP6641524B1 (ja) 半導体装置の製造方法
US20230051389A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP5418654B2 (ja) 半導体装置
JP2014146644A (ja) 半導体装置およびその製造方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP6011410B2 (ja) 半導体装置用接合体、パワーモジュール用基板及びパワーモジュール
JP5971543B2 (ja) 半導体モジュール、及び半導体チップ実装方法
JP2016181607A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160913

R150 Certificate of patent or registration of utility model

Ref document number: 6008750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees