KR101609495B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101609495B1
KR101609495B1 KR1020147018045A KR20147018045A KR101609495B1 KR 101609495 B1 KR101609495 B1 KR 101609495B1 KR 1020147018045 A KR1020147018045 A KR 1020147018045A KR 20147018045 A KR20147018045 A KR 20147018045A KR 101609495 B1 KR101609495 B1 KR 101609495B1
Authority
KR
South Korea
Prior art keywords
lead frame
bonding
bonding layer
semiconductor element
semiconductor device
Prior art date
Application number
KR1020147018045A
Other languages
English (en)
Other versions
KR20140097535A (ko
Inventor
쥰지 후지노
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20140097535A publication Critical patent/KR20140097535A/ko
Application granted granted Critical
Publication of KR101609495B1 publication Critical patent/KR101609495B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27332—Manufacturing methods by local deposition of the material of the layer connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2783—Reworking, e.g. shaping
    • H01L2224/2784—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

(과제) 반도체 장치에 있어서의 다이 본드의 신뢰성을 향상하는 것을 목적으로 하고 있다.
(해결 수단) 이면측에 메탈리제이션층이 형성되어 있는 반도체 소자와, 반도체 소자와 간격을 두고 평행하게 배치된 금속제의 리드 프레임과, 반도체 소자와 리드 프레임의 사이에 마련되어, 메탈리제이션층에 접합되어 있는 제 1 접합층과, 반도체 소자와 리드 프레임의 사이에 마련되어, 제 1 접합층과 리드 프레임을 접합하는 제 2 접합층을 구비하고 있는 반도체 장치이다. 제 1 접합층은, 리드 프레임을 향해 중앙부가 부풀어져 있다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND FABRICATION METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은, 다이 본딩에 특징이 있는 반도체 장치에 관한 것이다.
파워 모듈은 발전·송전으로부터 에너지의 효율적인 이용·재생까지 모든 장면에서 이용되고 있다. 이러한 반도체 장치를 제조하는 데에는, 먼저 회로 형성을 한 실리콘 웨이퍼를 세밀하게 절단하여, Si 칩(IC 칩)을 형성한다. 이 절단된 상태를 다이스라고 부른다. 다이스는 리드 프레임의 소정의 위치에 고정된다. 이 공정을 다이 본딩이라고 한다.
파워 모듈을 비롯한 반도체 소자에서는 소형화가 진행되고 있다. 발열 밀도가 높아짐에 따라, 다이 본드부의 품질(보이드(void)나 미접합부의 유무)이 방열성에 큰 영향을 주게 되었다. 향후, 고 효율화를 위해 IC 칩의 박형화가 진행될 것으로 생각되고 있다. 반도체 소자 자체에서 열을 확산하는 것은 어렵기 때문에, 다이 본드부의 품질은 방열성에 의해 현저한 영향을 주는 것이라고 생각된다.
다이 본딩에 있어서의 보이드나 미접합부의 발생을 억제하기 위해서, 진공 땜납 부착 장치 등의 고액의 장치가 이용되고 있다. 스크러브(scrub)를 행하는 등 공정 수가 큰 프로세스도 이용되고 있지만, 보이드의 발생은 근본적으로는 해결되어 있지 않다. 고성능인 SiC 반도체에 있어서는, 동작 온도가 높아지기 때문에, 다이 본드부에 있어서의 방열성의 확보가 지금까지 이상으로 중요하게 된다.
특허 문헌 1에는, 히트 싱크의 바닥면을 각뿔 형상으로 가공하여, 땜납 부착 시의 보이드의 배제를 촉진하는 땜납 부착 방법이 제안되어 있다. 이면(다이 본드면)의 기계 가공을, 얇기 100μm의 손상되기 쉬운 Si 칩에 대해서 행하는 것이 곤란하여, 가능하다고 해도 가공 변형은 신뢰성에 영향을 준다.
특허 문헌 2에서는, 땜납을 일단 접합 면적의 50-90%까지 프레스하여 넓히고 나서, 그 땜납을 용융시켜 다이 본드하는 방법이 제안되어 있다. 여기서 개시되는 방법과 같이 접합 재료로서의 땜납재가 전량 용융하는 한, 스크러브를 행했다고 해도 큰 보이드의 발생은 피할 수 없다.
특허 문헌 3은, 접합면에 슬릿에 의해 분할된 패드를 형성하여, 각각 고온 땜납을 공급하는 방법을 제안하고 있다. 슬릿 부분은 완전히 미접합부로 된다. 발열이 크고, 칩의 박형화에 의해 열의 확산을 기대할 수 없는 경우에는, 슬릿부가 열 손상의 원인이 된다.
(선행 기술 문헌)
(특허 문헌)
특허 문헌 1 : 일본 특개평 제07－297329호 공보
특허 문헌 2 : 일본 특개 제2006－114649호 공보
특허 문헌 3 : 일본 특개 제2003－068930호 공보
수송·산업 기기로부터 가전·정보 단말에 이르는 여러 제품에서 파워 모듈의 보급이 진행되고 있다. 특히, 에어컨 등의 가전에 탑재되는 파워 모듈에 대해서는, 장기 신뢰성 뿐만이 아니라, 소형화와 고효율화가 요구되고 있다. SiC 반도체는, 동작 온도가 높고, 효율이 우수한 점에서, 향후의 파워 모듈의 주류로 될 것으로 예상되고 있다. 이 때문에 SiC 반도체에도 적용할 수 있는 패키지 형태의 개발이 요구되고 있다.
본 발명은 이러한 과제를 해결하기 위해서 이루어진 것으로, 파워 모듈을 포함하는 반도체 장치에 있어서의 다이 본드부의 신뢰성을 향상하는 것을 목적으로 하고 있다.
본원에 따른 반도체 장치는, 이면측에 메탈리제이션층(metallization)이 형성되어 있는 반도체 소자와, 반도체 소자와 간격을 두고 평행하게 배치된 금속제의 리드 프레임과, 반도체 소자와 리드 프레임의 사이에 마련되어, 메탈리제이션층에 접합되어 있는 제 1 접합층과, 반도체 소자와 리드 프레임의 사이에 마련되어, 제 1 접합층과 리드 프레임을 접합하는 제 2 접합층을 구비하고 있다. 제 1 접합층은, 리드 프레임을 향해 중앙부가 부풀어져 있고, 제 2 접합층보다도 융점이 높다.
접합부에 형성된 볼록부에 의해, 다이 본드부는 외연으로 갈수록 두께가 커지기 때문에, 접합 재료중에 발생한 보이드는 적극적으로 외부로 배척된다. 이 결과, 다이 본드의 신뢰성이 향상한다.
도 1은 본 발명에 따른 반도체 장치를 나타내는 개략 구성도이다.
도 2는 실시 형태 1에 따른 다이 본드 프로세스의 초기 공정을 나타내는 개념도이다.
도 3은 실시 형태 1에 따른 다이 본드 프로세스의 다음 공정을 나타내는 개념도이다.
도 4는 실시 형태 1에 따른 다이 본드 프로세스의 완성품을 나타내는 개념도이다.
도 5는 다이 본드부에 있어서 발생하는 보이드를 나타내는 개념도이다.
도 6은 실시 형태 2에 따른 다이 본드 프로세스의 초기 공정을 나타내는 개념도이다.
도 7은 실시 형태 2에 따른 다이 본드 프로세스의 완성품을 나타내는 개념도이다.
도 8은 실시 형태 3에 따른 다이 본드 프로세스의 초기 공정을 나타내는 개념도이다.
도 9는 실시 형태 3에 따른 다이 본드 프로세스의 완성품을 나타내는 개념도이다.
도 10은 실시 형태 4에 따른 다이 본드 프로세스의 초기 공정을 나타내는 개념도이다.
도 11은 실시 형태 4에 따른 다이 본드 프로세스의 완성품을 나타내는 개념도이다.
(실시 형태 1)
도 1에, T－PM(트랜스퍼 파워 몰드(transfer power mold))라 불리고 있는 반도체 장치(100)의 전체 구성을 나타낸다. 반도체 장치(100)는, 리드 프레임(4), 파워 소자(11), 와이어 본드(12), 제어 소자(13), 외부 리드(14), 몰드 수지(15), 히트 싱크(16) 등으로 구성되어 있다. 리드 프레임(4), 파워 소자(11), 와이어 본드(12), 제어 소자(13), 히트 싱크(16)는 몰드 수지(15)로 수지 봉지되어 있다. 패키지 타입의 반도체 장치(100)는, 본딩이 종료한 리드 프레임을 금형으로 세팅하여, 열 경화성의 수지를 흘려 넣어 성형된다.
리드 프레임(4)에, 파워 소자(11) 등의 반도체 소자를 접합하는 다이 본드 프로세스를, 도 2∼도 11을 이용하여 설명한다. 파워 소자(11) 및 제어 소자(13)는, 규소(Si)에 의해 형성된 것 이외에, 규소에 비해 밴드 갭이 큰 와이드 밴드 갭 반도체에 의해 형성해도 좋다. 와이드 밴드 갭 반도체로서는, 예를 들면, 탄화규소(SiC), 질화갈륨계 재료 또는 다이아몬드가 있다. 와이드 밴드 갭 반도체를 이용했을 경우, 허용 전류 밀도가 높고, 전력 손실도 낮기 때문에, 전력용 반도체 소자를 이용한 장치의 소형화가 가능해진다.
도 2 내지 도 4는 실시 형태 1에 따른 반도체 소자의 다이 본드 프로세스를 나타내는 개념도이다. 도 2에 있어서, Si 칩(1)은 6mm×6mm 크기의 것을 사용하고 있다. 두께 0.2mm의 Si 칩(1)의 이면에는 메탈리제이션층(2)이, 표면에는 와이어 본드 전극(8)이 형성되어 있다. 메탈리제이션층(2)의 구성은, Al/Ni/Au로 했다. Si 칩(1)의 표면을 아래로 하고, 접합재인 고온 땜납(융점： 240℃)의 솔더 페이스트를 메탈리제이션층(2)의 표면에 인쇄 마스크(개구부： 5mm×5mm, 두께： 0.3mm)를 이용하여 인쇄 공급하여, 260℃로 가열한 핫 플레이트로 용융시킨다. 솔더 페이스트는, 솔더 파우다와 플럭스를 혼련(混鍊)한 것이다. 그 결과, Si 칩(1)의 이면에 볼록 형상 접합층(3)이 형성된다. 볼록 형상 접합층(3)의 조성은 95%Sn-5%Sb이다. 볼록 형상 접합층(3)은 중앙부의 두께가 약 0.2mm의 완만한 볼록면 형상을 가진다.
다음에 도 3에 나타낸 바와 같이, 금속제의 리드 프레임(4)을 준비한다. 여기에서는, 리드 프레임(4)에, 10mm×10mm의 크기를 가지는 두께 0.6mm의 Cu판을 사용했다. 리드 프레임(4)상에, 접합재인 저온 땜납(융점： 217℃)의 솔더 페이스트(5)를, 인쇄 마스크(개구부： 5mm×5mm, 두께： 0.3mm)를 이용하여 인쇄 공급한 후, Si 칩(1)을, 볼록 형상 접합층(3)을 아래로 하여 리드 프레임(4)에 탑재한다. 솔더 페이스트(5)는, 입경 15∼25μm, 플럭스 함유율 10wt%의 것을 이용했다. 저온 땜납의 조성은 96.5%Sn-3%Ag-0.5%Cu이다.
마지막으로, 240℃로 가열한 핫 플레이트에서, 저온 땜납의 솔더 페이스트(5)를 용융시켜 오목 형상 접합층(6)을 형성한다(도 4 참조). 저온 땜납이 용융 상태인 경우에서도, 볼록 형상 접합층(3)은 고체 상태를 유지한다. 즉, 볼록 형상 접합층(3)의 고상선(固相線) 온도는, 오목 형상 접합층(6)의 고상선 온도보다 높다. 이 공정에서, Si 칩(1)과 리드 프레임(4)이 접합된다. 이후에, 리드 프레임(4)은 히트 싱크(16)에 탑재되어, Si 칩(1)의 와이어 본드 전극(8)을 금선으로 외부 리드(14) 등과 연결한다. 와이어 본딩된 Si 칩(1)은 몰드 수지(15)로 몰드 성형된다.
솔더 페이스트(5)의 플럭스 중의 기화 성분은, 가열 중에 가스화하여 기포로 된다. 오목 형상 접합층(6)에 존재하는 액체(용융 땜납)는, 오목 형상 접합층(6)의 두께가 외연으로 감에 따라 커지고 있기 때문에, 기포는 외부로 적극적으로 배척된다. 이것은, 액체 중의 기포는 표면 장력에 의해 가능한 한 표면적이 작은 상태로 되려고 하기 때문이다. 기포가 동일한 체적이면 가능한 한 구 형상에 가까운 상태로 변화하는 결과, 기포에는, 액체의 두께가 큰 외연부에 이동하는 구동력이 작용한다. 만일 기포(보이드)가 오목 형상 접합층(6)에 남았다고 해도, 외연부 근방에 형성되는 구형 보이드(71)가 대부분이다(도 5 참조). 구형 보이드(71)는, 직경이 오목 형상 접합층(6)의 두께보다 충분히 작기 때문에, 접합부의 두께와 거의 동일한 높이의 원주 형상의 보이드와 비교하면 방열성에 주는 영향은 지극히 작다.
도 5에 나타내는 볼록 형상 접합층(3)은, 중앙에 직경 0.8mm의 평탄부(74)를 가진다. 평탄부(74)는, 볼록 형상 접합층(3)의 정점 부분을 프레스 가공하는 것에 의해 형성했다. 볼록 형상 접합층(3)의 중앙부를 원형으로 평탄화함으로써, 반도체 소자 탑재시의 기울기를 억제하는 것이 가능해진다. 접합시에 기울기가 생기면, 접합부 높이가 낮은 부분에서는 열 응력에 따른 크랙의 발생 등이 염려되지만, 이 크랙의 발생이 억제된다.
가령 도 5에 나타낸 바와 같이, 볼록 형상 접합층(3)의 정점 부근에 편평 형상의 보이드(72)가 잔존하고 있었던 것으로 한다. 편평 형상의 보이드(72)는, Si 칩(1)의 발열이 가장 큰 최표면으로부터는, 칩 자체의 두께(0.2mm) 뿐만이 아니라, 볼록 형상 접합층(3)의 두께(0.2mm)의 분만큼 떨어져 분리되어 있다. 발열은 그곳에 이르기까지 충분히 확대를 기대할 수 있기 때문에, 보이드(72)의 영향은 작은 것으로 생각된다. 이 효과는, 칩 두께가 얇아질수록 커지는 것으로 기대할 수 있다.
볼록 형상 접합층(3)의 볼록면은 중앙 부근만이 구면 형상으로 되어 있고, 외연부는 평탄한 낮은 부분으로 되어 있어도, 가장 온도가 높아지는 중심부로부터 큰 보이드를 배척할 수 있으면 마찬가지의 효과를 얻을 수 있다. 또한, Si 칩을 탑재하는 리드 프레임 측에 기계 가공에 의해 볼록부가 형성되어 있고, Si 칩의 볼록부와 함게 접합부에 기울기를 부여할 수 있으면 추가의 효과를 얻을 수 있다.
평탄부(74)의 치수로서는, 접합 면적 전체의 5% 이상 있으면 기울기의 억제가 가능해진다. 접합 면적 전체의 50% 이상으로 되면 외부로 보이드를 배척하는 구동력은 얻기 어려워진다. 만약 평탄부와 동일한 면적의 보이드가 발생했다고 해도, 열 확산을 45°로 가정하면, Si 칩의 두께(0.2mm)와, 볼록 형상 접합층(3)의 두께(0.2mm)를 합계한 0.4mm를 2배한 0.8mm를 직경으로 하는 보이드 이하이면, 열적인 영향은 거의 무시할 수 있기 때문에, 평탄부의 치수로서는 이것 이하가 바람직하다.
본원에 의하면, 고온 땜납을 이용함으로써, 용융한 금속에 의한 표면 장력으로 볼록부의 형성이 용이해진다. 접합에 이용하는 금속보다 융점이 높은 것에 의해, 다이 본드부가 외연으로 갈수록 두꺼워지는 상황을 접합을 위한 가열 시간 중에 확보하기 쉽다. 미리 고온 땜납을 공급하는 때에는, 개방된 상태에서 용융하기 때문에, 원리적으로 두께를 넘는 직경의 보이드는 발생하지 않는다. 접합시에는 고온 땜납은 용융하지 않고, 용융한 저온 땜납 내에 발생한 보이드는, 극간이 넓은 외연부를 향해 배척된다.
또한, 여기에서는 고온 땜납의 솔더 페이스트를 이용했지만, 소망하는 조성의 땜납이나 금속을, 도금이나 증착, 침지에 의한 딥(dip) 등으로 공급해도, 마찬가지의 효과를 얻을 수 있다. 또한, 금속 공급 후에 재용융하는 등을 하여 볼록면 상태로 함으로써 마찬가지의 효과를 얻을 수 있다. 여기에서는 고온 땜납으로서 SnSb, 저온 땜납으로서 SnAgCu 땜납을 이용했지만, 융점의 온도차가 있는 땜납의 조합이면, SnAgCu(융점： 217℃)/SnBi(융점： 140℃)이나 AuSn(융점： 280℃)/SnSb(융점： 240℃) 등의 조합에서도 마찬가지의 효과를 얻을 수 있다.
고융점 금속가루를 분산시킨 저융점 금속가루로 이루어지는 접합 재료, 예를 들면, 아사히 카세이 이머티리얼즈사(Asahi Kasei E-Materials Co.)의 A-FAP를 이용하는 것이 가능하다. 이 접합 재료는, 일단 가열하여 응집하면, 동일한 온도까지 가열해도 재용융하지 않기 때문에, 볼록부 형성에 이용하는 접합 재료와, 접합에 이용하는 접합 재료가 동일해도 마찬가지의 효과를 얻을 수 있다. 고온 땜납으로서, 고융점 금속가루 비율이 높은 접합 재료를 이용하고, 저온 땜납으로서, 고융점 금속가루 비율이 동일하거나 또는 낮은 접합 재료나, 고융점 금속을 포함하지 않는 접합 재료를 이용함으로써 마찬가지의 효과를 얻을 수 있다. 고융점 금속가루와 저융점 금속가루를 분산시킨 접합 재료는, 액체 성분이 적기 때문에 응집력이 작고, 닫혀진 접합부에서는 보이드의 발생이 불가피한 접합 재료이다. 실시 형태 1에 의하면 개방된 상태에서 볼록면을 형성하기 때문에, 고융점 금속가루를 분산시킨 저융점 금속가루로 이루어지는 접합 재료를 이용했다고 해도 큰 보이드의 발생이 거의 없다. 비교적 보이드가 적은 고융점 금속가루를 적게 포함하는 접합 재료를 이용하여 접합함으로써, 접합부 두께에 필적하는 두께의 보이드 형성을 억제하여, 방열성을 확보할 수 있다.
(실시 형태 2)
도 6과 도 7은 실시 형태 2에 따른 반도체 소자의 다이 본드 프로세스를 나타내는 개념도이다. 실시 형태 2에서는, 도 6에 나타낸 바와 같이, 사각뿔의 개구부(91) 및 개구부(92)를 가지는 알루미늄제 지그(jig)(9)를 이용한다. 개구부(91, 92)에는 고온 땜납의 솔더 페이스트를 충진하고, 메탈리제이션층(2)을 아래로 하여, Si 칩(1)을 알루미늄제 지그(9)에 탑재한다. 개구부(91, 92)에 충진한 고온 땜납의 솔더 페이스트를 용융시켜 메탈리제이션층(2)에 고온 땜납을 전사한다. 그 다음에, 저온 땜납의 솔더 페이스트를, 인쇄 마스크(개구부： 5mm×5mm, 두께： 0.3mm)를 이용하여 리드 프레임(4)에 인쇄 공급하여, Si 칩(1)을 볼록 형상 접합층(31, 32)을 아래로 하여 리드 프레임(4)에 탑재한다.
마지막으로, 240℃로 가열한 핫 플레이트로, 저온 땜납의 솔더 페이스트(5)를 용융시켜 오목 형상 접합층(6)을 형성한다(도 7 참조). 와이어 본드 전극(8)에 대응한 Si 칩(1)의 이면에는, 중앙의 큰 볼록 형상의 볼록 형상 접합층(32)과 비교하여 작은 볼록 형상의 볼록 형상 접합층(31)이 형성되어 있다. 볼록 형상 접합층(31)은 와이어 본드 전극 바로 아래에 국소적으로 보이드가 발생하는 것을 억제한다.
와이어 본드부에 보이드가 있으면, 와이어 본드에 사용하는 캐필러리(capillary)나 툴(tool)이 반도체 소자를 밑에 깔리게 하여 파손될 염려가 있다. 반도체 소자가 얇아지는 것에 의해 강성이 저하하여, 와이어 본드 전극의 바로 아래에 보이드가 존재하면, 와이어 본드의 충격에 의해 칩이 파단(破斷)하는 것도 생각할 수 있다. 볼록 형상 접합층(3)의 볼록부가 그 이면에 위치함으로써 보이드를 배제할 수 있다.
(실시 형태 3)
도 8과 도 9는 실시 형태 3에 따른 반도체 소자의 다이 본드 프로세스를 나타내는 개념도이다. 실시 형태 3에서는, 도 8에 나타낸 바와 같이, 사각뿔의 개구부(91)와 개구부(92)가 연결된 개구부를 가지는 알루미늄제 지그(9)를 이용한다. 개구부(91, 92)에는 고온 땜납의 솔더 페이스트를 충진하고, 메탈리제이션층(2)을 아래로 하여, Si 칩(1)을 알루미늄제 지그(9)에 탑재한다. 개구부(91, 92)에 충진한 고온 땜납의 솔더 페이스트를 용융시켜 메탈리제이션층(2)에 고온 땜납을 전사한다. 그 다음에, 저온 땜납의 솔더 페이스트를, 인쇄 마스크(개구부： 5mm×5mm, 두께： 0.3mm)를 이용하여 인쇄 공급하여, Si 칩(1)을, 볼록 형상 접합층(31, 32)을 아래로 하여 리드 프레임(4)에 탑재한다.
마지막으로, 240℃로 가열한 핫 플레이트로, 저온 땜납의 솔더 페이스트를 용융시켜 오목 형상 접합층(6)을 형성한다(도 9 참조). 알루미늄제 지그(9)의 개구부를 연결함으로써, 작은 볼록 형상의 볼록 형상 접합층(31)과 중앙의 볼록 형상의 볼록 형상 접합층(32)이 연결된다. 오목 형상 접합층(6)을 형성 중에, 메탈리제이션층(Si 칩 전극)(2)이 노출하지 않기 때문에, 볼록부 간에 보이드가 발생해도 방열성에 영향을 받기 어렵다.
(실시 형태 4)
도 10과 도 11은 실시 형태 4에 따른 반도체 소자의 다이 본드 프로세스를 나타내는 개념도이다. 실시 형태 4에서는, 도 10에 나타낸 바와 같이, 접합에 이용하는 저온 땜납의 솔더 페이스트(5)를, 36 분할하여 인쇄 공급한다. 솔더 페이스트(5)가 그대로의 형상을 유지하는 온도로 가열하여, 솔더 페이스트(5)를 볼록 형상 접합층(3)에 접합한다. 저온 땜납의 오목 형상 접합층(6)은 분할된 상태로 형성된다(도 11 참조). 오목 형상 접합층(6)에 극간(62)이 남도록 함으로써, 보다 유연하게 온도 사이클성이 우수한 접합부를 형성하는 것이 가능해진다. 이 때, 저온 땜납의 솔더 페이스트의 액상 성분을 적게 하거나, 고융점 금속가루를 분산시킨 저융점 금속가루로 이루어지는 접합 재료를 이용함으로써, 접합 전후의 형상의 변화를 억제하는 것이 가능하다.
또한, 여기에서는, 볼록 형상 접합층(3)을 Si 칩 측에 형성했지만, 리드 프레임측에 솔더 레지스트 등으로 습윤 범위를 제한하는 울타리를 형성하고, 리드 프레임측 혹은 양면에 고온 땜납의 볼록면을 형성해도, 마찬가지의 효과를 얻을 수 있다. 또한, 볼록면 상태를 형성하는 것으로 하여 고온 땜납을 이용했지만, Ag 페이스트 등 금속 필러를 포함하는 접착제 등을 이용하여 다이를 가압 부착하는 등을 하여 볼록면 상태를 형성해도, 마찬가지의 효과를 얻을 수 있다. 볼록 형상 접합층(3)의 볼록면은 구면이 이상적이지만, 정점의 일부가 평탄해도, 외연부 근방이 완만하게 높이가 작아지고 있으면 마찬가지의 효과를 얻을 수 있다.
Si 칩(1)에 SiC를 이용했을 경우, 반도체 장치(100)는 그 특징을 살릴 수 있도록 Si 시와 비교하여 보다 고온으로 동작시키게 된다. SiC 디바이스를 탑재하는 반도체 장치에 있어서는, 반도체 장치로서 보다 높은 신뢰성이 요구되기 때문에, 고신뢰의 반도체 장치를 실현한다고 하는 본 발명의 장점은 보다 효과적인 것으로 된다.
또한, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시 형태를 자유롭게 조합하거나, 각 실시 형태를 적절히, 변형, 생략하는 것이 가능하다.
1 : Si 칩 2 : 메탈리제이션층
3 : 볼록 형상 접합층 4 : 리드 프레임
5 : 솔더 페이스트 6 : 오목 형상 접합층
71∼73 : 보이드 8 : 와이어 본드 전극
9 : 알루미늄제 지그 15 : 몰드 수지
31 : 볼록 형상 접합층 32 : 볼록 형상 접합층
62 : 극간

Claims (11)

  1. 이면측에 메탈리제이션(metallization)층이 형성되어 있는 반도체 소자와,
    상기 반도체 소자와 간격을 두고 평행하게 배치된 금속제의 리드 프레임과,
    상기 반도체 소자와 상기 리드 프레임의 사이에 마련되어, 상기 메탈리제이션층에 접합되어 있는 제 1 접합층과,
    상기 반도체 소자와 상기 리드 프레임의 사이에 마련되어, 상기 제 1 접합층과 상기 리드 프레임을 접합하는 제 2 접합층을 구비하며,
    상기 제 1 접합층은, 상기 리드 프레임을 향해 중앙부가 부풀어져 있고, 상기 제 2 접합층보다도 융점이 높고,
    상기 제 2 접합층은, 공극에 의해 복수의 구획으로 분할되어 있는
    것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 반도체 소자는, 와이드 밴드 갭 반도체에 의해 형성되어 있는 것을 특징으로 하는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 와이드 밴드 갭 반도체는, 탄화규소, 질화갈륨계 재료, 다이아몬드 중 어느 하나의 반도체인 것을 특징으로 하는 반도체 장치.
  7. 반도체 소자의 이면측에 형성된 메탈리제이션층에 페이스트 형상의 제 1 접합재를 공급하는 공정과,
    상기 제 1 접합재가 공급된 메탈리제이션층을 하측으로 하여 상기 반도체 소자를 가열하는 공정과,
    금속제의 리드 프레임에, 상기 제 1 접합재보다도 융점이 낮고 페이스트 형상의 제 2 접합재를 공급하는 공정과,
    상기 제 2 접합재가 공급된 리드 프레임에 상기 가열된 반도체 소자를, 이면측을 하향으로 하여 탑재하는 공정과,
    상기 리드 프레임에 탑재된 상기 반도체 소자를 가열하는 공정
    을 구비하되,
    상기 제 1 접합재는 제 1 금속가루를 포함하여 이루어지고, 또한, 상기 제 2 접합재는 상기 제 1 금속가루보다도 융점이 낮은 제 2 금속가루를 포함하여 이루어지고,
    상기 제 1 접합재는, 고융점 금속가루를 분산시킨 저융점 금속가루를 포함하여 이루어지는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020147018045A 2012-01-18 2013-01-10 반도체 장치 및 반도체 장치의 제조 방법 KR101609495B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012007703 2012-01-18
JPJP-P-2012-007703 2012-01-18
PCT/JP2013/050288 WO2013108706A1 (ja) 2012-01-18 2013-01-10 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20140097535A KR20140097535A (ko) 2014-08-06
KR101609495B1 true KR101609495B1 (ko) 2016-04-05

Family

ID=48799132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147018045A KR101609495B1 (ko) 2012-01-18 2013-01-10 반도체 장치 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9142493B2 (ko)
JP (1) JP5657145B2 (ko)
KR (1) KR101609495B1 (ko)
CN (1) CN104011843B (ko)
DE (1) DE112013000610B4 (ko)
WO (1) WO2013108706A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10247630B2 (en) * 2015-07-07 2019-04-02 Hitachi Automotive Systems, Ltd. Semiconductor device, mechanical quantity measuring device, and semiconductor device fabricating method
US9818677B2 (en) * 2015-07-24 2017-11-14 Semiconductor Components Industries, Llc Semiconductor component having group III nitride semiconductor device mounted on substrate and interconnected to lead frame
US9929066B1 (en) * 2016-12-13 2018-03-27 Ixys Corporation Power semiconductor device module baseplate having peripheral heels
IT201700039221A1 (it) * 2017-04-10 2018-10-10 Carel Ind Spa Metodo di saldatura di un componente di potenza su una piazzola di pcb
JP7017098B2 (ja) * 2018-03-06 2022-02-08 株式会社デンソー 半導体装置
CN116053254B (zh) * 2023-01-31 2024-04-19 海信家电集团股份有限公司 功率模块和具有其的电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158238A (ja) 2000-11-16 2002-05-31 Mitsubishi Electric Corp 電子部品の接合方法、電子装置の製造方法、及び電子装置
JP2003068930A (ja) 2001-08-27 2003-03-07 Mitsubishi Electric Corp 基板の接合構造およびその製造方法
US20110272792A1 (en) 2010-05-04 2011-11-10 Michael Gruenhagen Die backside standoff structures for semiconductor devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319247A (ja) * 1989-06-15 1991-01-28 Mitsubishi Electric Corp 半導体装置製造時の半田付け方法
JPH07297329A (ja) 1994-04-25 1995-11-10 Matsushita Electric Works Ltd ヒートシンク
JP3461632B2 (ja) 1995-08-28 2003-10-27 三菱電機株式会社 半導体レーザ装置
JP2006114649A (ja) 2004-10-14 2006-04-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法およびその製造装置
JP2010103206A (ja) 2008-10-22 2010-05-06 Panasonic Corp 半導体装置及びその製造方法
US9768120B2 (en) * 2012-11-21 2017-09-19 Infineon Technologies Austria Ag Semiconductor device assembly including a chip carrier, semiconductor wafer and method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158238A (ja) 2000-11-16 2002-05-31 Mitsubishi Electric Corp 電子部品の接合方法、電子装置の製造方法、及び電子装置
JP2003068930A (ja) 2001-08-27 2003-03-07 Mitsubishi Electric Corp 基板の接合構造およびその製造方法
US20110272792A1 (en) 2010-05-04 2011-11-10 Michael Gruenhagen Die backside standoff structures for semiconductor devices

Also Published As

Publication number Publication date
US9142493B2 (en) 2015-09-22
US20140367701A1 (en) 2014-12-18
JPWO2013108706A1 (ja) 2015-05-11
CN104011843B (zh) 2016-10-26
DE112013000610B4 (de) 2018-03-22
WO2013108706A1 (ja) 2013-07-25
DE112013000610T5 (de) 2014-10-30
KR20140097535A (ko) 2014-08-06
CN104011843A (zh) 2014-08-27
JP5657145B2 (ja) 2015-01-21

Similar Documents

Publication Publication Date Title
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6872465B2 (en) Solder
JP4262672B2 (ja) 半導体装置およびその製造方法
US7075183B2 (en) Electronic device
JP4904767B2 (ja) 半導体装置
US20040007384A1 (en) Electronic device
JP2012174927A (ja) 半導体装置及びその製造方法
JP5214936B2 (ja) 半導体装置
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
CN115274465A (zh) 电力用半导体装置
JP2011228405A (ja) リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
JP2014029967A (ja) 半導体装置及びその製造方法
JP5252024B2 (ja) 半導体装置
JP2014175454A (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP6008750B2 (ja) 半導体装置
JP4877046B2 (ja) 半導体装置およびその製造方法
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
JP2008300792A (ja) 半導体装置およびその製造方法
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
CN102646610A (zh) 半导体器件、用于制造半导体器件的方法以及电源装置
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
JP2021027211A (ja) 電子装置
WO2023136264A1 (ja) 樹脂封止型半導体装置
WO2021240944A1 (ja) 半導体装置
CN116913790A (zh) 制造封装体的方法和封装体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 4