JP2002158238A - 電子部品の接合方法、電子装置の製造方法、及び電子装置 - Google Patents

電子部品の接合方法、電子装置の製造方法、及び電子装置

Info

Publication number
JP2002158238A
JP2002158238A JP2000349490A JP2000349490A JP2002158238A JP 2002158238 A JP2002158238 A JP 2002158238A JP 2000349490 A JP2000349490 A JP 2000349490A JP 2000349490 A JP2000349490 A JP 2000349490A JP 2002158238 A JP2002158238 A JP 2002158238A
Authority
JP
Japan
Prior art keywords
conductive resin
electronic component
bond pad
die bond
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000349490A
Other languages
English (en)
Inventor
Junji Fujino
純司 藤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000349490A priority Critical patent/JP2002158238A/ja
Publication of JP2002158238A publication Critical patent/JP2002158238A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29017—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 十分な導電性・熱伝導性を有し、かつ、十分
な厚さを有する接合部を形成することが可能な電子部品
の接合方法、電子装置の製造方法、及び電子装置装置を
提供すること。 【解決手段】 本発明に係る電子部品の接合方法は、第
１の電子部品１又は第２の電子部品７の少なくとも一方
の接合面に金属性部材３を形成する金属性部材形成工程
と、他方の接合面又は上記金属性部材３上に導電性樹脂
５を形成する導電性樹脂形成工程と、上記金属性部材３
及び上記導電性樹脂５を介して上記第１の電子部品１と
上記第２の電子部品７とを接合する工程とを含んでい
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電子部品間を接合す
る電子部品の接合方法、電子装置の製造方法、及び電子
装置に関するものである。
【０００２】
【従来の技術】電子部品間の接合方法として、例えば、
半導体チップをダイボンドパッド上に装着するダイボン
ド方法がある。このダイボンド方法では、接合部材を介
して半導体チップがダイボンドパッド上に装着されるこ
とになるが、この接合部材として、最近、Ａｇペースト
に代表される導電性樹脂が用いられるようになってい
る。
【０００３】この導電性樹脂は、エポキシ樹脂等の樹脂
中に金属フィラーが含有されたもので、キュアする（接
合時に押圧しながら加熱する）ことで、バインダーとし
て含まれるエポキシ樹脂が硬化し機械的な強度が得られ
るとともに、金属フィラー同士が接触して導電性・熱伝
導性が得られるようになっている。
【０００４】このような接合部材を用いて、Ｓｉチップ
をＣｕなどの金属フレーム上にダイボンドする場合に
は、線熱膨張係数（Ｓｉ：３．５ｐｐｍ／Ｋ、Ｃｕ：１
６ｐｐｍ／Ｋ）の差によって、接合面でズレが生じて接
合部に歪みが生じ、うまく接合されない場合がある。こ
の歪みはその端部において最も大きく歪むが、接合部の
接合方向の厚みを大きくすると、この厚みにより応力が
抑制され、この歪みを小さくすることができる。
【０００５】そのため、この歪みを小さくするには、接
合部の厚みを大きくする必要があるが、接合部材として
導電性樹脂を用いた場合には、良好な導電性・熱伝導性
を得るために、導電性樹脂のキュアプロセスにおいて加
圧しながら加熱しなければならなず、十分な厚みを得る
ことは困難である。逆に、キュアプロセスにおける加圧
を弱めると十分な厚みを有する接合部を得ることはでき
るが、導電性樹脂に含まれる金属フィラー間の接続が悪
くなり熱抵抗が大きくなってしまう等、良好な導電性・
熱伝導性が得ることが困難である。よって、従来、接合
部材として導電性樹脂を用いた場合には、十分な導電性
・熱伝導性を有し、かつ、十分な厚さを有する接合部を
生成することが困難であった。
【０００６】そこで、単に一度だけ導電性樹脂を塗布す
るのではなく、導電性樹脂を複数回塗布することによ
り、十分な導電性・熱伝導性を有し、かつ、十分な厚さ
を有する接合部を生成する手法が提案されている。
【０００７】図１０は２回に分けて導電性樹脂を供給す
る従来のダイボンド方法を説明する工程図である。図１
０（ａ）に示すように、Ｃｕフレーム１０１上にＡｇペ
ースト１０３（ＤＩＥＭＡＴ社製ＤＭ-４０３０ＬＤ）
を塗布し、１５０℃の温度で３０分キュアする。続いて
図１０（ｂ）に示すように、Ａｇペースト１０５をその
上から塗布し、図１０（ｃ）のようにＳｉチップ１０７
（１５ｍｍ×１５ｍｍ×０．４ｍｍ）を搭載して再び１
５０℃の温度で３０分キュアする。
【０００８】
【発明が解決しようとする課題】従来のダイボンド方法
は上記のようになされていたので、導電性樹脂で接合す
る場合には、接合部の厚さを大きくするために複数回導
電性樹脂を塗布する必要があり、1回の塗布に比べて導
電性樹脂の使用料が倍以上となり、製造コストが大きく
なるという問題点があった。
【０００９】また、複数回塗布する場合にも、接合部の
厚さを保持させるためには、１回目の塗布では加圧しな
がらのキュアが十分に行えない。そのため、金属フィラ
ー同士の接続が密でなく、仕上がった接合部の熱抵抗が
その厚さの割に大きくなってしまう（厚さを２．５倍で
熱抵抗が６倍）という問題点があった。しかも、導電性
樹脂の熱抵抗ははんだと比較すると２倍程度と大きいた
め、熱伝達能力の低下が避けられないという問題点があ
った。
【００１０】本発明は上記のような問題点を解決するた
めになされたもので、十分な導電性・熱伝導性を有し、
かつ、十分な厚さを有する接合部を形成することが可能
な電子部品の接合方法、電子装置の製造方法、及び電子
装置を提供することを目的とする。
【００１１】また、本発明は、半導体チップの装着後
に、接合部のフラックス残渣を洗浄する必要がなく、か
つ、十分な導電性・熱伝導性を有し、かつ、十分な厚さ
を有する接合部を形成することが可能な電子部品の接合
方法、電子装置の製造方法、及び電子装置を提供するこ
とを目的とする。
【００１２】
【課題を解決するための手段】本発明にかかる電子部品
の接合方法は、第１の電子部品又は第２の電子部品の少
なくとも一方の接合面に金属性部材を形成する金属性部
材形成工程と、他方の接合面又は上記金属性部材上に導
電性樹脂を形成する導電性樹脂形成工程と、上記金属性
部材及び上記導電性樹脂を介して上記第１の電子部品と
上記第２の電子部品とを接合する工程とを含んでいる。
【００１３】また、金属性部材の表面が曲面形状になる
ように形成してもよい。
【００１４】また、金属性部材を、はんだにしてもよ
い。
【００１５】また、はんだ上に導電性樹脂を形成後、加
熱により、上記はんだと上記導電性樹脂との界面を変形
させるようにしてもよい。
【００１６】また、第１の電子部品または第２の電子部
品の少なくとも一方を金属性部材にし、金属性部材形成
工程で、上記金属性部材を成形して接合面に凸状の金属
性部材を形成するようにしてもよい。
【００１７】また、第１の電子部品と第２の電子部品の
一方を半導体チップにし、他方をダイボンドパッドにし
てもよい。
【００１８】さらに、金属性部材形成工程において、ダ
イボンドパッドの接合面に金属性部材を形成し、導電性
樹脂形成工程において、半導体チップの接合面又は上記
金属性部材上に導電性樹脂を形成するようにしてもよ
い。
【００１９】また、本発明にかかる電子装置の製造方法
は、半導体チップ及びダイボンドパッドを用意する工程
と、上記半導体チップ又は上記ダイボンドパッドの少な
くとも一方の接合面に金属性部材を形成する金属性部材
形成工程と、上記他方の接合面又は上記金属性部材上に
導電性樹脂を形成する導電性樹脂形成工程と、上記金属
性部材及び上記導電性樹脂を介して、上記半導体チップ
と上記ダイボンドパッドとを接合する工程と、上記接合
された半導体チップのリードフレームと上記ダイボンド
パッドの接続端子部との接続を行うワイヤボンド工程
と、上記リードフレームが接続されたものをパッケージ
ングに封止するパッケージ工程とを含んでいる。
【００２０】また、本発明にかかる電子装置は、第１の
電子部品と、上記第１の電子部品上に形成された金属性
部材と、上記金属性部材上に形成された導電性を有する
導電性樹脂と、上記導電性樹脂上に設けられ、この導電
性樹脂及び上記金属性部材を介して上記第１の電子部品
に接合された第２の電子部品とを備えている。
【００２１】
【発明の実施の形態】実施の形態１．図１、図２はこの
実施の形態１による電子装置の製造方法を説明するため
の工程図である。図において、１は例えば金属フレーム
等からなるダイボンドパッド（電子部品）、３は金属性
部材としてのはんだ、５は導電性樹脂、７は半導体チッ
プ（電子部品）、９はリードフレーム、１１はパッケー
ジである。
【００２２】次に、電子装置の製造方法を説明する。ま
ず、ダイボンドパッド１及び半導体チップ７を用意す
る。ダイボンドパッド１はＣｕフレーム等、金属性の部
材を用いれば良く、半導体チップ７は従来の公知の手法
で生成された半導体チップを用いれば良い。
【００２３】次に、以下のダイボンド方法を用いて、半
導体チップ７をダイボンドパッド１上に装着する。
【００２４】図１（ａ）に示すように、ダイボンドパッ
ド１上に金属性部材としての板状はんだ（例えば、９
６．５Ｓｎ−３．５Ａｇ）３を搭載してフラックスを塗
布し、加熱溶融させる。このとき、表面張力で自然な曲
面を有するはんだ凸部が形成されることになる。なお、
この凸部の高さは、使用するはんだにより変化すること
になるが、表面張力で形成される凸部の高さであれば十
分である。
【００２５】そして、フラックス残渣をアセトンを用い
て超音波洗浄した後、図１（ｂ）に示すように、はんだ
３上に導電性樹脂５を転写ピンを用いて供給する。
【００２６】その後、図１（ｃ）に示すように、はんだ
３及び導電性樹脂５を介してダイボンドパッド１上に半
導体チップ７を載せて、加圧しながらオーブンを用いて
キュアを行う。このようにすることで、金属性部材３及
び導電性樹脂５を介して、半導体チップ７とダイボンド
パッド１とが接合される。このようにして生成された接
合部の厚みは十分な厚みのものとなり、また、加圧しな
がらのキュアにより導電性樹脂５を形成できるので、導
電性・熱伝導性のよい接合部が形成できる。
【００２７】このようにしてダイボンドが終了後、図２
（ａ）に示すように、接合された半導体チップ７のリー
ドとダイボンドパッド１上の接続端子部とをリードフレ
ーム９で接続する（ワイヤボンド工程）。そして、ワイ
ヤボンド後に、図２（ｂ）に示すように、リードフレー
ム９が接続されたものをパッケージング１１に封止する
（パッケージ工程）ことで、電子装置を製造する。
【００２８】図３は上記キュア前後のはんだと導電性樹
脂との界面付近を示す拡大断面図で、図３（ａ）はキュ
ア前の拡大断面図、図３（ｂ）は加圧しながらキュアし
た後の拡大断面図である。なお、ここでは、導電性樹脂
のキュア後に、２５０ｇの分銅を乗せた状態で２５０℃
まで加熱した。
【００２９】図３（ａ）に示すように、キュア前には、
はんだは溶融していないので、その界面はほぼ水平なも
のになっているが、加圧しながらキュア（加熱）する
と、図３（ｂ）に示すように、はんだが溶融し、溶融し
たはんだの表面形状が変化する。同時に導電性樹脂を構
成するエポキシ樹脂５ｂも軟化するので、金属性フィラ
ー５ａが変形した界面に移動することができるようにな
る。すなわち、金属製のフィラー５ａに対するはんだの
接触面積が増大することになり、より導電性・熱伝導性
を良くすることができる。
【００３０】なお、はんだの界面形状を変形させるに
は、はんだを融点以上の温度に加熱して押圧することが
望ましいが、はんだを加熱して融点近くの温度で加圧し
ても界面を変形させることができる。
【００３１】また、この実施の形態では、ダイボンドパ
ッド１としてＣｕフレーム（３０ｍｍ×２０ｍｍ×１ｍ
ｍ）、半導体チップ７としてＳｉチップ（１５ｍｍ×１
５ｍｍ×０．４ｍｍ）を用い、金属性部材３である板状
はんだとして９６．５Ｓｎ−３．５Ａｇ（千住金属社製
スパークルはんだ＃２３０、１５ｍｍ×１５ｍｍ×０．
４ｍｍ）、導電性樹脂５としてＡｇペースト（ＤＩＭＡ
Ｔ社製ＤＭ−４０３０ＬＤ）を用い、はんだ中央部での
接合方向への厚みを７０μｍ、接合部（はんだ＋導電性
樹脂）の接合方向への厚みを約１００μｍになるように
形成した。なお、キュア時には、２５０ｇの分銅をのせ
て加圧した。
【００３２】図４は、この実施の形態の手法、従来法１
（導電性樹脂を１度だけ塗布する手法）、従来法２（導
電性樹脂を２度塗布する手法）で各々生成したものに対
してヒートサイクル試験を行った結果を示す図である。
図に示すように、この実施の形態の手法で生成したもの
は、熱抵抗の測定を行うと、従来法２に比較して熱抵抗
が４０％程度と小さく、ヒートサイクル（１２５℃〜−
４５℃、１５ｍｉｎ．サイクル）試験を行っても、従来
法１に比較して熱抵抗の増大が少ないことがわかった。
【００３３】図１では、導電性樹脂５をはんだ３上に形
成し、その後、半導体チップ７とダイボンドパッド１と
を接合するようにしているが、図５に示すように、導電
性樹脂５をはんだ３上ではなく半導体チップ７上に形成
し、その後、半導体チップ７とダイボンドパッド１とを
接合するようにしてもよい。
【００３４】この実施の形態では、第１の電子部品（ダ
イボンドパッド）の接合面に金属性部材を形成する金属
性部材形成工程と、第２の電子部品（半導体チップ）の
接合面又は上記金属性部材上に導電性樹脂を形成する導
電性樹脂形成工程と、上記金属性部材及び上記導電性樹
脂を介して、上記第１の電子部品と上記第２の電子部品
とを接合する工程とを含んでいるので、接合方向の厚み
が十分で、かつ、導電性・熱伝導性の優れた接合部を得
ることができる。さらに、導電性部材に加えて、金属性
部材をも併せて接合させているので、導電性部材の使用
量を少なくすることができる。
【００３５】また、金属性部材が凸状の曲面形状になる
ようにしているで、第１の電子部品（ダイボンドパッ
ド）と第２の電子部品（半導体チップ）との線熱膨張係
数の差によって生じる接合部への各応力が一点に集中す
ることがなく分散されるので、接合部に生じる応力を減
少させることができ、この応力により生じる歪みを減少
させることができる。
【００３６】また、金属性部材がはんだである場合に
は、ダイボンドパッドとの界面が金属結合による均質な
接合部となるため、熱抵抗や接続抵抗を小さくすること
ができる。
【００３７】また、導電性樹脂に接触しているはんだを
押圧しながら加熱することで、その界面形状を変形させ
るようにしているので、導電性樹脂の金属フィラーに対
する接触面積を大きくし、界面での熱抵抗を低減させる
ことができる。
【００３８】また、この実施の形態では、ダイボンドパ
ッドに半導体チップを接合する前にダイボンドパッド上
に形成されたはんだのフラックス残渣を洗浄するように
しているので、この洗浄による影響が半導体チップに及
ばず、半導体チップが接合されているものを洗浄する場
合に比し、その洗浄を荒くすることができる。よって、
フラックス残渣の洗浄のために使用する薬品の量を減少
させることができる。
【００３９】実施の形態２．実施の形態１では、ダイボ
ンドパッド上に金属性部材を形成するようにしている
が、この実施の形態２では、半導体チップ上に金属性部
材を形成するようにしたものである。
【００４０】図６はこの実施の形態２による電子装置の
製造方法を説明するための工程図である。図において、
１は例えば金属フレーム等からなるダイボンドパッド
（電子部品）、３は金属性部材としてのはんだ、５は導
電性樹脂、７は半導体チップ（電子部品）である。
【００４１】次に、電子装置の製造方法を説明する。ま
ず、実施の形態１と同様に、ダイボンドパッド１及び半
導体チップ７を用意する。そして、以下のダイボンド方
法を用いて、半導体チップ７をダイボンドパッド１上に
装着する。
【００４２】図６（ａ）に示すように、半導体チップ７
上に金属性部材としての板状はんだ３を搭載してフラッ
クスを塗布し、加熱溶融させる。このとき、表面張力で
自然な曲面を有するはんだ凸部が形成されることにな
る。そして、フラックス残渣をアセトンを用いて超音波
洗浄する。
【００４３】一方、図６（ｂ）に示すように、ダイボン
ドパッド１上に導電性樹脂５を転写ピンを用いて供給す
る。
【００４４】その後、図６（ｃ）に示すように、金属性
部材３及び導電性樹脂５を介して、半導体チップ７とダ
イボンドパッド１とを合せて、加圧しながらオーブンを
用いてキュアを行う。このようにすることで、厚みが十
分あり、かつ、導電性・熱伝導性のよい接合部を形成で
きる。
【００４５】以下の工程は、ワイヤボンド工程、パッケ
ージ工程等、実施の形態１と同様であるので説明は省略
する。
【００４６】また、この実施の形態２では、実施の形態
１と同様のダイボンドパッド１、半導体チップ７、金属
性部材３、導電性樹脂５を用い、実施の形態１と同様の
はんだ中央部での接合方向への厚み、接合部（はんだ＋
導電性樹脂）の接合方向への厚みを形成し、キュア時
に、２５０ｇの分銅をのせて加圧したところ、実施の形
態１と同様の特性を有する電子装置を製造することがで
きた。
【００４７】図６では、導電性樹脂５をダイボンドパッ
ド１上に形成し、その後、半導体チップ７とダイボンド
パッド１とを接合するようにしているが、図７に示すよ
うに、半導体チップ７に形成されたはんだ３上に導電性
樹脂５を形成し、その後、半導体チップ７とダイボンド
パッド１とを接合するようにしてもよい。
【００４８】この実施の形態では、第２の電子部品（半
導体チップ）の接合面に金属性部材を形成する金属性部
材形成工程と、第１の電子部品（ダイボンドパッド）の
接合面又は上記金属性部材上に導電性樹脂を形成する導
電性樹脂形成工程と、上記金属性部材及び上記導電性樹
脂を介して、上記第１の電子部品と上記第２の電子部品
とを接合する工程とを含んでいるので、接合方向の厚み
が十分で、かつ、導電性・熱伝導性の優れた接合部を得
ることができる。
【００４９】実施の形態３．実施の形態１、２では、ダ
イボンドパッド又は半導体チップのいずれかに金属性部
材を形成するようにしているが、この実施の形態３で
は、ダイボンドパッド及び半導体チップ上に金属性部材
を形成し、その後、金属性部材及び導電性樹脂を介し
て、ダイボンドパッドと半導体チップとを接合するよう
にしたものである。
【００５０】図８はこの実施の形態３による電子装置の
製造方法を説明するための工程図である。図において、
１は例えば金属フレーム等からなるダイボンドパッド
（電子部品）、３ａ、３ｂは金属性部材としてのはん
だ、５は導電性樹脂、７は半導体チップ（電子部品）で
ある。
【００５１】次に、電子装置の製造方法を説明する。ま
ず、実施の形態１と同様に、ダイボンドパッド１及び半
導体チップ７を用意する。そして、以下のダイボンド方
法を用いて、半導体チップ７をダイボンドパッド１上に
装着する。
【００５２】図８（ａ）に示すように、ダイボンドパッ
ド１及び半導体チップ７上に導電性部材としての板状は
んだ３ａ、３ｂを搭載してフラックスを塗布し、加熱溶
融させる。このとき、表面張力で自然な曲面を有するは
んだ凸部が形成されることになる。その後、ダイボンド
パッド１及び半導体チップ７上のフラックス残渣をアセ
トンを用いて超音波洗浄する。
【００５３】そして、図８（ｂ）に示すように、ダイボ
ンドパッド１又は半導体チップ７上のはんだ３ａ（３
ｂ）上に導電性樹脂５を転写ピンを用いて供給する。な
お、ここではいずれか一方に導電性樹脂５を形成するよ
うにしているが、両方に形成してもよい。
【００５４】その後、図８（ｃ）に示すように、金属性
部材３及び導電性樹脂５を介して、半導体チップ７とダ
イボンドパッド１とを合せて、加圧しながらオーブンを
用いてキュアを行う。このようにすることで、接合部の
厚みが十分あり、かつ、導電性・熱伝導性のよい接合部
が形成できる。
【００５５】以下の工程は、ワイヤボンド工程、パッケ
ージ工程等、実施の形態１と同様であるので説明は省略
する。
【００５６】この実施の形態では、第１の電子部品（ダ
イボンドパッド）及び第２の電子部品（半導体チップ）
の接合面に金属性部材を形成する金属性部材形成工程
と、上記金属性部材上に導電性樹脂を形成する導電性樹
脂形成工程と、上記金属性部材及び上記導電性樹脂を介
して、上記第１の電子部品と上記第２の電子部品とを接
合する工程とを含んでいるので、接合方向の厚みが十分
で、かつ、導電性・熱伝導性の優れた接合部を得ること
ができる。さらに、第１の電子部品と第２の電子部品の
両面に金属性部材を形成することで、片面にのみ金属性
部材を形成する場合に比し、導電性樹脂の使用料を削減
することができる。
【００５７】実施の形態４．実施の形態１〜３では、ダ
イボンドパッド又は半導体チップ上にはんだ等の金属性
部材を形成するようにしているが、この実施の形態４で
は、ダイボンドパッドを金属性部材にし、このダイパッ
ド自身を成形して接合面に金属性部材を形成するように
したものである。
【００５８】図９はこの実施の形態４のダイボンドパッ
ドを示す斜視図で、図９（ａ）はダイボンドパッドの上
面部分を、図９（ｂ）はダイボンドパッドの下面部部分
を示すものである。図において、１はＣｕ等の金属から
なるダイボンドパッド、１ａはダイボンドパッド１を成
形して形成された凸状曲面部である。
【００５９】図９に示すような凸状曲面部１ａは、ダイ
ボンドパッド１の切削、あるいは、プレス加工により形
成することができる。
【００６０】この実施の形態では、金属製の電子部品
（ダイボンドパッド）を成形して凸状曲面部を形成する
ようにしたので、他の導電性部材を電子部品上に形成す
る場合に比し、接合部の導電性・熱伝導性を良くするこ
とができる。
【００６１】また、上記実施の形態１〜３では、板状は
んだを用いて凸部を形成したが、これは特に限定するも
のではなく、ソルダペーストや糸はんだを用いても同様
の凸部を形成することが可能である。
【００６２】また、上記各実施の形態では、フラックス
を用いてはんだ凸部を形成したが、真空炉や窒素雰囲気
炉を用いることでフラックスレスや洗浄工程の削減を実
現する手法を用いてもよい。
【００６３】実施の形態５．上記各実施の形態では、半
導体チップのダイボンドパッドへのダイボンド方法につ
いての適用について述べているが、本発明は、これに限
定されるものではなく、例えば、接合すべき電極を有す
る第１の電子部品と第２の電子部品との両電極間の接合
に本発明の手法を用いる等、第１の電子部品と第２の電
子部品との線熱膨張係数との差によって、接合面でズレ
が生じるような部品間の接合に広く適用可能である。
【００６４】
【発明の効果】本発明にかかる電子部品の接合方法は、
第１の電子部品又は第２の電子部品の少なくとも一方の
接合面に金属性部材を形成する金属性部材形成工程と、
他方の接合面又は上記金属性部材上に導電性樹脂を形成
する導電性樹脂形成工程と、上記金属性部材及び上記導
電性樹脂を介して上記第１の電子部品と上記第２の電子
部品とを接合する工程とを含んでいるので、接合方向の
厚みが十分で、かつ、導電性・熱伝導性の優れた接合部
を得ることができる。
【００６５】また、金属性部材の表面が曲面形状になる
ように形成する場合には、第１の電子部品と第２の電子
部品との線熱膨張係数の差によって生じる接合部への各
応力を分散させることができ、接合部に生じる歪みを減
少させることができる。
【００６６】また、金属性部材を、はんだにした場合に
は、はんだと接合される電子部品との界面が金属結合に
よる均質な接合部となるため、熱抵抗や接続抵抗を小さ
くすることができる。
【００６７】また、はんだ上に導電性樹脂を形成後、加
熱により、上記はんだと上記導電性樹脂との界面を変形
させる場合には、導電性樹脂の金属フィラーに対する接
触面積を大きくし、界面での熱抵抗を低減させることが
できる。
【００６８】また、第１の電子部品または第２の電子部
品の少なくとも一方を金属性部材にし、金属性部材形成
工程で、上記金属性部材を成形して接合面に凸状の金属
性部材を形成する場合には、塗布等により他の金属性部
材を形成する場合に比し、接合部の導電性・熱伝導性を
良くすることができる。
【００６９】また、第１の電子部品と第２の電子部品の
一方を半導体チップにし、他方をダイボンドパッドにし
た場合には、ダイボンドパッドと半導体チップとの接合
部での接合方向の厚みが十分で、かつ、導電性・熱伝導
性の優れた接合部を得ることができるので、半導体チッ
プで発生する熱を接合部を介して効率よくダイボンドパ
ッドに逃がすことができる。
【００７０】さらに、金属性部材形成工程において、ダ
イボンドパッドの接合面に金属性部材を形成し、導電性
樹脂形成工程において、半導体チップの接合面又は上記
金属性部材上に導電性樹脂を形成する場合には、半導体
チップが接合されているもののフラックス残渣を洗浄す
る場合に比し、フラックス残渣の洗浄を荒くすることが
でき、フラックス残渣の洗浄のために使用する薬品の量
を減少させることができる。
【００７１】また、本発明にかかる電子装置の製造方法
は、半導体チップ及びダイボンドパッドを用意する工程
と、上記半導体チップ又は上記ダイボンドパッドの少な
くとも一方の接合面に金属性部材を形成する金属性部材
形成工程と、上記他方の接合面又は上記金属性部材上に
導電性樹脂を形成する導電性樹脂形成工程と、上記金属
性部材及び上記導電性樹脂を介して、上記半導体チップ
と上記ダイボンドパッドとを接合する工程と、上記接合
された半導体チップのリードフレームと上記ダイボンド
パッドの接続端子部との接続を行うワイヤボンド工程
と、上記リードフレームが接続されたものをパッケージ
ングに封止するパッケージ工程とを含んでいるので、接
合方向の厚みが十分で、かつ、導電性・熱伝導性の優れ
た接合部を有する半導体装置を得ることができる。
【００７２】また、本発明にかかる電子装置は、第１の
電子部品と、上記第１の電子部品上に形成された金属性
部材と、上記金属性部材上に形成された導電性を有する
導電性樹脂と、上記導電性樹脂上に設けられ、この導電
性樹脂及び上記金属性部材を介して上記第１の電子部品
に接合された第２の電子部品とを備えているので、接合
方向の厚みが十分で、かつ、導電性・熱伝導性の優れた
接合部を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１の電子装置の製造方法
を説明するための工程図である。
【図２】 本発明の実施の形態１の電子装置の製造方法
を説明するための工程図である。
【図３】 キュア前後のはんだと導電性樹脂との界面付
近を示す拡大断面図である。
【図４】 実施の形態１の手法、従来法１、従来法２で
各々生成したものに対してヒートサイクル試験を行った
結果を示す図である。
【図５】 本発明の実施の形態１の他の電子装置の製造
方法を説明するための工程図である。
【図６】 本発明の実施の形態２の電子装置の製造方法
を説明するための工程図である。
【図７】 本発明の実施の形態２の他の電子装置の製造
方法を説明するための工程図である。
【図８】 本発明の実施の形態３の電子装置の製造方法
を説明するための工程図である。
【図９】 本発明の実施の形態４のダイボンドパッドを
示す図である。
【図１０】 従来のダイボンド方法を説明するための工
程図である
【符号の説明】
１ ダイボンドパッド ３、３ａ、３ｂ 導電性
部材（はんだ） ５ 導電性樹脂 ５ａ フィラー ５ｂ エポキシ樹脂 ７ 半導体チップ ９ リードフレーム １１ パッケージ １０１ Ｃｕフレーム １０３、１０５ Ａｇペ
ースト １０７ Ｓｉチップ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 第１の電子部品又は第２の電子部品の少
    なくとも一方の接合面に金属性部材を形成する金属性部
    材形成工程と、他方の接合面又は上記金属性部材上に導
    電性樹脂を形成する導電性樹脂形成工程と、上記金属性
    部材及び上記導電性樹脂を介して上記第１の電子部品と
    上記第２の電子部品とを接合する工程とを含んでいるこ
    とを特徴とする電子部品の接合方法。
  2. 【請求項２】 金属性部材の表面が曲面形状になるよう
    に形成することを特徴とする請求項１記載の電子部品の
    接合方法。
  3. 【請求項３】 金属性部材が、はんだであることを特徴
    とする請求項１または請求項２記載の電子部品の接合方
    法。
  4. 【請求項４】 はんだ上に導電性樹脂を形成後、加熱に
    より、上記はんだと上記導電性樹脂との界面を変形させ
    ることを特徴とする請求項３記載の電子部品の接合方
    法。
  5. 【請求項５】 第１の電子部品または第２の電子部品の
    少なくとも一方が金属性部材であり、 金属性部材形成工程は、上記金属性部材を成形して接合
    面に凸状の金属性部材を形成することを特徴とする請求
    項１記載の電子部品の接合方法。
  6. 【請求項６】 第１の電子部品と第２の電子部品の一方
    が半導体チップで、他方がダイボンドパッドであること
    を特徴とする請求項１〜５のいずれか１項に記載の電子
    部品の接合方法。
  7. 【請求項７】 金属性部材形成工程において、ダイボン
    ドパッドの接合面に金属性部材を形成し、 導電性樹脂形成工程において、半導体チップの接合面又
    は上記金属性部材上に導電性樹脂を形成することを特徴
    とする請求項６記載の電子部品の接合方法。
  8. 【請求項８】 半導体チップ及びダイボンドパッドを用
    意する工程と、上記半導体チップ又は上記ダイボンドパ
    ッドの少なくとも一方の接合面に金属性部材を形成する
    金属性部材形成工程と、上記他方の接合面又は上記金属
    性部材上に導電性樹脂を形成する導電性樹脂形成工程
    と、上記金属性部材及び上記導電性樹脂を介して、上記
    半導体チップと上記ダイボンドパッドとを接合する工程
    と、上記接合された半導体チップのリードフレームと上
    記ダイボンドパッドの接続端子部との接続を行うワイヤ
    ボンド工程と、上記リードフレームが接続されたものを
    パッケージングに封止するパッケージ工程とを含んでい
    ることを特徴とする電子装置の製造方法。
  9. 【請求項９】 第１の電子部品と、上記第１の電子部品
    上に形成された金属性部材と、上記金属性部材上に形成
    された導電性を有する導電性樹脂と、上記導電性樹脂上
    に設けられ、この導電性樹脂及び上記金属性部材を介し
    て上記第１の電子部品に接合された第２の電子部品とを
    備えたことを特徴とする電子装置。
JP2000349490A 2000-11-16 2000-11-16 電子部品の接合方法、電子装置の製造方法、及び電子装置 Pending JP2002158238A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000349490A JP2002158238A (ja) 2000-11-16 2000-11-16 電子部品の接合方法、電子装置の製造方法、及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349490A JP2002158238A (ja) 2000-11-16 2000-11-16 電子部品の接合方法、電子装置の製造方法、及び電子装置

Publications (1)

Publication Number Publication Date
JP2002158238A true JP2002158238A (ja) 2002-05-31

Family

ID=18822886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349490A Pending JP2002158238A (ja) 2000-11-16 2000-11-16 電子部品の接合方法、電子装置の製造方法、及び電子装置

Country Status (1)

Country Link
JP (1) JP2002158238A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
JP2007173768A (ja) * 2005-11-24 2007-07-05 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
JP2012169355A (ja) * 2011-02-10 2012-09-06 Mitsubishi Materials Corp はんだ接合用積層体および接合体
WO2013108706A1 (ja) * 2012-01-18 2013-07-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2016184714A (ja) * 2015-03-27 2016-10-20 日亜化学工業株式会社 発光装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
DE102004055817B3 (de) * 2004-11-18 2006-01-12 Danfoss Silicon Power Gmbh Verfahren zum Herstellen eines Leistungshalbleitermoduls und Halbleitermodul
JP2007173768A (ja) * 2005-11-24 2007-07-05 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いた基板と素子の接合方法
JP2008010545A (ja) * 2006-06-28 2008-01-17 Mitsubishi Materials Corp Ａｕ−Ｓｎ合金はんだペーストを用いて素子の接合面全面を基板に接合する方法
JP2012169355A (ja) * 2011-02-10 2012-09-06 Mitsubishi Materials Corp はんだ接合用積層体および接合体
JP2011159994A (ja) * 2011-04-12 2011-08-18 Fuji Electric Co Ltd 半導体装置
WO2013108706A1 (ja) * 2012-01-18 2013-07-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN104011843A (zh) * 2012-01-18 2014-08-27 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP5657145B2 (ja) * 2012-01-18 2015-01-21 三菱電機株式会社 半導体装置
US9142493B2 (en) 2012-01-18 2015-09-22 Mitsubishi Electric Corporation Semiconductor device
KR101609495B1 (ko) 2012-01-18 2016-04-05 미쓰비시덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN104011843B (zh) * 2012-01-18 2016-10-26 三菱电机株式会社 半导体装置
JP2016184714A (ja) * 2015-03-27 2016-10-20 日亜化学工業株式会社 発光装置の製造方法

Similar Documents

Publication Publication Date Title
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
KR101643332B1 (ko) 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법
JP5066935B2 (ja) 電子部品および電子装置の製造方法
CN101939832A (zh) 热机械的倒焊芯片的模片焊接
JP3832334B2 (ja) 半導体チップ実装基板およびその製造方法
JP3418385B2 (ja) 半導体集積回路パッケージの形成方法およびその製造方法
JP2002158238A (ja) 電子部品の接合方法、電子装置の製造方法、及び電子装置
WO2006112393A1 (ja) 半導体装置及び半導体装置の製造方法
TWI539586B (zh) 覆晶接合方法、及特徵爲包含該覆晶接合方法之固體攝像裝置之製造方法
JP3243956B2 (ja) 半導体装置およびその製造方法
JP2000174059A (ja) 電子部品の実装方法
JP4631205B2 (ja) 半導体装置及びその製造方法
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JPH11111755A (ja) 半導体装置の製造方法
JPH06204096A (ja) 固体電解コンデンサの製造方法
JP3827442B2 (ja) 半導体パッケージの製造方法
JPH11288975A (ja) ボンディング方法及びボンディング装置
WO2024111058A1 (ja) 半導体装置および半導体装置の製造方法
JP3472342B2 (ja) 半導体装置の実装体の製造方法
JP2002353601A (ja) 電子部品実装体および電子部品実装方法
JP2001351948A (ja) 半導体チップ実装回路基板及び回路基板への半導体チップの実装方法
JP2010141112A (ja) 半導体装置および半導体装置の製造方法
JPS624331A (ja) ワイヤボンデイング方法
JP2002271005A (ja) 実装構造体及びその製造方法
JP2002184792A (ja) 半導体装置および製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040707