JP2003068930A - 基板の接合構造およびその製造方法 - Google Patents

基板の接合構造およびその製造方法

Info

Publication number
JP2003068930A
JP2003068930A JP2001256434A JP2001256434A JP2003068930A JP 2003068930 A JP2003068930 A JP 2003068930A JP 2001256434 A JP2001256434 A JP 2001256434A JP 2001256434 A JP2001256434 A JP 2001256434A JP 2003068930 A JP2003068930 A JP 2003068930A
Authority
JP
Japan
Prior art keywords
substrate
brazing material
temperature brazing
high temperature
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001256434A
Other languages
English (en)
Inventor
Junji Fujino
純司 藤野
Yasuo Kawashima
康夫 河嶋
Goro Ideta
吾朗 出田
Kohei Murakami
光平 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001256434A priority Critical patent/JP2003068930A/ja
Publication of JP2003068930A publication Critical patent/JP2003068930A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】 四方に拡がったボイドの発生を低減できる等
の基板の接合構造を提供する。 【解決手段】 キャリア基板３と、Ｓｉチップ７が一面
に搭載されたセラミック基板１とがろう材による溶接で
接合された基板の接合構造であって、セラミック基板１
の他面に設けられろう材が付着された接合パッドは、キ
ャリア基板３の一つの接合パッドに対して複数に分割さ
れたパッド部２０から構成されており、またろう材は、
高温はんだ１１と、ソルダペースト１２とから構成され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、２枚の基板が接
合パッドのろう材で接合された基板の接合構造およびそ
の製造方法に関するものである。
【０００２】
【従来の技術】図７はキャリア基板と高周波セラミック
基板とが接合された従来の基板の接合構造の断面図、図
８は図７の構成部材を分離した断面図、図９は図７のセ
ラミック基板の裏面図である。図７ないし図９におい
て、１は第２の基板であるセラミック基板、２はセラミ
ック基板１の裏面に設けられた接合パッド、３は電磁波
が通る導波管８を有する第１の基板であるキャリア基
板、４はセラミック基板１とキャリア基板３との間に介
在しセラミック基板１とキャリア基板３とを接合するた
めのろう材である板状はんだ、５は板状はんだ４の溶
融、硬化後のはんだ接合部、６ははんだ接合部５に形成
されたボイド、７はセラミック基板１の表面に装着され
た電子部品であるＳｉチップである。この基板の接合構
造は、図８に示すように、キャリア基板３上に板状はん
だ４を置き、その後その上にセラミック基板１を置いた
状態で加熱することで、はんだ４は、溶融、硬化して、
セラミック基板１とキャリア基板３とは接合されて構成
される。
【０００３】図１０は、特開平１０-１７８１４４号公
報に示されたもので、キャリア基板および高周波セラミ
ック基板が接合される前の斜視図である。図１０におい
て、２１は裏面に高周波信号用パターン２２およびその
パターン２２を囲ったシールドパターン２３を有し、ま
た複数の接合パッド２４を有する第２の基板であるセラ
ミック基板、２５は高周波信号用パターン２６およびそ
のパターン２６を囲ったシールドパターン２７を有し、
また複数の接合パッド２８を有する第１の基板であるキ
ャリア基板である。この基板の接合構造は、キャリア基
板２５とセラミック基板２１とがＢＧＡ接合（ball gri
d array）されて構成される。
【０００４】
【発明が解決しようとする課題】図７に示した基板の接
合構造では、キャリア基板３とセラミック基板１とは全
面が板状はんだ４により接合されているが、その板状は
んだ４が溶融、硬化されてはんだ接合部５が形成される
際に、このはんだ接合部５に空気が閉じ込められてボイ
ド６が形成され易い。そして、このボイド６がＳｉチッ
プ７の直下に発生した場合、Ｓｉチップ７の熱がキャリ
ア基板３に伝達されにくくなり、Ｓｉチップ７が高温に
達して故障に至る虞があった。また、複数の導波管８の
間にボイド６が発生すると、導波管８同士のアイソレー
ションが確保できずに所定の性能が得られない虞もあっ
た。そのため、市場流出の防止のためにＸ線を用いた全
数ボイド検査を行わなければならず、製造コストが上昇
せざるを得ないという問題点があった。
【０００５】また、キャリア基板３とセラミック基板１
との全面が接合されるが、その際に互いの位置決めが困
難で、位置ズレによるはんだの流れ出しも懸念され、ま
た接合後に熱応力に起因してキャリア基板３およびセラ
ミック基板１にクラックが発生し易いという問題点もあ
った。
【０００６】また、図１０に示した基板の接合構造で
は、キャリア基板２５とセラミック基板２１とがＢＧＡ
接合されており、図７の基板の接合構造と比較して四方
に拡がったボイド６の発生が生じないものの、キャリア
基板３が金属製の場合、ＢＧＡ接合用に格子状に配列さ
れた接合パッド２８を形成するためにキャリア基板３の
表面にソルダレジストのようなはんだぬれ防止材のコー
ト処理が必要となり、製造コストが高くなるという問題
点があった。
【０００７】また、キャリア基板２５とセラミック基板
２１とは接合パッド２４，２８を介してはんだを用いて
接合されているが、基板２５，２１同士は点溶接であ
り、基板２５，２１同士の接合強度が弱くなり、部分的
には図１１に示すように、セラミック基板２１の傾きや
そりによって、例えばセラミック基板２１のシールドパ
ターン２３とキャリア基板２３のシールドパターン２７
との間のはんだ接合部２９の肉厚にバラツキが生じ、は
んだ接合部２９の肉厚が薄い部分では薄すぎて潰されな
いままのボイド６が生じたり、またはんだ接合部２９に
おいて未接合部の部分が生じるといった問題点があっ
た。
【０００８】この発明は、上記のような問題点を解決す
ることを課題とするものであって、四方に拡がったボイ
ドの発生を低減でき、かつ第１の基板と第２の基板とが
強固に接合される等の基板の接合構造およびその製造方
法を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る基板の接
合構造は、第１の基板と、電子部品が一面に搭載された
第２の基板とがろう材による溶接で接合された基板の接
合構造であって、前記第２の基板の他面に設けられ前記
ろう材が付着された接合パッドは、前記第１の基板の一
つの接合パッドに対して複数に分割されたパッド部から
構成されている。
【００１０】この発明に係る基板の接合構造では、ろう
材は、第２の基板のパッド部に付着された高温ろう材
と、この高温ろう材および第１の基板に付着され前記高
温ろう材よりも融点が低い低温ろう材とから構成されて
いる。
【００１１】この発明に係る基板の接合構造では、パッ
ド部は電子部品と対応して設けられている。
【００１２】この発明に係る基板の接合構造では、第１
の基板には電磁波が通る導波管が形成されており、また
この導波管の周囲は隙間を介して配列された複数のパッ
ド部で囲まれている。
【００１３】この発明に係る基板の接合構造では、隣接
した隙間の寸法は、１０μｍ以上で導波管に導かれる電
磁波の波長の半分以下である。
【００１４】この発明に係る基板の接合構造では、第１
の基板および第２の基板の一方には少なくとも２箇所に
バンプが設けられており、前記第１の基板および前記第
２の基板の他方には前記バンプが係合された穴が形成さ
れている。
【００１５】この発明に係る基板の接合構造では、第１
の基板と第２の基板との周縁部には、樹脂部が形成され
ている。
【００１６】この発明に係る基板の接合構造では、高温
ろう材は、高温ハンダ（９０ＰＢ−１０Ｓｎ、融点は３
００℃）であり、低温ろう材は、ソルダペースト（Ｓｎ
−Ｐｂ共晶、融点は１８３℃）である。
【００１７】この発明に係る基板の接合構造では、第２
の基板の接合パッドに予め高温ろう材を供給する工程
と、第１の基板に予め低温ろう材を供給する工程と、前
記高温ろう材と前記低温ろう材とを当接し、高温下で前
記低温ろう材を溶融し、前記高温ろう材に前記低温ろう
材を固着する工程とを含む。
【００１８】この発明に係る基板の接合構造では、第１
の基板と第２の基板との周縁部に、樹脂を塗布する工程
と、この樹脂を加熱硬化して樹脂部を形成する工程とを
含む。
【００１９】
【発明の実施の形態】実施の形態１．図１ないし図６は
この発明の実施の形態１による基板の接合構造を示すも
のでである。図１ないし図６において、１は第２の基板
であるセラミック基板、２０はセラミック基板１の裏面
に格子状に配列された複数のパッド部、３は電磁波が通
る導波管８を有する第１の基板であるキャリア基板、７
はセラミック基板１の表面に装着された電子部品である
Ｓｉチップ、１１はパッド部２０に設けられた高温ろう
材である高温ハンダ（９０ＰＢ−１０Ｓｎ、融点は３０
０℃）、１２はキャリア基板３の表面に設けられた低温
ろう材であるソルダペースト（Ｓｎ−Ｐｂ共晶、融点は
１８３℃）、４０は高温はんだ１１とキャリア基板３と
の間に介在しセラミック基板１とキャリア基板３とを接
合したはんだ接合部、１３はセラミック基板１の隅部の
２箇所に設けられた位置決め用バンプ、１４はキャリア
基板３に隅部に位置決め用バンプに対応して形成された
位置決め用穴、１５はキャリア基板３とセラミック基板
１との周縁部に設けられた樹脂部である。
【００２０】上記の基板の接合構造では、図１に示すよ
うに、セラミック基板１のパッド部２０上に高温はんだ
１１を高さ２００μｍで供給し、またセラミック基板１
の裏面の隅部に高さ３００μｍとなる高温はんだを供給
して位置決め用バンプ１３を形成する。また、キャリア
基板３の表面には、ソルダペースト１２を印刷によって
供給する。次に、図２に示すように、位置決め用バンプ
１３を位置決め用穴１４に落とし込むように位置決め
し、全体を加熱（２２０℃）してソルダペースト１２を
溶融させる。最後に、図３に示すように、ソルダペース
ト１２を高温はんだ１１とキャリア基板３との間にフィ
レットを形成してはんだ接合部４０を形成する。また、
図４に示すように、樹脂をセラミック基板１とキャリア
基板３との周縁部に塗布し、１５０℃の温度で1時間、
加熱硬化させることで樹脂部１５を形成する。
【００２１】上記構成の基板の接合構造では、キャリア
基板３上のはんだ接合部４０は全面に及んでいるので、
キャリア基板３とセラミック基板１とは強固に接合され
ており、基板３，１の部分的なそり、傾斜の発生を低減
することができる。また、はんだ接合部４０の接合パッ
ドが一つであるのに対して、セラミック基板１上の接合
パッドは、複数に分割されたパッド部２０で構成されて
おり、またこのパッド部２０にそれぞれが分離した高温
はんだ１１を供給しておくことで、空気のとじ込み量を
小さく抑えることができ、大きなボイド６の発生を抑え
ることができる。
【００２２】また、高温はんだ１１がセラミック基板１
のパッド部２０に供給されたときに、図５に示すように
ボイド６の直径は高温はんだ１１の高さ２００μｍを上
回ることはないが、ろう材は、高温ろう材である高温は
んだ１１と低温ろう材であるソルダレジスト１２との二
重構造で、はんだ接合温度（２２０℃程度）は高温はん
だ１１の融点よりも低いため、セラミック基板１とキャ
リア基板３との接合時に、高温はんだ１１のボイド６が
押し潰されて押し拡がるようなことはなく、ボイド６に
よるＳｉチップ７の放熱性の悪影響を小さく抑えること
ができる。また、セラミック基板１とキャリア基板３と
の間の寸法は確保されるので、基板１，３のそりや傾き
が吸収される。また、パッド部２０はＳｉチップ７の直
下に配置されているので、Ｓｉチップ７の熱はパッド部
２０を通じてキャリア基板３に拡散されて外部に放出さ
れ、Ｓｉチップ７の放熱性が向上する。
【００２３】また、図６に示すように、セラミック基板
１の導波管８の周囲は隙間を介して複数のパッド部２０
が配列されている。その隙間寸法は、０．５ｍｍである
が、この高周波モジュールにおいて用いる電磁波の周波
数が６０ＧＨｚであることから波長は５ｍｍとなり、隙
間が波長の１/１０であることから十分なシールド特性
が得られる（隙間寸法は波長の１/２以下であれば、１
波長の山と谷とが打ち消しあってシールド特性が得られ
ることが知られている。）。なお、隙間寸法の上限値
は、セラミック基板１の位置決め精度が±5μｍである
ことからして１０μｍである。
【００２４】また、セラミック基板１の隅部の２箇所に
位置決め用バンプ１３が設けられており、キャリア基板
３にはバンプ１３が係合された穴１４が形成されている
ので、セラミック基板１とキャリア基板３との位置決め
が容易である。なお、セラミック基板に穴を形成し、キ
ャリア基板に穴に係合するバンプを設けるようにしても
よいし、また穴、バンプの数も２箇所に限定されず、３
箇所以上でもよい。また、セラミック基板１とキャリア
基板３との周縁部には、樹脂部１５が形成されているの
で、セラミック基板１およびキャリア基板３の内部への
水分の侵入が防止され、また基板１，３の熱膨張の差に
よる変形が吸収される。
【００２５】なお、上記の実施の形態では、キャリア基
板３の一つの接合パッドに対して、セラミック基板１で
は複数のパッド部２０が配列されているが、例えばキャ
リア基板で二つの接合パッドがあり、それぞれの接合パ
ットに対して、セラミック基板では複数のパッド部が配
列されたものでも勿論よい。また、第１の基板は導波管
８を有するキャリア基板３であったが、導波管のない放
熱基板でもよい。また、ろう材としてＳｎ−Ｐｂ系はん
だを用いたが、勿論このものに限定されるものではな
く、Ｓｎ-ＳｂやＳｎ-Ａｇ系はんだ、またはＡｇや導電
性樹脂（Ａｇフィラー入りエポキシ系）を用いてもよ
い。
【００２６】
【発明の効果】以上説明したように、この発明の基板の
接合構造によれば、第１の基板と、電子部品が一面に搭
載された第２の基板とがろう材による溶接で接合された
基板の接合構造であって、前記第２の基板の他面に設け
られ前記ろう材が付着された接合パッドは、前記第１の
基板の一つの接合パッドに対して複数に分割されたパッ
ド部から構成されているので、ろう材内への空気のとじ
込み量を小さく抑えることができ、大きなボイドの発生
を抑えることができ、電子部品の熱はろう材を介して第
１の基板に効率よく伝達されて外部に放出され、電子部
品の放熱性が向上する。また、第１の基板と第２の基板
とは強固に接合され、基板の部分的なそり、傾斜の発生
を低減することができる。
【００２７】また、この発明の基板の接合構造によれ
ば、ろう材は、第２の基板のパッド部に付着された高温
ろう材と、この高温ろう材および第１の基板に付着され
前記高温ろう材よりも融点が低い低温ろう材とから構成
されているので、第２の基板と第１の基板との接合時
に、高温ろう材内のボイドが押し潰されて押し拡がるよ
うなことはなく、ボイドによる電子部品の放熱性の悪影
響を小さく抑えることができる。また、第２の基板と第
１の基板との間の寸法は確保されるので、基板のそりや
傾きが吸収される。
【００２８】また、この発明の基板の接合構造によれ
ば、パッド部は電子部品と対応して設けられているの
で、電子部品の熱はパッド部を通じて第１の基板に拡散
されて外部に放出され、電子部品の放熱性が向上する。
【００２９】また、この発明の基板の接合構造によれ
ば、第１の基板には導波管が形成されており、またこの
導波管の周囲は隙間を介して配列された複数のパッド部
で囲まれているので、導波管内の電磁波は複数のパッド
部でシールされる。
【００３０】また、この発明の基板の接合構造によれ
ば、隣接した隙間の寸法は、１０μｍ以上で導波管に導
かれる電磁波の波長の半分以下であるので、導波管内の
電磁波は複数のパッド部でより確実にシールされる。
【００３１】また、この発明の基板の接合構造によれ
ば、第１の基板および第２の基板の一方には少なくとも
２箇所にバンプが設けられており、前記第１の基板およ
び前記第２の基板の他方には前記バンプが係合された穴
が形成されているので、第１の基板と第２の基板との位
置合わせを容易に行うことができる。
【００３２】また、この発明の基板の接合構造によれ
ば、第１の基板と第２の基板との周縁部には、樹脂部が
形成されているので、第１の基板および第２の基板の内
部への水分の侵入が防止され、また、熱膨張の差による
変形を吸収し、信頼性が向上する。
【００３３】また、この発明の基板の接合構造によれ
ば、高温ろう材は、高温ハンダ（９０ＰＢ−１０Ｓｎ、
融点は３００℃）であり、低温ろう材は、ソルダペース
ト（Ｓｎ−Ｐｂ共晶、融点は１８３℃）であるので、低
コストで第１の基板と第２の基板とを接合することがで
きる。
【００３４】また、この発明の基板の接合構造の製造方
法によれば、第２の基板の接合パッドに予め高温ろう材
を供給する工程と、第１の基板に予め低温ろう材を供給
する工程と、前記高温ろう材と前記低温ろう材とを当接
し、高温下で前記低温ろう材を溶融し、前記高温ろう材
に前記低温ろう材を固着する工程とを含むので、四方に
拡がったボイドの発生が防止され、電子部品の放熱性の
向上した基板の接合構造を容易に得ることができる。ま
た、高温ろう材により第１の基板と第２の基板との間の
空間が確保され、基板のそり、傾きを吸収された基板の
接合構造を容易に製造することができる。
【００３５】この発明の基板の接合構造の製造方法によ
れば、第１の基板と第２の基板との周縁部に、樹脂を塗
布する工程と、この樹脂を加熱硬化して樹脂部を形成す
る工程とを含むので、第２の基板および第１の基板の内
部への水分の侵入が防止され、また両基板の熱膨張の差
による変形が吸収された基板の製造構造を容易に製造す
ることができる。
【図面の簡単な説明】
【図１】 実施の形態１の基板の接合構造の製造途中の
断面図である。
【図２】 実施の形態１の基板の接合構造の製造途中の
断面図である。
【図３】 実施の形態１の基板の接合構造の製造途中の
断面図である。
【図４】 実施の形態１の基板の接合構造の断面図であ
る。
【図５】 高温はんだにボイドが含まれた様子を示す図
である。
【図６】 図１のセラミック基板の裏面図である。
【図７】 従来の基板の接合構造の断面図である。
【図８】 従来の基板の接合構造の製造途中を示す断面
図である。
【図９】 図７のセラミック基板の裏面図である。
【図１０】 従来の基板の接合構造の他の例を示す分解
斜視図である。
【図１１】 キャリア基板とセラミック基板とが接合し
たときの一例を示す図である。
【符号の説明】
1 セラミック基板（第２の基板）、３ キャリア基板
（第１の基板）、５はんだ接合部、６ ボイド、７ Si
チップ（電子部品）、８ 導波管、１１ 高温はんだ
（高温ろう材）、１２ ソルダペースト（低温ろう
材）、１３ 位置決め用バンプ、１４ 位置決め用穴、
１５ 樹脂部、２０ パッド部、４０ はんだ接合部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 出田 吾朗 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 村上 光平 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J011 BA05

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の基板と、電子部品が一面に搭載さ
    れた第２の基板とがろう材による溶接で接合された基板
    の接合構造であって、 前記第２の基板の他面に設けられ前記ろう材が付着され
    た接合パッドは、前記第１の基板の一つの接合パッドに
    対して複数に分割されたパッド部から構成されている基
    板の接合構造。
  2. 【請求項２】 ろう材は、第２の基板のパッド部に付着
    された高温ろう材と、この高温ろう材および第１の基板
    に付着され前記高温ろう材よりも融点が低い低温ろう材
    とから構成されている請求項１に記載の基板の接合構
    造。
  3. 【請求項３】 パッド部は電子部品と対応して設けられ
    ている請求項１または請求項２に記載の基板の接合構
    造。
  4. 【請求項４】 第１の基板には電磁波が通る導波管が形
    成されており、またこの導波管の周囲は隙間を介して配
    列された複数のパッド部で囲まれている請求項１ないし
    請求項３の何れかに記載の基板の接合構造。
  5. 【請求項５】 隣接した隙間の寸法は、１０μｍ以上で
    あって、導波管に導かれる電磁波の波長の半分以下であ
    る請求項４に記載の基板の接合構造。
  6. 【請求項６】 第１の基板および第２の基板の一方には
    少なくとも２箇所にバンプが設けられており、前記第１
    の基板および前記第２の基板の他方には前記バンプが係
    合された穴が形成されている請求項１ないし請求項５の
    何れかに記載の基板の接合構造。
  7. 【請求項７】 第１の基板と第２の基板との周縁部に
    は、樹脂部が形成されている請求項１ないし請求項６の
    何れかに記載の基板の接合構造。
  8. 【請求項８】 高温ろう材は、高温ハンダ（９０ＰＢ−
    １０Ｓｎ、融点は３００℃）であり、低温ろう材は、ソ
    ルダペースト（Ｓｎ−Ｐｂ共晶、融点は１８３℃）であ
    る請求項１ないし請求項７の何れかに記載の基板の接合
    構造。
  9. 【請求項９】 請求項１ないし請求項８の何れかに記載
    の基板の接合構造の製造方法であって、 第２の基板の接合パッドに予め高温ろう材を供給する工
    程と、 第１の基板に予め低温ろう材を供給する工程と、 前記高温ろう材と前記低温ろう材とを当接し、高温下で
    前記低温ろう材を溶融し、前記高温ろう材に前記低温ろ
    う材を固着する工程とを含む基板の接合構造の製造方
    法。
  10. 【請求項１０】 さらに、第１の基板と第２の基板との
    周縁部に、樹脂を塗布する工程と、この樹脂を加熱硬化
    して樹脂部を形成する工程とを含む基板の接合構造の製
    造方法。
JP2001256434A 2001-08-27 2001-08-27 基板の接合構造およびその製造方法 Withdrawn JP2003068930A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001256434A JP2003068930A (ja) 2001-08-27 2001-08-27 基板の接合構造およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001256434A JP2003068930A (ja) 2001-08-27 2001-08-27 基板の接合構造およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003068930A true JP2003068930A (ja) 2003-03-07

Family

ID=19084248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001256434A Withdrawn JP2003068930A (ja) 2001-08-27 2001-08-27 基板の接合構造およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003068930A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278943A (ja) * 2005-03-30 2006-10-12 Mitsubishi Electric Corp 高周波回路基板
JP2010093278A (ja) * 2009-11-26 2010-04-22 Mitsubishi Electric Corp 基板接合構造
CN104011843A (zh) * 2012-01-18 2014-08-27 三菱电机株式会社 半导体装置及半导体装置的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278943A (ja) * 2005-03-30 2006-10-12 Mitsubishi Electric Corp 高周波回路基板
JP4602139B2 (ja) * 2005-03-30 2010-12-22 三菱電機株式会社 高周波回路基板
JP2010093278A (ja) * 2009-11-26 2010-04-22 Mitsubishi Electric Corp 基板接合構造
CN104011843A (zh) * 2012-01-18 2014-08-27 三菱电机株式会社 半导体装置及半导体装置的制造方法
US9142493B2 (en) 2012-01-18 2015-09-22 Mitsubishi Electric Corporation Semiconductor device
KR101609495B1 (ko) 2012-01-18 2016-04-05 미쓰비시덴키 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
CN104011843B (zh) * 2012-01-18 2016-10-26 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
JP3597754B2 (ja) 半導体装置及びその製造方法
JP5066529B2 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
TWI549204B (zh) Manufacturing method of semiconductor device
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
JP4899406B2 (ja) フリップチップ型半導体装置
TWI397978B (zh) 晶片結構及其製程與覆晶封裝結構及其製程
JP2000077471A (ja) フリップチップ実装基板及びフリップチップ実装構造
JP3180800B2 (ja) 半導体装置及びその製造方法
JPH1174403A (ja) 半導体装置
JPH09260428A (ja) 半導体装置及びその実装方法
JP3552422B2 (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP2000200870A (ja) 半導体装置およびその製造方法
JP2001352021A (ja) 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法
JP3269390B2 (ja) 半導体装置
JP2003068930A (ja) 基板の接合構造およびその製造方法
JP3947502B2 (ja) 異方導電性フィルムからなる封止部材の製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
JP2002118197A (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH05235091A (ja) フィルムキャリア半導体装置
KR102583826B1 (ko) 레이저 접합 방법
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JPH02280349A (ja) バンプの形成方法およびバンプの接続方法
JP2007306314A (ja) 導波管接続構造とその製造方法
JP2006269699A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20061208

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080317