JP4602139B2 - 高周波回路基板 - Google Patents
高周波回路基板 Download PDFInfo
- Publication number
- JP4602139B2 JP4602139B2 JP2005099080A JP2005099080A JP4602139B2 JP 4602139 B2 JP4602139 B2 JP 4602139B2 JP 2005099080 A JP2005099080 A JP 2005099080A JP 2005099080 A JP2005099080 A JP 2005099080A JP 4602139 B2 JP4602139 B2 JP 4602139B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic substrate
- solder
- multilayer ceramic
- waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Structure Of Printed Boards (AREA)
Description
図1〜図6にしたがってこの発明の実施の形態1について説明する。図1は、多層セラミック基板1およびキャリア基板2によって構成される高周波回路基板を示すものであり、図2は、多層セラミック基板1の一部を省略した状態の高周波回路基板を示すものであり、図3は、多層セラミック基板1の表面側を示すものであり、図4は、多層セラミック基板1の裏面側を示すものであり、図5は、キャリア基板2を示すものである。
図7を用いてこの発明の実施の形態2について説明する。この実施の形態2においては、キャリア基板2に形成された導波管孔7と対向する位置に形成された導波管開口部9の周囲のパッド部8a(図4参照)上に高温はんだによって形成するバンプの高さを、それ以外のパッド部上に形成するバンプの高さよりも高く形成するようにしている。
つぎに、図10〜図12を用いてこの発明の実施の形態3について説明する。図10は、多層セラミック基板1およびキャリア基板3によって構成される高周波回路基板を示すものであり、多層セラミック基板1の一部は省略されている。図11は、キャリア基板3を示すものであり、図12は、多層セラミック基板1およびキャリア基板3をろう材としてのはんだで接合したときの断面を示すものである。図10〜図12において、先の実施の形態のものと同一機能を有する構成要素については同一符号を付しており、重複する説明は省略する。
・導波管孔7上にスペーサを配置することはできない。
・電磁波漏れを防ぐため導波管孔7の周囲ははんだで覆わなければならないため、導波管孔7に隣接する箇所にもスペーサは配置できない。
・製品によっては、はんだの外周にチョーク構造が必要となる場合もあり、その領域においてもスペーサ13を配置することができない。
x2+y2=R2
である。これをyについて解くと、
y=√(R2−x2) …(1)
となる。上式の両辺をxで微分すると
y´=(1/2)*(1/√(R2−x2))*(-2x)
=-x/√(R2−x2) …(2)
となる。
2 キャリア基板
3 キャリア基板
4 IC搭載凹部
5 半導体電子部品
6 配線ワイヤ
7 導波管孔
8,8a パッド部
9 導波管開口部
10,10a,10b バンプ
11 低温はんだ
12 はんだ
13 スペーサ
20 ネジ孔
Claims (2)
- 電波を送受信する回路が搭載され、反り形状の極大部が基板のほぼ中央に1つ形成された上凸形状の反りを有する第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板および第2の基板をろう材で接合するようにした高周波回路基板において、
前記第2の基板における前記導波管孔と第1の基板の上凸形状の反りの極大部との間に、前記第1の基板を支えるためのスペーサを設けるようにしたことを特徴とする高周波回路基板。 - 電波を送受信する回路が搭載され、反り形状の極小部が基板のほぼ中央に1つ形成された下凸形状の反りを有する第1の基板と、前記回路が送受信する電波を通過させるための導波管孔を有し前記第1の基板を保持する第2の基板とを備え、前記第1の基板および第2の基板をろう材で接合するようにした高周波回路基板において、
前記第2の基板における前記導波管孔と第1の基板の下凸形状の反りの極小部との間に、前記第1の基板を支えるためのスペーサを設けるようにしたことを特徴とする高周波回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099080A JP4602139B2 (ja) | 2005-03-30 | 2005-03-30 | 高周波回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099080A JP4602139B2 (ja) | 2005-03-30 | 2005-03-30 | 高周波回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006278943A JP2006278943A (ja) | 2006-10-12 |
JP4602139B2 true JP4602139B2 (ja) | 2010-12-22 |
Family
ID=37213333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099080A Expired - Fee Related JP4602139B2 (ja) | 2005-03-30 | 2005-03-30 | 高周波回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4602139B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5072968B2 (ja) * | 2007-08-02 | 2012-11-14 | 三菱電機株式会社 | 導波管の接続構造 |
JP5268994B2 (ja) * | 2010-05-31 | 2013-08-21 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
JP6230520B2 (ja) | 2014-10-29 | 2017-11-15 | キヤノン株式会社 | プリント回路板及び電子機器 |
WO2020000414A1 (en) * | 2018-06-29 | 2020-01-02 | Intel Corporation | Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247700A (ja) * | 1997-03-05 | 1998-09-14 | Canon Inc | 電子部品及びその実装方法並びにマスク |
JP2001094002A (ja) * | 1999-09-21 | 2001-04-06 | Nec Corp | Bga実装方法およびその実装構造 |
JP2002164465A (ja) * | 2000-11-28 | 2002-06-07 | Kyocera Corp | 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール |
JP2002185203A (ja) * | 2000-10-06 | 2002-06-28 | Mitsubishi Electric Corp | 導波管接続部 |
JP2003068930A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 基板の接合構造およびその製造方法 |
JP2004253544A (ja) * | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004327488A (ja) * | 2003-04-21 | 2004-11-18 | Mitsubishi Electric Corp | 電子部品の電極端子構造 |
-
2005
- 2005-03-30 JP JP2005099080A patent/JP4602139B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10247700A (ja) * | 1997-03-05 | 1998-09-14 | Canon Inc | 電子部品及びその実装方法並びにマスク |
JP2001094002A (ja) * | 1999-09-21 | 2001-04-06 | Nec Corp | Bga実装方法およびその実装構造 |
JP2002185203A (ja) * | 2000-10-06 | 2002-06-28 | Mitsubishi Electric Corp | 導波管接続部 |
JP2002164465A (ja) * | 2000-11-28 | 2002-06-07 | Kyocera Corp | 配線基板、配線ボード、それらの実装構造、ならびにマルチチップモジュール |
JP2003068930A (ja) * | 2001-08-27 | 2003-03-07 | Mitsubishi Electric Corp | 基板の接合構造およびその製造方法 |
JP2004253544A (ja) * | 2003-02-19 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2004327488A (ja) * | 2003-04-21 | 2004-11-18 | Mitsubishi Electric Corp | 電子部品の電極端子構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2006278943A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100959866B1 (ko) | 패키지 기판용 리드핀 | |
US7665648B2 (en) | Fabrication method and structure of PCB assembly, and tool for assembly thereof | |
KR101114647B1 (ko) | 프린트판, 프린트판 실장 구조, 및 프린트판 실장 방법 | |
JP4602139B2 (ja) | 高周波回路基板 | |
KR100246654B1 (ko) | 고주파 전력 증폭 모듈 | |
JP2010212318A (ja) | プリント配線基板および部品実装構造体 | |
US20090211794A1 (en) | Wiring board and manufacturing method therefor | |
JP5893351B2 (ja) | プリント回路板 | |
JP4545615B2 (ja) | 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 | |
JP2790272B2 (ja) | 高周波電力増幅モジュール | |
JP5105053B2 (ja) | 支持体、該支持体を用いた電気部品搭載プリント配線基板、該電気部品搭載プリント配線基板の製造方法 | |
JP4519102B2 (ja) | 導波管接続構造とその製造方法 | |
JP6259564B2 (ja) | 電子部品 | |
JP6432629B2 (ja) | 電子部品の実装構造 | |
JP2013179192A (ja) | 基板及び実装方法 | |
JP6962095B2 (ja) | 電子装置および接合方法 | |
KR940000669B1 (ko) | 프린트 회로기판 및 회로부품 설치방법 | |
JP2009224697A (ja) | プリント基板及び電子部品実装基板 | |
JP2009038119A (ja) | 電気機器 | |
CN102056405B (zh) | 表面贴装结构及具有该表面贴装结构的电路板 | |
KR102336286B1 (ko) | 반도체칩 실장방법 | |
JP7267089B2 (ja) | 半導体装置 | |
JP7050718B2 (ja) | はんだ付け用位置決め治具 | |
JP2008210825A (ja) | 電子部品の実装構造及びその実装方法 | |
JP4744293B2 (ja) | 半導体素子が直交配置された回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |